CN220023509U - 电容器装置以及金属绝缘体金属电容器装置 - Google Patents

电容器装置以及金属绝缘体金属电容器装置 Download PDF

Info

Publication number
CN220023509U
CN220023509U CN202321195285.XU CN202321195285U CN220023509U CN 220023509 U CN220023509 U CN 220023509U CN 202321195285 U CN202321195285 U CN 202321195285U CN 220023509 U CN220023509 U CN 220023509U
Authority
CN
China
Prior art keywords
electrode
layer
dielectric layer
metal
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321195285.XU
Other languages
English (en)
Inventor
林仁博
王澄宇
魏孝宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220023509U publication Critical patent/CN220023509U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供一种电容器装置，包括在电极上的应变层以及形成在应变层上的高介电常数介电层。应变层允许高介电常数介电层高度结晶而不需要额外的退火制程。高介电常数介电层的高度结晶导致介电常数值(k值)增加，进而提高金属绝缘体金属电容器中的电容密度。提供一种金属绝缘体金属电容器装置，包括具有对称配置的高介电常数介电层和应变层的堆叠金属绝缘体金属电容器。

Description

电容器装置以及金属绝缘体金属电容器装置
技术领域
本实用新型实施例是关于一种电容器装置、其制造方法以及金属绝缘体金属电容器装置，特别是关于一种形成应变层上的高介电常数介电层的电容器装置、其制造方法以及金属绝缘体金属电容器装置。
背景技术
半导体集成电路(integrated circuit；IC)产业经历了快速成长。集成电路材料和设计方面的技术进步产生了好几代集成电路，每一代都具有比上一代更小、更复杂的电路。然而，这些进步增加了加工和制造集成电路的复杂度，并且要实现这些进步，需要对集成电路加工和制造方面进行类似的发展。在集成电路发展的过程中，功能密度(即每个芯片面积中内连线装置的数量)普遍增加，而几何尺寸(即可使用制造制程所创造的最小元件)则缩小。
许多集成电路包含电容结构以在各种半导体装置中储存电荷。这些电容结构包括例如金属氧化物半导体(metal-oxide-semiconductor；MOS)电容器、PN接面(p-njunction)电容器和金属绝缘体金属(metal-insulator-metal；MIM)电容器。MIM电容器可用于混合信号装置和逻辑装置，例如嵌入式存储器和射频装置。MIM电容器表现出改进的频率和温度特性。此外，MIM电容器形成在金属内连线层中或金属内连线层之上，进而减少了互补式金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)晶体管制程整合的相互作用或复杂性。
实用新型内容
本实用新型实施例提供一种电容器装置，包括位在基底上的介电层的一部分上的第一电极，其中第一电极包括具有柱状晶粒和大于约0.5％的晶粒内应变的第一材料。此电容器装置包括位于第一电极上的第一应变层，其中第一应变层包括位于第一材料的柱状晶粒边界之间的晶粒。此电容器装置包括位在第一应变层和介电层上的第一高介电常数介电层。此电容器装置包括位于第一高介电常数介电层的一部分上的第二电极。
优选地，该第一应变层包括位在该第一电极的一平坦表面上的一平面部分以及位在该第一电极的多个侧壁上的一侧壁部分。
优选地，所述电容器装置更包括：一第二应变层，位于该第二电极上；一第二高介电常数介电层，位于该第二应变层和该第一高介电常数介电层上；以及一第三电极，位于该第二高介电常数介电层上。
优选地，所述电容器装置更包括：一第二高介电常数介电层，位于该第二电极与该第一高介电常数介电层上；一第二应变层，位于该第二高介电常数介电层上；以及一第三电极，位于该第二应变层上。
本实用新型实施例提供一种金属绝缘体金属电容器装置，包括位在基底上的介电层的一部分上的第一电极，其中第一电极包括具有第一厚度的第一材料。此金属绝缘体金属电容器装置包括位于第一电极上的应变层，其中应变层包括具有第二厚度的第一材料的氧化物，并且第二厚度与第一厚度的比值介于0.1和0.2之间的范围内。此金属绝缘体金属电容器装置包括位在应变层和介电层上的第一高介电常数介电层。此金属绝缘体金属电容器装置包括位于第一高介电常数介电层的一部分上的第二电极。
本实用新型提供一种金属绝缘体金属电容器装置，包括：一第一电极，位在一基底上的一介电层的一部分上，其中该第一电极具有一第一厚度；一应变层，位于该第一电极上，其中该应变层具有一第二厚度，且该第二厚度和该第一厚度的比值介于0.1和0.2之间的范围内；一第一高介电常数介电层，位在该应变层和该介电层上；以及一第二电极，位于该第一高介电常数介电层的一部分上。
优选地，该第一电极具有与该介电层接触的一底面、与该应变层的一平坦部分接触的一顶面以及与该应变层的一侧壁部分接触的一侧壁。
优选地，第二电极具有一阶壁部分，且该应变层的该侧壁部分夹在该第二电极的该阶壁部分和该第一电极的该侧壁之间。
优选地，所述金属绝缘体金属电容器装置更包括：一第二高介电常数介电层，与该介电层接触，其中该第一电极和该第二高介电常数介电层位于该介电层的相对侧；以及一第三电极，与该第二高介电常数介电层接触。
优选地，所述金属绝缘体金属电容器装置更包括：一第二应变层，位于该第二电极上；一第二高介电常数介电层，位于该第二应变层和该第一高介电常数介电层上；以及一第三电极，位于该第二高介电常数介电层上。
优选地，所述金属绝缘体金属电容器装置更包括：一第二高介电常数介电层，位于该第二电极与该第一高介电常数介电层上；一第二应变层，位于该第二高介电常数介电层上；以及一第三电极，位于该第二应变层上。
附图说明
根据以下的详细说明并配合所附图式以更好地了解本实用新型实施例的概念。应注意的是，根据本产业的标准惯例，图式中的各种特征未必按照比例绘制。事实上，可能任意地放大或缩小各种特征的尺寸，以做清楚的说明。在通篇说明书及图式中以相似的标号标示相似的特征。
图1是根据本实用新型实施例的用于制造金属绝缘体金属(metal-insulator-metal；MIM)电容器装置的方法的流程图。
图2A至图2B、图3至图4、图5A至图5C、图6A至图6C、图7A至图7E、图8、图9A至图9C、图10至图16和图17A至图17C示意性地绘示根据图1的方法在制造的各个阶段的金属绝缘体金属(MIM)电容器装置。
图9D是显示根据本实用新型实施例的MIM电容器的成分的示意图。
图17D是根据本实用新型实施例的MIM电容器装置的等效电路。
图18是根据本实用新型实施例的用于制造金属绝缘体金属(MIM)电容器装置的方法的流程图。
图19至图26和图27A至图27C示意性地绘示根据图18的方法在不同制造阶段的电容器装置。
图27D是根据本实用新型实施例的MIM电容器装置的等效电路。
图27E包括两个图表，显示应变层对根据本实用新型实施例的MIM电容器的电容值的影响。
其中，附图标记说明如下：
100，300：方法
102，104，106，108，110，112，114，116，118，150，160：操作
200，200a：电容器装置
202：基底
204：装置层
206：内连线结构
206t：顶面
208：金属间介电层(IMD层)
210，212：导电特征
210TL，210TR：最顶部的导电特征(导电特征)
214：绝缘层
216：蚀刻停止层
218：介电层
218t：顶面
220：第一电极
220’：导电层
220g：柱状晶粒(晶粒)
220gb：晶界
220s：侧壁
220t：顶面
221：开口
222：应变层
222p：平面部分
222t：顶面
222w：壁部分
224：高介电常数介电层(介电层)
226：第二电极
226’：导电层
226s：侧壁
226t：顶面
226w：阶壁部分
228：MIM电容器
230，230a：应变层
232，232a：高介电常数介电层
234：第三电极
236：应变层
238：高介电常数介电层
240：第四电极
242，242a，244：金属绝缘体金属电容器(MIM电容器)
246：介电层
248L，248R：接触开口
250L，250R：接触特征
260，262，264，266，268：曲线
270，272L：区域
280，282：曲线
5C，6C，7C，9D：区域
A-A，B-B，C-C：线
CS，CHK：电容器
D1：直径
H1：高度
T1，T2，T3，T4：厚度
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本实用新型实施例的不同特征。在本实用新型实施例所述的各种范例中可重复使用参考标号及/或字母。这些重复是为了简洁及清楚的目的，本身并不表示所公开的各种实施例及/或配置之间有任何关系。此外，以下叙述构件及配置的特定范例，以简化本实用新型实施例的说明。当然，这些特定的范例仅为示范并非用以限定本实用新型实施例。举例而言，在以下的叙述中提及第一特征形成于第二特征上或上方，即表示其可包括第一特征与第二特征是直接接触的实施例，亦可包括有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征可能未直接接触的实施例。此外，本实用新型实施例可以在各种范例中重复标号及/或字母。这种重复是为了简单和清楚的目的，且其本身并不限定所述的各种实施例及/或配置之间的关系。
此外，在此可使用与空间相关用词。例如“底下”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，以便于描述图式中绘示的一个元件或特征与另一个(些)元件或特征之间的关系。除了在图式中绘示的方位外，这些空间相关用词意欲包括使用中或操作中的装置之不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此做同样的解释。
说明了本实用新型的一些实施例。可以在这些实施例中所述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，所述的一些阶段可以被取代或移除。可以对半导体装置结构增加附加的特征。对于不同的实施例，以下所述的一些特征可以被取代或移除。尽管一些实施例说明以特定顺序来进行的操作，但是这些操作可以用其他符合逻辑的顺序来进行。
本实用新型实施例是关于MIM电容器装置和制造MIM电容器装置的方法。一些实施例提供一种MIM电容器，包括形成在电极上的应变层以及作为绝缘体层形成在应变层上的高介电常数介电层。应变层允许绝缘体层高度结晶，而不需要额外的退火制程。绝缘体层或高介电常数介电层的高度结晶使得介电常数值(k值)增加，进而提高MIM电容器中的电容密度。一些实施例提供一种MIM电容器装置，包括具有对称配置的绝缘体层和应变层的堆叠MIM电容器。
图1是根据本实用新型实施例的用于制造MIM电容器装置的方法100的流程图。图2A至图2B、图3至图4、图5A至图5C、图6A至图6C、图7A至图7E、图8、图9A至图9C、图10至图16和图17A至图17C示意性地绘示在根据图1的方法100的各个制造阶段的MIM电容器装置200。
在一些实施例中，根据方法100制造的MIM电容器装置200可以是电阻式随机存取存储器(resistive random-access memory；RRAM)单元及/或适合类型的各种非易失性计算机存储器单元的存储器元件。应理解的是，可以在方法100之前、期间及/或之后提供额外的步骤，并且对于方法100的额外实施例，可以取代、删除及/或更动所述的一些步骤。
在方法100的操作102，提供基底202，如图2A和图2B所示。图2B是装置200在操作102的俯视图。图2A是沿图2B中的线A-A的剖视示意图。MIM电容器随后在后端(back-end-of-line；BEOL)制程中形成在基底202上。在一些实施例中，基底202包括形成在基底202的前侧中及/或前侧上的装置层204。内连线结构206形成在装置层204上。MIM电容器可以形成在内连线结构206上和内连线结构206内。
在一些实施例中，基底202可以是半导体基底，例如体半导体、绝缘体上半导体(semiconductor-on-insulator；SOI)基底等，其可以掺杂例如P型或N型掺杂剂，或未被掺杂。基底202可为晶圆，例如硅晶圆。通常而言，SOI基底包括形成在绝缘体层上的半导体材料层。绝缘体层可以是例如掩埋氧化物(buried oxide；BOX)层、氧化硅层等。绝缘体层设置在基底上，通常是硅基底或玻璃基底。亦可以使用其他基底，例如多层基底或梯度基底。在一些实施例中，基底202的半导体材料可以包括硅、锗、化合物半导体(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或前述的组合。基底202更可以包括隔离特征(未图示)，例如浅沟槽隔离(shallow trench isolation；STI)特征或硅的局部氧化(local oxidation ofsilicon；LOCOS)特征。隔离特征可围绕且隔离装置层204中的各种装置元件。
装置层204包括形成在基底202中及/或基底202上的装置元件。装置元件可以包括晶体管，例如金属氧化物半导体场效晶体管(metal oxide semiconductor field effecttransistor；MOSFET)、互补金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)晶体管、双极接面型晶体管(bipolar junction transistor；BJT)、高压晶体管、高频晶体管、p通道及/或n通道场效晶体管(p-channel field effecttransistor；PFET/n-channel field effect transistor；NFET)等、二极管及/或其他适用的元件。在一些实施例中，在前端(front-end-of-line；FEOL)制程中将装置元件形成在基底202中。
内连线结构206包括各种导电特征，例如第一多个导电特征210、第二多个导电特征212以及金属间介电(intermetal dielectric；IMD)层208以分离和隔离各种导电特征210、212。在一些实施例中，多个第一导电特征210是导线并且多个第二导电特征212是导电通孔。内连线结构206包括多层导电特征210，并且导电特征210配置在每一层中以提供到设置在下方的装置层204中的各种装置元件的电路径。导电特征212提供从装置层204到导电特征210以及导电特征210之间的垂直电配线。举例而言，内连线结构206的最底部导电特征212可以电性连接到设置在装置层204中晶体管的源极/漏极区和栅极电极上方的导电接点。
IMD层208包括一或多种介电材料，以提供各种导电特征210、212隔离的功能。IMD层208可以包括嵌入多层导电特征210、212的多层。内连线结构206的一层可以是IMD层208的一层。这些层有时被称为M1、M2至M10、M11等，其中M1最靠近装置层204。在一些实施例中，最顶部IMD层上的导电特征210被称为顶部金属并且被标示为导电特征210TL、210TR。
IMD层208可以由介电材料制成，例如SiOx、SiOxCyHz、SiOCN、SiON或SiOxCy，其中x、y和z是整数或非整数。在一些实施例中，IMD层208包括介电常数值小于二氧化硅的介电常数值的低介电常数介电材料。在一些实施例中，IMD层208可以包括位于低介电常数介电材料层之间的蚀刻停止层，以利于导电特征210、212的图案化和形成。蚀刻停止层可以由碳化硅(SiC)、氮化硅(SixNy)、碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳氮氧化硅(SiOCN)、四乙氧基硅烷(tetraethoxysilane；TEOS)或其他适用的材料制成。
导电特征210和导电特征212可以由一或多种导电材料制成，例如金属、金属合金、金属氮化物或硅化物。举例而言，导电特征210和导电特征212的材料为铜、铝、铝铜合金、钛、氮化钛、钽、氮化钽、氮化钛硅、锆、金、银、钴、镍、钨、氮化钨、氮化硅钨、铂、铬、钼、铪、铱、其他适合的导电材料或前述的组合。在一些实施例中，可以在IMD层208和导电特征210、212之间形成未图示的阻挡层，以防止导电特征210、212扩散到IMD层208中的介电材料。阻挡层可以由钛(Ti)、钛合金、钽(Ta)或钽合金制成。举例而言，阻挡层可以由氮化钽(TaN)制成。
在一些实施例中，可以进行平坦化制程、化学机械抛光(chemical mechanicalpolishing；CMP)制程及/或清洁制程，以在形成MIM电容器之前暴露最顶部的导电特征210T。显示两个最顶部的导电特征210TL和210TR并且与待形成的电容器的电极连接。如图2B所示，最顶部的导电特征210TL和201TR暴露在内连线结构206的顶面206t上。
在操作104中，如图3所示，在内连线结构206上方形成绝缘层214，图3是装置200的剖视示意图。在一些实施例中，绝缘层214可包括依序沉积在内连线结构206上蚀刻停止层216和介电层218。
蚀刻停止层216可包括碳化硅(SiC)、氮化硅(SixNy)、碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳氮氧化硅(SiOCN)、四乙氧基硅烷(TEOS)或其他适用的材料。在一些实施例中，蚀刻停止层216可以通过进行等离子体增强化学气相沉积(chemical vapor deposition；CVD)制程、低压化学气相沉积制程、原子层沉积(atomic layer deposition；ALD)制程或其他适用的制程来形成。
介电层218可以包括未掺杂的硅酸盐玻璃(undoped silicate glass；USG)、氟化硅酸盐玻璃(fluorinated silicate glass；FSG)、碳掺杂的硅酸盐玻璃、氧化硅、氮化硅或氮氧化硅。在一些实施例中，介电层218可以通过化学气相沉积(CVD)制程、旋涂制程、溅镀制程或前述的组合形成。在一些实施例中，介电层218的厚度介于约3000埃至约5000埃的范围内。
在操作106中，如图4、图5A、图5B和图5C所示，通过沉积和图案化导电层220’来形成第一电极220。导电层可以共形地沉积在介电层218的顶面218t上，如图4所示。接着进行图案化以形成对应于要形成的电容器的设计的期望形状，如图5A和图5B所示。
导电层220’(第一电极220)可以由适合的导电材料形成。在一些实施例中，第一电极220由具有横跨厚度或沿z方向的柱状晶体结构的材料形成。在一些实施例中，第一电极220可以包括金属氮化物。在一些实施例中，第一电极220包括具有柱状结晶结构的过渡金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)或前述的组合。在一些实施例中，导电层可以通过进行沉积制程形成，例如物理气相沉积(physical vapor deposition；PVD)制程、CVD制程或原子层沉积(ALD)制程。在一些实施例中，使用PVD制程以形成柱状结构。
可以通过进行微影制程、无遮罩微影制程或适合将图案转移到导电层的各种制程来将导电层图案化。第一电极220可以在x-y平面中形成多种形状，例如圆形、曲线形状、矩形、直线、包括圆角的多边形及/或其他适合的形状。在一些实施例中，第一电极220覆盖与最顶部导电特征210TR重叠并且不包括最顶部导电特征210TL的区域。在图5B的范例中，第一电极220具有大致呈矩形的开口221以允许相对电极的垂直接触通过且连接到导电特征210TL。
第一电极220的顶面220t作为和待形成的电容器的绝缘体的界面。顶面220t大致上平行于介电层218的顶面218t。第一电极220具有连接顶面220t以及介电层218的顶面218t的侧壁220s。
图5C为图5A中区域5C的局部放大示意图。如图5C所示，第一电极220具有大致呈柱状的晶粒222g。在一些实施例中，第一电极220的柱状晶粒222g可以生长在晶格表面(200)和(111)上。第一电极220中的晶界222gb大致上沿着z方向。在一些实施例中，柱状晶粒222g可大致上成形为具有沿z方向的高度H1和直径D1的柱体。高度H1可根据电容器电极的目标厚度来选择。在一些实施例中，厚度T1可以介于约15nm和约60nm之间的范围内。直径D1可介于约12nm至约14nm之间的范围内。如图5C所示，第一电极220的顶面220t可以不平坦而具有纳米圆顶。
在操作108，应变层222形成在第一电极220上，如图6A、图6B和图6C所示。通过用小原子源处理第一电极220，在第一电极220的暴露表面上形成应变层222。应变层222可以包括具有适于在上方生长高度结晶的高介电常数介电材料的晶格结构的材料。
在一些实施例中，应变层222覆盖第一电极220的顶面220t和侧壁220s。如图6B所示，应变层222可以包括形成在顶面220t上的平面部分222p以及形成在第一电极220的侧壁220s上的壁部分222w。应变层222可以形成在第一电极220中和第一电极220上。举例而言，应变层222由第一电极220的晶界220gb形成。应变层222(特别是平面部分222p)增加了第一电极220中的晶粒内应变。
在一些实施例中，应变层222可以通过将较小的原子引入到第一电极220的顶部来形成，进而向第一电极220引入应变。举例而言，应变层222可以通过引入氧及/或氢原子穿过第一电极220的顶面220t和侧壁220s到第一电极220来形成。举例而言，第一电极220可以暴露于氧源或氢源。
在一些实施例中，应变层222可以包括第一电极220中的导电材料的氧化物。举例而言，应变层222可以包括过渡金属的金属氮氧化物，例如TiON、TaON、MoON和前述的组合。应变层222可通过氧化制程形成，例如等离子体氧化、湿处理氧化或自然氧化。
在一些实施例中，应变层222通过将第一电极220暴露于含氧等离子体(例如N2O等离子体和N2/O2等离子体或其类似物)来形成。在一些实施例中，通过将第一电极220暴露于湿处理溶液形成应变层222，例如包含氢氧化钠(NaOH)、硫酸(H2SO4)、氢氧化钾(KOH)、碳酸钠(Na2CO3)的溶液、亚硝酸钠(NaNO2)和尿素[CO(NH2)2]等。在一些实施例中，应变层222通过湿式氧化制程接续等离子体氧化来形成。
在一些实施例中，形成应变层222以在第一电极220中获得一定的晶粒内应变度。举例而言，在形成应变层222之后，第一电极220具有大于0.5％的晶粒内应变度，例如介于约0.5％和1.0％之间的范围内。如果第一电极220中的晶粒内应变度小于0.5％，则应变可能不足以改善随后形成的高介电常数介电层的结晶度。如果第一电极220中的晶粒内应变度大于1.0％，则应变会降低结构完整性而不会提供额外的益处。
图6C为图6A中区域6C的局部放大示意图。如图6C所示，应变层222形成于第一电极220的柱状晶粒220g的晶界220gb之间。第一电极220的晶粒220g内的应变可通过经由面内X光绕射(X-ray diffraction；XRD)技术检查的晶格常数偏移来测量。举例而言，当应变层222为第一电极220中具有柱状结构的TiN氧化所形成的TiON层时，TiON层可以在TiN晶粒上以面内晶粒内应变度介于0.1％到1.0％之间来产生面内纳米应变。
在形成应变层222之后，第一电极220具有沿z方向的厚度T1。在一些实施例中，厚度T1可以介于约15nm和约60nm之间的范围内。当第一电极220的厚度小于15nm时，第一电极220的电阻值可能过高而不能满足电容性能要求。当第一电极220厚于60nm时，装置尺寸和制造成本增加而不具有降低电阻值的额外益处。在一些实施例中，应变层222具有厚度T2。在一些实施例中，厚度T2与厚度T1的比值可以介于约0.03至约0.33之间的范围内。在一些实施例中，应变层222具有介于约2nm至约5nm之间的范围内的厚度。如果应变层222的厚度T2小于2nm，则应变可能不足以改善后续形成的高介电常数介电层的结晶度。如果应变层222的厚度T2大于5nm，则应变层222可能引入对性能产生负面影响的漏电容。
在操作110，如图7A至图7E所示，在应变层222(例如顶面222t)上方形成高介电常数介电层224。用作电容器的绝缘体的高介电常数介电层224可以共形地形成在暴露的表面上。如图7A和图7B所示，高介电常数介电层224形成在应变层222的平面部分222p和壁部分222w上以及介电层218上。
在一些实施例中，高介电常数介电层224包括介电常数值介于约10至约35范围内的介电材料。高介电常数介电层224可包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu或其他适用材料的氧化物。用于高介电常数介电层224的范例性高介电常数介电材料可以包括Al2O3、ZrO2、Ta2O5、HfO2、La2O3、TiO2、SiO2或前述的组合。在一些实施例中，高介电常数介电层224包括HfO2、ZrO2、HfxZr1-xO2(0<x<1)。在一些实施例中，高介电常数介电层224通过进行等离子体增强化学气相沉积制程、低压化学气相沉积制程、原子层沉积(ALD)制程、分子束沉积(molecular beamdeposition；MBD)或其他适用的制程。高介电常数介电层224具有厚度T3。在一些实施例中，厚度T3介于约2nm至约10nm之间的范围内。
如上所述，应变层222具有提高高介电常数介电层224结晶度的晶格结构。结晶度是指材料结构有排序的程度，对材料特性有很大影响。已经观察到金属氧化物中结晶度的增加会导致介电常数增加。高介电常数介电层224中的介电常数增加会使随后形成的MIM电容器的电容密度增加。如图7C所示，形成在应变层222上的高介电常数介电层224由于改善的结晶度而具有增加的介电常数值。如图7D和图7E所示，已经观察到第一电极220中晶粒内应变度与高介电常数介电层224的结晶度成正比。在图7D中，根据本实用新型实施例的一个范例，x轴表示第一电极220中的面内应变度，y轴表示高介电常数介电层224中的结晶度。图7D表示第一电极220中晶粒内应变度与高介电常数介电层224的结晶度成正比。图7E显示高介电常数介电层224中结晶度与介电常数值之间的相关性。在图7E中，x轴表示高介电常数介电层224的厚度，y轴表示反电容密度(等效电容厚度(capacitance-equivalentthickness；CET))。显示了三个分流的材料。各分流中的点指的是具有相同结晶度但不同厚度的高介电常数介电层的CET值。每个分流中各个点的斜率对应于高介电常数介电层的介电常数值。分流1中的介电材料具有最低的结晶度，因此具有最低的介电常数值。分流3中的介电材料具有最高的结晶度，因此具有最高的介电常数值。分流2中的介电材料具有中等结晶度，因此具有中等的介电常数值。因此，图7E显示结晶度越高，介电常数值越大。通过使用应变层222，本实用新型实施例提高了结晶度，使得随后形成的MIM电容器中的电容密度增加。
在操作112中，如图8、图9A、图9B和图9C所示，通过沉积和图案化导电层226’来形成第二电极226。如图8所示，导电层226’可共形地沉积在介电层224上，接着进行图案化以形成对应于待形成的电容器的所需形状，如图9A和图9B所示。图9C是电容器装置200沿图9B中线C-C的剖视图。
在一些实施例中，类似于第一电极220，第二电极226由具有横跨厚度或沿z方向的柱状结晶结构的材料形成。在一些实施例中，第二电极226可包括具有柱状结晶结构的过渡金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)、氮化钼(MoN)或前述的组合。在一些实施例中，使用PVD制程以形成柱状结构。替代地，第二电极226可以包括任何适合的导电材料，而不具有柱状结构。第二电极226可以包括TiN、Si、多晶硅、Ta、Ti、TaN、W、Cu、Al、AlCu、Ir、Ru、Pt或前述的组合。
第二电极226可以在x-y平面中图案化为各种形状，例如圆形、曲线形状、矩形、线、包括圆角的多边形及/或其他适合的形状。在一些实施例中，第二电极226覆盖与第一电极220的区域重叠且排除包括开口以暴露导电特征210TR的区域。在图9B的范例中，第二电极226具有大致上为矩形的形状，具有用于垂直接触以连接到导电特征210TR的开口。第二电极226可具有沿z方向的厚度T4。在一些实施例中，厚度T4可以介于约15nm和约60nm之间的范围内。
在此阶段，第一电极220、应变层222、高介电常数介电层224和第二电极226已经形成MIM电容器228。图9D包括横跨MIM电容器228的各层的元素浓度。根据一个范例，在图9C中以9D标示的区域内。在范例中，第一电极220和第二电极226包括第一金属的氮化物。应变层222包括第一金属的氮氧化物。高介电常数介电层224包括第二金属和第三金属的氧化物。在图9D中，x轴表示横跨各层厚度的距离，y轴表示各种元素的原子浓度。曲线260代表第一金属的原子浓度。曲线262代表氮的原子浓度。曲线264代表氧的原子浓度。曲线266代表第二金属的原子浓度。曲线268代表第三种金属的原子浓度。
在一些实施例中，应变层222的壁部分222w可以作为第一电极220和第二电极226在角落区域(例如图9A和图9C中标记的区域270、272)之间的间隔物。如区域270、272所示，因为高介电常数介电层224明显比第一电极220薄，所以在沉积高介电常数介电层224之后在第一电极220的侧壁220s周围可能保留阶梯形状。形成在第一高介电常数介电层224上方的第二电极226可具有阶壁部分226w。如果高介电常数介电层224在侧壁220s上的覆盖较不足，则第二电极226的阶壁部分226w与第一电极220的侧壁220s之间可能会发生漏电。由于应变层222形成于第一电极220的晶界上和第一电极220的晶界之间，应变层222的壁部分222w自然对第一电极220的侧壁220s具有良好的阶梯式覆盖。在高介电常数介电层224具有不足的阶梯覆盖的情况下，应变层222的壁部分222w在第一电极220和第二电极226之间提供额外的绝缘性，防止MIM电容器228中的崩溃。图9B是沿线B-B的剖视图，线B-B穿过第一电极220的侧壁220s。如图9B所示，壁部分222w围绕第一电极220的整个侧壁220s，且夹在第二电极226的阶壁部分226w和第一电极220的侧壁220s之间。
在形成第二电极226之后，可以进行操作150和160以密封和连接MIM电容器228。在一些实施例中，可以重复操作108、110、112以形成堆叠在MIM电容器228上的附加MIM电容器，如图10至第15图所示。
在图10中，通过进行操作108在第二电极226的暴露表面上形成应变层230。应变层230类似于应变层222。在第11图中，通过进行操作110在应变层230上沉积高介电常数介电层232。高介电常数介电层232类似于高介电常数介电层224。在第12图中，通过进行操作112在高介电常数介电层232上形成第三电极234。第三电极234可类似于第一电极220和第二电极226。在一些实施例中，第三电极234可以具有与第一电极220中的接触开口对齐的接触开口。在此阶段，第二电极226、应变层230、高介电常数介电层232和第三电极234形成了MIM电容器242。在形成第三电极234之后，可以进行操作150和160以密封和连接MIM电容器228、242。
在第13图中，通过进行操作108在第三电极234的暴露表面上形成应变层236。应变层236类似于应变层222、230。在第14图中，通过进行操作110在应变层236上沉积高介电常数介电层238。高介电常数介电层238类似于高介电常数介电层224、232。在第15图中，通过进行操作112在高介电常数介电层238上形成第四电极240。第四电极240可类似于第一电极220、第二电极226和第三电极234。在一些实施例中，第四电极240可以具有与第三电极234中的接触开口对齐的接触开口。在此阶段，第三电极234、应变层236、高介电常数介电层238和第四电极240已形成MIM电容器244。可以进一步重复操作108、110和112以在MIM电容器228、242、244上形成额外的电容器。
在操作150，形成介电层246以覆盖MIM电容器228、242、244的暴露部分，如图16所示。在一些实施例中，介电层246的介电常数类似于或相同于介电层218的介电常数。举例而言，介电层246的介电常数可以低于高介电常数介电层224、232、238的介电常数。在一些实施例中，介电层246可以包括未掺杂的硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、掺碳硅酸盐玻璃、氧化硅、氮化硅或氮氧化硅。在一些实施例中，介电层218可以通过化学气相沉积(CVD)制程、旋涂制程、溅镀制程或前述的组合来形成。在一些实施例中，介电层246的厚度介于约3000埃至约5000埃的范围内。
在操作160，形成接触特征250L、250R以连接MIM电容器228、242、244，如图16和图17A至图17C所示。如图16所示，接触开口248L、248R穿过介电层246和电容器228、242、244的各个层、介电层218、蚀刻停止层216，并且分别暴露最顶部的导电特征210TL、210TR。接触开口248L、248R可以通过图案化和适合的蚀刻制程形成，例如等离子体诱导蚀刻制程。接触开口248L穿过第二电极226和第四电极240，但通过与第一电极220和第三电极234中的开口对齐而避开第一电极220和第三电极234。类似地，接触开口248R穿过第一电极220和第三电极234，但通过与第二电极226和第四电极240中的开口对齐而避开第二电极226和第四电极240。
接着，用导电材料填充接触开口248L、248R以分别形成接触特征250L、250R。接触特征250L、250R可以包括铜、铝、AlCu及/或其他适合的材料。在一些实施例中，未图示的阻挡层可以在形成接触特征250L、250R之前沉积在接触开口248L、248R中。接触特征250L提供导电特征210TL与第二电极226、第四电极240之间的电性连接，而导电特征250R提供导电特征210TR与第一电极220、第三电极234之间的电性连接。
图17D是在形成接触特征250L、250R之后MIM电容器228、242、244的等效电路。MIM电容器228、242、244并联连接在接触特征250L、250R之间。每个MIM电容器228、242、244包括两个串联连接的电容器Cs和CHK。电容器Cs由应变层222、230、236所贡献，而电容器CHK由高介电常数介电层224、232、238所贡献。
图18是根据本实用新型实施例的用于制造金属绝缘体金属(MIM)电容器装置的方法300的流程图。图19至图26和图27A至图27C示意性地绘示根据图18的方法300在制造的各个阶段的电容器装置200a。除了电容器装置200a包括对称连接的MIM电容器之外，电容器装置200a类似于电容器装置200。方法300类似于方法100的操作102至112。在方法的操作102至112之后，电容器装置200a如图9A至图9C所示。
在方法300的操作114，如图19所示，高介电常数介电层232a形成在第二电极226正上方。高介电常数介电层232a直接形成在第二电极226的顶面226t和侧壁226s上。高介电常数介电层232a可类似于电容器装置200的高介电常数介电层232。
在操作116中，如图20所示，在高介电常数介电层232a上形成介电层230a。介电层230a可以具有与应变层222相似的组成和厚度，使得介电层230a和应变层222对相应的MIM电容器具有相似的电容贡献。介电层230a可包含过渡金属的金属氮氧化物，例如TiON、TaON、MoON及前述的组合。在一些实施例中，介电层230a具有介于约2nm至约5nm之间的范围内的厚度。介电层230a共形地形成在高介电常数介电层232a上。在一些实施例中，介电层230a可以通过PVD、ALD、有机金属化学气相沉积法(Metal-organic Chemical VaporDeposition；MOCVD)及/或其他适合的制程形成。在一些实施例中，可以通过沉积过渡金属氮化物层接着进行氧化制程来形成介电层230a。
在操作118中，在介电层230a上方形成第三电极234，如图21和图22所示。第三电极234可以类似于第一电极220和第二电极226。在此阶段，第二电极226、高介电常数介电层232a、介电层230a和第三电极234形成MIM电容器242a。与应变层230相同，介电层230a亦可以作为第二电极226的角落区域周围的间隔物，以防止第二电极226和第三电极234之间MIM电容器242a中的崩溃。
可以重复操作108、110、112以在MIM电容器242上方形成MIM电容器244，如图23至图25所示。在图23中，通过进行操作108在第三电极234的暴露表面上形成应变层236。在图24中，通过进行操作110在应变层236上方沉积高介电常数介电层238。在图25中，通过进行操作112在高介电常数介电层238上形成第四电极240。在此阶段，第三电极234、应变层236、高介电常数介电层238和第四电极240已形成MIM电容器244。
在形成第四电极240之后，可以进行操作150和160以密封和连接MIM电容器228、242a、244。替代地，可以进一步重复操作114、116和118以形成类似于MIM电容器242a的其他MIM电容器。
在操作150中，形成介电层246以覆盖MIM电容器228、242a、244的暴露部分，如图26所示。在操作160中，形成接触特征250L、250R以连接MIM电容器228、242a、244，如图27A至图27C所示。
通过切换相邻堆叠MIM电容器中的高介电常数介电层和应变层或附加介电层的顺序，电容器装置200a中的MIM电容器对称连接，如图27D中的等效电路所示。MIM电容器228、242a、244并联连接在接触特征250L、250R之间。每个MIM电容器228、242a、244包括两个串联连接的电容器Cs和CHK。电容器Cs由应变层222、230a、236所贡献，电容器CHK由高介电常数介电层224、232、238所贡献。如图27D所示，堆叠的MIM电容器228、242a、244相对于接触特征250L、250R对称连接。对称连接允许电容器装置200a从应变层222、230a、236获取电容器Cs的所有电势。
图27E包括两个图表，显示应变层对MIM电容器的电容的影响。x轴表示施加在MIM电容器的两个电极上的偏压值。y轴表示MIM电容器的电容值。曲线280显示在两个电极之间具有一个高介电常数介电层的MIM电容器的电容和施加偏压之间的关系。如曲线280所示，偏压方向不影响具有高介电常数介电层的MIM电容器的电容值。曲线282显示在两个电极之间具有一层高介电常数介电层和一层附加介电层(例如应变层222、230、236)的MIM电容器的电容和施加偏压之间的关系。如曲线282所示，应变层222、230、236在高电压施加到与应变层接触的电极时增加MIM电容器的电容值，并且在低电压施加到与应变层接触的电极时减少MIM电容器的电容值。电容器装置200a中的配置可允许此类MIM电容器从相同方向接收偏压，因此通过从正确方向施加偏压来实现增加的电容。
本实用新型实施例所述的各种实施例或范例提供优于现有技术的多个优点。通过在电极上形成应变层接着形成高介电常数介电层，根据本实用新型实施例的MIM电容器提高了MIM电容器中的电容密度。形成在电极侧壁上的应变层亦可以作为间隔件，以防止MIM电容器崩溃。通过堆叠MIM电容器中应变层和高介电常数介电层的交替排序，本实用新型实施例进一步增加了电容装置的电容值。
本实用新型的一些实施例提供一种用于制造电容器装置的方法，包括：提供具有第一导电特征和第二导电特征的基底；在基底上沉积第一导电层；将第一导电层图案化以由第一导电层形成第一电极；处理第一电极以在第一电极上形成第一应变层；在第一应变层上沉积第一高介电常数介电层；在第一高介电常数介电层上沉积第二导电层；将第二导电层图案化以由第二导电层形成第二电极；在第二电极上沉积覆盖介电层；形成第一接触开口和第二接触开口以分别暴露第一导电特征和第二导电特征，其中第一接触开口穿透第一电极，且第二接触开口穿透第二电极；以及用导电材料填充第一接触开口和第二接触开口。
在一些实施例中，第一电极包括柱状晶粒。
在一些实施例中，处理第一电极包括增加第一电极中的晶粒内应变。
在一些实施例中，第一电极具有介于0.5％和1.0％之间的范围内的晶粒内应变度。
在一些实施例中，第一电极包括过渡金属氮化物。
在一些实施例中，第一应变层包括形成在过渡金属氮化物的晶界上的过渡金属氮化物的氧化物。
在一些实施例中，此方法更包括在沉积覆盖介电层之前，在第二电极上形成第二应变层；在第二应变层上沉积第二高介电常数介电层；以及在第二高介电常数介电层上形成第三电极。
在一些实施例中，此方法更包括在沉积覆盖介电层之前，在第二电极上沉积第二高介电常数介电层；在第二高介电常数介电层上沉积含氮氧化物层；以及在含氮氧化物层上形成第三电极。
本实用新型的一些实施例提供一种电容器装置，包括位在基底上的介电层的一部分上的第一电极，其中第一电极包括具有柱状晶粒和大于约0.5％的晶粒内应变的第一材料。此电容器装置包括位于第一电极上的第一应变层，其中第一应变层包括位于第一材料的柱状晶粒边界之间的晶粒。此电容器装置包括位在第一应变层和介电层上的第一高介电常数介电层。此电容器装置包括位于第一高介电常数介电层的一部分上的第二电极。
在一些实施例中，第一应变层包括第一材料的氧化物。
在一些实施例中，第一材料包括过渡金属的氮化物。
在一些实施例中，第一应变层包括位在第一电极的平坦表面上的平面部分以及位在第一电极的侧壁上的侧壁部分。
在一些实施例中，此电容器装置更包括位于第二电极上的第二应变层、位于第二应变层和第一高介电常数介电层上的第二高介电常数介电层以及位于第二高介电常数介电层上的第三电极。
在一些实施例中，此电容器装置更包括位于第二电极与第一高介电常数介电层上的第二高介电常数介电层、位于第二高介电常数介电层上的第二应变层以及位于第二应变层上的第三电极。
在一些实施例中，第一材料包括过渡金属的氮化物，且第一应变层包括第一材料的氧化物。
本实用新型的一些实施例提供一种金属绝缘体金属(MIM)电容器装置，包括位在基底上的介电层的一部分上的第一电极，其中第一电极包括具有第一厚度的第一材料。此MIM电容器装置包括位于第一电极上的应变层，其中应变层包括具有第二厚度的第一材料的氧化物，并且第二厚度与第一厚度的比值介于0.1和0.2之间的范围内。此MIM电容器装置包括位在应变层和介电层上的第一高介电常数介电层。此MIM电容器装置包括位于第一高介电常数介电层的一部分上的第二电极。
在一些实施例中，第一电极具有与介电层接触的底面、与应变层的平坦部分接触的顶面以及与应变层的侧壁部分接触的侧壁。
在一些实施例中，第二电极具有阶壁部分，且应变层的侧壁部分夹在第二电极的阶壁部分和第一电极的侧壁之间。
在一些实施例中，此金属绝缘体金属电容器装置更包括：与介电层接触的第二高介电常数介电层以及第三电极。介电层与应变层具有大致相同的组成，且第一电极和第二高介电常数介电层位于介电层的相对侧。第三电极与第二高介电常数介电层接触。
在一些实施例中，第一材料具有大于0.5％的晶粒内应变度。
以上概述了许多实施例的特征，使本实用新型所属技术领域中具有通常知识者可以更加理解本实用新型的各实施例。本实用新型实施例所属技术领域中具有通常知识者应可理解，可以本实用新型实施例为基础轻易地设计或改变其他制程及结构，以实现与在此介绍的实施例相同的目的及/或达到与在此介绍的实施例相同的优点。本实用新型实施例所属技术领域中具有通常知识者也应了解，这些相等的结构并未背离本实用新型实施例的精神与范围。在不背离后附权利要求的精神与范围的前提下，可对本实用新型实施例进行各种改变、置换及变动。

Claims (10)

1.一种电容器装置，其特征在于，包括：
一第一电极，位在一基底上的一介电层的一部分上；
一第一应变层，位在该第一电极上；
一第一高介电常数介电层，位在该第一应变层和该介电层上；以及
一第二电极，位于该第一高介电常数介电层的一部分上。
2.如权利要求1所述的电容器装置，其特征在于，该第一应变层包括位在该第一电极的一平坦表面上的一平面部分以及位在该第一电极的多个侧壁上的一侧壁部分。
3.如权利要求1所述的电容器装置，其特征在于，更包括：
一第二应变层，位于该第二电极上；
一第二高介电常数介电层，位于该第二应变层和该第一高介电常数介电层上；以及
一第三电极，位于该第二高介电常数介电层上。
4.如权利要求1所述的电容器装置，其特征在于，更包括：
一第二高介电常数介电层，位于该第二电极与该第一高介电常数介电层上；
一第二应变层，位于该第二高介电常数介电层上；以及
一第三电极，位于该第二应变层上。
5.一种金属绝缘体金属电容器装置，其特征在于，包括：
一第一电极，位在一基底上的一介电层的一部分上，其中该第一电极具有一第一厚度；
一应变层，位于该第一电极上，其中该应变层具有一第二厚度，且该第二厚度和该第一厚度的比值介于0.1和0.2之间的范围内；
一第一高介电常数介电层，位在该应变层和该介电层上；以及
一第二电极，位于该第一高介电常数介电层的一部分上。
6.如权利要求5所述的金属绝缘体金属电容器装置，其特征在于，该第一电极具有与该介电层接触的一底面、与该应变层的一平坦部分接触的一顶面以及与该应变层的一侧壁部分接触的一侧壁。
7.如权利要求6所述的金属绝缘体金属电容器装置，其特征在于，第二电极具有一阶壁部分，且该应变层的该侧壁部分夹在该第二电极的该阶壁部分和该第一电极的该侧壁之间。
8.如权利要求6所述的金属绝缘体金属电容器装置，其特征在于，更包括：
一第二高介电常数介电层，与该介电层接触，其中该第一电极和该第二高介电常数介电层位于该介电层的相对侧；以及
一第三电极，与该第二高介电常数介电层接触。
9.如权利要求6所述的金属绝缘体金属电容器装置，其特征在于，更包括：
一第二应变层，位于该第二电极上；
一第二高介电常数介电层，位于该第二应变层和该第一高介电常数介电层上；以及
一第三电极，位于该第二高介电常数介电层上。
10.如权利要求6所述的金属绝缘体金属电容器装置，其特征在于，更包括：
一第二高介电常数介电层，位于该第二电极与该第一高介电常数介电层上；
一第二应变层，位于该第二高介电常数介电层上；以及
一第三电极，位于该第二应变层上。
CN202321195285.XU 2022-06-01 2023-05-17 电容器装置以及金属绝缘体金属电容器装置 Active CN220023509U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/829,717 2022-06-01
US17/829,717 US20230395647A1 (en) 2022-06-01 2022-06-01 Semiconductor devices and methods for fabrication thereof

Publications (1)

Publication Number Publication Date
CN220023509U true CN220023509U (zh) 2023-11-14

Family

ID=88695267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321195285.XU Active CN220023509U (zh) 2022-06-01 2023-05-17 电容器装置以及金属绝缘体金属电容器装置

Country Status (3)

Country Link
US (1) US20230395647A1 (zh)
CN (1) CN220023509U (zh)
TW (1) TW202412352A (zh)

Also Published As

Publication number Publication date
TW202412352A (zh) 2024-03-16
US20230395647A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US11728375B2 (en) Metal-insulator-metal (MIM) capacitor structure
US9614025B2 (en) Method of fabricating semiconductor device
US20120091519A1 (en) Method and apparatus for improving capacitor capacitance and compatibility
CN113178520B (zh) 非易失性存储器和制造方法
CN110783320A (zh) 金属-绝缘体-金属电容器结构
US20200335578A1 (en) Semiconductor device
TW201919248A (zh) 半導體裝置結構
US11949020B2 (en) Transistor, integrated circuit, and manufacturing method
US10276447B2 (en) Semiconductor structures and methods of forming the same
US20240096928A1 (en) Metal insulator metal (mim) structure and manufacturing method thereof
CN220023509U (zh) 电容器装置以及金属绝缘体金属电容器装置
CN114446928A (zh) Mim电容器结构
US20230154972A1 (en) Capacitor device with multi-layer dielectric structure
CN111326497A (zh) 半导体器件的导电结构
US20240164099A1 (en) Memory device and method for forming the same
US20240096712A1 (en) Integrated circuit, semiconductor device and method of fabricating the same
US11862726B2 (en) Transistor, integrated circuit, and manufacturing method of transistor
TWI847541B (zh) 記憶體結構及其形成方法
US11670546B2 (en) Semiconductor structure and manufacturing method thereof
US20240072169A1 (en) Transistor, integrated circuit, and manufacturing method of transistor
US20230187358A1 (en) Integrated circuit device including gate contact
CN117641887A (zh) 半导体元件及其制备方法
CN118448414A (zh) 反相器电路、半导体电路以及形成半导体电路的方法
CN116782662A (zh) 存储器器件及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant