JP5521130B1 - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5521130B1
JP5521130B1 JP2014502922A JP2014502922A JP5521130B1 JP 5521130 B1 JP5521130 B1 JP 5521130B1 JP 2014502922 A JP2014502922 A JP 2014502922A JP 2014502922 A JP2014502922 A JP 2014502922A JP 5521130 B1 JP5521130 B1 JP 5521130B1
Authority
JP
Japan
Prior art keywords
layer
electronic component
metal
pattern layer
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014502922A
Other languages
English (en)
Other versions
JPWO2014034024A1 (ja
Inventor
誠一 中谷
嘉久 山下
晃司 川北
享 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2014502922A priority Critical patent/JP5521130B1/ja
Application granted granted Critical
Publication of JP5521130B1 publication Critical patent/JP5521130B1/ja
Publication of JPWO2014034024A1 publication Critical patent/JPWO2014034024A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明の電子部品パッケージの製造方法は、（ｉ）粘着性キャリアに貼り付けられるように金属パターン層を粘着性キャリアに設ける工程、（ｉｉ）金属パターン層と重ならない領域において、粘着性キャリアに貼り付けられるように少なくとも１種類の電子部品を粘着性キャリアに配置する工程、（ｉｉｉ）金属パターン層および電子部品を覆うように粘着性キャリア上に封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、（ｉｖ）電子部品パッケージ前駆体から粘着性キャリアを剥離し、それによって、封止樹脂層の表面から電子部品の電極および金属パターン層を露出させる工程、ならびに、（ｖ）金属パターン層の露出面および電子部品の電極露出面と接するように金属めっき層を形成する工程を含んでいる。工程（ｖ）では、金属めっき層として「相対的に小さい平均結晶粒径から成る層ａ」および「相対的に大きい平均結晶粒径から成る層ｂ」をそれぞれ形成する。

Description

本発明は、電子部品パッケージおよびその製造方法に関する。より詳細には、本発明は電子部品を備えたパッケージ品およびその製造方法に関する。
電子機器の進展に伴い、エレクトロニクス分野では様々な実装技術が開発されている。例示すると、ＩＣやインダクタなどの電子部品の実装技術（パッケージング技術）として、回路基板やリードフレームを用いた実装技術が存在する。つまり、一般的な電子部品のパッケージ形態としては「回路基板を用いたパッケージ」および「リードフレームを用いたパッケージ」などが存在する。
「回路基板を用いたパッケージ」（図１１（ａ）参照）は、回路基板上に電子部品が実装された形態を有している。かかるパッケージの種類としては「ワイヤーボンディング型（Ｗ／Ｂ型）」と「フリップチップ型（Ｆ／Ｃ型）」とが一般に存在する。「リードフレーム・タイプ」（図１１（ｂ）参照）は、リードやダイパッドなどから成るリードフレームを含んだ形態を有している。リードフレーム・タイプのパッケージ、回路基板を用いたパッケージともに、各種の電子部品がはんだ付けなどでボンディングされている。
ＵＳ７９２７９２２ ＵＳ７２０２１０７ 特表２００８−５２２３９６
「回路基板を用いたパッケージ」は、高密度実装を実現できるものの、回路基板を用いているので放熱性の点では課題を残している。また、基板コスト自体も無視できず、コスト的には必ずしも満足のいくものとはいえない。更に、そもそもワイヤーボンディグやフリップチップ実装を行うためのコストも無視できず、更なるコスト低減が望まれている（例えば、フリップチップ実装では高価なマウンターが必要である）。
「リードフレーム・タイプ」（図１１（ｂ）参照）は、リードフレームで微細な加工が困難であるため、高密度な実装には向かない。更に両タイプともに、はんだ付けがなされているので、全体を樹脂で封止した場合、いわゆる“はんだフラッシュ”の問題が懸念され、接続信頼性の点では必ずしも満足のいくものとはいえない。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品接合に用いられているはんだ材料が、再溶融してしまい、微細な隙間に浸み出たり（フラッシュ）、短絡を起こしたりする虞がある。
本発明はかかる事情に鑑みて為されたものである。即ち、本発明の主たる目的は、好適な放熱特性および接続信頼性を満たすと共に、低廉な実装コストを実現できるパッケージング技術を提供することである。
本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、上記目的が達成された電子部品パッケージおよびその製造方法の発明に至った。具体的には、本発明では、電子部品パッケージを製造するための方法であって、
（ｉ）粘着性キャリアに貼り付けられるように金属パターン層を粘着性キャリアに設ける工程、
（ｉｉ）金属パターン層と重ならない領域において、粘着性キャリアに貼り付けられるように少なくとも１種類の電子部品を粘着性キャリアに配置する工程、
（ｉｉｉ）金属パターン層および電子部品を覆うように粘着性キャリア上に封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｉｖ）電子部品パッケージ前駆体から粘着性キャリアを剥離し、それによって、封止樹脂層の表面から電子部品の電極および金属パターン層を露出させる工程、ならびに
（ｖ）金属パターン層の露出面および電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｖ）では、「相対的に小さい平均結晶粒径から成る層ａ（サブめっき層ａ）」を形成した後、「相対的に大きい平均結晶粒径から成る層ｂ（サブめっき層ｂ）」を形成することによって金属めっき層を形成する、電子部品パッケージの製造方法が提供される。
かかる本発明の電子部品パッケージの製造方法の特徴の１つは、粘着性キャリアの剥離によって露出した金属パターン層の露出面および電子部品の電極露出面に対して「平均結晶粒径が相互に異なる２つの層から成る２層構造の金属めっき層」を形成することである。また、本発明の別の特徴の１つは、封止樹脂層と粘着性キャリアとの間にて局所的に介在する金属パターン層によって、封止樹脂層に対する粘着性キャリアの全体的な離型性を向上させることである。
本発明では、上記製造方法によって得られる電子部品パッケージも提供される。かかる電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された金属パターン層および少なくとも１種類の電子部品、
「金属パターン層に接続されている金属めっきパターン層Ａ」および「電子部品に接続されている金属めっきパターン層Ｂ」
を有して成り、
金属パターン層および電子部品の電極が封止樹脂層と面一状態で封止樹脂層に埋設されており、また
金属めっきパターン層Ａおよび前記金属めっきパターン層Ｂの各々が「相対的に小さい平均結晶粒径から成る層ａ（サブめっき層ａ）」及び「相対的に大きい平均結晶粒径から成る層ｂ（サブめっき層ｂ）」とから成る２層構造を有しており、層ａが相対的に内側に設けられている一方、層ｂが相対的に外側に設けられている。
本発明の電子部品パッケージの特徴の１つは、封止樹脂層に埋設された金属パターン層および電子部品に対して接合されている金属めっき層パターンＡおよびＢのそれぞれが「平均結晶粒径が相互に異なる２つの層から構成された２層構造（特に「相対的に小さい平均結晶粒径から成る層ａ」が内側に位置付けられ、「相対的に大きい平均結晶粒径から成る層ｂ」が外側に位置付けられた２層構造」）を有しており、かつ、金属パターン層および電子部品のそれぞれが面一状態で封止樹脂層に埋設されていることである。
本発明に従えば、望ましい放熱特性および接続信頼性を達成できると共に、低廉な実装コストのパッケージングが実現される。
“放熱特性”についていえば、本発明ではワイヤボンディングやバンプを介した実装が為されておらず（即ち、パッケージがワイヤボンディングレス・バンプレスとなっており）、電子部品からの熱が金属めっき層および／または金属パターン層を介して効率良く放熱されるようになっている。特に、金属めっき層を熱伝導性の高い銅などの材質から形成でき、かつ、“厚みの大きい金属めっき層”として設けることができるので、それを介して効率よく熱を外部へと逃がすことができる。
また、本発明では“はんだ付け”を行わずにパッケージングを達成しており、即ち“はんだ材料”を用いないパッケージが実現されている。それゆえ、“はんだフラッシュ”なる不都合は回避されており、その点で“接続信頼性”の向上を図ることができる。
更には、本発明のパッケージは“基板レス構造”となっている。この“基板レス”は、基板を用いていないので、その分だけ低コスト製造に寄与する。また、ワイヤボンディングやフリップチップ実装などと比べて簡易なプロセスでパッケージングできるので、その点でも低コスト化を図ることができる。
本発明の電子部品パッケージの製造方法を模式的に示した工程断面図 本発明の電子部品パッケージの製造方法を模式的に示した工程断面図 算術平均粗さＲａの説明図 「複数の電子部品設置領域を有する金属パターン層」の態様を模式的に表した模式図 本発明に従った発光素子パッケージの製造方法を模式的に示した工程断面図 本発明の電子部品パッケージの構成を模式的に示す断面図 本発明の電子部品パッケージの構成を模式的に示す断面図（光沢面および粗化面を備えた金属パターン層を用いる態様を示す） 本発明の電子部品パッケージの構成を模式的に示す断面図（アライメントマークとしての金属パターン部分」が封止樹脂層に埋設されている態様を示す） 本発明における「面接触（直接接合もしくは面接合）」を説明するための模式図 本発明に従った発光素子パッケージの構成を示す断面図 従来技術の電子部品パッケージの構成態様を模式的に示した断面図
以下にて、本発明の電子部品パッケージおよびその製造方法を詳細に説明する。尚、図面に示す各種の要素は、本発明の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なり得ることに留意されたい。
［本発明の製造方法］
まず、本発明に係る電子部品パッケージの製造方法について説明する。図１（ａ）〜（ｇ）および図２（ａ）〜（ｃ）に本発明の製造方法に関連したプロセスを模式的に示している。本発明の製造方法は、まず工程（ｉ）として、図１（ａ）に示すように、金属パターン層１０を粘着性キャリア２０上に設ける。つまり、粘着性キャリア２０に対して貼り付けられるように金属パターン層１０を設ける。
粘着性キャリア２０は、例えば、基板と粘着層とから構成されたキャリアシートであってよい。つまり、図１（ａ）に示すように、支持基材２４上に粘着層２６が設けられた２層構造のキャリアシートを用いてよい。後刻で好適な離型処理を行う点でいえば、支持基材２４は可撓性を有していることが好ましい。
支持基材２４としては、後刻に行われる“金属パターン層および電子部品の配置”や“封止樹脂層の形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。例えば、支持基材２４の材質は、樹脂、金属および／またはセラミックなどであってよい。支持基材２４の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材２４の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる（１つ例示すると、ＳＵＳなどのステンレス材であってよい）。支持基材２４のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材自体の厚さは、“シート状”ゆえ、好ましくは０．１ｍｍ〜２．０ｍｍ、より好ましくは０．２ｍｍ〜１．０ｍｍ（例えば、０．２ｍｍ）である。
一方、粘着層２６は、金属パターン層および電子部品に対して粘着性を有するものであれば特に制限はない。例えば、粘着層自体は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも１種以上の接着性材料を含んで成るものであってよい。粘着層２６の厚さは、好ましくは２μｍ〜５０μｍ、より好ましくは５μｍ〜２０μｍ（例えば１０μｍ）である。尚、粘着層２６としては、粘着両面テープを用いてもよい（例えばＰＥＴフィルムなどの樹脂薄層の両主面に対して接着剤層が形成されたテープを用いてもよい）。
粘着性キャリア２０に対して設けられる金属パターン層１０は、パターン化処理が施された金属層である。このような金属パターン層１０の金属材質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種の金属材料を含んで成るものであってよい。金属パターン層の厚みは、好ましくは５μｍ〜１００μｍ、より好ましくは１０μｍ〜５０μｍ（例えば１８μｍ）である。
金属パターン層１０における“パターニング”は、粘着性キャリア２０への設置前に行ってもよいし、あるいは、粘着性キャリア２０への設置後に行ってもよい。つまり、以下の（１）および（２）のいずれかの態様で金属パターン層１０を粘着性キャリア２０に設けてよい。

（１）予めパターニング処理された金属箔を粘着性キャリアに貼り付け、それによって、粘着性キャリア上に金属パターン層を設ける。

（２）金属箔または金属層を粘着性キャリア上に設けた後で金属箔または金属層をパターニング処理に付し、それによって、粘着性キャリア上に金属パターン層を設ける。

尚、金属パターン層のパターニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによってパターニング処理してよい。更にいえば、特に上記（１）の場合では、パンチング加工（打ち抜き加工）などの機械的加工処理によって金属箔をパターン形成してもよい。
工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図１（ｂ）に示すように、金属パターン層１０と重ならないキャリア領域に対して少なくとも１種類の電子部品３０を配置する。つまり、金属パターン層１０と重ならない範囲で粘着性キャリア２０に対して電子部品３０を貼り付ける。電子部品３０は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてよい。あくまでも例示にすぎないが、かかる電子部品の種類としては、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。
電子部品３０の配置は、その電極部分３５が粘着性キャリア２０と接するように行うことが好ましい。これによって、後刻の剥離操作において電子部品３０の電極３５を好適に露出させることができる。
電子部品３０の配置に際しては、金属パターン層１０を認識パターンとして用いてよい。つまり、金属パターン層１０の少なくとも一部をアライメントマークとして用いてもよい（図１（ａ）の右上図参照）。例えば、電子部品３０を配置する際の位置決めに金属パターン層のアライメントマークを用いることができる。これによって、所望の電子部品３０を正確に位置付けることができ、信頼性の高いパッケージを実現することができる。
尚、アライメントマーク自体は、それを意図して金属パターン層１０のパターンに予め含めておいてもよいし、あるいは、別の目的で形成したパターン部分をそのまま利用してもよい。また、このような金属パターン層１０のアライメントマークは、電子部品の位置決めに用いることに限定されず、他の用途の位置決めに用いることも可能である。
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図１（ｃ）に示すように、金属パターン層１０および電子部品３０を覆うように粘着性キャリア２０上に封止樹脂層４０を形成し、電子部品パッケージ前駆体１００’を得る。封止樹脂層４０は、樹脂原料をスピンコート法やドクターブレード法などにより粘着性キャリア２０の粘着面に塗布した後で熱処理や光照射などに付すことによって設けることができる（即ち、塗布した樹脂原料を熱硬化または光硬化させることによって封止樹脂層４０を設けることができる）。あるいは、別法にて粘着性キャリア２０の粘着面に対して樹脂フィルムなどを貼り合わせることによって封止樹脂層４０を設けてもよい。さらには、未硬化状態の粉体状もしくは液状の封止樹脂を金型に充填し、加熱硬化により封止樹脂層４０を設けることができる。
封止樹脂層４０の材質は、絶縁性を供するものであればいずれの種類の材質であってもよく、例えば、エポキシ系樹脂やシリコーン系樹脂などであってよい。封止樹脂層４０の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、図１（ｄ）に示すように、電子部品パッケージ前駆体１００’から粘着性キャリア２０を剥離し、それによって、封止樹脂層４０の表面から電子部品３０の電極３５を露出させると共に、金属パターン層１０を露出させる。
本発明では、金属パターン層１０の存在によって粘着性キャリア２０の好適な剥離が達成されている。より具体的には、封止樹脂層４０と粘着性キャリア２０との接合面にて局所的に介在する金属パターン層１０の存在によって、封止樹脂層４０に対する粘着性キャリア２０の全体的な離型性を向上させている。これは、「金属パターン層１０と粘着性キャリア２０との接合面ａ」が「封止樹脂層４０と粘着性キャリア２０との接合面ｂ」よりも減じられた接合力を供することに起因している(図１（ｃ）の右側上図参照)。つまり、金属パターン層１０と粘着性キャリア２０との接合面に「減じられた接合力が供される接合面ａ」を局所的に介在させ、それによって、封止樹脂層４０に対する粘着性キャリア２０の剥離性向上を全体として図っている。換言すれば、本発明においては封止樹脂層４０と粘着性キャリア２０との接合面にて局所的に介在する金属パターン層１０が“離型促進部材”または“離型補助部材”として機能している。
このように本発明では金属パターン層に起因して「粘着性キャリア２０と封止樹脂層４０との全体的な離型性」が効果的に図られているので、粘着性キャリア２０の剥離操作を好適に行うことができる。
尚、粘着性キャリアの剥離を更により好適に行うために、光沢面を有する金属パターン層を用いることが好ましい。具体的には、剥離前において金属パターン層１０の光沢面１０Ａが粘着性キャリア２０と接するような形態にしておくことが好ましい（図１（ｃ）の右側下図参照）。つまり、工程（ｉ）では金属パターン層１０の光沢面１０Ａが粘着性キャリア２０（特に粘着層２６）と接するように金属パターン層１０を粘着性キャリア２０上に設けることが好ましい。このような金属パターン層１０の“光沢面”が好適に利用されると、「金属パターン層１０と粘着性キャリア２０との接合面ａ」における接合力を更に減じることができ、結果的に「封止樹脂層４０に対する粘着性キャリア２０の剥離性」を更に向上させることができる。
また、“光沢面”に加えて又はそれに代えて、粗化面１０Ｂを有する金属パターン層１０を用いることが好ましい。かかる場合、粗化面１０Ｂが封止樹脂層４０と接合するように金属パターン層１０が封止樹脂層４０に覆われる形態にしておくことが好ましく（図１（ｃ）の右側下図参照）、それによって、粘着性キャリアの剥離２０を更により好適に行うことができる。つまり、工程（ｉ）では金属パターン層１０の粗化面１０Ｂが露出面となるように（即ち、粗化面１０Ｂに対向する主面が粘着性キャリアと接するように）金属パターン層１０を粘着性キャリア２０上に設けることが好ましい。そして、かかる露出した粗化面１０Ｂに対して工程（ｉｉｉ）で封止樹脂層４０が供されることになるので、粗化面１０Ｂと封止樹脂層４０とが相互に接合するように金属パターン層１０が封止樹脂層４０に覆われる。このような金属パターン層１０の“粗化面”が存在すると、それに起因して金属パターン層１０と封止樹脂層４０との接合力が増すことになり（封止樹脂層１０の樹脂材が粗化面１０Ｂに食い込むように存在するので金属パターン層と封止樹脂層との接合力が増し）、結果的に、粘着性キャリア２０の剥離を更により好適に行うことができる。
特に好ましい態様としては金属パターン層が“光沢面”および“粗化面”を有している。つまり、金属パターン層１０が“光沢面１０Ａ”および“粗化面１０Ｂ”を有し、“光沢面１０Ａ”が粘着性キャリア２０と接すると共に、粗化面１０Ｂと封止樹脂層４０とが相互に接合するように金属パターン層１０が封止樹脂層４０に覆われていることが好ましい。かかる場合、「金属パターン１０と封止樹脂層４０との密着性向上」および「封止樹脂層４０と粘着性キャリア２０との剥離性向上」の双方を図ることができる。
尚、本発明において『粗化面』とは、金属パターン層の主面が粗い面（微細な凹凸面）となっていることを意味しており、例えば金属パターン層１０の表面の算術平均粗さＲｚが５．０μｍ以上、好ましくは７．０μｍ以上となっていることを実質的に意味している（その上限値は特に制限はないものの、例えば１０．０μｍ以下である）。また、本明細書において『光沢面』とは、金属パターン層の主面が平滑面となっていることを意味しており、例えば金属パターン層１０の表面の算術平均粗さＲａが０．３μｍ以下、好ましくは０．２μｍ以下（Ｒｚが２．０μｍ以下、好ましくは１．０μｍ以下）となっていることを実質的に意味している（つまり、金属パターン層の光沢面の算術平均粗さＲａが０（０を除く）〜０．３μｍ、好ましくは０（０を除く）〜０．２μｍとなっている）。ここで、本明細書でいう『算術平均粗さ（Ｒａ）』とは、図３に示すような粗さ曲線（本発明でいうと「金属パターン層の表面の断面形状プロファイル」）から、その平均線の方向に基準長さＬだけ抜き取り、この抜き取り部分における平均線から測定曲線までの偏差の絶対値を合計して得られる値を平均化したものを実質的に意味している。また、ここでいう「表面粗さを表すＲｚ」とは、ＪＩＳ Ｂ０６０１で規定されている粗さ“Ｒｚ”のことを指している。つまり、本発明における『Ｒｚ』は、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から5番目までの山頂の標高(Yp)の絶対値の平均値と、最も低い谷底から5番目までの谷底の標高(Yv)の絶対値の平均値との和を求め、この値をマイクロメートル(μm)で表したものをいう（JIS B0601:1994参照）。
工程（ｉｖ）に引き続いて工程（ｖ）を実施する。つまり、金属パターン層の露出面、封止樹脂層露出面および電子部品の電極露出面と接するように金属めっき層を形成する。かかる工程では、「相対的に小さい平均結晶粒径から成る層ａ」を形成した後（図１（ｅ）参照）、「相対的に大きい平均結晶粒径から成る層ｂ」を形成することによって（図１（ｆ）参照）、金属めっき層５０を形成する。例えば、層ａの平均結晶粒径が２μｍ以下となる一方、層ｂの平均結晶粒径が５μｍ以上となるように金属めっき層５０を形成してよい。より具体的に例示すると、「層ａにおける平均結晶粒径」が０（０を除く）〜２μｍとなっている一方、「層ｂにおける平均結晶粒径」が５μｍ〜２０μｍとなっていてよい。このような層ａおよび層ｂは、各種めっき法を好適に利用することによって形成できる。例えば、乾式めっき法を実施した後で、湿式めっき法を実施することによって、「相対的に小さい平均結晶粒径から成る層ａ」および「相対的に大きい平均結晶粒径から成る層ｂ」を形成できる。つまり、乾式めっき法で“相対的に小さい平均結晶粒径から成る下地層ａ”を形成し、その後、湿式めっき法で“相対的に大きい平均結晶粒径から成る肉厚の層ｂ”を形成する（図１の下側右図参照）。乾式めっき法には、真空めっき法（ＰＶＤ法）および化学気相めっき法（ＣＶＤ法）が含まれる。真空めっき法（ＰＶＤ法）にはスパッタリング、真空蒸着およびイオンプレーディングなどが含まれる。一方、湿式めっき法には、電気めっき法（例えば電解めっき）、化学めっき法および溶融めっき法などが含まれる。
ある好適な一態様として、本発明の製造方法では、乾式めっき法としてスパッタリングで形成し、湿式めっき法として電気めっき法（例えば電解めっき）で形成してよい。このようなめっき法を利用する工程（ｖ）では、スパッタリングの乾式めっき法によって「層ｂの結晶粒径よりも小さい平均結晶粒径の結晶構造を有する下地層ａ」を形成する一方、電気めっき法（例えば電解めっき）の湿式めっき法を実施することによって「下地層ａの結晶粒径よりも大きい平均結晶粒径の結晶構造を有する肉厚層ｂ」を形成する。尚、本明細書でいう「結晶粒径」とは、図１の下側右図に示されるような“金属めっき層の厚さ方向に沿って切断した断面画像”に基づいて算出された結晶粒径値を指している。例えば、「結晶粒径」は、そのような断面画像から得られる結晶粒の面積と同一面積を有する円の直径サイズを意味しており、「平均結晶粒径」は、そのような結晶粒径を数平均（例えば５０個の数平均）として算出した値を意味している。
このように乾式めっき法と湿式めっき法とを利用する本発明の製造方法は、「金属パターン層の露出面および電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。「肉厚の層ｂの下地層となる層ａ」は非常に薄く設けることができ、かかる肉厚の層ｂが金属パターン層の露出面および電子部品の電極露出面に対してダイレクトに面接触していると捉えることができるからである。肉厚の層ｂに起因して金属めっき層５０は厚く設けることができ、それゆえ、金属めっき層５０を「放熱部材」などとして好適利用することができる。特に製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層ｂを厚くかつ密着力良く形成できるといえる。
好ましくは、乾式めっき法を実施して１００ｎｍ〜３０００ｎｍ厚さの乾式めっき層たる層ａ５０’を形成し（図１（ｅ）参照）、湿式めっき法を実施して１８μｍ〜５００μｍ厚さの湿式めっき層たる層ｂ５０”を層ａ上に形成する（図１（ｆ）参照）。つまり、乾式めっき層５０’（層ａ）は非常に薄いのに対して、湿式めっき層５０”（層ｂ）は厚く設けられる。湿式めっき層５０”（層ｂ）がそのように厚く設けられるので、全体として金属めっき層５０を厚く設けることができる。
乾式めっき法によって形成される乾式めっき層５０’は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。一方、湿式めっき法によって形成される湿式めっき層５０”は、Ｃｕ（銅）、Ｎｉ（ニッケル）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。
尚、あくまでも一例にすぎないが、層ａ５０’は、単一層として形成することに限らず、複数の層として形成してもよい。例えば、乾式めっき層の層ａ５０’として、スパッタリングによりＴｉ薄膜層とＣｕ薄膜層とを形成してよい（より具体的には、Ｔｉ薄膜層を形成した後にＣｕ薄膜層を形成してよい）。この場合、かかる２層構造のスパッタ層上に湿式めっき層の層ｂ５０”として厚いＣｕめっき層を電解めっきにより形成することが好ましい。
金属めっき層５０はパターニング処理に付すことが好ましい。つまり、「相対的に小さい平均結晶粒径から成る層ａ」及び「相対的に大きい平均結晶粒径から成る層ｂ」とから構成された２層構造の金属めっき層５０をパターニング処理に付すことが好ましい。具体的には、図１（ｇ）に示すように、金属めっき層５０をパターニング処理することによって、「金属パターン層１０の露出面と接する金属めっきパターン層Ａ（５０Ａ）」および「電子部品の電極露出面と接する金属めっきパターン層Ｂ（５０Ｂ）」を形成することが好ましい。これは、パターンニング処理によって所望の配線形成（例えば、取り出し電極を含む所望の配線パターン形成）を行うことができることを意味している。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。尚、「金属パターン層１０の露出面と接する金属めっきパターン層Ａ（５０Ａ）」および「電子部品の電極露出面と接する金属めっきパターン層Ｂ（５０Ｂ）」をそれぞれ形成することが好ましいが、“金属パターン層１０”および“電子部品の電極露出面”の両方に接しない金属めっきパターン層も付加的に形成してもよい。封止樹脂面や電子部品の電極露出面以外から直接放熱させることができるからである。
金属めっき層のパターニング処理後においては、かかるパターン化された金属めっき層に対してレジスト層を形成することが好ましい。例えば、図２（ａ）に示すように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）を部分的に覆うように封止樹脂層の表面（粘着性キャリアの剥離によって露出した表面）上にてソルダーレジスト層６０を形成することが好ましい。かかるレジスト層６０の形成は、エレクトロニクス実装分野で一般に用いられているソルダーレジスト形成と同様であってよい。
以上のような工程を経ることによって（例えば図２（ｂ）に示すようなダイシング処理なども付加的に経ることによって）、最終的には図２（ｃ）に示すような電子部品パッケージ１００を得ることができる。
本発明の製造方法は、種々のプロセス態様で実施することができる。以下それについて説明する。
（複数の電子部品パッケージの一括製造）
本発明の製造方法に従えば、複数の電子部品パッケージを一括して製造することができる。かかる場合、金属パターン層として「複数の開口形態を備えた金属パターン層」を用いることが好ましい。具体的には、工程（ｉ）では、粘着性キャリアに設けられる金属パターン層として「電子部品設置領域を複数有する金属パターン層」を用いる（図４参照）。例えば、「複数の電子部品設置領域を有する金属パターン層」として「各電子部品を設置するためのスペースを備えた金属パターンがそれぞれアレイ状に複数配置された金属パターン層」を用いてよい。そして、工程（ｉｉ）では、複数の電子部品設置領域の各々にて位置付けられるように、複数の電子部品パッケージにそれぞれ用いられる電子部品を各々配置する（即ち、電子部品設置領域の各々にて露出する局所的な粘着性キャリア領域に対して各々の電子部品を配置する）。このような工程を経ることによって、結果的に、「複数の前駆体が一体化した電子部品パッケージ前駆体」を一括して得ることができる。従って、最終的には、剥離処理後にダイシング処理を行うと、複数個の電子部品パッケージが得られることになる。つまり、工程（ｖ）の後において、“金属パターン層の複数の電子部品設置領域”がそれぞれ別個に分かれるようにダイシング処理することによって、複数個の電子部品パッケージを得ることができる。
（発光素子パッケージの製造）
本発明は、電子部品に発光素子が含まれる場合（つまり、工程（ｉｉ）において粘着性キャリアに配置する電子部品として発光素子が含まれている場合）であっても、好適に発光素子パッケージ品を製造することができる。かかる場合、工程（ｉｉｉ）で行う封止樹脂層の形成として、蛍光体層および透明樹脂層の形成を行う。具体的には、粘着性キャリアに配置された発光素子上に蛍光体層４４を配置し、次いで、発光素子および蛍光体層を覆うように透明樹脂層４６を形成する（図５（ａ）〜（ｈ）参照）。これによって、最終的に所望の発光素子パッケージを得ることができる。蛍光体層の形成および透明樹脂層の形成自体は、常套的なＬＥＤパッケージ製造で一般に用いられている方法と同様であってよい。
［本発明の電子部品パッケージ］
次に、本発明の電子部品パッケージについて説明する。本発明の電子部品パッケージは、上記の本発明の製造方法で得られるパッケージである。
図６に、本発明の電子部品パッケージの構成を模式的に示す。図示されるように、電子部品パッケージ１００は、封止樹脂層４０、金属パターン層１０、電子部品３０、「金属パターン層に接続されている金属めっきパターン層Ａ（５０Ａ）」および「電子部品に接続されている金属めっきパターン層Ｂ（５０Ｂ）」を有して成る。
図６に示されるように、金属パターン層１０および電子部品３０は封止樹脂層４０に埋設されている。特に本発明では金属パターン層１０および電子部品３０が封止樹脂層４０と面一状態でその封止樹脂層４０に埋設されている。つまり、「金属パターン層１０の表面」と「封止樹脂層４０の表面」とが実質的に同一平面上にあると共に、「電子部品３０の表面」と「封止樹脂層４０の表面」とが実質的に同一平面上にある。電子部品３０についていえば、特に電子部品の電極部分３５が封止樹脂層４０と面一状態となっていることが好ましい（つまり、電子部品の電極３５の表面と封止樹脂層４０の表面とが実質的に同一平面上にあることが好ましい）。
また本発明では、図６に示されるように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）の各々が「相対的に小さい平均結晶粒径から成る層ａ」および「相対的に大きい平均結晶粒径から成る層ｂ」とから成る２層構造を有している。この２層構造においては、層ａが相対的に内側に位置付けられている一方、層ｂが相対的に外側に位置付けられている。金属パターン層Ａ（５０Ａ）についていえば、金属パターン層１０に直接的に接合するように層ａ（５０Ａ’）が設けられており、その層ａ上に層ｂ（５０Ａ”）が設けられている（図６における右上側の一部拡大図参照）。同様にして、金属パターン層Ｂ（５０Ｂ）においては、電子部品（特にその電極３５）と直接的に接合するように層ａ（５０Ｂ’）が設けられており、その層ａ上に層ｂ（５０Ｂ”）が設けられている（図６における下側の一部拡大図参照）。これから分かるように、本発明でいう「相対的に外側に位置付けられた」といった表現は「金属パターン層の露出面」／「電子部品の電極露出面」に対してより遠位に位置していることを実質的に意味する一方、「相対的に内側に位置付けられた」といった表現は、「金属パターン層の露出面」／「電子部品の電極露出面」に対してより近位に位置していることを実質的に意味している。
本発明の電子部品パッケージの層ａおよび層ｂの具体的な結晶粒径についていえば、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）の各々は、「平均結晶粒径が２μｍ以下の層ａ」および「平均結晶粒径が５μｍ以上の層ｂ」から構成された２層構造を有している。より具体的に例示すると、「層ａにおける平均結晶粒径」が０（０を除く）〜２μｍとなっている一方、「層ｂにおける平均結晶粒径」が５μｍ〜２０μｍとなっている。
層ａおよび層ｂがそれぞれ乾式めっき法および湿式めっき法を利用して形成されたものである場合、層ａは乾式めっきを成し、層ｂが湿式めっき層を成す。かかる場合、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）の各々は、「相対的に外側に位置付けられた湿式めっき層（５０Ａ”，５０Ｂ”）」と「相対的に内側に位置付けられた乾式めっき層（５０Ａ’，５０Ｂ’）」とから成る２層構造を有している。金属パターン層Ａ（５０Ａ）についていえば、金属パターン層１０に直接的に接合するように乾式めっき層（５０Ａ’）が設けられており、その乾式めっき層上に湿式めっき層（５０Ａ”）が設けられている（図６における右上側の一部拡大図参照）。同様にして、金属パターン層Ｂ（５０Ｂ）においては、電子部品（特にその電極３５）と直接的に接合するように乾式めっき層（５０Ｂ’）が設けられており、その乾式めっき層上に湿式めっき層（５０Ｂ”）が設けられている（図６における下側の一部拡大図参照）。
封止樹脂層に埋設されている金属パターン層は、例えば、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種の金属材料を含んで成る。金属パターン層の厚みは、好ましくは５μｍ〜１００μｍ、より好ましくは１０μｍ〜５０μｍ（例えば１８μｍ）である。
金属パターン層１０が光沢面を有している場合、図７に示すように、光沢面１０Ａが封止樹脂層４０と面一となるように金属パターン層１０が封止樹脂層４０に埋設されていることが好ましい。また、金属パターン層１０が粗化面１０Ｂを有している場合、同じく図７に示すように、粗化面１０Ｂが封止樹脂層４０と接合するように金属パターン層１０が封止樹脂層４０に覆われていることが好ましい。尚、上述した通り、『光沢面』とは、金属パターン層の表面の算術平均粗さＲａが０．３μｍ以下、好ましくは０．２μｍ以下となっていることを実質的に意味しており、『粗化面』とは、金属パターン層の表面の算術平均粗さＲｚが５．０μｍ以上、好ましくは７．０μｍ以上となっていることを実質的に意味している。
また、パッケージ製造過程において金属パターン層を認識パターンとして用いた場合、金属パターン層１０の少なくとも一部に「アライメントマークとしてのパターン部分」を有している。より具体的にいえば、図８に示すように「アライメントマークの金属パターン部分１０」が封止樹脂層４０に埋設されている。好ましくは「アライメントマークの金属パターン部分１０」が封止樹脂層４０と面一状態となるように埋設されている。
本発明のパッケージでは、１種類以上の電子部品３０が封止樹脂層４０に埋設されている。そのような電子部品としては、例えば、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。特に本発明では、電子部品の電極部分３５が封止樹脂層４０の表面において露出していることが好ましく、その露出している電極部分３５と接合するように金属めっきパターン層Ｂ（５０Ｂ）が設けられている。
本発明のパッケージでは、例えば「電子部品の電極」と「金属パターン層」とが金属めっきパターン層ＡおよびＢの少なくとも一部を介して相互に電気接続されている。これにより好適な配線形態が実施され得る。換言すれば、適当な配線形態をとることによって金属めっきパターン層Ａ（５０Ａ）とＢ（５０Ｂ）とが相互に電気接続され、それによって、電子部品の電極３５と金属パターン層１０とが間接的に相互接続され得る。このような配線形態においては、電子部品が発熱する場合、その熱を金属めっきパターン層ＡおよびＢや金属パターン層を介して好適に放熱させることができる効果が奏され得る。
金属パターン層および電子部品が埋設されている封止樹脂層４０は、例えば、エポキシ系樹脂やシリコーン系樹脂などを含んで成る。かかる封止樹脂層の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
本発明の電子部品パッケージにおいて、層ａが乾式めっき層として設けられる場合、層ａ（５０Ａ’，５０Ｂ’）は、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、層ａ（５０Ａ’，５０Ｂ’）の材質は、その他の金属材料、例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｌ合金や、Ａｕ（金）、Ｐｔ（白金）、Ｓｎ（スズ）、Ｃｕ（銅）およびＷ（タングステン）などから成る群から選択される少なくとも１種を含んで成るものであってよい。尚、層ａ（５０Ａ’，５０Ｂ’）は、応力緩和層としても機能し得るので、その点でも本発明のパッケージは接続信頼性に優れているといえる。一方、層ｂが湿式めっき層として設けられる場合、層ｂ（５０Ａ”，５０Ｂ”）は、Ｃｕ（銅）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、層ｂ（５０Ａ”，５０Ｂ”）の材質は、その他の金属材料、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種を含んで成るものであってよい。しかしながら“放熱特性”を特に重視する場合では、層ｂ（５０Ａ”，５０Ｂ”）の材質は熱伝導性が高く放熱特性に効果的に寄与するものが好ましく、それゆえ銅（Ｃｕ）が特に好ましい。
乾式めっき層としての層ａ（５０Ａ’，５０Ｂ’）は非常に薄いものであるのに対して（好ましくはナノオーダーの厚さを有し得る）、湿式めっき層としての層ｂ（５０Ａ”，５０Ｂ”）は厚く（好ましくはミクロンオーダーの厚さを有し得る）、金属めっきパターン層ＡおよびＢ（５０Ａおよび５０Ｂ）の大部分は湿式めっき層が占めている。例示すると、乾式めっき層としての層ａ（５０Ａ’，５０Ｂ’）は好ましくは１００ｎｍ〜３０００ｎｍ厚さ（例えば３００ｎｍのＴｉ及び１０００ｎｍのＣｕの厚さ）を有する一方、湿式めっき層としての層ｂ（５０Ａ”，５０Ｂ”）は好ましくは１８〜５００μｍ程度、より好ましくは３５〜２５０μｍ程度、更に好ましくは３５〜１２５μｍ程度である。このように本発明では層ｂ（５０Ａ”，５０Ｂ”）が厚くなっており、厚い金属めっきパターン層ＡおよびＢ（５０Ａおよび５０Ｂ）が好適に実現され得る。
図６に示す態様から分かるように、本発明の電子部品パッケージ１００では、金属めっきパターン層Ａ（５０Ａ）と金属パターン層１０とは相互にダイクレクトに（直接的に）面接触（特に“直接接合”もしくは“面接合”）しており、それによって、金属めっきパターン層Ａ（５０Ａ）と金属パターン層１０とが電気的に相互接続されている。尚、層ａが乾式めっき層として設けられ、層ｂが湿式めっき層として設けられる場合、金属めっきパターン層Ａ（５０Ａ）の乾式めっき層５０Ａ’は非常に薄いので（例えば熱抵抗・電気抵抗が実質的に無視できるほど非常に薄いので）、金属めっきパターン層Ａ（５０Ａ）の厚い湿式めっき層５０Ａ”が、金属パターン層１０とダイクレクトに（直接的に）面接触（直接接合もしくは面接合）しているとみなすことができる。同様にして、金属めっきパターン層Ｂ（５０Ｂ）と電子部品３０（特にその電極部分３５）とは相互にダイクレクトに（直接的に）面接触（直接接合もしくは面接合）しており、それによって、金属めっきパターン層Ｂ（５０Ｂ）と電気部品３０とが電気的に相互接続されている。金属めっきパターン層Ｂ（５０Ｂ）の乾式めっき層５０Ｂ’も非常に薄いので（例えば熱抵抗・電気抵抗が実質的に無視できるほど非常に薄いので）、金属めっきパターン層Ｂ（５０Ｂ）の厚い湿式めっき層５０Ｂ”が、電子部品（特にその電極部分３５）とダイクレクトに（直接的に）面接触（直接接合もしくは面接合）しているとみなすことができる。ここでいう『面接触（直接接合もしくは面接合）』とは、各要素の主面同士（上側面・下側面）が相互に接触する態様、特に、各要素の主面同士（上側面・下側面）が相互に重なり合う範囲で全て接触する態様を実質的に意味している。具体的には、“金属パターン層の主面（封止樹脂層から露出する下側の主面）”と“金属めっきパターン層Ａの主面（上側主面）”とが相互に重なり合う範囲で全て接触する態様、または、“電子部品（特にその電極部分）の主面（封止樹脂層から露出する下側の主面）”と“金属めっきパターン層Ｂの主面（上側主面）”とが相互に重なり合う範囲で全て接触する態様を意味している。換言すれば、本明細書で用いる『面接触（直接接合もしくは面接合）』とは、金属めっきパターン層Ａおよび金属パターン層の主面領域のうち相互に重なる領域同士が全接触する態様を意味しており、同様に、金属めっきパターン層Ｂおよび電子部品（特にその電極部分）の主面領域のうち相互に重なる領域同士が全接触する態様を意味している（つまり、図９における“下側主面領域Ａ”と“上側主面領域Ｂ”とが全て接触する態様に相当する）。
このような“直接接合もしくは面接合”を介した形成された厚い金属めっきパターン層に起因して、本発明の電子部品パッケージでは、全体として機械的強度が増したものとなり得る。つまり、金属めっきパターン層（５０Ａ，５０Ｂ）は、電子部品や金属パターン層の支持層として機能し得る。また、“面接触（即ち、直接接合もしくは面接合）”であるがゆえ、電子部品からの熱を金属めっきパターン層を介して効率よく外部へと逃がすことができる。つまり、厚い金属めっきパターン層ＡおよびＢは、支持層として機能するだけでなく、ヒートシンクとしても機能しており、パッケージの放熱対策に特に効果的に寄与し得る。
ヒートシンク機能についていえば、特に金属パターン層１０、金属めっきパターン層Ａ（５０Ａ）および／または金属めっきパターン層Ｂ（５０Ｂ）の少なくとも一部を電子部品パッケージの放熱部材として好適に用いることができる。つまり、本発明の電子部品パッケージにおいては、電子部品の電極部に直接的又は間接的に接続されている「金属めっきパターン層Ａ（５０Ａ）」、「金属めっきパターン層Ｂ（５０Ｂ）」および／または「封止樹脂層に埋設されている金属パターン層１０」を放熱部材として用いることができる。
このように、本発明のパッケージは、優れた放熱特性を有し得るので、電子部品の特性や動作寿命が増す効果がもたらされ得、また、熱に起因した“電子部品や封止樹脂の変性・変色”なども効果的に防止され得る。また、“面接触（即ち、直接接合もしくは面接合）”ゆえ、ワイヤやバンプを介した電気接続の場合と比較して電気抵抗にも優れている。そのため、本発明のパッケージでは、より大きな電流を流すことができる効果なども奏され得る。例えば、ＬＥＤパッケージなどの発光素子パッケージの場合を例にとると、高放熱特性や大電流などに起因して、より高輝度な発光素子パッケージを本発明で実現できる。
尚、本発明においてはパッケージ品としてより好適な態様となるようにレジスト層が設けられていてもよい。つまり、「金属めっきパターン層Ａ」および「金属めっきパターン層Ｂ」に対してレジスト層が設けられていてよい。より具体的には、図６に示すように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）を少なくとも部分的に覆うようにソルダーレジスト層６０が設けられていることが好ましい。かかるレジスト層６０は、エレクトロニクス実装分野で一般に用いられているソルダーレジストと同様であってよい。
電子部品に発光素子が含まれ、電子部品パッケージが発光素子パッケージ品となる場合、蛍光体層および透明樹脂層が設けられていることが好ましい。具体的には、「金属パターン層および電子部品を埋設している封止樹脂層」に代えて、図１０に示すように、「発光素子上に形成された蛍光体層４４」および「発光素子３０および蛍光体層４４を覆うように形成された透明樹脂層４６」が設けられていることが好ましい。これによって、本発明の電子部品パッケージ１００として発光素子パッケージ品を実現できる。かかる“蛍光体層”および“透明樹脂層”の材質・厚さなどは、一般的なＬＥＤパッケージにて常套的に用いられているものを採用してよい。尚、本明細書において『発光素子』とは、光を発する素子であって、例えば発光ダイオード（ＬＥＤ）およびそれらを含む電子部品のことを実質的に意味している。従って、本発明における『発光素子』は、「ＬＥＤのベアチップ（即ちＬＥＤチップ）」のみならず、「ＬＥＤチップがモールドされたディスクリート・タイプ」をも包含した態様を表すものとして用いている。尚、ＬＥＤチップに限らず、半導体レーザーチップなども用いることができる。
電子部品に発光素子が含まれるパッケージの場合、金属めっきパターン層Ｂ（５０Ｂ）の層ａ（例えば、乾式めっき層）５０Ｂ’を“反射層”として好適に用いることができる。かかる場合、発光素子の直下に“反射層”が位置付けられるので、発光素子から発された下向きの光を反射層（金属めっきパターン層Ｂの乾式めっき層）で効率的に反射させることができる。つまり、“下向きに発された光”を上方へと向けることが可能となる。このような高反射特性を特に重視するならば、金属めっきパターン層Ｂ（５０Ｂ）の層ａは、Ａｇ（銀）およびＡｌ（アルミニウム）などから成る群から選択される金属を含んで成ることが好ましい。
最後に、本発明は下記の態様を包含するものであることを確認的に付言しておく。
第１態様：電子部品パッケージを製造するための方法であって、
（ｉ）粘着性キャリアに貼り付けられるように金属パターン層を粘着性キャリアに設ける工程、
（ｉｉ）金属パターン層と重ならない領域において、粘着性キャリアに貼り付けられるように少なくとも１種類の電子部品を粘着性キャリアに配置する工程、
（ｉｉｉ）金属パターン層および電子部品を覆うように粘着性キャリア上に封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｉｖ）電子部品パッケージ前駆体から粘着性キャリアを剥離し、それによって、封止樹脂層の表面から電子部品の電極および金属パターン層を露出させる工程、ならびに
（ｖ）金属パターン層の露出面および電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｖ）では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成する、電子部品パッケージの製造方法。
第２態様：上記第１態様において、工程（ｉｖ）の剥離に際しては、封止樹脂層と粘着性キャリアとの間にて局所的に介在する金属パターン層の存在によって、封止樹脂層に対する粘着性キャリアの全体的な離型性を向上させていることを特徴とする電子部品パッケージの製造方法。
第３態様：上記第２態様において、金属パターン層が光沢面を有しており、粘着性キャリアの剥離前においては金属パターン層の光沢面が粘着性キャリアと接していることを特徴とする電子部品パッケージの製造方法。
第４態様：上記第２態様または第３態様において、金属パターン層が粗化面を有しており、その粗化面が封止樹脂層と接合するように金属パターン層が封止樹脂層に覆われていることを特徴とする電子部品パッケージの製造方法。
第５態様：上記第１態様〜第４態様のいずれかにおいて、工程（ｖ）では、乾式めっき法としてスパッタリングを実施する一方、湿式めっき法として電気めっきを実施することを特徴とする、電子部品パッケージの製造方法。
第６態様：上記第１態様〜第５態様のいずれかにおいて、工程（ｖ）では、乾式めっき法を実施して１００ｎｍ〜３０００ｎｍ厚さ（例えば、１００ｎｍ〜２０００ｎｍ厚さあるいは１００ｎｍ〜１０００ｎｍ）の乾式めっき層を形成する一方、湿式めっき法を実施して１８μｍ〜５００μｍ厚さの湿式めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第７態様：上記第１態様〜第６態様のいずれかにおいて、金属パターン層の少なくとも一部をアライメントマークとして用いることを特徴とする電子部品パッケージの製造方法。
第８態様：上記第７態様において、工程（ｉｉ）において電子部品を配置する際の位置決めにアライメントマークを用いることを特徴とする電子部品パッケージの製造方法。
第９態様：上記第１態様〜第８態様のいずれかにおいて、金属めっき層をパターニング処理に付すことによって、少なくとも金属パターン層の露出面と接する金属めっきパターン層Ａおよび電子部品の電極露出面と接する金属めっきパターン層Ｂを形成することを特徴とする電子部品パッケージの製造方法。
第１０態様：上記第９態様において、金属めっきパターン層Ａおよび金属めっきパターン層Ｂに対してレジスト層を形成することを特徴とする電子部品パッケージの製造方法。
第１１態様：上記第１態様〜第１０態様のいずれかにおいて、複数個の電子部品パッケージを一括して製造することを特徴としており、
工程（ｉ）では、粘着性キャリアに設けられる金属パターン層として複数個の電子部品設置領域を有する金属パターン層を用い、
工程（ｉｉ）では、複数の電子部品設置領域の各々に位置付けられるように、複数個の電子部品パッケージにそれぞれ用いられる電子部品を各々配置する、電子部品パッケージの製造方法。
第１２態様：上記第１１態様において、金属パターン層の複数の電子部品設置領域がそれぞれ別個に分かれるようにダイシング処理する工程を更に含んで成ることを特徴とする電子部品パッケージの製造方法。
第１３態様：上記第１態様〜第１２態様のいずれかにおいて、工程（ｉ）では、予めパターニング処理された金属箔を粘着性キャリア上に貼り付け、それによって、粘着性キャリア上に金属パターン層を設けることを特徴とする、電子部品パッケージの製造方法。
第１４態様：上記第１態様〜第１２態様のいずれかにおいて、工程（ｉ）では、金属箔または金属層を粘着性キャリア上に設けた後で金属箔または金属層をパターニング処理に付し、それによって、粘着性キャリア上に金属パターン層を設けることを特徴とする、電子部品パッケージの製造方法。
第１５態様：上記第１態様〜第１４態様のいずれかにおいて、粘着性キャリアとして、支持基材上に粘着層が設けられた２層構造のキャリアシートを用いることを特徴とする、電子部品パッケージの製造方法。
第１６態様：上記第１態様〜第１５態様のいずれかにおいて、工程（ｉｉ）で配置する電子部品として発光素子が含まれており、
工程（ｉｉｉ）では封止樹脂層の形成に代えて、発光素子上に蛍光体層を配置し、発光素子および蛍光体層を覆うように透明樹脂層を形成することを特徴とする、電子部品パッケージの製造方法。
第１７態様：上記第１態様〜第１６態様のいずれかにおいて、乾式めっき法を実施することによって「相対的に小さい平均結晶粒径から成る層ａ」を形成した後、湿式めっき法を実施することによって「相対的に大きい平均結晶粒径から成る層ｂ」を形成することを特徴とする、電子部品パッケージの製造方法。
第１８態様：上記第１７態様において、層ａの平均結晶粒径が２μｍ以下である一方、層ｂの平均結晶粒径が５μｍ以上であることを特徴とする、電子部品パッケージの製造方法。
第１９態様：電子部品パッケージであって、
封止樹脂層、
封止樹脂層に埋設された金属パターン層および少なくとも１種類の電子部品、
金属パターン層に接続されている金属めっきパターン層Ａおよび電子部品に接続されている金属めっきパターン層Ｂ
を有して成り、
金属パターン層および電子部品の電極が封止樹脂層と面一状態で封止樹脂層に埋設されており、また
金属めっきパターン層Ａおよび金属めっきパターン層Ｂの各々が「相対的に外側に位置付けられた湿式めっき層」と「相対的に内側に位置付けられた乾式めっき層」とから成る２層構造を有している、電子部品パッケージ。
第２０態様：上記第１９態様において、電子部品の電極と金属パターン層とが金属めっきパターン層ＡおよびＢの少なくとも一部を介して相互に電気接続されていることを特徴とする、電子部品パッケージ。
第２１態様：上記第１９態様または第２０態様において、金属パターン層、金属めっきパターン層Ａおよび／または金属めっきパターン層Ｂの少なくとも一部が電子部品パッケージの放熱部材となっていることを特徴とする、電子部品パッケージ。
第２２態様：上記第１９態様または第２１態様のいずれかにおいて、乾式めっき層がＴｉ、ＣｒおよびＮｉから成る群から選択される少なくとも１種類の金属材料を含んで成る一方、湿式めっき層がＣｕ、ＮｉおよびＡｌから成る群から選択される少なくとも１種類の金属材料を含んで成ることを特徴とする、電子部品パッケージ。
第２３態様：上記第１９態様〜第２２態様のいずれかにおいて、乾式めっき層が１００ｎｍ〜３０００ｎｍの厚さ（例えば、１００ｎｍ〜２０００ｎｍ厚さあるいは１００ｎｍ〜１０００ｎｍ）を有する一方、湿式めっき層が１８μｍ〜５００μｍの厚さを有することを特徴とする、電子部品パッケージ。
第２４態様：上記第１９態様〜第２３態様のいずれかにおいて、金属パターン層が光沢面を有しており、
光沢面が封止樹脂層と面一となるように金属パターン層が封止樹脂層に埋設されていることを特徴とする、電子部品パッケージ。
第２５態様：上記第１９態様〜第２４態様のいずれかにおいて、金属パターン層が粗化面を有しており、その粗化面が封止樹脂層と接合するように金属パターン層が封止樹脂層に埋設されていることを特徴とする、電子部品パッケージ。
第２６態様：上記第１９態様〜第２５態様のいずれかにおいて、金属パターン層の少なくとも一部がアライメントマークであることを特徴とする、電子部品パッケージ。
第２７態様：上記第１９態様〜第２６態様のいずれかにおいて、金属めっきパターン層Ａおよび金属めっきパターン層Ｂに対して設けられたレジスト層を更に有していることを特徴とする、電子部品パッケージ。
第２８態様：上記第１９態様〜第２７態様のいずれかにおいて、電子部品として発光素子が含まれており、
封止樹脂層に代えて、発光素子上に蛍光体層が設けられ、発光素子および蛍光体層を覆う透明樹脂層が設けられていることを特徴とする、電子部品パッケージ。
第２９態様：上記第１９態様〜第２８態様のいずれかにおいて、乾式めっき層が「相対的に小さい平均結晶粒径から成る層ａ」から成る一方、湿式めっき層が「相対的に大きい平均結晶粒径から成る層ｂ」とから成ることを特徴とする、電子部品パッケージ。
第３０態様：上記第２９態様において、層ａの平均結晶粒径が２μｍ以下である一方、前記層ｂの平均結晶粒径が５μｍ以上であることを特徴とする、電子部品パッケージ。
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
例えば、本発明の製造方法では、剥離した粘着性キャリアを再利用してもよい。つまり、本発明では、後刻に行われる別の電子部品パッケージ製造にて「一旦使用した粘着性キャリア」を用いることができる。
本発明に従って電子部品パッケージを作製した。
《使用材料》
パッケージ製造に使用した「粘着性キャリア（粘着フィルム）」、「封止樹脂層」および「金属パターン層（銅箔）」は、次の通りである。
Figure 0005521130
以下のプロセスを実施して、電子部品パッケージを作製した。

Figure 0005521130
上記プロセスを実施することによって“基板レス”、“ワイヤボンディングレス・バンプレス”、“はんだ材料を用いない”パッケージを得ることができた。また、上記プロセスに際しては、封止樹脂層と粘着性キャリアとの間にて局所的に介在する金属パターン層の存在によって剥離操作を容易に行えることを確認できた。また、粘着性キャリアの剥離によって露出した「金属パターン層の露出面」および「電子部品の電極露出面」に対してバンプレスの厚い金属めっき層を形成するこができ、その厚い金属めっき層をヒートシンクとして好適に利用できることも確認できた。
本発明は、エレクトロニクス実装分野の各種用途に好適に用いることができる。例えば、本発明は、電源パッケージ（ＰＯＬコンバータ、例えば降圧型ＤＣ-ＤＣコンバータ）、ＬＥＤパッケージや部品内蔵モジュールなどに好適に適用することができる。
 関連出願の相互参照
本出願は、日本国特許出願第２０１２−１９００７５号（出願日：２０１２年８月３０日、発明の名称「電子部品パッケージおよびその製造方法」）および日本国特許出願第２０１２−１９５１６１号（出願日：２０１２年９月５日、発明の名称「半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。
１０ 金属パターン層
１０Ａ 金属パターン層の光沢面
１０Ｂ 金属パターン層の粗化面
２０ 粘着性キャリア
２４ 粘着性キャリアの支持基板
２６ 粘着性キャリアの粘着層
３０ 電子部品
３５ 電子部品の電極
４０ 封止樹脂層
４４ 蛍光体層
４６ 透明樹脂層
５０ 金属めっき層
５０Ａ 金属めっきパターン層Ａ
５０Ｂ 金属めっきパターン層Ｂ
５０’ 層ａ（例えば乾式めっき層）
５０Ａ’ 金属めっきパターン層Ａの層ａ（例えば乾式めっき層）
５０Ｂ’ 金属めっきパターン層Ｂの層ａ（例えば乾式めっき層）
５０” 層ｂ（例えば湿式めっき層）
５０Ａ” 金属めっきパターン層Ａの層ｂ（例えば湿式めっき層）
５０Ｂ” 金属めっきパターン層Ｂの層ｂ（例えば湿式めっき層）
６０ レジスト層
１００’ 電子部品パッケージ前駆体
１００ 電子部品パッケージ

Claims (30)

  1. 電子部品パッケージを製造するための方法であって、
    （ｉ）粘着性キャリアに貼り付けられるように金属パターン層を該粘着性キャリアに設ける工程、
    （ｉｉ）前記金属パターン層と重ならない領域において、該粘着性キャリアに貼り付けられるように少なくとも１種類の電子部品を該粘着性キャリアに配置する工程、
    （ｉｉｉ）前記金属パターン層および前記電子部品を覆うように前記粘着性キャリア上に封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
    （ｉｖ）前記電子部品パッケージ前駆体から前記粘着性キャリアを剥離し、それによって、前記封止樹脂層の表面から前記電子部品の電極および前記金属パターン層を露出させる工程、ならびに
    （ｖ）前記金属パターン層の露出面および前記電子部品の電極露出面と接するように金属めっき層を形成する工程
    を含んで成り、
    前記工程（ｖ）では、前記金属めっき層として、相対的に小さい平均結晶粒径から成る層ａを形成した後、相対的に大きい平均結晶粒径から成る層ｂを形成する、電子部品パッケージの製造方法。
  2. 前記層ａの平均結晶粒径が２μｍ以下である一方、前記層ｂの平均結晶粒径が５μｍ以上であることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  3. 前記層ａを乾式めっき法を実施することによって形成する一方、前記層ｂを湿式めっき法を実施することによって形成することを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  4. 前記乾式めっき法としてスパッタリングを実施する一方、前記湿式めっき法として電気めっきを実施することを特徴とする、請求項３に記載の電子部品パッケージの製造方法。
  5. 前記乾式めっき法を実施して１００ｎｍ〜３０００ｎｍ厚さの前記層ａを形成する一方、前記湿式めっき法を実施して１８μｍ〜５００μｍ厚さの前記層ｂを形成することを特徴とする、請求項３に記載の電子部品パッケージの製造方法。
  6. 前記工程（ｉｖ）の前記剥離に際しては、前記封止樹脂層と前記粘着性キャリアとの間にて局所的に介在する前記金属パターン層の存在によって、前記封止樹脂層に対する前記粘着性キャリアの全体的な離型性を向上させていることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  7. 前記金属パターン層が光沢面を有しており、前記剥離前においては前記金属パターン層の前記光沢面が前記粘着性キャリアと接していることを特徴とする、請求項６に記載の電子部品パッケージの製造方法。
  8. 前記金属パターン層が粗化面を有しており、該粗化面が前記封止樹脂層と接合するように該金属パターン層が該封止樹脂層に覆われていることを特徴とする、請求項６に記載の電子部品パッケージの製造方法。
  9. 前記金属パターン層の少なくとも一部をアライメントマークとして用いることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  10. 前記工程（ｉｉ）において前記電子部品を配置する際の位置決めに前記アライメントマークを用いることを特徴とする、請求項９に記載の電子部品パッケージの製造方法。
  11. 前記金属めっき層をパターニング処理に付すことによって、少なくとも前記金属パターン層の前記露出面と接する金属めっきパターン層Ａおよび前記電子部品の前記電極露出面と接する金属めっきパターン層Ｂを形成することを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  12. 前記金属めっきパターン層Ａおよび前記金属めっきパターン層Ｂに対してレジスト層を形成することを特徴とする、請求項１１に記載の電子部品パッケージの製造方法。
  13. 複数個の前記電子部品パッケージを一括して製造することを特徴としており、
    前記工程（ｉ）では、前記粘着性キャリアに設けられる前記金属パターン層として複数個の電子部品設置領域を有する金属パターン層を用い、
    前記工程（ｉｉ）では、前記複数の電子部品設置領域の各々に位置付けられるように、前記複数個の前記電子部品パッケージにそれぞれ用いられる前記電子部品を各々配置する、請求項１に記載の電子部品パッケージの製造方法。
  14. 前記金属パターン層の前記複数の電子部品設置領域がそれぞれ別個に分かれるようにダイシング処理する工程を更に含んで成ることを特徴とする、請求項１３に記載の電子部品パッケージの製造方法。
  15. 前記工程（ｉ）では、予めパターニング処理された金属箔を前記粘着性キャリア上に貼り付け、それによって、該粘着性キャリア上に前記金属パターン層を設けることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  16. 前記工程（ｉ）では、金属箔または金属層を前記粘着性キャリア上に設けた後で該金属箔または該金属層をパターニング処理に付し、それによって、該粘着性キャリア上に前記金属パターン層を設けることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  17. 前記粘着性キャリアとして、支持基材上に粘着層が設けられた２層構造のキャリアシートを用いることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  18. 前記工程（ｉｉ）で配置する前記電子部品として発光素子が含まれており、
    前記工程（ｉｉｉ）では前記封止樹脂層の形成に代えて、前記発光素子上に蛍光体層を配置し、該発光素子および該蛍光体層を覆うように透明樹脂層を形成することを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  19. 電子部品パッケージであって、
    封止樹脂層、
    前記封止樹脂層に埋設された金属パターン層および少なくとも１種類の電子部品、
    前記金属パターン層に接続されている金属めっきパターン層Ａおよび前記電子部品に接続されている金属めっきパターン層Ｂ
    を有して成り、
    前記金属パターン層および前記電子部品の電極が前記封止樹脂層と面一状態で該封止樹脂層に埋設されており、また
    前記金属めっきパターン層Ａおよび前記金属めっきパターン層Ｂの各々が、相対的に小さい平均結晶粒径から成る層ａおよび相対的に大きい平均結晶粒径から成る層ｂとから成る２層構造を有しており、前記層ａが相対的に内側に位置付けられている一方、前記層ｂが相対的に外側に位置付けられている、電子部品パッケージ。
  20. 前記層ａの平均結晶粒径が２μｍ以下である一方、前記層ｂの平均結晶粒径が５μｍ以上であることを特徴とする、請求項１９に記載の電子部品パッケージ。
  21. 前記層ａが乾式めっき層から成る一方、前記層ｂが湿式めっき層から成ることを特徴とする、請求項１９に記載の電子部品パッケージ。
  22. 前記層ａがＴｉ、ＣｒおよびＮｉから成る群から選択される少なくとも１種類の金属材料を含んで成る一方、前記層ｂがＣｕ、ＮｉおよびＡｌから成る群から選択される少なくとも１種類の金属材料を含んで成ることを特徴とする、請求項１９に記載の電子部品パッケージ。
  23. 前記層ａが１００ｎｍ〜３０００ｎｍの厚さを有する一方、前記層ｂが１８μｍ〜５００μｍの厚さを有することを特徴とする、請求項１９に記載の電子部品パッケージ。
  24. 前記電子部品の前記電極と前記金属パターン層とが前記金属めっきパターン層ＡおよびＢの少なくとも一部を介して相互に電気接続されていることを特徴とする、請求項１９に記載の電子部品パッケージ。
  25. 前記金属パターン層、前記金属めっきパターン層Ａおよび／または前記金属めっきパターン層Ｂの少なくとも一部が前記電子部品パッケージの放熱部材となっていることを特徴とする、請求項１９に記載の電子部品パッケージ。
  26. 前記金属パターン層が光沢面を有しており、
    前記光沢面が前記封止樹脂層と面一となるように前記金属パターン層が該封止樹脂層に埋設されていることを特徴とする、請求項１９に記載の電子部品パッケージ。
  27. 前記金属パターン層が粗化面を有しており、該粗化面が前記封止樹脂層と接合するように該金属パターン層が該封止樹脂層に埋設されていることを特徴とする、請求項１９に記載の電子部品パッケージ。
  28. 前記金属パターン層の少なくとも一部がアライメントマークであることを特徴とする、請求項１９に記載の電子部品パッケージ。
  29. 前記金属めっきパターン層Ａおよび前記金属めっきパターン層Ｂに対して設けられたレジスト層を更に有していることを特徴とする、請求項１９に記載の電子部品パッケージ。
  30. 前記電子部品として発光素子が含まれており、
    前記封止樹脂層に代えて、前記発光素子上に蛍光体層が設けられ、該発光素子および該蛍光体層を覆う透明樹脂層が設けられていることを特徴とする、請求項１９に記載の電子部品パッケージ。
JP2014502922A 2012-08-30 2013-08-02 電子部品パッケージおよびその製造方法 Active JP5521130B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014502922A JP5521130B1 (ja) 2012-08-30 2013-08-02 電子部品パッケージおよびその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012190075 2012-08-30
JP2012190075 2012-08-30
JP2012195161 2012-09-05
JP2012195161 2012-09-05
JP2014502922A JP5521130B1 (ja) 2012-08-30 2013-08-02 電子部品パッケージおよびその製造方法
PCT/JP2013/004706 WO2014034024A1 (ja) 2012-08-30 2013-08-02 電子部品パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP5521130B1 true JP5521130B1 (ja) 2014-06-11
JPWO2014034024A1 JPWO2014034024A1 (ja) 2016-08-08

Family

ID=50182865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014502922A Active JP5521130B1 (ja) 2012-08-30 2013-08-02 電子部品パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US9368469B2 (ja)
JP (1) JP5521130B1 (ja)
CN (1) CN104272446B (ja)
WO (1) WO2014034024A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014097643A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097642A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN106463463B (zh) * 2014-03-31 2019-07-26 穆尔泰拉生物公司 用于流体元件和设备协整的低成本封装
US9373762B2 (en) 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
CN105161436B (zh) 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
WO2017133758A1 (en) * 2016-02-02 2017-08-10 Osram Opto Semiconductors Gmbh Lead frame and method for producing a lead frame
JP6868455B2 (ja) * 2016-06-02 2021-05-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN106601899B (zh) * 2016-12-20 2019-03-05 深圳市洁简达创新科技有限公司 一种led显示屏模块的封装工艺
CN108321127A (zh) * 2017-12-05 2018-07-24 合肥矽迈微电子科技有限公司 一种塑封方法及采用该塑封方法制备的封装体
TWI661585B (zh) * 2017-12-21 2019-06-01 財團法人工業技術研究院 發光二極體封裝
CN108598044A (zh) * 2017-12-26 2018-09-28 合肥矽迈微电子科技有限公司 塑封方法及采用该塑封方法制备的封装体
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package
CN110600382B (zh) * 2018-06-12 2021-05-04 深圳市鼎华芯泰科技有限公司 一种芯片封装工艺及产品
CN111106018B (zh) * 2018-10-26 2021-08-31 深圳市鼎华芯泰科技有限公司 一种封装过程中形成金属电极的方法
JP7479307B2 (ja) * 2021-01-14 2024-05-08 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605179B1 (en) * 1992-12-22 1997-05-02 Citizen Watch Co. Ltd. Hard carbon coating-clad base material
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH11126863A (ja) 1997-10-24 1999-05-11 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2000323510A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置
US6423161B1 (en) * 1999-10-15 2002-07-23 Honeywell International Inc. High purity aluminum materials
JP2001217553A (ja) * 2000-02-03 2001-08-10 Nippon Zeon Co Ltd 多層回路基板の製造方法
JP2003017757A (ja) 2001-06-29 2003-01-17 Sanken Electric Co Ltd フリップチップ形半導体発光素子
JP4322508B2 (ja) * 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4605511B2 (ja) * 2004-09-01 2011-01-05 住友金属鉱山株式会社 ２層フレキシブル基板及びその製造方法
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
US7946022B2 (en) * 2005-07-05 2011-05-24 The Furukawa Electric Co., Ltd. Copper alloy for electronic machinery and tools and method of producing the same
CN100416811C (zh) * 2005-10-24 2008-09-03 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP5023604B2 (ja) 2006-08-09 2012-09-12 富士電機株式会社 半導体装置
KR100875128B1 (ko) 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
CN101690429B (zh) * 2007-09-10 2013-09-11 住友金属矿山株式会社 印刷布线基板的制造方法及由该制造方法所得的印刷布线基板
JP2009129928A (ja) 2007-11-19 2009-06-11 Toyoda Gosei Co Ltd Ｌｅｄランプ
TWI364801B (en) 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8531126B2 (en) * 2008-02-13 2013-09-10 Canon Components, Inc. White light emitting apparatus and line illuminator using the same in image reading apparatus
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
CN101599472B (zh) * 2008-06-05 2011-06-08 宏齐科技股份有限公司 达成正面电性导通的无基板半导体封装结构及其制作方法
CN101866889B (zh) * 2009-04-17 2012-06-27 南茂科技股份有限公司 无基板芯片封装及其制造方法
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
KR101086828B1 (ko) * 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
CN102741330B (zh) * 2009-12-09 2014-07-02 宇部兴产株式会社 用于制备聚酰亚胺膜的方法和聚酰亚胺膜
KR101678054B1 (ko) * 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
US8414145B2 (en) * 2010-09-06 2013-04-09 Kabushiki Kaisha Toshiba Light emitting device
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
CN103221583B (zh) * 2010-11-22 2015-05-13 三井金属矿业株式会社 表面处理铜箔
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP5709719B2 (ja) 2011-01-18 2015-04-30 有限会社 ナプラ 電子部品支持装置及び電子デバイス
US8984747B2 (en) * 2011-04-05 2015-03-24 Electronics And Telecommunications Research Institute Method for manufacturing fabric type circuit board
JP5698377B2 (ja) * 2011-10-31 2015-04-08 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法

Also Published As

Publication number Publication date
US20150076545A1 (en) 2015-03-19
CN104272446B (zh) 2016-11-09
US9368469B2 (en) 2016-06-14
JPWO2014034024A1 (ja) 2016-08-08
WO2014034024A1 (ja) 2014-03-06
CN104272446A (zh) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
JP5624700B1 (ja) 電子部品パッケージおよびその製造方法
JP5624698B1 (ja) 電子部品パッケージおよびその製造方法
US9825209B2 (en) Electronic component package and method for manufacturing the same
US9698563B2 (en) Flexible LED device and method of making
US9373762B2 (en) Electronic part package
JP5624697B1 (ja) 電子部品パッケージおよびその製造方法
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
JP6620989B2 (ja) 電子部品パッケージ
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
JP2016004915A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
JP2015233092A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2016086082A (ja) 電子部品パッケージおよびその製造方法
JP2018129375A (ja) リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法
KR20140078106A (ko) 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407