JP2016086082A - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2016086082A
JP2016086082A JP2014217963A JP2014217963A JP2016086082A JP 2016086082 A JP2016086082 A JP 2016086082A JP 2014217963 A JP2014217963 A JP 2014217963A JP 2014217963 A JP2014217963 A JP 2014217963A JP 2016086082 A JP2016086082 A JP 2016086082A
Authority
JP
Japan
Prior art keywords
electronic component
plating layer
metal structure
electrode
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014217963A
Other languages
English (en)
Inventor
五百井 俊明
Toshiaki Ioi
俊明 五百井
川北 晃司
Koji Kawakita
晃司 川北
佳宏 冨田
Yoshihiro Tomita
佳宏 冨田
享 澤田
Susumu Sawada
享 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014217963A priority Critical patent/JP2016086082A/ja
Publication of JP2016086082A publication Critical patent/JP2016086082A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】好適な放熱特性および接続信頼性を満足すると共に、低廉な実装コストを実現する電子部品パッケージを提供する。【解決手段】下面に第1電極35を有し上面に第2電極36を有する電子部品30と、下面および上面を有する金属構造体10と、同一平面上に配置された電子部品30と金属構造体10との間隙を充填する封止樹脂層40とを備えた電子部品パッケージである。電子部品30の第1電極35、金属構造体10の下面および封止樹脂層40の下面は面一状態であり、電子部品30の第2電極36、金属構造体10の上面および封止樹脂層40の上面は面一状態であり、金属メッキ層50が、電子部品30の第2電極36上、金属構造体10の上面上および封止樹脂層40の上面上に跨るように連続して形成されている。【選択図】図1

Description

本発明は、電子部品パッケージおよびその製造方法、特に、複数の電子部品を搭載したパッケージおよびその製造方法に関するものである。
電子機器の進展に伴い、エレクトロニクス分野では様々な実装技術が開発されている。
例えば、ICやインダクタなどの電子部品を回路基板上やリードフレーム上に搭載した実装技術(パッケージング技術)が注目されている(例えば、特許文献1〜3参照)。
図7(a)は、ICやインダクタなどの電子部品70を両面回路基板63上に搭載したパッケージ技術の一例である。このようなパッケージの種類としては、一般的なものとして、ワイヤボンディング、すなわちボンティングワイヤ62を用いて相互に接続した(W/B型)パッケージと、フリップチップを用いて相互に接続した(F/C型)パッケージとが存在する。
図7(b)は、ICやインダクタなどの電子部品をリードフレーム64上に搭載したパッケージ技術の一例である。このようなパッケージとしては、リードやダイパッドなどからなるリードフレームを含む形態が存在する。
なお、いずれのパッケージにおいても、各種の電子部品ははんだ付け等でボンディングされている。
一方、種々の電子部品を特に複数実装した場合には電子部品からの放熱が問題となる。従来、この問題に対しては、電子部品の回路基板側接続面からの放熱だけでなく、電子部品の回路基板側と反対の裏面側に放熱効果のある金属製の放熱部品を装着した放熱クリップ構造が実施されている(例えば、特許文献4参照)。
一例を図8に示す。図8に示すように、従来の面実装型の放熱クリップ付トランジスタでは、電気的導通及び熱的放熱ならびに機構的な電子部品30の保持固定のための金属クリップ60の下面とトランジスタチップの基板間のボンド材61として、金属クリップ60及び対象電子部品30の耐熱温度に比べて低融点のはんだ、スズならびに銀ペーストなどの材料を用いて接合を行っている。
さらに、図9(a)、(b)に示す一体型のDCDCコンバータ電源のようなモジュール型部品の例においては、図9(a)では、両面回路基板63上に低融点のボンド材で実装された後にワイヤボンドで配線を施されたパワーMOSFETと、はんだリフローにより実装されたコントローラ、インダクタ、キャパシタ及び抵抗等が混在しており、図9(b)では、低融点のボンド材を内包する放熱クリップ機能付パワーMOSFET、コントローラ、インダクタ、キャパシタ及び抵抗等がはんだリフローによりリードフレーム64に実装されている。これらのモジュール型部品を製品の電子基板に実装する際には、モジュールの下面と電子基板との間を再度はんだリフローで接続することになる。
米国特許第7927922号明細書 米国特許第7202107号明細書 特表2008−522396号公報 特開昭60−007155号公報
しかしながら、従来の電子部品パッケージでは以下のような課題が発生する。
具体的に、回路基板を用いたパッケージでは、高密度実装は実現可能であるものの、回路基板を用いているために放熱特性が悪い。また、回路基板の使用やワイヤボンディグ実装にかかるコストが大きい。また、リードフレームを用いたパッケージでは、リードフレームでの微細加工が困難なため高密度実装に向かない。
さらに、回路基板を用いたパッケージおよびリードフレームを用いたパッケージともに、はんだ付けがなされているため、全体を樹脂で封止した場合、所謂はんだフラッシュの問題が懸念され、接続信頼性に欠ける。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品間接合に用いられているはんだ材料が再溶融してしまい、微細な隙間に滲みだす(はんだフラッシュ)あるいは短絡を起こす恐れがある。
本発明は、上記のような課題に鑑みてなされたものであり、好適な放熱特性および接続信頼性を満足すると共に、低廉な実装コストを実現できる実装技術を提供するものである。
上記の課題を解決するために、本発明の電子部品パッケージは、下面に第1電極を有し上面に第2電極を有する電子部品と、下面および上面を有する金属構造体と、同一平面上に配置された前記電子部品と前記金属構造体との間隙を充填する封止樹脂層とを備えた電子部品パッケージであって、前記電子部品の前記第1電極、前記金属構造体の下面および前記封止樹脂層の下面は面一状態であり、前記電子部品の前記第2電極、前記金属構造体の上面および前記封止樹脂層の上面は面一状態であり、金属メッキ層が、前記電子部品の前記第2電極上、前記金属構造体の上面上および前記封止樹脂層の上面上に跨るように連続して形成されている。
また、本発明の電子部品パッケージにおいて、前記電子部品の前記第2電極と前記金属構造体の上面とは、前記金属メッキ層を介して電気的に接続していることが好ましい。
また、本発明の電子部品パッケージにおいて、前記金属メッキ層は、前記電子部品からの発熱を外部に放熱する放熱部材であることが好ましい。
また、本発明の電子部品パッケージにおいて、前記金属メッキ層は、前記電子部品の前記第2電極および前記金属構造体の上面と直接接触する下層の乾式メッキ層と、前記乾式メッキ層上に形成された湿式メッキ層との積層構造からなることが好ましい。
また、本発明の電子部品パッケージにおいて、前記乾式メッキ層は、Ti、CrおよびNiからなる一群から選択された少なくとも1種類の金属材料を含んでいることが好ましい。
また、本発明の電子部品パッケージにおいて、前記湿式メッキ層は、Cu、NiおよびAlからなる一群から選択された少なくとも1種類の金属材料を含んでいることが好ましい。
また、本発明の電子部品パッケージにおいて、前記乾式メッキ層の膜厚は100nm〜1000nmであることが好ましい。
また、本発明の電子部品パッケージにおいて、前記湿式メッキ層の膜厚は18μm〜500μmであることが好ましい。
また、本発明の電子部品パッケージの製造方法は、第1粘着性キャリア上の所定領域に、下面に第1電極を有し上面に第2電極を有する電子部品と下面および上面を有する金属構造体を、それぞれ下面側を第1粘着性キャリアと対向させて貼り付ける工程(a)と、前記第1粘着性キャリア上における前記電子部品と前記金属構造体との間隙に封止樹脂層を充填して、電子部品パッケージ前駆体を形成する工程(b)と、前記電子部品パッケージ前駆体を熱処理して前記封止樹脂層を硬化させて電子部品パッケージを形成する工程(c)と、前記工程(c)の後、前記電子部品上、前記金属構造体上および前記封止樹脂上に跨るように連続して金属メッキ層を形成する工程(d)と、前記工程(d)の後、前記電子部品パッケージから前記第1粘着性キャリアを剥離する工程(e)と、を備え、前記工程(b)の後では、前記電子部品の前記第2電極の上面および前記金属構造体の上面は露出しており、前記工程(c)の後では、前記電子部品の前記第2電極の上面、前記金属構造体の上面および前記封止樹脂層の上面は面一状態であり、前記工程(e)の後では、前記電子部品の前記第1電極、前記金属構造体の下面および前記封止樹脂層の下面は面一状態である。
また、本発明の電子部品パッケージの製造方法において、前記工程(b)は、前記電子部品の前記第2電極の上面上および前記金属構造体の上面上に跨る第2粘着性キャリアを貼付する工程(b−1)と、前記工程(b−1)の後、前記電子部品と前記金属構造体との間隙に前記封止樹脂層を充填する工程(b−2)と、前記工程(b−2)の後、前記第2粘着性キャリアを剥離する工程(b−3)と、を含むことが好ましい。
また、本発明の電子部品パッケージの製造方法において、1つの前記第1粘着性キャリア上に複数の前記所定領域を設け、前記複数の所定領域において、前記工程(a)から前記工程(e)をそれぞれ同時に一括して実施し、前記工程(e)の後、前記複数の所定領域のそれぞれに形成された電子部品パッケージをダイシング処理して個片化する工程(f)を備えていることが好ましい。
また、本発明の電子部品パッケージの製造方法において、前記工程(d)において、前記金属メッキ層は、前記電子部品の前記第2電極および前記金属構造体の上面と直接接触する下層の乾式メッキ層と、前記乾式メッキ層上に形成された湿式メッキ層との積層構造に形成することが好ましい。
また、本発明の電子部品パッケージの製造方法において、前記乾式メッキ層はスパッタリング法を用いて形成し、前記湿式メッキ層は電気メッキ法を用いて形成することが好ましい。
また、本発明の電子部品パッケージの製造方法において、前記乾式メッキ層は、Ti、CrおよびNiからなる一群から選択された少なくとも1種類の金属材料を含んでおり、
前記湿式メッキ層は、Cu、NiおよびAlからなる一群から選択された少なくとも1種類の金属材料を含んでいることが好ましい。
また、本発明の電子部品パッケージの製造方法において、前記乾式メッキ層の膜厚は100nm〜1000nmであり、前記湿式メッキ層の膜厚は18μm〜500μmであることが好ましい。
本発明の電子部品パッケージおよびその製造方法によれば、好適な放熱特性および接続信頼性を満足すると共に、低廉な実装コストを実現することができる。
本発明の実施形態に係る電子部品パッケージの構造を模式的に示す断面図 本発明の実施形態に係る電子部品パッケージの製造方法を模式的に示す工程断面図 本発明の実施形態に係る電子部品パッケージの製造方法を模式的に示す工程断面図 本発明の実施形態に係る電子部品パッケージの製造方法の変形例を模式的に示す工程断面図 本発明の実施形態に係る電子部品パッケージの製造方法を模式的に示す工程断面図 本発明の実施形態に係る放熱クリップを応用したモジュールの構造を模式的に示す断面図 従来技術に係る電子部品パッケージの構造を模式的に示す断面図 従来技術に係る放熱クリップの構造を模式的に示す断面図 従来技術に係るDCDCコンバータ電源に代表されるモジュールの構造を模式的に示す断面図
本発明の実施形態に係る電子部品パッケージおよびその製造方法について、図面を参照しながら説明する。なお、図面に示す各種の構成要素は本発明の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なっていても本発明に含まれる。
本発明の実施形態に係る電子部品パッケージについて、図1を参照しながら説明する。
図1に示すように、電子部品パッケージ100は、封止樹脂層40、金属構造体10、電子部品30、金属構造体10および電子部品30に跨るように接続された金属メッキ層50を有している。
ここで、金属構造体10と電子部品30との間隙は封止樹脂層40で充填されており、金属構造体10、電子部品30および封止樹脂層40に亘る連続した一面とその反対側の他面はそれぞれ実質的に面一状態に形成されていることが好ましい。
つまり、図1において、電子部品30の電極35、35’の下面、金属構造体10の下面および封止樹脂層40の下面が実質的に同一平面上にある面一状態になっており、電子部品30の電極36の上面、金属構造体10の上面および封止樹脂層40の上面が実質的に同一平面上にある面一状態になっていることが好ましい。
図1では、封止樹脂層40の上面が若干凹形に表示されているが、これは封止樹脂層40を電子部品30と金属構造体10との間に充填後、樹脂の硬化処理で封止樹脂層40の上面中央部が若干収縮するためこれを誇張して示しているものであり、現実的には電子部品30の電極36の上面、金属構造体10の上面および封止樹脂層40の上面が実質的に同一平面上にある面一状態になっている。
また、図1において、金属メッキ層50は、電子部品30の上面、封止樹脂層40の上面および金属構造体10の上面に近い側(内側)に形成された乾式メッキ層50’と乾式メッキ層50’の上面上、すなわち、電子部品30の上面、封止樹脂層40の上面および金属構造体10の上面から遠い側(外側)に形成された湿式メッキ層50”の積層構造からなっている。
本実施形態では、電子部品30の周囲(特に、金属構造体10との間)に充填するように形成された封止樹脂層40から電子部品の電極36の上面が露出しており、その露出部において金属メッキ層50と接合している。
また、本実施形態では、金属構造体10の周囲(特に、電子部品30との間)に充填するように形成された封止樹脂層40から金属構造体10の上面が露出しており、その露出部において金属メッキ層50と接合している。
そのため、本実施形態の電子部品パッケージでは、電子部品30の電極36の上面と金属構造体10の上面とが金属メッキ層50を介して相互に電気的に接続されている。
これにより金属メッキ層50は電子部品30と金属構造体10とを電気的に接続する配線として機能すると共に、電子部品30から発熱がある場合には発熱を金属メッキ層50および金属構造体10を介して外部に効率的に放熱させることができる。
ここで、金属構造体10は、例えば、銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)およびニッケル(Ni)からなる金属材料群から選択された少なくとも一種類の金属材料を含むことが好ましい。
また、電子部品30は、例えばIC(コントロールIC等)、インダクタ、パワーMOSFETを代表とする半導体素子(金属酸化物半導体:MOS)、ダイオード、コンデンサ、パワー素子、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルタ、接続端子などからなることが好ましい。
また、封止樹脂層40は、例えばエポキシ系樹脂やシリコーン系樹脂などを含むことが好ましい。
また、金属メッキ層50の内側を構成する乾式メッキ層50’は、乾式メッキ法によって形成されたものであり、Ti(チタン)、Cr(クロム)およびNi(ニッケル)から成る群から選択された少なくとも1種類の金属材料を含んでいることが好ましいが、これらに限定されるものではなく、その他の金属材料、例えばAg(銀)、Al(アルミニウム)、Al合金や、Au(金)、Pt(白金)、Sn(スズ)、Cu(銅)およびW(タングステン)などからなる群から選択された少なくとも1種類の金属材料を含んでいても構わない。
なお、乾式メッキ層は応力緩和層としても機能するため、本実施形態の電子部品パッケージは接続信頼性においても優れている。
一方、湿式メッキ層50”は、湿式メッキ法によって形成されたものであり、Cu(銅)およびAl(アルミニウム)からなる群から選択された少なくとも1種類の金属材料を含んでいることが好ましいが、これらに限定されるものではなく、その他の金属材料、例えば銀(Ag)、パラジウム(Pd)、白金(Pt)およびニッケル(Ni)からなる群から選択された少なくとも1種類の金属材料を含んでいても構わない。
但し、“放熱特性”を特に重視する場合には、湿式メッキ層50”の材料は熱伝導性が高く放熱特性に優れるものが好ましく、とりわけ銅(Cu)が最適である。
また、乾式メッキ層50’の膜厚はナノオーダーの非常に薄いことが好ましく、例えば100nm〜1000nm厚さ(一例として、300nmのTi及び1000nmのCuの厚さ)であればよい。一方、湿式メッキ層50”の膜厚はミクロンオーダーの比較的厚いことが好ましく、例えば18μm〜500μm程度、好ましくは35μm〜250μm程度、さらに好適には35μm〜125μm程度とすればよい。
以上の説明から明らかなように、本実施形態の電子部品パッケージ100では、金属メッキ層50と金属構造体10とは直接的に面接触、言い換えれば「直接接合」もしくは「面接合」している。
本実施形態において金属メッキ層50は、薄膜の乾式メッキ層50’と厚膜の湿式メッキ層50”とが積層された構造からなっているが、薄膜の乾式メッキ層50’は熱抵抗・電気抵抗が実質的に無視できるほどに薄いため、実質的には、厚膜の湿式メッキ層50”と金属構造体10とが、また、厚膜の湿式メッキ層50”と電子部品30とが、それぞれ直接接合もしくは面接合しているとみなすことができる。これにより、金属メッキ層50を介して電子部品30と金属構造体10とが電気的に相互接続されている。
なお、ここでいう面接触(直接接合もしくは面接合)とは、実質的に、各要素の主面同士が対向面全体で直接的に接触している態様を意味している。
このような態様を取ることで、本実施形態の電子部品パッケージは全体として機械的強度が向上したものとなる。つまり、金属メッキ層50が電子部品30や金属構造体10の支持層としても機能することになる。
このことは逆に言えば、本実施形態の電子部品パッケージは従来技術に比べ、パッケージ厚の薄膜化を実現できることを意味する。
具体的には、従来技術によって製造された放熱クリップ付パワーMOSFETでは、放熱クリップの折り曲げの加工時の加工性とデバイスの機構的な強度の維持のため、放熱クリップに用いる銅板などの金属板は少なくとも100μm以上の厚みを必要としていたが、本実施形態による放熱クリップ付パワーMOSFETの放熱クリップ部分の厚みは100μm未満の厚みで作製することが可能である。さらに、はんだやボンド材等の接合部分の厚みも最薄で乾式メッキ部分の厚みのみとすることができるため、放熱クリップ付パワーMOSFET全体の厚みとして200μm〜300μm程度にすることが可能である。この結果、複雑な構造のパッケージ部品を構成する際の実装密度の向上やパッケージ厚の薄型化を図ることができる。
また、従来技術のワイヤボンディングやバンプを介した実装がなされておらず(即ち、電子部品パッケージがワイヤボンディングレス構造、バンプレス構造となっており)、金属メッキ層50が電子部品30や金属構造体10と直接接合もしくは面接合するため、電子部品30からの発熱を、金属メッキ層50さらには金属構造体10を介して効率よく外部へと逃がすことができる。つまり、金属メッキ層50および金属構造体10はヒートシンクとしても機能することになり、電子部品パッケージの放熱対策として多大な効果をもたらす。
このように、本実施形態の電子部品パッケージは優れた放熱特性を備えているため、電子部品30の特性安定や動作寿命増加の効果が得られる。また、発熱に起因した電子部品30や封止樹脂層40の変性・変色なども効果的に防止できる。さらに、金属メッキ層50が電子部品30や金属構造体10と直接接合もしくは面接合するため、ワイヤやバンプを介して電気接続する場合と比較して電気抵抗の低減も達成できる。
その結果、本実施形態の電子部品パッケージでは、従来構造よりも大きな電流を流すことができ、例えば高放熱特性や大電流が必要となるパワートランジスタなどの電子部品パッケージに応用することができる。
次に、本発明の実施形態に係る電子部品パッケージの製造方法について、図2〜図5を参照しながら説明する。
まず、図2(a)に示すように、金属構造体10を粘着性キャリア20上に貼り付ける。 粘着性キャリア20は、例えば、支持基板24と粘着層26とから構成された積層構造のキャリアシートであってもよい。なお、支持基材24は後工程での分割処理を考慮して可撓性を有していることが好ましい。
支持基材24としては、後工程で実施される金属構造体および電子部品の配置や封止樹脂層の形成などの処理に支障をきたすものでなければ、いずれのシート状部材であってもよい。支持基材24自体の厚さは、例えば0.1mm〜2.0mm程度、好ましくは0.2mm〜1.0mmである。支持基材24の材料としては、樹脂、金属またはセラミックなどが好ましい。樹脂の場合は、例えばポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。金属の場合は、例えば鉄、銅、アルミニウムもしくはそれらの合金(一例として、SUS等のステンレス)などを挙げることができる。セラミックの場合は、例えばアパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。
粘着層26としては、金属構造体および電子部品に対して粘着性を有するものであれば特に制限はない。粘着層26自体の厚さは、例えば2μm〜50μm程度、好ましくは5μm〜20μmである。粘着層26の材料としては、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤からなる群から選択された少なくとも1種類以上の接着性材料を含んでいても構わない。なお、粘着層26として粘着両面テープを用いてもよい。例えばPETフィルムなどの樹脂薄層の両主面に接着剤層が形成されたテープを用いてもよい。
粘着性キャリア20に貼り付けられる金属構造体10は、必要とされる電流値や放熱特性に従って材料や形状が設計された導電性の金属部品である。このような金属構造体10を構成する金属材料としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、パラジウム(Pd)、白金(Pt)およびニッケル(Ni)からなる群から選択された少なくとも1種類の金属材料を含んでいても構わない。また、金属構造体10の厚さは、粘着性キャリア20の同一面上に実装される電子部品30の上面の電極の高さとほぼ同一の高さに設定する。
次に、図2(b)に示すように、金属構造体10の貼り付け面と同じ面側で金属構造体10と重ならない粘着性キャリア20上の領域において、少なくとも1種類の電子部品30を粘着性キャリア20に貼り付ける。電子部品30は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてよい。ここでは一例として、IC(例えばコントロールIC)、インダクタ、半導体素子(例えば、MOS(金属酸化物半導体))、コンデンサ、パワー素子、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルタ、接続端子などを挙げることができる。
電子部品30の配置は、その電極部分35が粘着性キャリア20と接するように行うことが好ましい。これにより、後工程の電子部品30を粘着性キャリア20から剥離する操作において電子部品30の電極35を露出させることができる。
次に、図2(c)に示すように、金属構造体10および電子部品30の周囲(特に、金属構造体10と電子部品30との間隙)を充填するように、粘着性キャリア20上に封止樹脂層前駆体40’を形成し、電子部品パッケージ前駆体100’を得る。封止樹脂層前駆体40’は、樹脂原料をスピンコート法やドクターブレード法などにより粘着性キャリア20上の粘着面に塗布することで得られる。
その後、図2(d)に示すように、熱処理や光照射などに晒すことによって塗布した封止樹脂層前駆体40’を熱硬化または光硬化させ、封止樹脂層40とする。図2(d)では、封止樹脂層40の上面が若干凹形に表示されているが、これは封止樹脂層前駆体40’を電子部品30と金属構造体10との間に充填後、樹脂の硬化処理により封止樹脂層40の上面中央部が若干収縮するためこれを誇張して示しているものであり、現実的には電子部品30の電極36の上面、金属構造体10の上面および封止樹脂層40の上面が実質的に同一平面上にある面一状態になっている。
封止樹脂層40の形成に当たっては、別法にて粘着性キャリア20の粘着面に対して樹脂フィルムなどを貼り合わせることによって封止樹脂層40を設けてもよい。さらには、未硬化状態の粉体状もしくは液状の封止樹脂を金型に充填し、加熱硬化により封止樹脂層40を設けてもよい。
封止樹脂層40の材料は、絶縁性を有するものであればいずれの種類の材料であってもよく、例えばエポキシ系樹脂やシリコーン系樹脂などであってよい。また、封止樹脂層40の厚さは、粘着性キャリア20の同一面上に実装された金属構造体10および電子部品30の上面の電極の高さとほぼ同一の高さになるように充填する。
次に、図3(a)に示すように、金属構造体10の上面(露出面)、封止樹脂層40の上面(露出面)および電子部品30の電極36の上面(露出面)に跨ってこれらと直接接触するように、金属メッキ層50の下層となる乾式メッキ層50’を、乾式メッキ法を用いて100nm〜1000nm程度の薄膜に形成する。
ここで、乾式メッキ法によって形成される乾式メッキ層50’は、例えばTi(チタン)、Cr(クロム)およびNi(ニッケル)からなる群から選択された少なくとも1種類の金属材料を含んでいることが好ましい。
また、乾式メッキ法には、真空メッキ法(PVD法)と化学気相メッキ法(CVD法)があり、真空メッキ法(PVD法)は更にスパッタリング法、真空蒸着法およびイオンプレーディング法などに細分化されている。
そこで、乾式メッキ層50’を単一層として形成するだけでなく、例えばスパッタリング法を用いてTi薄膜層とCu薄膜層とを積層形成するというように複数層の積層膜として形成しても構わない。
次に、図3(b)に示すように、乾式メッキ層50’上に金属メッキ層50の上層となる湿式メッキ層50”を、湿式メッキ法を用いて18μm〜500μm程度の厚膜に形成する。
ここで、湿式メッキ法によって形成される湿式メッキ層50”は、例えばCu(銅)、Ni(ニッケル)およびAl(アルミニウム)からなる群から選択された少なくとも1種類の金属材料を含んでいることが好ましい。
また、湿式メッキ法には、電気メッキ法(例えば電解メッキ法)、化学メッキ法および溶融メッキ法などがあり、ある好適な一態様として、本実施形態では湿式メッキ法として電解メッキ法を用いて厚いCuメッキ層に形成している。
本実施形態の特徴として、金属構造体10の上面(露出面)、封止樹脂層40の上面(露出面)および電子部品30の電極36の上面(露出面)に跨ってこれらと直接接触するように、薄膜の乾式メッキ層50’を形成し、薄膜の乾式メッキ層50’上に厚膜の湿式メッキ層50”を形成していることが挙げられる。
このような構成とすることで、全体として厚膜の金属メッキ層50を密着性良く形成することができる。そのため、厚膜の金属メッキ層50を電子部品30からの発熱を効率的に放熱させる放熱部材として利用することができる。
次に、図3(c)に示すように、粘着性キャリア20から電子部品パッケージ100を剥がすことにより、最終的に電子部品パッケージ100を得る。
なお、本実施形態の変形例として、図2(c)の工程において、金属構造体10および電子部品30の周囲(特に、金属構造体10と電子部品30との間隙)を充填するように、粘着性キャリア20上に封止樹脂層前駆体40’を形成し、電子部品パッケージ前駆体100’を得る際に、図4(a)に示すように、封止樹脂層前駆体40’を充填する前に金属構造体10および電子部品30の露出した上面上に、これら上面と直接接触するように規制板または新たな粘着性シート38を貼り付けてもよい。
この場合、次に、図4(b)に示すように、封止樹脂層前駆体40’を金属構造体10および電子部品30の周囲(特に、金属構造体10と電子部品30との間隙)に充填させる。
次に、図4(c)に示すように、封止樹脂層前駆体40’の硬化前もしくは硬化後に規制板または新たな粘着性シート38を剥がす。
このようにすれば、金属構造体10および電子部品30の間隙への封止樹脂の充填にあたり、金属構造体10および電子部品30の上面上への封止樹脂層前駆体40’の付着を確実に防止することができる。
本実施形態の製造方法では、複数の電子部品パッケージを一括して製造することができる。
具体的には、1つの粘着性キャリア20上に図1に開示された電子部品パッケージ100が複数個アレイ状に配置されるように、図2(a)から図3(b)で説明した製造工程を実施する。図3(b)の工程が終了した時点では、アレイ状に配置された複数の電子部品パッケージ上に跨るように金属メッキ層50が形成されている。
次に、図3(c)で説明した粘着性キャリア20から電子部品パッケージ100を剥がす工程を実施することにより、図5(a)に示した複数の電子部品パッケージ100が互いに連結した電子部品パッケージ群を得ることができる。
次に、図5(b)に示すように、ダイシング処理により電子部品パッケージ群を個別の電子部品パッケージ100に分割することで、図5(c)に示す電子部品パッケージ100を複数個一括して製造することができる。
次に、本実施形態の電子部品パッケージの具体的な応用例について、従来技術と対比しながら説明する。本応用例では、図1に示す電子部品30としてパワーMOSFETを用いた場合について取り上げる。
背景技術において説明したように、図8に示す従来の面実装型の放熱クリップ付トランジスタでは、電気的導通及び熱的放熱ならびに機構的な電子部品の保持固定のための金属クリップ60の下面とトランジスタチップの基板間のボンド材61として、金属クリップ60及び対象電子部品30の耐熱温度に比べて低融点のはんだ、スズならびに銀ペーストなどの材料を用いて接合を行っている。
さらに、図9(a)、(b)に示す一体型のDCDCコンバータ電源のようなモジュール型部品の例においては、図9(a)では、回路基板上に低融点のボンド材で実装された後にワイヤボンドで配線を施されたパワーMOSFETと、はんだリフローにより実装されたコントローラ、インダクタ、キャパシタ及び抵抗等が混在しており、図9(b)では、低融点のボンド材を内包する放熱クリップ機能付パワーMOSFET、コントローラ、インダクタ、キャパシタ及び抵抗等がはんだリフローによりリードフレームに実装されている。これらのモジュール型部品を製品の電子基板に実装する際には、モジュールの下面と電子基板との間を再度はんだリフローで接続することになる。
このような構造では、発明が解決しようとする課題に記載したように、回路基板を用いたパッケージおよびリードフレームを用いたパッケージともに、はんだ付けがなされているため、全体を樹脂で封止した場合、所謂はんだフラッシュの問題が懸念され、接続信頼性に欠ける。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品間接合に用いられているはんだ材料が再溶融してしまい、微細な隙間に滲みだす(はんだフラッシュ)あるいは短絡を起こす恐れがある。
一方、本実施形態で説明した製造方法で作製された放熱クリップ機能付パワーMOSFETは、従来技術により製造されたものと異なりはんだやボンド材を用いておらず、デバイス実装のリフロー工程や実装後の高温加熱環境により、これらの部材が再溶融するはんだフラッシュが発生しない。このため、搭載される部品間の接続信頼性が向上する。
つまり、図6に示すように、本実施形態の製造方法を用いて予め製造しておいた放熱クリップ機能付パワーMOSFET70と、その他の下面に直接電極を露出できる抵抗器またはキャパシタ71、インダクタ72、IC73などの部品を、粘着シート(図示せず)上に実装してそれら実装部品を全て覆うように樹脂74で封止した後、粘着シートを剥離し、さらにメッキ工程及びパターンエッチング工程を経ることによりモジュール化すれば、デバイス内部から完全にはんだやボンド材を排したモジュールを構成することが可能になる。
さらに、従来技術に見られる回路基板を用いない基板レス構造であること、また、ワイヤボンディングやフリップチップ実装などと比べて簡易なプロセスでパッケージングできることから、コスト低減を図ることができる。
以上、本実施形態について説明してきたが、これはあくまでも典型例を例示したに過ぎず、上記で説明した本発明の特徴を備える他の種々の態様も本発明に含まれるものである。
本発明の電子部品パッケージおよびその製造方法は、好適な放熱特性および接続信頼性を満足すると共に、低廉な実装コストを実現できる実装技術を提供するものであり、特に、エレクトロニクス実装分野の各種用途、とりわけ、電源パッケージ(POLコンバータ、例えば降圧型DCDCコンバータ)や部品内蔵モジュールなどにおいて有用である。
10 金属構造体
20 粘着性キャリア
24 粘着性キャリアの支持基板
26 粘着性キャリアの粘着層
30 電子部品
35 電子部品の下側電極
35’電子部品の下側電極
36 電子部品の上側電極
38 規制板または粘着性シート
40 封止樹脂層
50 金属メッキ層
50’ 乾式メッキ層
50” 湿式メッキ層
60 金属クリップ
61 ボンド材
62 ボンディングワイヤ
63 両面回路基板
64 リードフレーム
70 電子部品
71 電子部品(抵抗またはキャパシタ)
72 電子部品(インダクタ)
73 電子部品(IC)
74 樹脂
100 電子部品パッケージ
100’電子部品パッケージ前駆体

Claims (16)

  1. 下面に第1電極を有し上面に第2電極を有する電子部品と、下面および上面を有する金属構造体と、同一平面上に配置された前記電子部品と前記金属構造体との間隙を充填する封止樹脂層とを備えた電子部品パッケージであって、
    前記電子部品の前記第1電極、前記金属構造体の下面および前記封止樹脂層の下面は面一状態であり、
    前記電子部品の前記第2電極、前記金属構造体の上面および前記封止樹脂層の上面は面一状態であり、
    金属メッキ層が、前記電子部品の前記第2電極上、前記金属構造体の上面上および前記封止樹脂層の上面上に跨るように連続して形成されている電子部品パッケージ。
  2. 前記電子部品の前記第2電極と前記金属構造体の上面とは、前記金属メッキ層を介して電気的に接続している請求項1に記載の電子部品パッケージ。
  3. 前記金属メッキ層は、前記電子部品からの発熱を外部に放熱する放熱部材である請求項1又は2に記載の電子部品パッケージ。
  4. 前記金属メッキ層は、前記電子部品の前記第2電極および前記金属構造体の上面と直接接触する下層の乾式メッキ層と、前記乾式メッキ層上に形成された湿式メッキ層との積層構造からなる請求項1〜3のうちのいずれか1項に記載の電子部品パッケージ。
  5. 前記乾式メッキ層は、Ti、CrおよびNiからなる一群から選択された少なくとも1種類の金属材料を含んでいる請求項4に記載の電子部品パッケージ。
  6. 前記湿式メッキ層は、Cu、NiおよびAlからなる一群から選択された少なくとも1種類の金属材料を含んでいる請求項4又は5に記載の電子部品パッケージ。
  7. 前記乾式メッキ層の膜厚は100nm〜1000nmである請求項4〜6のうちのいずれか1項に記載の電子部品パッケージ。
  8. 前記湿式メッキ層の膜厚は18μm〜500μmである請求項4〜7のうちのいずれか1項に記載の電子部品パッケージ。
  9. 前記電子部品は、パワーMOSFET、インダクタおよびダイオードから選ばれた少なくとも1つである請求項1〜8のうちのいずれか1項に記載の電子部品パッケージ。
  10. 第1粘着性キャリア上の所定領域に、下面に第1電極を有し上面に第2電極を有する電子部品と下面および上面を有する金属構造体を、それぞれ下面側を第1粘着性キャリアと対向させて貼り付ける工程(a)と、
    前記第1粘着性キャリア上における前記電子部品と前記金属構造体との間隙に封止樹脂層を充填して、電子部品パッケージ前駆体を形成する工程(b)と、
    前記電子部品パッケージ前駆体を熱処理して前記封止樹脂層を硬化させて電子部品パッケージを形成する工程(c)と、
    前記工程(c)の後、前記電子部品上、前記金属構造体上および前記封止樹脂層上に跨るように連続して金属メッキ層を形成する工程(d)と、
    前記工程(d)の後、前記電子部品パッケージから前記第1粘着性キャリアを剥離する工程(e)と、を備え、
    前記工程(b)の後では、前記電子部品の前記第2電極の上面および前記金属構造体の上面は露出しており、
    前記工程(c)の後では、前記電子部品の前記第2電極の上面、前記金属構造体の上面および前記封止樹脂層の上面は面一状態であり、
    前記工程(e)の後では、前記電子部品の前記第1電極、前記金属構造体の下面および前記封止樹脂層の下面は面一状態である電子部品パッケージの製造方法。
  11. 前記工程(b)は、
    前記電子部品の前記第2電極の上面上および前記金属構造体の上面上に跨る第2粘着性キャリアを貼付する工程(b−1)と、
    前記工程(b−1)の後、前記電子部品と前記金属構造体との間隙に前記封止樹脂層を充填する工程(b−2)と、
    前記工程(b−2)の後、前記第2粘着性キャリアを剥離する工程(b−3)と、を含む請求項10に記載の電子部品パッケージの製造方法。
  12. 1つの前記第1粘着性キャリア上に複数の前記所定領域を設け、前記複数の所定領域において、前記工程(a)から前記工程(e)をそれぞれ同時に一括して実施し、
    前記工程(e)の後、前記複数の所定領域のそれぞれに形成された電子部品パッケージをダイシング処理して個片化する工程(f)を備えた請求項10又は11に記載の電子部品パッケージの製造方法。
  13. 前記工程(d)において、前記金属メッキ層は、前記電子部品の前記第2電極および前記金属構造体の上面と直接接触する下層の乾式メッキ層と、前記乾式メッキ層上に形成された湿式メッキ層との積層構造に形成する請求項10〜12に記載の電子部品パッケージの製造方法。
  14. 前記乾式メッキ層はスパッタリング法を用いて形成し、前記湿式メッキ層は電気メッキ法を用いて形成する請求項13に記載の電子部品パッケージの製造方法。
  15. 前記乾式メッキ層は、Ti、CrおよびNiからなる一群から選択された少なくとも1種類の金属材料を含んでおり、
    前記湿式メッキ層は、Cu、NiおよびAlからなる一群から選択された少なくとも1種類の金属材料を含んでいる請求項13又は14に記載の電子部品パッケージの製造方法。
  16. 前記乾式メッキ層の膜厚は100nm〜1000nmであり、
    前記湿式メッキ層の膜厚は18μm〜500μmである請求項13〜15のうちのいずれか1項に記載の電子部品パッケージの製造方法。
JP2014217963A 2014-10-27 2014-10-27 電子部品パッケージおよびその製造方法 Pending JP2016086082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014217963A JP2016086082A (ja) 2014-10-27 2014-10-27 電子部品パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014217963A JP2016086082A (ja) 2014-10-27 2014-10-27 電子部品パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2016086082A true JP2016086082A (ja) 2016-05-19

Family

ID=55973845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014217963A Pending JP2016086082A (ja) 2014-10-27 2014-10-27 電子部品パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2016086082A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JPWO2018212342A1 (ja) * 2017-05-19 2020-03-19 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JP7178713B2 (ja) 2017-05-19 2022-11-28 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法

Similar Documents

Publication Publication Date Title
JP5624699B1 (ja) 電子部品パッケージおよびその製造方法
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
CN111508912B (zh) 功率覆盖结构及其制作方法
JP5624700B1 (ja) 電子部品パッケージおよびその製造方法
JP2018152591A (ja) パワーオーバーレイ構造およびその製造方法
JP5624698B1 (ja) 電子部品パッケージおよびその製造方法
US20130161801A1 (en) Module Including a Discrete Device Mounted on a DCB Substrate
US8980687B2 (en) Semiconductor device and method of manufacturing thereof
JP5624697B1 (ja) 電子部品パッケージおよびその製造方法
JP6620989B2 (ja) 電子部品パッケージ
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
TW444529B (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP2016021557A (ja) 電子部品パッケージ
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2016086082A (ja) 電子部品パッケージおよびその製造方法
JP2010040651A (ja) 半導体装置およびその製造方法
JP2015233092A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
JP2016004915A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP4881369B2 (ja) 半導体装置の製造方法
TW565922B (en) Semiconductor package having a heat-spreading structure mounted with passive components
JPH04342162A (ja) 半導体集積回路装置およびその実装構造
TWI455253B (zh) 一種通過印刷粘接材料封裝的半導體裝置及其製造方法
KR20120009727A (ko) 방열회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160520