JP2016004915A - 電子部品パッケージの製造方法および電子部品パッケージ - Google Patents

電子部品パッケージの製造方法および電子部品パッケージ Download PDF

Info

Publication number
JP2016004915A
JP2016004915A JP2014124584A JP2014124584A JP2016004915A JP 2016004915 A JP2016004915 A JP 2016004915A JP 2014124584 A JP2014124584 A JP 2014124584A JP 2014124584 A JP2014124584 A JP 2014124584A JP 2016004915 A JP2016004915 A JP 2016004915A
Authority
JP
Japan
Prior art keywords
layer
electronic component
sealing resin
resin layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014124584A
Other languages
English (en)
Inventor
享 澤田
Susumu Sawada
享 澤田
佳宏 冨田
Yoshihiro Tomita
佳宏 冨田
川北　晃司
Koji Kawakita
晃司 川北
雅則 野村
Masanori Nomura
雅則 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014124584A priority Critical patent/JP2016004915A/ja
Publication of JP2016004915A publication Critical patent/JP2016004915A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】接続信頼性および放熱特性の向上を実現する電子部品パッケージの製造方法を提供すること。
【解決手段】粘着層と支持基材とから成る２層構造の粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で粘着性キャリアを剥離除去し、それによって、電子部品の電極が封止樹脂層の主面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、粘着性キャリアとして粘着層に切欠き部を有するキャリアを用い、かかる粘着性キャリアの剥離除去によって、切欠き部に起因する隆起部を封止樹脂層の主面に形成し、また、封止樹脂層の主面に対して全面的に金属めっき処理を施すことによって、隆起部に起因する段差部を備える段差電極層を、封止樹脂層から露出する電子部品の電極に接合させる、電子部品パッケージの製造方法。
【選択図】図１

Description

本発明は、電子部品パッケージの製造方法、およびそれによって得られる電子部品パッケージに関する。より詳細には、本発明はエレクトロニクス分野で用いる“電子部品を備えたパッケージ”の製造方法に関すると共に、それによって得られる電子部品パッケージにも関する。
電子機器の進展に伴い、エレクトロニクス分野では様々な実装技術が開発されている。ＩＣやインダクタなどの電子部品の実装技術（パッケージング技術）として、回路基板やリードフレームを用いた実装技術が存在する。つまり、一般的な電子部品のパッケージ形態としては「回路基板を用いたパッケージ」および「リードフレームを用いたパッケージ」などが存在する。
「回路基板を用いたパッケージ」（図９（ａ）参照）は、回路基板上に電子部品が実装された形態を有している。かかるパッケージの種類としてはワイヤーボンディング型（Ｗ／Ｂ型）とフリップチップ型（Ｆ／Ｃ型）とが一般に存在する。「リードフレーム・タイプ」（図９（ｂ）参照）は、リードやダイパッドなどから成るリードフレームを含んだ形態を有している。回路基板を用いたパッケージ、リードフレーム・タイプのパッケージともに、各種の電子部品がはんだ付けなどでボンディングされている。
米国特許第７９２７９２２号公報 米国特許第７２０２１０７号公報 特表２００８−５２２３９６号公報
しかしながら、従来の実装技術においては、接続信頼性および放熱特性の点で十分ではないという問題がある。
本発明は、かかる点に鑑みてなされてものである。よって、本発明は接続信頼性および放熱特性の向上を実現する電子部品パッケージ技術を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る電子部品パッケージの製造方法は、
粘着層と支持基材とから成る２層構造の粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で粘着性キャリアを剥離除去し、それによって、電子部品の電極が封止樹脂層の主面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、
粘着性キャリアとして粘着層に切欠き部を有するキャリアを用い、かかる粘着性キャリアの剥離除去によって、切欠き部に起因する隆起部を封止樹脂層の主面に形成し、また
封止樹脂層の主面に対して全面的に金属めっき処理を施し、それによって、隆起部に起因して段差部を備える段差電極層を、封止樹脂層から露出する電子部品の電極に接合させるように形成する。
また、本発明の一態様に係る電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された電子部品、および
封止樹脂層上に設けられた段差電極パターン層
を有して成り、
電子部品の電極が封止樹脂層の主面から露出し、その電極が露出している封止樹脂層の主面には隆起部が形成されており、
段差電極パターン層が、電子部品の電極と接合すると共に、隆起部に起因して段差部を有し、また
段差電極パターン層が、相対的に内側に位置付けられた乾式めっき層と相対的に外側に位置付けられた湿式めっき層とから成る積層構造を有する。
本発明に従えば、封止樹脂層上の段差電極層／段差電極パターン層を、封止樹脂層から露出する電子部品の電極へと直接接合させるので、接続信頼性および放熱特性が向上し得る。
図１は本発明に係る電子部品パッケージの製造方法の概念を模式的に示した断面図である。 図２は電子部品パッケージにレジスト層を形成する態様を模式的に示した断面図である。 図３は第１実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図４は「粘着層に切欠き部を有するキャリア」を調製する態様を模式的に示した工程断面図である。 図５は第２実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図６は第３実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図７は第４実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図８は本発明の電子部品パッケージの構成を模式的に示した断面図である。 図９は従来技術の電子部品パッケージの構成態様を模式的に示した断面図である。
（本発明の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した従来のパッケージ技術に関し、以下の具体的な問題が生じることを見出した。
「回路基板を用いたパッケージ」（図９（ａ）参照）は、高密度実装を実現できるものの、回路基板を用いているので放熱性の点では課題を残している。また、基板コスト自体も無視できず、コスト的には必ずしも満足のいくものとはいえない。更に、ワイヤーボンディグやフリップチップ実装を行うためのコストも無視できず、更なるコスト低減が望まれている（例えば、フリップチップ実装では高価なマウンターが必要である）。
「リードフレーム・タイプ」（図９（ｂ）参照）は、リードフレームで微細な加工が困難である。更に両タイプともに、はんだ付けがなされているので、全体を樹脂で封止した場合、いわゆる“はんだフラッシュ”の問題が懸念され、接続信頼性の点では必ずしも満足のいくものとはいえない。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品接合に用いられているはんだ材料が、再溶融してしまい、微細な隙間に浸み出たり（フラッシュ）、短絡を起こしたりする虞がある。
また一般的に、突出形状の電極層を形成するにはフォトリソグラフィー技術などを利用した少なくとも２段階の金属層形成を必要とし、プロセス効率の点で必ずしも満足のいくものといえない。
本発明はかかる事情に鑑みて為されたものである。即ち、本発明の主たる目的は、好適な放熱特性および接続信頼性を満たすと共に、突出形状電極層の形成プロセスの効率化に資するパッケージング技術を提供することである。
このため、本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、上記目的が達成された電子部品パッケージおよびその製造方法の発明に至った。具体的には、本発明の一態様では、
粘着層と支持基材とから成る２層構造の粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で粘着性キャリアを剥離除去し、それによって、電子部品の電極が封止樹脂層の主面から露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、
粘着性キャリアとして粘着層に切欠き部を有するキャリアを用い、かかる粘着性キャリアの剥離除去によって、切欠き部に起因した隆起部を封止樹脂層の主面に形成し、また
粘着性キャリアの剥離除去後において封止樹脂層の主面に対して全面的に金属めっき処理を施し、それによって、隆起部に起因して段差部を備える段差電極層を、封止樹脂層から露出する電極に対して接合させる、電子部品パッケージの製造方法が提供される。
かかる本発明の一態様に係る電子部品パッケージの製造方法の特徴の１つは、「粘着層に切欠き部を有するキャリアを利用した封止樹脂層隆起部の形成」と「露出電極面に接合する金属めっき層の隆起部上への形成」に存する。つまり、粘着層に切欠き部を有する粘着性キャリアを用い、かかる粘着性キャリアの剥離除去によって、切欠き部に起因した隆起部を封止樹脂層の主面に形成すること、および、封止樹脂層の主面に対して全面的に金属めっき処理を施し、それによって、隆起部に起因して段差部を有する段差電極層を、封止樹脂層から露出する電極に接合するように一括形成することが本発明の製造方法の１つといえる。
また、本発明では、上記製造方法によって得られる電子部品パッケージも提供される。かかる電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された電子部品、および
封止樹脂層上に設けられた段差電極パターン層
を有して成り、
電子部品の電極が封止樹脂層の主面から露出し、その電極が露出している封止樹脂層の主面には隆起部が形成されており、
段差電極パターン層が、電子部品の電極と接合すると共に、隆起部に起因して段差部を有し、また
段差電極パターン層が、相対的に内側に位置付けられた乾式めっき層と相対的に外側に位置付けられた湿式めっき層とから成る積層構造を有している。
かかる本発明の一態様に係る電子部品パッケージの特徴の１つは「電子部品の電極が露出する封止樹脂層主面に形成された隆起部」、「隆起部上に位置付けられ、その隆起部に起因して段差部を備える段差電極パターン層」および「露出電極面に対して直接接合する“乾式めっき層と湿式めっき層とから成る積層構造の段差電極パターン層”」に存する。つまり、電子部品の電極が封止樹脂層の主面から露出し、その電極が露出している封止樹脂層の主面が隆起部を有し、かかる隆起部に起因して段差部を備えた段差電極パターン層が、相対的に内側に位置付けられた乾式めっき層と相対的に外側に位置付けられた湿式めっき層とから成る積層構造を有していると共に、それが電子部品の電極に対して直接的に接合していることが本発明の電子部品パッケージの特徴の１つといえる。
上述したように、本発明の一態様に従えば、望ましい放熱特性および接続信頼性を達成できる。
“放熱特性”についていえば、本発明の一態様ではワイヤーボンディングやバンプを介した実装が為されておらず（即ち、パッケージがワイヤーボンディングレス・バンプレスとなっており）、電子部品からの熱が直接的に段差電極層／段差電極パターン層を介して効率良く放熱されるようになっている。特に、段差電極層／段差電極パターン層は熱伝導性の高い銅などの材質から形成でき、かつ、“厚みの大きい層”として設けることができるので、それを介して効率よく外部へと熱を逃がすことができる。
本発明の一態様では“はんだ付け”を行わずにパッケージングを達成しており、即ち“はんだ材料”を用いないパッケージが実現されている。それゆえ、“はんだフラッシュ”なる不都合は回避されており、その点で“接続信頼性”の向上を図ることができる。
また、本発明では段差電極層／段差電極パターン層が“突出形状を有する電極層”といえるところ、そのような“突出形状を有する層”を一括して一段階で形成できる。つまり、従来技術の如くの“フォトリソグラフィー技術などを利用した少なくとも２段階の金属層形成”は必要なく、効率の良いプロセスが実現され得る。
更にいえば、本発明の一態様に係るパッケージは“基板レス構造”となっている。この“基板レス”は、基板を用いていないので、その分だけ低コスト製造に寄与する。また、ワイヤーボンディングやフリップチップ実装などと比べて簡易なプロセスでパッケージングできるので、その点でも低コスト化を図ることができる。
以下にて、本発明の一態様に係る電子部品パッケージおよびその製造方法を詳細に説明する。尚、図面に示す各種の要素は、本発明の理解のために模式的に示したにすぎず、各図における寸法（長さ、幅、厚さ等）、外観・寸法比などは実物と異なり得ることに留意されたい。
本明細書で直接的または間接的に説明される“方向”は、例えば電子部品３０とその電極３５との位置関係を基準とした方向であって、“上下方向”が図中の上下方向に相当する。具体的には、各図における“上下方向”に対応し、電子部品３０を基準として電極３５が設けられる側を「下方向」とし、その反対側を「上方向」としている。
［本発明の製造方法］
まず、本発明に係る電子部品パッケージの製造方法について説明する。本発明の製造方法では、図１（Ａ）〜（Ｃ）に示されるように、パッケージ前駆体の形成に際して「粘着層に切欠き部を有する粘着性キャリア」を用い、その粘着性キャリアの剥離除去によって、切欠き部に起因した隆起部を封止樹脂層の主面に形成する。また、図１（Ｃ）および（Ｄ）に示すように、封止樹脂層の主面に対して全面的に金属めっき処理を施すことによって、隆起部に起因して段差部を備える段差電極層を“封止樹脂層から露出する電極”に対して接合させる。
具体的には、まず「粘着層と支持基材とから成る２層構造の粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で粘着性キャリアを剥離除去し、それによって、電子部品の電極が封止樹脂層の主面から面一状態で露出するように電子部品が封止樹脂層に埋設されたパッケージ前駆体」を得る。ここで、かかるパッケージ前駆体を得るに際しては「粘着層に切欠き部を有する粘着性キャリア」を利用する。特に、粘着層と支持基材とから成り、その粘着層に切欠き部を有する粘着性キャリア上において電子部品の配置および封止樹脂層の形成を行う。これによって、その後に粘着性キャリアを剥離除去すると、封止樹脂層に隆起部が形成される。つまり、粘着性キャリアの剥離除去によって、封止樹脂層の主面に隆起部が形成されたパッケージ前駆体を得ることができる。
本明細書でいう「キャリア」とは、電子部品配置および封止樹脂層形成の支持体として用いられ、最終的には剥離除去される部材を意味している。例示すれば、キャリアはシート状部材であってもよく、例えば可撓性を呈するシート状部材であってよい。
図１（Ａ）に示すように、キャリアは粘着層と支持基材とから成る２層構造を有しており、特に本発明では粘着層が切欠き部を有している。つまり、キャリア載置面は、部分的に支持基材が露出した形態となっている。
図１（Ａ）および（Ｂ）に示すように、粘着層に切欠き部を少なくとも１つ有したキャリアに対して、電子部品の配置および封止樹脂層の形成を行う。特に、電子部品は粘着層上に配置される。具体的には、電子部品の電極が粘着層と接するように電子部品をキャリア上に配置し、かかる電子部品を覆うように封止樹脂層をキャリア上に形成する。そして、封止樹脂層の形成後においてキャリアを剥離除去すると、電子部品の電極が露出する封止樹脂層主面に“隆起部”が形成される。パッケージ前駆体の封止樹脂層の主面に形成される隆起部は、図１（Ｃ）に示すように、電極の露出面レベルから外側に向かって封止樹脂層の主面の一部が隆起・突出した形態を有している。換言すれば、本発明では、電極の露出面レベルよりも外側へと封止樹脂層の主面が部分的に隆起した形態を有した隆起部を形成する。かかる隆起部は、キャリアの粘着層の切欠き部に起因して形成されるので、その隆起部の輪郭は、切欠き部の形状を反映したものとなっている。よって、切欠き部の形態や個数などを適宜調整することによって、“隆起部”につき所望の形状・寸法・個数を得ることができる。ちなみに、図示する態様から分かるように、隆起部の隆起高さはキャリアの粘着層の厚みに相当し得る。
本発明の製造方法では、キャリアの剥離除去後にて封止樹脂層の主面に対して金属めっき処理を全面的に施す。これにより、図１（Ｄ）に示すように、金属めっき層を封止樹脂層から露出する電極に接合させると共に、その金属めっき層を隆起部上に設けることができる。つまり、封止樹脂層主面に形成される金属めっき層は、封止樹脂層から露出する電子部品の電極と接合すると共に、封止樹脂層の主面に形成された隆起部上にも延在する。封止樹脂層の隆起部上に設けられた金属めっき層は“段差形状”を有し得るので、金属めっき層は全体として突出部を有することになる。このような金属めっき層から成る段差電極層は、電子部品パッケージの高い放熱特性に資する。具体的には、電子部品で発せられる熱は段差電極層を介して放熱させることができる。
金属めっき処理としては、乾式めっき法を実施した後で湿式めっき法を実施することが好ましい。つまり、電子部品の電極面が露出する封止樹脂層の主面に対して乾式めっき法を全面的に実施して乾式めっき層を形成し、次いで、その乾式めっき層の主面に対して湿式めっき法を全面的に実施して湿式めっき層を形成することが好ましい。かかるめっき工程は「電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。湿式めっき層は厚く設けることができる。この点、乾式めっき法を実施するからこそ、後刻の湿式めっき法で厚くかつ密着力良くめっき層を形成できるといえる。特に本発明では、そのような厚い金属めっき層のダイレクト形成を封止樹脂層の主面（電子部品の電極面が露出しており、隆起部が形成された主面）に施す。このようにして設けられる厚い金属めっき層から成る段差電極層は、パッケージの高い放熱特性に寄与し得る。
段差電極層は、図１（Ｄ）に示されるように、「隆起部の輪郭に沿った形状を有する突出部を備えた層」として形成され得る。より具体的には、隆起部の輪郭に沿って、その輪郭を反映した突出形状を有するように段差電極層が封止樹脂層の主面上にて延在している。かかる段差電極層の突出部は電子部品パッケージの外部接続端子として用いることができる。かかる場合、図２に示すように、突出部を除いて段差電極層（特に「パターニング処理された段差電極パターン層」）上にレジスト層を形成することが好ましい。
以下では、より具体的なプロセス態様が表された図面を参照しながら、本発明の製造方法を説明する。まず代表的なプロセス例として第１実施形態を挙げ、それに基づいて説明を行う。
（第１実施形態）
第１実施形態に従った本発明の製法プロセスを図３（ａ）〜（ｉ）に示す。
まず、パッケージ前駆体の形成工程を実施する。かかるパッケージ前駆体の形成は、
（ｉ）粘着層を部分的に切欠いて粘着層に切欠き部を形成した後、その粘着層を支持基材に設けて粘着性キャリアを得る工程、
（ｉｉ）切欠き部の形成領域を除いた粘着性キャリアに対して貼り付けられるように電子部品を配置する工程、
（ｉｉｉ）電子部品を覆うように粘着性キャリア上に封止樹脂層を形成する工程、ならびに
（ｉｖ）封止樹脂層から粘着性キャリアを剥離除去することによって、電子部品の電極を封止樹脂層の主面から露出させると共に、切欠き部に起因した隆起部を封止樹脂層の主面に形成する工程
を含んで成ることが好ましい。
具体的に説明すると、まず図３（ａ）および図３（ｂ）に示すように、粘着層２１と支持基材２２とから成る２層構造の粘着性キャリア２０を用意する。特に、粘着層２１に切欠き部２１ａを少なくとも１つ備えた粘着性キャリア２０を用意する。
粘着性キャリアの粘着層２１は、電子部品に対して粘着性を有するものであれば特に制限はない。例えば、粘着層２１は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも１種以上の接着性材料を含んで成るものであってよい。粘着層２１の厚さは、好ましくは２μｍ〜５０μｍ、より好ましくは５μｍ〜２０μｍ（例えば１０μｍ）である。
粘着性キャリアの支持基材２２としては、後刻に行われる“電子部品”や“封止樹脂層の形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材を用いてもよい。例えば、支持基材２２の材質は、樹脂、金属および／またはセラミックなどであってよい。支持基材２２の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材２２の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる（１つ例示すると、ＳＵＳなどのステンレス材であってよい）。支持基材２２のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材２２自体の厚さは、“シート状”ゆえ、好ましくは０．１ｍｍ〜２．０ｍｍ、より好ましくは０．２ｍｍ〜１．０ｍｍ（例えば、０．２ｍｍ）である。
「粘着層２１にて切欠き部２１ａを有する粘着性キャリア２０」は、例えば図４（ａ）〜図４（ｅ）に示すように調製してよい。つまり、まず粘着層２１に切欠き部２１ａを形成し、次いで、その切欠き部２１ａを有する粘着層２１を支持基材２２に貼り付けることによって粘着性キャリア２０を調製してよい。より具体的には、まず図４（ａ）に示すように、粘着層２１の両主面に非粘着性シート２１’を備えた部材を用意し、それに対して切欠き部２１ａを形成する。例えば、粘着層２１（より具体的には非粘着性シート２１’を備えた粘着層２１）をレーザ加工またはパンチ加工に付して、切欠き部２１ａを形成してよい（図４（ｂ）参照）。次いで、図４（ｃ）および図４（ｄ）に示すように、一方の非粘着性シート２１’を剥がして粘着層２１を露出させ、その露出面を支持基材２２に貼り合わせる。そして最終的には、他方の非粘着性シート２１’も剥がすことによって「粘着層２１にて切欠き部２１ａを有する粘着性キャリア２０」を得ることができる。
「粘着層２１にて切欠き部２１ａを有する粘着性キャリア２０」を用意した後、図３（ｃ）に示すように粘着性キャリア２０に対して電子部品３０を配置する。この際、電子部品３０の電極が粘着層２１と接するように電子部品３０をキャリア２０上に配置することが好ましい。これによって、後刻のキャリア剥離によって電子部品３０の電極を面一状態で露出させることができる。
電子部品３０は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてよい。あくまでも例示にすぎないが、かかる電子部品３０の種類としては、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。尚、電子部品パッケージにおいて電子部品３０は特に１つに限らず複数設けてもよい。かかる場合、複数の電子部品は互いに同一種類であってよいし、あるいは、別種類であってもよい。
粘着性キャリア２０上に電子部品３０を配置した後、図３（ｄ）に示すように、電子部品３０を覆うように粘着性キャリア２０上に封止樹脂層４０を形成して封止体を得る。スピンコート法やドクターブレード法などによって粘着性キャリア２０に樹脂原料を塗布して封止樹脂層前駆体を形成した後、かかる封止樹脂層前駆体を熱硬化または光硬化などに付すことによって封止樹脂層４０を形成できる。また、樹脂原料を塗布する他に、別法において粘着性キャリア２０の粘着面に対して半硬化・未硬化の樹脂フィルムなどを貼り合わせて封止樹脂層前駆体を設けた後、それを熱硬化または光硬化に付すことによっても、封止樹脂層４０を形成できる。具体的な樹脂原料・樹脂フィルム原料の種類は、絶縁性を呈するものであればいずれであってもよく、例えばエポキシ系樹脂やシリコーン系樹脂などであってよい。
封止樹脂層の形成に引き続いて、図３（ｄ）および図３（ｅ）に示すように、封止樹脂層４０から粘着性キャリア２０を剥離除去する。これにより、電子部品３０の電極を封止樹脂層４０の主面４５から面一状態で露出させることができると共に（図１（Ｃ）参照）、電極が露出した封止樹脂層４０の主面４５に隆起部４５ａを形成できる。図示する態様から分かるように、隆起部４５ａは、粘着層２１の切欠き部２１ａに起因して形成されるものであるので、その隆起部４５ａの輪郭は、切欠き部２１ａの形状を反映したものとなっている。特に、本発明における“隆起部４５ａ”は、封止樹脂層の外側に出っ張るような形態を有している。つまり、隆起部４５ａは、電極の露出面レベルよりも外側へと封止樹脂層の主面が部分的に隆起・突出するような形態となる。
「電子部品の電極が露出すると共に、かかる電極が露出した封止樹脂層の主面にて隆起部が形成されたパッケージ前駆体１００’」が得られた後、金属めっき処理を実施する。具体的には、電子部品の電極が露出し、隆起部４５ａが形成された封止樹脂層の主面４５に対して金属めっき処理を全面的に実施して金属めっき層５０を形成する。好ましくは、図３（ｆ）に示すように封止樹脂層の主面４５に対して乾式めっき法を全面的に実施して乾式めっき層５１を形成し、次いで、図３（ｇ）に示すように乾式めっき層５１の主面に対して湿式めっき法を全面的に実施して湿式めっき層５２を形成することによって、乾式めっき層５１と湿式めっき層５２とから成る２層構成の金属めっき層５０を形成する。かかるめっき工程は「電子部品３０の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。湿式めっき層５２は厚く設けることができる。この点、乾式めっき法を実施するからこそ、後刻の湿式めっき法で厚くかつ密着力良くめっき層を形成できる。特に本発明では、そのような厚い金属めっき層のダイレクト形成による金属めっき層を封止樹脂層から露出する電極に接合させると共に隆起部４５ａ上に設ける。
乾式めっき法は、真空めっき法（ＰＶＤ法）と化学気相めっき法（ＣＶＤ法）とを含んでおり、真空めっき法（ＰＶＤ法）が更にスパッタリング、真空蒸着およびイオンプレーディングなどを含んで成る。一方、湿式めっき法は、電気めっき法（例えば電解めっき）、化学めっき法および溶融めっき法などを含んで成る。ある好適な一態様として、本発明の製造方法では、乾式めっき法としてスパッタリングを実施し、湿式めっき法として電気めっき法（例えば電解めっき）を実施する。
好ましくは、乾式めっき法を実施して１００ｎｍ〜１０００ｎｍ厚さの乾式めっき層５１を形成し（図３（ｆ）参照）、次いで、湿式めっき法を実施して１８μｍ〜５００μｍ厚さの湿式めっき層５２を形成する（図３（ｇ）参照）。つまり、乾式めっき層５１は非常に薄いのに対して、その乾式めっき層５１上に湿式めっき層５２が厚く設けられる。湿式めっき層５２がそのように厚く設けられるので、全体として金属めっき層５０を厚くすることができる。
乾式めっき法によって形成される乾式めっき層５１は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、乾式めっき層５１の材質は、その他の金属材料、例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｌ合金や、Ａｕ（金）、Ｐｔ（白金）、Ｓｎ（スズ）、Ｃｕ（銅）およびＷ（タングステン）などから成る群から選択される少なくとも１種を含んで成るものであってもよい。一方、湿式めっき法によって形成される湿式めっき層５２は、Ｃｕ（銅）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、湿式めっき層５２の材質は、その他の金属材料、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種を含んで成るものであってもよい。
封止樹脂層上に形成された金属めっき層５０は、隆起部４５ａに起因して段差形状を有し、また、電子部品３０の電極とも直接的に接合するので“段差電極層”と称すことができる。つまり、かかる“段差電極層”は、電子部品３０の電極と直接的に接合していると共に、隆起部４５ａにおいて突出した形態を有している。
金属めっき層から成る段差電極層５０が得られた後では、かかる段差電極層５０に対してパターニング処理を施すことが好ましい。つまり、図３（ｇ）および３（ｈ）に示すように、封止樹脂層の主面（より具体的にいえば「（電子部品の電極面が露出しており、隆起部が形成された主面）」）に設けられた段差電極層５０にパターニング処理を施すことが好ましい。かかるパターニング処理に付すことによって、電子部品の電極面と接合すると共に、封止樹脂層の隆起部４５ａ上に形成された段差電極パターン層５０Ａ（金属めっきパターン層）が形成される。例えば、電子部品の各電極に個別に接合した段差電極パターン層５０Ａが形成されるようにパターニング処理を行ってよい。
パターニング処理は、所定パターンのレジストの形成を通じて実施できる。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。具体的にいえば、まず段差電極層上にレジストを全面に形成した後、レジストを所定のパターン形状にパターニングする。その後、かかる所定パターンのレジストを介してエッチング処理などを施して段差電極層を局所的に除去することによって、電子部品の各電極に個別に接合した段差電極パターン層５０Ａを形成できる。尚、レジストは最終的には剥離除去することになる。
段差電極パターン層５０Ａが得られた後においては、かかる段差電極パターン層５０Ａに対してレジスト層を形成することが好ましい。例えば、図３（ｈ）および（ｉ）に示すように、突出部５４を除く段差電極層上にレジスト層６０を形成することによって、かかる段差電極層の突出部５４を外部接続端子として用いることができる。かかるレジスト層６０の形成自体は、エレクトロニクス実装分野で一般に用いられているソルダーレジスト形成と同様であってよい。
以上の如くの工程を経ることによって、最終的には図３（ｉ）に示すような電子部品パッケージ１００を得ることができる。
ここで、本発明の特徴的要素について付言しておく。本発明は、パッケージ前駆体の封止樹脂層において凸部（即ち「隆起部」）を用意しておくことによって、その後の金属めっき処理で凸形状電極パッド（ピラー構造）を配線と一括で形成できると捉えることができる。かかる電極パッドは凸形状であるので、二次実装性の向上し寄与することになる。つまり、本発明の電子部品パッケージを別基板へとはんだ接続する際に高信頼性を確保しやすくなる。また、上記一括形成では、配線と電極とが同一金属種で接続界面なく形成できるので、低抵抗・高放熱・高信頼性の点でも有利である。更には、そもそも一括形成ゆえ、高密度配線・製造リードタイム短縮・低コスト化の点でも好ましいといえる。以上に鑑みると、本発明の製造方法は、引き回し配線および二次基板実装用の電極パッドを含んだ高密度かつ高放熱なパッケージの実現に有効に寄与し得るといえる。
本発明の製造方法は、種々の具体的な実施形態で実現することができる。以下それについて説明する。
（第２実施形態）
第２実施形態に従った本発明の主たる製法プロセスを図５（ａ）〜（ｉ）に示す。かかる第２実施形態は、パッケージ前駆体の形成工程の一部が第１実施形態と異なっていることに特徴を有する。特に、粘着性キャリア２０の粘着層２１に形成する切欠き部２１ａの配置態様が異なっている。
具体的には、図５（ｂ）の右側に示すように、粘着性キャリア２０において複数の切欠き部２１ａが環状に整列するように設けられる。特に、複数の切欠き部２１ａが電子部品配置領域を取り囲むように相互に隣接して整列していることが好ましい。
このような粘着性キャリア２０を用いて第１実施形態と同様のプロセス処理を実施すると、最終的には図５（ｉ）に示すような電子部品パッケージ１００を得ることができる。つまり、電子部品の電極に接合された複数の電極パッド５４が高密度で設けられた高放熱型パッケージを得ることができる。
（第３実施形態）
第３実施形態に従った本発明の主たる製法プロセスを図６（ａ）〜（ｄ）に示す。かかる第３実施形態は、パッケージ前駆体の形成工程の一部が第１実施形態と異なっていることに特徴を有する。特に、粘着性キャリア２０の粘着層２１に形成される切欠き部２１ａの形態が異なっている。
具体的には、図６（ａ）に示すように、粘着層２１に形成された切欠き部２１ａはテーパ形状を有している。特に幅寸法が上側から下側に向かって漸次小さくなるように切欠き部２１ａを形成する。つまり、粘着性キャリア２０において切欠き部２１ａの幅寸法が支持基材２２に向かうにつれ漸次減少することが好ましい。このようなテーパ形状の切欠き部２１ａは例えばレーザ加工によって形成することができる。切欠き部２１ａがテーパ形状を有すると、それ以降に形成される封止樹脂層４０の隆起部４５ａや段差電極層の突出部５４も同様にテーパ形状を有することになる。
かかる第３実施形態では、封止樹脂層の形成およびその剥離除去のみならず、金属めっき処理およびレジスト層形成などの点で有利な効果が奏され得る。
封止樹脂層の形成の点でいえば、粘着性キャリア２０の切欠き部２１ａが外側に拡がった形態を有しているので、樹脂原料を塗布する際に樹脂原料が切欠き部２１ａに入り込み易くなり、封止樹脂層の好適な形成が助力される。また、キャリア面との接触面積が大きくなるので、封止樹脂層の端面が剥がれにくいといった効果も奏され得る。
また、図６（ｂ）に示すように、「粘着層と封止樹脂層との接触エリア」は「粘着層と支持基材との接触エリア」よりも相対的に小さくなるので、粘着性キャリアの除去に際して粘着層２１を封止樹脂層４０から剥離させ易くなる。
金属めっき処理の点では、図６（ｃ）に示すように、封止樹脂層４０の隆起部４５ａがテーパ状の斜面を成すので、乾式めっき処理に際してめっき金属原料がその隆起部を成す面に回り込みやすくなる。つまり、隆起部４５ａにおいて乾式めっき層の形成が効果的に助力され得る。
レジスト層６０形成の点では、図６（ｄ）に示すように、段差電極層のテーパ形状の突出部５４を“バンク”として機能させることができ、液状レジスト原料が塗布された場合であっても、かかる液状レジスト原料を適所に位置付けることができる。
（第４実施形態）
第４実施形態に従った本発明の主たる製法プロセスを図７（ａ）〜（ｉ）に示す。かかる第４実施形態は、パッケージ前駆体の形成工程の一部が第１実施形態と異なっていることに特徴を有する。特に、粘着性キャリア２０の支持基材２２の形態が異なっている。
第４実施形態では、パッケージ前駆体１００’を形成する際に用いる粘着性キャリア２０として、支持基材２２の表面が粗面化されたものを用いる。より具体的には、粘着層２１との接触面を成す「支持基材の上側面２２ａ」が粗面化された粘着性キャリア２０を用いる（図７（ｂ）参照）。上側面２２ａの粗面の程度は、例えば算術平均粗さＲｚが５．０μｍ以上、より好ましくは７．０μｍ以上となっていてよい（その上限値は特に制限はないものの、例えば１０．０μｍ以下である）。本明細書にいう「算術平均粗さＲｚ」とは、ＪＩＳ Ｂ０６０１で規定されている粗さ“Ｒｚ”のことを指している。
支持基材２２の表面が粗面化された粘着性キャリア２０では、粘着層２１と支持基材２２との間の接合が強固になり得る。“粗面化”に起因してそれらの間の接触面積が大きくなるからである。したがって、粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で粘着性キャリアを剥離除去するに際しては（図７（ａ）〜７（ｅ））、粘着層２１を封止樹脂層からより剥離させ易くなる。
また、かかる粘着性キャリア２０を用いると、封止樹脂層の主面４５に形成される隆起部４５ａの表面が粗化面を有することになる。つまり、図７（ｅ）に示すように、隆起部４５ａの表面は微視的にみて粗面を成し得ることになる。それゆえ、その後にて段差電極層５０を隆起部４５ａ上に形成すると（図７（ｆ）および図７（ｇ））、段差電極層０の突起部５４が粗化面を同様に有することになる。具体的には、図７（ｇ）の右側の一部拡大図に示すように、隆起部４５ａの領域に形成された段差電極層５０の内側面（即ち「封止樹脂層と接している面」）が粗化面となり得る。
このような粗化面を有すると、更に高い放熱特性を得ることができる。具体的には、段差電極層（およびそれから得られる段差電極パターン層）の表面積が“粗化面”に起因して増したものとなるので、より高い放熱特性が達成され得る。
［本発明の電子部品パッケージ］
次に、本発明の電子部品パッケージについて説明する。本発明の電子部品パッケージは、上記の本発明の製造方法で得られるパッケージである。
図８に示すように、本発明の電子部品パッケージ１００は、電子部品３０、封止樹脂層４０、段差電極パターン層５０Ａを有して成る。電子部品３０は封止樹脂層４０に埋設されており、段差電極パターン層５０Ａは封止樹脂層４０上に設けられている。
封止樹脂層４０に埋設されている電子部品３０は、その電極３５が封止樹脂層４０から面一状態で露出している。また、その電極が露出している封止樹脂層４０の主面４５には隆起部４５ａが形成されている。段差電極パターン層５０Ａは、封止樹脂層の隆起部４５ａ上に設けられていると共に電子部品３０の電極３５と接合している。また、段差電極パターン層５０Ａは、積層構造を有しており、相対的に内側に位置付けられた乾式めっき層５１Ａと相対的に外側に位置付けられた湿式めっき層５２Ａとから成っている。
尚、電子部品パッケージに関連して用いる『露出する』といった用語は、電子部品の電極面が封止樹脂層表面と同一レベルまたはそれより外側レベルに位置付けられていることを実質的に意味している。換言すれば、電子部品パッケージに関連して用いる『露出する』といった用語は、電子部品パッケージから段差電極パターン層５０Ａなどを取り除いた際に電子部品の電極面を外側から目視確認できることを意味している。
本発明の電子部品パッケージ１００の構成要素の各々について詳述しておく。封止樹脂層４０は、絶縁性の樹脂層である。絶縁性を呈するのであれば、その樹脂材質は特に制限されない。あくまでも１つの例示にすぎないが、封止樹脂層４０はエポキシ系樹脂やシリコーン系樹脂などを含んで成るものであってよい。かかる封止樹脂層の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
封止樹脂層４０に埋設されている電子部品３０としては、例えば、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。
本発明の電子部品パッケージでは、図８に示されるように、段差電極パターン層５０Ａが「相対的に外側に位置付けられた湿式めっき層５２Ａ」と「相対的に内側に位置付けられた乾式めっき層５１Ａ」とから成る積層構造を有している。かかる積層構造の段差電極パターン層５０Ａでは、電子部品３０（特にその電極３５）と直接的に接合するように乾式めっき層（５１Ａ）が設けられており、その乾式めっき層上に湿式めっき層（５２Ａ）が設けられている。これから分かるように、本発明でいう「相対的に外側に位置付けられた」といった表現は「封止樹脂層の主面４５」に対してより遠位に位置していることを実質的に意味する一方、「相対的に内側に位置付けられた」といった表現は、「封止樹脂層の主面４５」に対してより近位に位置していることを実質的に意味している。
本発明の電子部品パッケージにおいて、乾式めっき層５１Ａは、乾式めっき法によって形成されたものであり、それゆえ、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、乾式めっき層５１Ａの材質は、その他の金属材料、例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｌ合金や、Ａｕ（金）、Ｐｔ（白金）、Ｓｎ（スズ）、Ｃｕ（銅）およびＷ（タングステン）などから成る群から選択される少なくとも１種を含んで成るものであってもよい。尚、乾式めっき層５１Ａは、一層構造に限定されず、必要に応じて複数層構造（例えば二層構造）から成るものであってもよい。また、乾式めっき層自体は、段差電極パターン層５０Ａにおいて、応力緩和層としても機能し得るので、その点でも本発明のパッケージは接続信頼性が向上し得る。一方、湿式めっき層５２Ａは、湿式めっき法によって形成されたものであり、それゆえ、Ｃｕ（銅）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、湿式めっき層５２Ａの材質は、その他の金属材料、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種を含んで成るものであってもよい。しかしながら“放熱特性”を特に重視する場合では、湿式めっき層５２Ａの材質は熱伝導性が高く放熱特性に効果的に寄与するものが好ましく、それゆえ銅（Ｃｕ）が特に好ましい。
乾式めっき層５１Ａは非常に薄いものであるのに対して（好ましくはナノオーダーの厚さを有し得る）、湿式めっき層５２Ａは厚く（好ましくはミクロンオーダーの厚さを有し得る）、金属めっきパターン層５０Ａの大部分は湿式めっき層が占めている。例示すると、乾式めっき層５１Ａの厚さが好ましくは１００ｎｍ〜１０００ｎｍ（例えば３００ｎｍのＴｉ層及び１０００ｎｍのＣｕ層の厚さ）を有する一方、湿式めっき層５２Ａの厚さが好ましくは１８〜５００μｍ程度、より好ましくは１８〜２５０μｍ程度、更に好ましくは１８〜１２５μｍ程度である。このように本発明では湿式めっき層５２Ａが厚いので、全体として厚い段差電極パターン層５０Ａが実現されている。
図８に示す態様から分かるように、本発明の電子部品パッケージ１００では、段差電極パターン層５０Ａと電子部品３０（特にその電極３５）とが相互にダイクレクトに（直接的に）面接触（特に“直接接合”もしくは“面接合”）しており、それによって、電気的に相互接続されている。
ここで、本発明において段差電極パターン層５０Ａの乾式めっき層５１Ａは非常に薄いので（例えば熱抵抗・電気抵抗が実質的に無視できるほど非常に薄いので）、段差電極パターン層５０Ａの厚い湿式めっき層５２Ａが、電子部品３０（特にその電極部分３５）とダイクレクトに（直接的に）面接触（直接接合もしくは面接合）しているとみなすことができる。ここでいう『面接触（直接接合もしくは面接合）』とは、各要素の主面同士が相互に接触する態様、特に、各要素の主面同士（上側面・下側面）が相互に重なり合う範囲で全て接触する態様を実質的に意味している。具体的には、“電子部品（特にその電極部分）の主面（封止樹脂層から露出する下側主面）”と“段差電極パターン層５０Ａの主面（上側主面）”とが相互に重なり合う範囲で全て接触する態様を意味している。換言すれば、本明細書で用いる『面接触（直接接合もしくは面接合）』とは、段差電極パターン層５０Ａおよび電子部品（特にその電極部分）のそれぞれ主面同士が全接触する態様を意味している。
このような“直接接合もしくは面接合”を介した形成された厚い段差電極パターン層を利用すると、電子部品からの熱を効率よく外部へと逃がすことができる。つまり、厚い段差電極パターン層５０Ａは、ヒートシンクないしは放熱部材として機能させることができる。特に本発明では、電子部品３０（特にその電極部分３５）と接合した段差電極パターン層５０Ａは、封止樹脂層の隆起部４５ａ上に至るまで拡がるように延在しているので、段差電極パターン層５０Ａの全体的な表面積が増加しており、より高い放熱特性が達成され得る。
このように本発明の電子部品パッケージ１００は、厚い段差電極パターン層５０Ａのみならず、その厚い段差電極パターン層５０Ａが横方向に大きく拡がるように延在しているので、高い放熱特性を呈し得る。
本発明のパッケージは、優れた放熱特性を有し得るので、電子部品の特性や動作寿命が増す効果がもたらされ得、また、熱に起因した“電子部品や封止樹脂の変性・変色”なども効果的に防止され得る。また、“面接触（即ち、直接接合もしくは面接合）”ゆえ、ワイヤーやバンプを介した電気接続の場合と比較して電気抵抗にも優れている。そのため、本発明のパッケージでは、より大きな電流を流すことができる効果なども奏され得る。例えば、ＬＥＤパッケージなどの発光素子パッケージの場合を例にとると、高放熱特性や大電流などに起因して、より高輝度な発光素子パッケージを本発明で実現できる。
本発明においては、図８に示すように、封止樹脂層の隆起部４５ａは、電極の露出面レベルから外側に向かって隆起している。つまり、隆起部４５ａは、封止樹脂層の主面４５が電極の露出面レベルから外側に向かって局所的に隆起した形態を有している。そして、封止樹脂層の主面４５に設けられた段差電極パターン層が実質的に同一厚みで隆起部４５ａ上に位置付けられているので、段差電極パターン層は突出形状（即ち“段差”）を有することになる。つまり、段差電極パターン層５０Ａは、隆起部４５ａの輪郭に沿うような突出部５４ないしは段差５４’を有している。
かかる段差電極パターン層５０Ａの突出部５４は、電子部品パッケージの外部接続端子として用いることができる。換言すれば、段差電極パターン層５０Ａの突出部５４は、凸形状電極パッドとして用いることができる。かかる場合、本発明の電子部品パッケージ１００は、突出部５４を除いて段差電極パターン層上に設けられたレジスト層を更に有して成ることが好ましい。例えば図８に示すように、突出部５４の下面５４ａが露出するようにソルダーレジスト層６０が設けられていてよい。かかるレジスト層６０の材質などは、エレクトロニクス実装分野で一般に用いられているソルダーレジストと同様であってよい。
このような段差電極パターン層の突出部５４が外部接続端子として用いられる場合、二次実装性が向上したパッケージを実現できる。つまり、段差電極パターン層５０Ａは、電子部品３０の電極部分３５と直接接合したものであって、かつ、一括で形成されたものであるところ、本発明の電子部品パッケージを別基板へとはんだ接続する際に高信頼性を確保しやすくなる。
更にいえば、本発明における段差電極パターン層５０Ａの突出部５４は、一括して一段階で形成されたものであるで、突出部５４は段差電極パターン層５０Ａにおいて一体化している。つまり、従来技術の如くの“フォトリソグラフィー技術などを利用した少なくとも２段階の金属層形成”では、突出形状を有する層は接続界面を有し得、また、配線部と異なる材料から形成されるところ、本発明における突出部５４は、電子部品３０の電極部分３５の接続配線部と同一金属種で接続界面なく設けられたものとなっている。それゆえ、本発明における段差電極パターン層５０Ａの突出部５４は、電子部品パッケージの低抵抗・高放熱・高信頼性に資する。
本発明に係る電子部品パッケージ１００は種々の態様で実現することができる。図８に示した電子部品パッケージ１００は「第１の実施形態の製造方法から得られる電子部品パッケージ」に相当し得るが、第２〜第４の実施形態の製造方法から得られるパッケージ態様は以下の特徴を有している。
（第２実施形態の製造方法から得られる電子部品パッケージ）
第２実施形態の製造方法から得られる電子部品パッケージ１００では、図５（ｉ）に示すように、外部接続端子として機能する“段差電極パターン層の複数の突出部５４”が環状に整列するように設けられている。特に、かかる複数の突出部５４は電子部品３０を取り囲むように相互に隣接して整列している。
かかる電子部品パッケージ１００では、電子部品の電極に接合された複数の突出部５４を電極パッドとして用いることができ、高密度な電極パッドを備えた高放熱型パッケージが実現され得ることになる。
（第３実施形態の製造方法から得られる電子部品パッケージ）
第３実施形態の製造方法から得られる電子部品パッケージ１００では、封止樹脂層の隆起部４５ａや段差電極層／段差電極パターン層の突出部５４がテーパ形状を有している。図６（ｄ）に示す態様から分かるように、突出部５４を出す層段差が“緩やか”になっているので、段差電極層／段差電極パターン層の断線が生じにくい。また、テーパ形状の段差電極層／段差電極パターン層の突出部５４がレジスト層形成時に“バンク”として機能し得るので、レジスト層６０の形成精度が高く、より信頼性の高い電子部品パッケージ１００が実現され得る。
（第４実施形態の製造方法から得られる電子部品パッケージ）
第４実施形態の製造方法から得られる電子部品パッケージ１００では、段差電極層／段差電極パターン層の突起部５４が粗化面を有している。具体的には、図７（ｇ）の右側の一部拡大図に示すように、隆起部４５ａの領域にて段差電極層５０（または段差電極パターン層）の内側面が粗化面を含んでいる。かかる電子部品パッケージでは、“粗化面”に起因して段差電極パターン層の表面積が増したものとなっているので、更により効率的な放熱特性を達成できる。
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
例えば、本発明の製造方法では、剥離したキャリアまたはサブ・キャリアを再利用してもよい。つまり、本発明では、後刻に行われる別の電子部品パッケージ製造にて「一旦使用したキャリアまたサブ・キャリア」を用いることができる。
また、本発明の製造方法では、複数の電子部品パッケージを一括して製造することもできる。具体的には、キャリア上の複数の電子部品設置領域の各々にて位置付けられるように、複数の電子部品パッケージにそれぞれ用いられる電子部品を各々配置し、「複数の前駆体が一体化した電子部品パッケージ前駆体」を一括して得る。従って、剥離処理後にダイシング処理を行うと、複数個の電子部品パッケージが得られることになる。つまり、キャリア剥離後のいずれか時点において、“複数の電子部品設置領域”がそれぞれ別個に分かれるようにダイシング処理すると、複数個の電子部品パッケージを得ることができる。
本発明は、エレクトロニクス実装分野の各種用途に好適に用いることができる。例えば、本発明は、電源パッケージ（ＰＯＬコンバータ、例えば降圧型ＤＣ-ＤＣコンバータ）、高周波アンテナパッケージや部品内蔵モジュールなどに好適に適用することができる。
２０ 粘着性キャリア
２１ 粘着性キャリアの粘着層
２１’ 非粘着性シート
２１ａ 切欠き部
２２ 粘着性キャリアの支持基材
２２ａ 支持基材の上側面
３０ 電子部品
３５ 電子部品の電極
４０ 封止樹脂層
４５ 封止樹脂層の主面
４５ａ 封止樹脂層の隆起部
５０ 段差電極層（金属めっき層から成る段差電極層）
５１ 段差電極層における乾式めっき層
５２ 段差電極層における湿式めっき層
５０Ａ 段差電極パターン層
５１Ａ 段差電極パターン層における乾式めっき層
５２Ａ 段差電極パターン層における湿式めっき層
５４ 段差電極層／段差電極パターン層の突出部
５４ａ 段差電極の突出部の下面
５４’ 段差
６０ レジスト層
１００’電子部品パッケージ前駆体
１００ 電子部品パッケージ

Claims (13)

  1. 電子部品パッケージを製造するための方法であって、
    粘着層と支持基材とから成る２層構造の粘着性キャリア上にて電子部品の配置および封止樹脂層の形成を行った後で該粘着性キャリアを剥離除去し、それによって、該電子部品の電極が該封止樹脂層の主面から露出するように該電子部品が該封止樹脂層に埋設されたパッケージ前駆体を得ており、
    前記粘着性キャリアとして前記粘着層に切欠き部を有するキャリアを用い、該粘着性キャリアの前記剥離除去によって、該切欠き部に起因した隆起部を前記封止樹脂層の前記主面に形成し、また
    前記封止樹脂層の前記主面に対して全面的に金属めっき処理を施し、それによって、前記隆起部に起因して段差部を備える段差電極層を、前記封止樹脂層から露出する前記電極に接合させるように形成する、電子部品パッケージの製造方法。
  2. 前記電極の露出面レベルから外側に向かって前記封止樹脂層の前記主面が部分的に隆起するように前記隆起部を形成することを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  3. 前記段差電極層として、前記封止樹脂層の前記隆起部の輪郭に沿った突出部を有する層を形成することを特徴とする、請求項１または２に記載の電子部品パッケージの製造方法。
  4. 前記突出部が前記電子部品パッケージの外部接続端子として用いられるように、該突出部を除く前記段差電極層上にレジスト層を形成することを特徴とする、請求項３に記載の電子部品パッケージの製造方法。
  5. 前記粘着層をレーザ加工またはパンチ加工に付すことによって、該粘着層に前記切欠き部を形成することを特徴とする、請求項１〜４のいずれかに記載の電子部品パッケージの製造方法。
  6. 前記金属めっき処理として乾式めっき法を実施した後で湿式めっき法を実施することを特徴とする、請求項１〜５のいずれかに記載の電子部品パッケージの製造方法。
  7. 前記パッケージ前駆体の形成は、
    （ｉ）前記粘着層を部分的に切欠いて該粘着層に前記切欠き部を形成した後、該粘着層を前記支持基材に設け、前記粘着性キャリアを得る工程、
    （ｉｉ）前記切欠き部の形成領域を除いた前記粘着性キャリアに対して貼り付けられるように前記電子部品を配置する工程、
    （ｉｉｉ）前記電子部品を覆うように前記粘着性キャリア上に前記封止樹脂層を形成する工程、ならびに
    （ｉｖ）前記封止樹脂層から前記粘着性キャリアを剥離除去することによって、前記電子部品の前記電極を該封止樹脂層の前記主面から露出させると共に、前記切欠き部に起因する前記隆起部を該封止樹脂層の該主面に形成する工程
    を含んで成ることを特徴とする、請求項１〜６のいずれかに記載の電子部品パッケージの製造方法。
  8. 前記段差電極層をパターニング処理に付して、該段差電極層から段差電極パターン層を形成することを特徴とする、請求項１〜７のいずれかに記載の電子部品パッケージの製造方法。
  9. 電子部品パッケージであって、
    封止樹脂層、
    前記封止樹脂層に埋設された電子部品、および
    前記封止樹脂層上に設けられた段差電極パターン層
    を有して成り、
    前記電子部品の電極が前記封止樹脂層の主面から露出し、該電極が露出している該封止樹脂層の該主面には隆起部が形成されており、
    前記段差電極パターン層が、前記電子部品の前記電極と接合すると共に、前記隆起部に起因して段差部を備え、また
    前記段差電極パターン層が、相対的に内側に位置付けられた乾式めっき層と相対的に外側に位置付けられた湿式めっき層とから成る積層構造を有する、電子部品パッケージ。
  10. 前記封止樹脂層の前記隆起部は、前記電極の露出面レベルから外側に向かって前記封止樹脂層の前記主面が部分的に隆起した形態を有していることを特徴とする、請求項９に記載の電子部品パッケージ。
  11. 前記段差電極パターン層は、前記封止樹脂層の前記隆起部の輪郭に沿うような突出部を有していることを特徴とする、請求項９または１０に記載の電子部品パッケージ。
  12. 前記突出部を除いて前記段差電極パターン層上に設けられたレジスト層を更に有して成り、該突出部が前記電子部品パッケージの外部接続端子となっていることを特徴とする、請求項１１に記載の電子部品パッケージ。
  13. 前記乾式めっき層がＴｉ、ＣｒおよびＮｉから成る群から選択される少なくとも１種類の金属材料を含んで成る一方、前記湿式めっき層がＣｕおよびＡｌから成る群から選択される少なくとも１種類の金属材料を含んで成ることを特徴とする、請求項９〜１２のいずれかに記載の電子部品パッケージ。
JP2014124584A 2014-06-17 2014-06-17 電子部品パッケージの製造方法および電子部品パッケージ Pending JP2016004915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014124584A JP2016004915A (ja) 2014-06-17 2014-06-17 電子部品パッケージの製造方法および電子部品パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014124584A JP2016004915A (ja) 2014-06-17 2014-06-17 電子部品パッケージの製造方法および電子部品パッケージ

Publications (1)

Publication Number Publication Date
JP2016004915A true JP2016004915A (ja) 2016-01-12

Family

ID=55223983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014124584A Pending JP2016004915A (ja) 2014-06-17 2014-06-17 電子部品パッケージの製造方法および電子部品パッケージ

Country Status (1)

Country Link
JP (1) JP2016004915A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221379A1 (ja) * 2017-05-30 2018-12-06 京セラ株式会社 支持基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221379A1 (ja) * 2017-05-30 2018-12-06 京セラ株式会社 支持基板
JPWO2018221379A1 (ja) * 2017-05-30 2020-02-06 京セラ株式会社 支持基板

Similar Documents

Publication Publication Date Title
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
JP5624700B1 (ja) 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) 電子部品パッケージおよびその製造方法
JP5624698B1 (ja) 電子部品パッケージおよびその製造方法
JP2016021557A (ja) 電子部品パッケージ
JP6620989B2 (ja) 電子部品パッケージ
JP5624697B1 (ja) 電子部品パッケージおよびその製造方法
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP2015170809A (ja) 半導体装置および半導体装置の製造方法
JP2016004915A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
JP2008159671A (ja) プリント配線基板および電子装置
TWM426970U (en) High temperature circuit substrate and its associated LED parts
KR20130051141A (ko) 조명 장치
JP2015233092A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2016086082A (ja) 電子部品パッケージおよびその製造方法
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法
JP2004022609A (ja) 樹脂封止型半導体装置の製造方法