CN106463463B - 用于流体元件和设备协整的低成本封装 - Google Patents

用于流体元件和设备协整的低成本封装 Download PDF

Info

Publication number
CN106463463B
CN106463463B CN201580023584.7A CN201580023584A CN106463463B CN 106463463 B CN106463463 B CN 106463463B CN 201580023584 A CN201580023584 A CN 201580023584A CN 106463463 B CN106463463 B CN 106463463B
Authority
CN
China
Prior art keywords
chip
carrier
method described
fluid cap
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580023584.7A
Other languages
English (en)
Other versions
CN106463463A (zh
Inventor
卡韦赫·M·米拉尼尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Moore Tara Bio
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Tara Bio filed Critical Moore Tara Bio
Publication of CN106463463A publication Critical patent/CN106463463A/zh
Application granted granted Critical
Publication of CN106463463B publication Critical patent/CN106463463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502707—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502715—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by interfacing components, e.g. fluidic, electrical, optical or mechanical interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/06—Auxiliary integrated devices, integrated components
    • B01L2300/0627—Sensor or part of a sensor is integrated
    • B01L2300/0645—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/08—Geometry, shape and general structure
    • B01L2300/0809—Geometry, shape and general structure rectangular shaped
    • B01L2300/0816—Cards, e.g. flat sample carriers usually with flow in two horizontal directions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L9/00—Supporting devices; Holding devices
    • B01L9/52—Supports specially adapted for flat sample carriers, e.g. for plates, slides, chips
    • B01L9/527—Supports specially adapted for flat sample carriers, e.g. for plates, slides, chips for microfluidic devices, e.g. used for lab-on-a-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本公开内容提供了用于对芯片和封装芯片进行封装的方法，其中所述芯片和封装是共面的且无间隙的。在某些情况下，所述封装芯片具有与所述芯片集成的电极或流体元件。

Description

用于流体元件和设备协整的低成本封装
相关申请的交叉引用
本申请要求于2014年3月31日提交的美国临时专利申请序列号61/973,140的权益，通过引用而将其全文并入于此。
发明背景
本公开内容总体上涉及微芯片(例如，集成电路(IC)、微机电系统(MEMS)以及发光二极管(LED)芯片)及其封装。集成的电子设备和机电设备最近已展现出在将许多感测组件和测量组件集成在小的、紧凑的占位面积中的能力方面的很大前途，该能力可用于开发低成本和便携式的生化传感器。尽管传感器本身的成本可能相对便宜(例如，小于约$1)，但用于对设备进行封装的成本仍保持相对较高(例如，量级通常大于设备本身)。
微芯片与流体元件接口的集成可能特别昂贵并且困难。目前，芯片与流体元件的大多数集成涉及单独地对芯片中的每一个进行封装，例如通过将芯片引线结合至插座中并继而将插座并入印刷电路板中来进行封装。继而可以修改流体组件以适应电子封装，电子封装是一种繁琐且昂贵的方法，并且通常不适合与复杂的流体结构一起使用。
发明内容
本公开认识到对于对微芯片进行封装并且将微芯片与电极和微流体元件进行集成的改进方法的需求。本公开描述的方法适合于芯片和包装二者的对准，用于电引线的沉积以及微流体元件的集成。这是通过利用使得芯片和封装的顶面共面的工艺来实现的。该方法允许几乎任何微流体架构与集成电子设备相集成。
在一方面，本公开公开了一种用于对芯片进行封装的方法。该方法涉及将芯片放置在平面化表面上，以及将载体放置在平面化表面上，使所述载体包围所述芯片，并且使所述载体与所述芯片之间具有间隙。该方法还涉及缩小所述间隙以结合所述芯片，从而产生载体内芯片(CiC)。
在另一方面，本公开公开了一种封装芯片。所述封装芯片包括具有第一表面的芯片和具有第二表面的载体，其中所述载体包围所述芯片并且结合至该芯片，使得所述第一表面与所述第二表面基本上在同一平面。所述封装芯片包括所述载体上的全局对准特征，该全局对准特征对准至所述芯片。
根据以下的详细描述，本公开内容的附加方面和优点将对于本领域技术人员变得显而易见，其中仅示出和描述了本公开内容的说明性实施方式。正如所理解的那样，本公开内容能够具有其他实施方式和不同实施方式，并且在各个明显方面，本公开内容的若干细节可以被修改，所有这些修改都不偏离本公开内容。因此，附图和描述在本质上应被认为是说明性的，而非限制性的。
本说明书中提及的所有出版物、专利和专利申请均通过引用并入本公开，其程度如同具体地且单独地指明每个单独的出版物、专利或专利申请均通过引用而并入。
附图说明
本发明的新颖特征在随附的权利要求书中进行阐述。通过参考对在其中利用到本发明原理的说明性实施方式加以阐述的以下详细描述以及附图，将会获得对本发明特征和优点的更好的理解，在附图(在本公开中亦称为“图”)中：
图1示出了本公开内容的封装设备的示例；
图2示出了将芯片嵌入在载体中的示例；
图3示出了使用溶剂或粘合剂结合将芯片嵌入在载体中的示例；
图4示出了使用热结合将芯片热嵌入在载体中的示例；
图5示出了使用注射模塑将芯片嵌入在载体中的示例；
图6示出了使用真空吸盘进行嵌入的示例；
图7a和图7b示出了与外部销钉和销孔对准的示例；
图8示出了集成的定位销的示例；
图9示出了使用外部销孔的流体集成的示例；
图10示出了使用集成的销钉和销孔的流体集成的示例；
图11示出了流体元件的精确对准的示例；
图12示出了针对电极的集成的外部销钉和销孔对准的示例；
图13示出了电极的精确对准的示例；
图14a和图14b示出了上电极的注射模塑的示例；
图15a和图15b示出了下电极的注射模塑的示例；
图16a和图16b示出了3维(3D)流体集成的示例；
图17a、图17b和图17c示出了多芯片集成的示例；
图18a和图18b示出了大面积集成的示例；
图19a、图19b和图19c示出了测试用插座的示例；
图20示出了用于控制本公开内容的设备的制造和/或操作的计算机系统的示例；
图21示出了本公开内容的平面化夹具的示例；
图22示出了具有载玻片和衬底的本公开内容的平面化夹具的示例；
图23示出了本公开内容的组装的平面化夹具的示例；
图24示出了将流体帽组装到载体内芯片(CiC)的示例；
图25示出了将电极注射到流体帽的流体通道中的示例；以及
图26示出了对电极的电阻测量的示例。
具体实施方式
虽然本公开已经示出和描述了本发明的各个实施方式，但对于本领域技术人员显而易见的是，这样的实施方式仅以示例的方式提供。本领域技术人员可以想到不背离本发明的许多变更、变化和替代。应当理解，可以采用本公开描述的发明的实施方式的各种替代方案。
本公开描述的设备和方法可适用于各种不同的生物传感器和生物设备系统，包括但不限于阻抗和电荷感测纳米孔、荧光微阵列、电化学微阵列以及基于MEMS的生物传感器。另外，本公开内容的设备和方法提供了针对这些最终使用及其他的若干优点。本公开描述的封装技术还与存在于各种生物传感器和设备中的表面改性以及点状俘获性探针相兼容。
封装芯片以及用于对芯片进行封装的方法
在一方面，本公开公开了一种用于对芯片进行封装的方法。该方法涉及将芯片放置在平面化表面上，以及将载体放置在平面化表面上，使载体包围芯片，并且使载体与芯片之间具有间隙。该方法还涉及缩小所述间隙以结合芯片，从而产生载体内芯片(chip-in-carrier，CiC)。涉及将载体放置在平面化表面上的步骤可以先于将芯片放置在平面化表面上的步骤。间隙在宽度上可以介于约10μm与约50μm之间。可以通过加热载体使得载体熔化或变形以缩小间隙来缩小间隙。载体可被加热至大于或等于组成载体的材料的玻璃化温度(Tg)。可以通过使载体与溶剂接触使得载体溶解或变形以缩小间隙来缩小间隙。本公开公开的方法还可以涉及使溶剂蒸发。可以通过向间隙中注射粘合剂来缩小间隙。该方法还可以涉及向芯片施加第一压力以抵靠平面化表面而固定芯片。该方法还可以涉及向载体施加第二压力以抵靠平面化表面而固定载体。可以机械地施加或通过真空施加第一压力或第二压力。
载体可以是塑料的。载体可以是机械加工的或注射模塑的。载体可被注射模塑到平面化表面上，并且该平面化表面可以是基本上平面的。平面化表面可以具有与芯片和载体互补的形貌，使得当安置在平面化表面上时，芯片和载体是共面的。平面化表面可以具有表面涂层，以改进芯片和载体的从该平面化表面的释放。可以处理芯片以增强芯片与载体之间的结合。芯片可以具有集成电路(IC)或发光二极管(LED)。芯片可以是微机电系统(MEMS)。
在另一方面，本公开公开了一种封装芯片。封装芯片包括具有第一表面的芯片和具有第二表面的载体，其中载体包围芯片并且结合至芯片，使得第一表面与第二表面基本上在同一平面。封装芯片包括载体上的全局对准特征，该全局对准特征对准至芯片。全局对准特征可以包括销钉或孔。销钉可以是圆柱形的；孔可以是圆形的。
封装芯片可以具有面积小于约1平方毫米、小于约100平方毫米或小于约10,000平方毫米(mm2)的第一表面。封装芯片可以具有面积为至少约1平方厘米、至少约100平方厘米或至少约1,000平方厘米(cm2)的第二表面。封装芯片的第二表面的面积与第一表面的面积之比可以为至少约1:1、至少约5:1、至少约10:1、至少约15:1、至少约20:1、至少约30:1、至少约40:1、至少约50:1、至少约75:1、或至少约100:1。封装芯片的第一表面的任何部分与第二表面的任何部分不会与基本上在一个平面偏离超过10μm。可以沿着沿第一表面和第二表面的平面化表面来安置封装芯片，使得平面化表面与第一表面和第二表面之间的间隙小于约10μm。封装芯片还可以包括局部对准特征。芯片能够以约1μm至100μm的精确度对准至全局对准特征。载体可以无间隙地结合至芯片。载体可以结合至芯片，并且具有小于约1nm的间隙。芯片可以具有集成电路(IC)、发光二极管(LED)，或者其可以是微机电系统(MEMS)。载体可以是塑料的；载体可被注射模塑成包围芯片。载体可以是机械加工的塑料。可选地，芯片可以不附接至印刷电路板。
图1示出了封装系统105的透视图100和分解透视图102。系统105由流体帽(fluidic cap)110、集成电路(IC)或其他芯片115、电极120和塑料载体125组成，它们全部结合在一起以创建低成本的、电可寻址的微流体系统。另外，第二帽可以结合至载体125的底部并且可选地从顶部进入以创建附加的流体通道，所述附加的流体通道允许访问芯片115的底侧。系统105可以具有许多集成微流体层(例如，2个、3个、4个、5个、6个、7个、8个、9个、10个或更多个)。系统105还可以扩展以容纳具有相同设计或不同设计组件(例如，IC、光电组件、光学组件、MEMS、膜等)的多个芯片，从而允许对组件的混合集成。
共面嵌入
在本发明的一个方面，本公开内容提供了芯片在低成本(例如，塑料)载体中的无间隙的且共面的集成。芯片与载体之间的间隙可以小于约1μm、小于约10μm或小于约20微米(μm)。在一些情况下，芯片和载体是无间隙的，意味着使用泄漏试验的技术无法检测到间隙。
图2是该过程的图形化表示。最左边的图是该过程的顶视图。最右边的图是该过程的截面图。从顶部图开始，其表示第一步骤200，将一制造的塑料载体205放置在平面化表面210上。还将芯片115放置在载体205的中心，面朝下抵靠所述平面化表面210。在第二步骤201中，将芯片115结合至塑料载体205。在第三步骤202中，将整个结构从平面化表面210释放，以形成载体内芯片(CiC)215。
塑料载体205可以具有比芯片115的占位面积稍大(例如，约10至100μm)的中心袋。作为切割过程的结果，塑料载体可以适应芯片大小变化。可以通过对塑料片进行机械加工或直接经由注射模塑而制成袋型塑料载体。对塑料的选择可以由应用确定；例如，在芯片需要照明的情况下，可以使用丙烯酸或环烯烃共聚物(COC)。在将芯片放置在塑料载体中之前，可以利用真空等离子、大气等离子、电晕或UV/臭氧来处理芯片，以在后续步骤中增强芯片与塑料之间的结合强度。在一些情况下，可以使用诸如六甲基二硅氮烷(HMDS)等助粘剂来增强结合。可以使用诸如去污剂或二甲基十八烷基氯硅烷等表面涂层作为脱模剂。平面化表面可以是平滑加工的或精密抛光的原子级平坦硅表面。例如，可以通过抛光诸如不锈钢等金属表面来实现20/10刮挖表面粗糙度。
在一些情况下，平面化表面不是平坦的，而是具有适应芯片和/或载体的凹陷部分和/或凸起部分的凸起部分和/或凹陷部分。可以对表面进行蚀刻或机械加工以适应任何形貌。作为非限制性示例，存在一些这样的集成电路(IC)工艺，其中芯片的最顶层通常不被抛光成平坦的。这些芯片通常具有与最顶层上的金属轨迹的图案化相关联的凸起特征。这些轨迹可被映射并蚀刻至平面化衬底中。一般而言，芯片的凸起部分和/或凹陷部分可以匹配在平面化表面上，使得平面化表面与芯片和/或载体之间存在很小的间隙或不存在间隙(例如，小于约1μm、小于约5μm或小于约10μm的间隙)。在一些情况下，凸起部分和/或凹陷部分可以相互匹配，使得芯片和载体是共面的。如果芯片和载体的表面在真实平面的约1μm内、约5μm内或者约10μm内，则认为它们是共面的。
可以使用若干方法中的任何一种或多种来将芯片集成在塑料中，使得它们是无间隙的，所述方法包括但不限于用于填充间隙的低粘度粘合剂、热结合或溶剂结合。
图3描绘了针对溶剂结合或粘合剂结合的工艺流程的示例。如300处所示地对系统进行组装，其中载体和芯片安置在如上文关于图2描述的平面化表面上。如在一系列步骤301、302、303中所描绘的那样，溶剂305或粘合剂310被引至腔中并且填充芯片115与塑料载体205之间的间隙。在粘合剂310的情况下，粘合剂310固化，从而在芯片115与载体205之间创建无缝密封以形成CiC 215，如303处所示。在溶剂305的情况下，溶剂蒸发并且塑料重新形成315以创建CiC 215。
在溶剂结合的情况下，腔中的溶剂可以使芯片附近的一些塑料溶解和/或变成可流动的并且填充芯片和塑料载体之间的空气间隙。一旦溶剂已经蒸发，塑料就会重新固化，从而导致芯片与塑料载体之间的无间隙界面。由于这都是在抵靠着平面化表面而压平所述表面时完成的，因此所得到的芯片和塑料载体的表面是共面的。用于该过程的溶剂的类型高度取决于所使用的特定塑料，但作为非限制性示例，环己烷可以与环烯烃共聚物(COC)一起使用。作为溶剂的替代，可以使用低粘度粘合剂来填充间隙。对粘合剂的选择主要基于特定应用以及针对热稳定性和机械稳定性以及耐化学性的要求。例如，BCB(甲基环戊烯醇酮4024-25，Dow Chemical Company)对于许多应用而言可能是理想的，因为其易于硬化、具有机械鲁棒性、机械鲁棒性和化学相容性。
图4中示出了本公开内容的热结合过程的一个示例。在第一视图400(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)中，示出了具有螺纹孔410的底部平面化表面405。第二视图401(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)示出了具有弹簧柱塞或固定螺钉420的顶部压力板。第三视图402是热结合系统的分解截面图，该热结合系统由底部平面化板405、顶部热板415、弹簧柱塞/固定螺钉420以及螺钉425组成。如前文参考图2所示和所述，芯片115和所制造的塑料载体205面朝下放置在底部平面化板上。继续参考图4，热结合系统430的组装视图402示出螺钉425和顶部压力板415向载体205施加压力以及弹簧柱塞/固定螺钉420向芯片115施加压力，这两个过程都抵靠着平面化表面405。该组装件可被加热404以促进塑料载体205的热流动，直到芯片115和载体205之间的间隙被填充。最后，该系统可被拆卸406以释放CiC 215。
可以通过将共面集成安装404加热到塑料的玻璃化温度(Tg)以上，使得塑料流动以填充间隙来实现热结合。也可以施加压力以促进更快的流动和/或更低温度的结合。由于塑料和芯片的机械性能的差异，热结合系统430允许对芯片和载体施加单独的压力。单独的压力控制可以通过以下方式来实现：使用顶部压力板415以通过螺钉425的使用而向塑料载体205施加压力，而中心的弹簧柱塞或固定螺钉420可被紧固以向芯片115施加不同的压力。压力的量可以与施加到每一个的扭矩有关。作为非限制性示例，并且在丙烯酸载体的情况下，可能需要约117℃和约120℃的温度，施加到载体的压力介于约400kPa至约600kPa之间。
在一些情况下，载体可以被直接注射模塑或浇铸在芯片周围，如图5所示。该方法可以避免预制塑料载体的使用。如第一视图500(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)中所示，除了存在用于塑料注射的注射端口510之外，注射模塑到平面化表面505上与本公开描述的热结合系统类似。第二视图501是注射模塑集成系统的分解截面图，该注射模塑集成系统由底部注射平面化板505、顶部热板515、弹簧柱塞/固定螺钉520以及螺钉525组成。芯片115面朝下放置在底部平面化板505上。在注射模塑集成系统502的组装视图中，螺钉525和顶板515完成对载体的注射模塑。弹簧柱塞和固定螺钉520抵靠着注射平面化表面505而向芯片115施加压力，以创建密封的系统。可以将塑料注射模塑到系统503中，以在芯片115周围创建载体。系统可被拆卸504以释放CiC 215。
可以如本公开描述地进行类似的芯片和模具制备。不同于热方法、溶剂方法或粘合剂方法，底部模具505具有用于注射塑料的端口。在一些情况下，模具安装可能需要在顶部模具与底部模具之间进行密封；例如，对于大多数注射模塑而言通常都是这种情况，否则高压将会导致泄漏。
对于本公开描述的任何间隙填充方法，可以使用真空来将芯片和塑料载体固定在适当的位置。图6示出了真空系统的示例，其中相同的数字描绘相同的元件。截面图600示出了真空平面化表面605，该平面化表面605具有真空端口610，该真空端口610被配置用于抵靠表面而固定芯片115和塑料载体205。在间隙填充工序之后，在601处示出使用真空平面化表面以及溶剂或粘合剂结合而制成的CiC 205。
使芯片对准至载体
如上文详述，本公开在一方面公开了用于对芯片进行封装的方法。该方法涉及将芯片放置在平面化表面上，以及将载体放置在平面化表面上，使载体包围芯片，并且使载体与芯片之间具有间隙。该方法还涉及缩小间隙来结合芯片，从而产生载体内芯片(CiC)。该方法还可以涉及具有第一对准特征的芯片、具有第二对准特征的平面化表面，并且芯片放置在平面化表面上，使得第一对准特征与第二对准特征对准。按照这种方法，第一对准特征能够以约1μm至约100μm的精确度对准至第二对准特征。载体可以对准至平面化表面，包括通过使用孔内销钉对准来进行对准。可选地，至少两个销钉配合到载体与平面化表面之间的至少两个孔中。可选地，载体包括孔，而平面化表面包括销钉，并且当载体放置在平面化表面上时，销钉配合在孔中。可选地，载体包括销钉，而平面化表面包括孔，并且当载体被放置在平面化表面上时，销钉配合在孔中。进一步地且可选地，载体是注射模塑到平面化表面上的，并且所注射模塑的载体包括具有相对于芯片的已知对准的销或孔。使用所描述的方法中的至少一种，芯片以约0.5μm至约100μm的精确度相对于载体内芯片(CiC)中的载体而对准。
在另一方面，本公开描述了一种用于使不同组件(例如，芯片、流体帽和塑料载体)对准以创建载体内芯片(CiC)结构的方法。通过使用拾放对准以及销钉销孔或球-槽对准的组合而实现了低成本对准。
图7a和图7b中示出了本公开内容的低成本对准的示例。如图7a中700处(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)所示，平面化表面705具有两个主要功能：(a)芯片级对准标记710，其可在芯片对准时凹陷以保持平面性；以及(b)定位孔715，其用于随后使塑料载体对准。在该示意图中，平面化表面705具有用于暂时安装芯片或载体的真空孔610。如图7a中701处(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)所示，芯片720可以在其表面上具有可见对准标记725。平面化表面710上的对准标记与芯片上的这些标记相匹配。
如图7a中的702处(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)所示，芯片720利用拾放工具对准至平面化表面705上的标记，并且可以利用真空而固定在适当的位置。如图7b中703处(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)所示，用于低成本对准730的塑料载体还具有定位孔735以利于低成本对准。
图7b中的分解截面图704描绘了具有外部销孔745的低成本对准系统，该低成本对准系统包括用于低成本对准的底部平面化表面705(如图7a中所示)，芯片720已经对准至该底部平面化表面上。该系统还包括顶部热板415、弹簧柱塞/固定螺钉420以及螺钉425(如前文在图4中详述)。将定位销740插入到定位孔715中，定位孔715使载体730对准至底部平面化表面705。如本公开所述，将芯片720和所制造的塑料载体730面朝下放置在底部平面化板上。示出了具有外部销孔740的低成本对准系统的组装视图706。如前文关于图4所述，螺钉425和顶部压板415向载体730施加压力，而弹簧柱塞或固定螺钉420向芯片720施加压力。集成组装系统707可以是热结合的、溶剂结合的或粘合剂结合的。该系统可被拆卸708，以释放具有用于使用外部定位销750进行对准的定位孔的CiC。可以使用定位孔735来使芯片720对准(即，因为根据底部平面化表面705，它们的相对位置和定向是已知的)。
可以通过修改底部母模以包含与芯片相对应的对准标记以及与塑料载体相对应的定位孔对准结构，来促进芯片与塑料载体之间的对准。初始地，可以使用基于该芯片的对准标记而将芯片对准至母模并且放置于其上。可以通过摩擦或使用真空卡盘而将芯片固定在适当的位置。底部模具上的对准标记还可以是与凸起结构相匹配的槽，诸如芯片的顶层上的金属轨迹，其可以进一步提高对准的精确度和容易程度。还可以使用销钉将塑料载体对准至芯片，以在非常精确的位置(例如，在约1.5μm之内、在约3μm之内、在约5μm之内、在约10μm之内或者在约30μm之内)与塑料载体和底部母模相配合。继而，可以如本公开所述地那样对芯片和塑料载体进行集成。现在，可以经由用于使模具和载体对准的相同的销-销钉对准而将芯片上的嵌入特征与塑料载体上的特征相参照。使用这些特征，可以在约1.5μm至约30μm的可重复性内使后续结构对准。例如，Jergens DexLocTM定位销的使用具有13um的可重复性。这一特征对于使微流体组件和电极对准至一个或多个芯片可以是有用的。
本公开还提供了一种用于使芯片与使用注射模塑的流体元件相集成的方法。在一些实施方式中，定位销可以直接集成到塑料载体上。这可以允许在集成结构上构建后续特征。图8中示出了这些设备和方法。在第一视图800(其示出的最左边的图描绘了顶视图，而最右边的图描绘了截面图)中，用于低成本对准的平面化注射模具805为平面化表面705(该平面化表面705是本公开所描述的，且与图5中所述过程相关)添加了附加特征；但该模具并不具有实现外部定位销740的定位孔715，而是，该模具包含将会在注射模塑过程期间在载体中创建定位销的定位销特征810。在低成本对准系统(在该低成本对准系统中，平面化注射模具内具有集成销820)的分解截面图801中，具有与前文在图7a和图7b示出并描述的那些组件类似的组件。
低成本对准系统802的截面组装视图示出了平面化注射模具805内的集成销。如前文在图5中描述并示出，螺钉425和顶板515完成针对载体的注射模具，而弹簧柱塞或固定螺钉420抵靠着注射平面化表面805而向芯片720施加压力以创建密封的系统。将塑料注射模塑到系统803中，以在芯片720周围创建具有集成的定位销的载体。该系统被拆卸804，以释放具有集成的定位销的CiC。集成的销钉销820可以用于对准芯片720对准，因为它们的相对位置和定向已知。
应当注意到，还可以使用具有集成的定位销825的预制载体来实现如图8中所示的类似结果，但载体本身可以锁定到平面化表面中以实现低成本对准，而无需外部定位销。在本发明的实施方式中、该工序具有约5微米(μm)、约8微米(μm)、约10微米(μm)、约15微米(μm)、约20微米(μm)、约25微米(μm)、或约30微米(μm)的演示可重复性。
流体集成
如上文详述，本公开在一方面公开了一种用于对芯片进行封装的方法。该方法涉及将芯片放置在平面化表面上，以及将载体放置在平面化表面上，使载体包围芯片，并且使载体与芯片之间具有间隙。该方法还可以涉及缩小间隙来结合芯片，从而产生载体内芯片(CiC)。该方法还涉及使流体帽附接至载体内芯片(CiC)中的载体。流体帽能够以约10μm至约100μm的精确度对准至CiC。流体帽可以包括销钉，CiC可以包括孔，使得销钉配合至孔中以使流体帽与CiC对准。流体帽可以包括孔，CiC可以包括销钉，使得销钉配合至孔中以使流体帽与CiC对准。流体帽可以包括第一孔，CiC可以包括第二孔，使得销钉配合至第一孔和第二孔中以使流体帽与CiC对准。流体帽可以包括微流体流动通道、混合器或液滴发生器。流体帽可以是塑料的，并且可以通过粘合剂来使流体帽附接至CiC。可选地，可以通过将流体帽或CiC加热到大于或等于组成载体或CiC的材料的玻璃化温度(Tg)而将流体帽附接至CiC。可以通过使载体或CiC与溶剂接触使得载体或CiC至少部分地溶解，并且使蒸发溶剂，来使流体帽附接至CiC。可选地，可以使流体帽与具有流体标记的CiC对准。流体帽能够以小于约10μm的精确度与CiC对准。
进一步地，如上文详述，本公开公开了一种封装芯片。该封装芯片包括具有第一表面的芯片和具有第二表面的载体，其中载体包围芯片并且结合至该芯片，使得第一表面与第二表面基本上在同一平面。该封装芯片包括载体上的全局对准特征，该全局对准特征对准至该芯片。本公开公开的封装芯片还可以包括附接至载体并且对准至全局对准特征的流体帽。流体帽能够以约10μm至100μm的精确度对准至载体。流体帽可以包括销钉，并且载体可以包括孔，使得销钉配合至孔中以使流体帽对准至载体。流体帽可以包括孔，并且载体可以包括销钉，使得销钉配合至孔中以使流体帽对准至载体。流体帽可以包括第一孔，并且载体可以包括合第二孔，使得销钉配合至第一孔和第二孔中以使流体帽对准至载体。进一步地，封装芯片可以包括流体帽上的第一基准标记，该第一基准标记对准至载体或芯片上的第二基准标记。流体帽能够以小于约10μm的精确度对准至载体。流体帽可以包括微流体通道、混合器或液滴发生器。流体帽可以是塑料的。可以通过粘合剂来使流体帽附接至载体。可以通过至少部分地使流体帽或载体熔化或溶解来使流体帽附接至载体。
本公开所使用的“流体集成”或“集成”一般是指(微)流体帽与载体内芯片(CiC)的集成。可以通过使流体帽对准至CiC并继而将流体帽结合至CiC以创建密封的微流体元件和芯片的集成系统来实现所述集成。可以如本公开描述地沉积电极。流体帽可以具有各种类型的微流体组件(例如，流动通道、混合器或液滴发生器)的任何组合，并且可以是机械加工的或注射模塑的。用于帽的材料可以与载体类似或相同。材料的类型可以通过应用来确定，并且在一些实施方式中是塑料的。
流体帽到CiC的对准可以是用于实现低成本且鲁棒的设备的关键特征。可以通过使用用于外部销孔对准的流体帽中的定位孔(如关于图9示出和描述)或者使用流体帽中的集成的定位销或孔(如本公开详述)来实现对准。如本公开所述，这些特征可以与CiC 750或815中的定位销或定位孔相匹配以使两个组件对准。
可以经由热结合、溶剂结合、溶剂辅助的热结合或粘合剂结合来实现流体帽和CiC的结合。对于大多数应用，可以使用包括但不限于PMMA、HDPE或COC的材料，并且，溶剂结合或溶剂辅助的热结合能够允许快速且低成本的结合，同时保持流体帽的表面改性性质(例如，使用环己烷对COC进行溶剂蒸气结合)。还可以使用利用转移方法或喷涂而施加至流体帽的热硬化粘合剂或光硬化粘合剂，因为它们在不损害通道表面的性质的情况下允许大面积集成。在任一情况下，可以利用真空等离子、大气等离子或UV/臭氧来处理CiC，以在后续步骤中增强芯片与塑料之间的结合强度。在一些实施方式中，可以使用诸如六甲基二硅氮烷(HMDS)等助粘剂来增强结合。在一些情况下，优选非化学改性，因为它们简单并且可以很容易地可伸缩。下文描述了本公开内容的利用对准方法的若干示例和方法。
图9示出了使用用于对准的外部销孔的简单流动通道流体帽的集成，其建立在前文关于图7而描述和示出的特征上。如图9的第一视图900(其示出的最左边的图描绘了底视图，中间的图描绘了顶视图，而最右边的图描绘了截面图)中所示，其示出了用于外部销孔对准的流动通道流体帽905可以具有作为流体帽的一部分的定位孔910。示出了外部对准过程的分解视图或未组装视图901。定位销有助于流体帽905与具有外部定位孔750的CiC之间的对准。示出了经组装902的外部销钉销孔流体集成系统915。在组装之前，可以进行表面准备和改性。例如，在组装之前，可以将流体帽的表面直接暴露于溶剂蒸气。在结合完成903之后，可以移除销钉，以释放正在进行外部对准920的设备。为了参考，视图901、902和903中的顶部图是截面图；而视图901、902和903中的底部图是顶视图。
图10示出了使用集成的用于对准的销孔的流动通道流体帽的集成，其特征类似于参考图8示出并讨论的特征。如图10的第一视图1000(其示出的最左边的图描绘了底视图，中间的图描绘了顶视图，而最右边的图描绘了截面图)中所示，具有集成的销孔1005的流动通道流体帽具有作为该流体帽的一部分的定位孔1010。示出了集成的销孔流体对准系统1015的分解视图或未组装视图1001。在一些实施方式中，除了CIC 815中的集成销820以及流体帽1005中的集成孔1010，无需另外的组件。在1002处示出了经组装的集成的销孔流体对准系统1015。在组装之前，可以完成表面准备和改性。例如，在组装之前，可以将流体帽的表面直接暴露于溶剂蒸气。在结合完成之后，可以释放具有集成对准1020的设备。为了参考，视图1001和1002中的顶部图是截面图；而视图1001和1002中的底部图是顶视图。
对于高精度对准(例如，小于约10μm、小于约8μm、小于约5μm、小于约3μm或小于约1μm(微米)的精确度)，可以将对准基准集成到流体帽中，该流体帽与芯片的表面上的基准相对应。基准(也称为基准标记)是放置在成像系统的视野中的物体，其可以有助于测量或对准。可以使用本公开描述的销孔方法用于粗略对准，以便实现更快地使用基准点进行高精度对准。在一些情况下，可以使用如图11中构思的拾放工具来使帽和CiC对准。
如在1100处(其示出的最左边的图描绘了底视图，中间的图描绘了顶视图，而最右边的图描绘了截面图)示出，用于精确对准的流体帽1105可以具有位于帽1110上的基准，该基准与芯片725上的基准(如前文在图7a中所述)相对应。在1101处示出了流体精确对准系统1115的分解截面图。可以直接在流体帽与芯片之间进行对准。在1102处示出了经组装的流体对准系统1115。为了参考，视图1101和1102中的顶部图是截面图；而视图1101和1102中的底部图是顶视图。在组装之前，可以进行表面准备和改性。例如，在组装之前，可以将流体帽的表面直接暴露于溶剂蒸气。在结合完成之后，可以释放具有精确对准1120的设备。
电极沉积
如上文详述，本公开在一方面公开了一种用于对芯片进行封装的方法。该方法涉及将芯片放置在平面化表面上，以及将载体放置在平面化表面上，使载体包围芯片，并且使载体与芯片之间具有间隙。该方法还涉及缩小间隙来结合芯片，从而产生载体内芯片(CiC)。该方法还可以涉及在可以在CiC上沉积电极，所述电极能对芯片进行电寻址。该方法可以涉及将荫罩掩膜(shadow mask)对准至CiC，其中电极通过荫罩掩膜而沉积。可以使用丝网印刷或真空沉积而在CiC上沉积电极。荫罩掩膜能够以约10μm至约100μm的精确度对准至CiC。荫罩掩膜可以包括销钉，CiC可以包括孔，使得销钉配合至孔中以将荫罩掩膜与CiC对准。荫罩掩膜可以包括孔，CiC可以包括销钉，使得销钉配合至孔中以将荫罩掩膜与CiC对准。荫罩掩膜可以包括第一孔，CiC可以包括合第二孔，使得销钉配合至第一孔和第二孔中以将荫罩掩膜与CiC对准。该方法还可以涉及利用基准标记将荫罩掩膜与CiC对准。荫罩掩膜能够以小于约30μm的精确度与CiC对准。该方法还可以涉及向流体帽中注射溶液，以在CiC上沉积电极，所述电极可以对芯片进行电寻址。流体帽可以包括通气端口，而溶液可以包括导电材料，并且溶液可以被蒸发或固化以沉积电极。流体帽可以附接至第一表面上的CiC，并且电极在该CiC的表面侧上对芯片进行寻址。该电极可以与芯片上的接触焊盘电气连通。
进一步地，本公开详述的封装芯片还可以包括对准至全局对准特征并且与芯片电接触的电极。电极可以不引线结合至芯片。电极可以被沉积或印刷到载体上。电极可以通过荫罩掩膜而被沉积或印刷到载体上，荫罩掩膜以约10μm至约100μm的精确度对准至载体。荫罩掩膜可以包括销钉，而载体可以包括孔，使得销钉配合至孔中以将荫罩掩膜对准至载体。荫罩掩膜可以包括孔，而载体可以包括销钉，使得销钉配合至孔中以将荫罩掩膜对准至载体。荫罩掩膜可以包括第一孔，而载体可以包括第二孔，使得销钉配合至第一孔和第二孔中以将荫罩掩膜对准至载体。本公开详述的封装芯片还可以包括荫罩掩膜上的第一基准标记，该第一基准标记对准至载体或芯片上的第二基准标记。荫罩掩膜能够以小于约10μm的精确度对准至载体。可选地，电极可以沉积在本公开描述的流体帽的通道中。流体帽可以包括与通道流体连通的通气端口。流体帽可以在第一侧上结合至载体，而电极在第二侧上与芯片电接触。该电极可以与芯片上的接触焊盘电气连通。
可以在塑料载体上图案化大面积电极，并且该大面积电极可以连接至芯片，例如，以便使芯片与外部设备电连接。本公开描述的芯片和塑料载体的共面的、无间隙的集成可以有利于电极沉积。本公开描述了用于塑料上的电极集成的若干方法。在一些情况下，可以使用本公开描述的工艺，在芯片上或其附近淀积诸如Ag/AgCl的电化学电极。
在一些情况下，使用荫罩掩膜和金属沉积来创建电极。在一些情况下，与真空金属化相结合地使用光致抗蚀剂的传统半导体方法不能用于图案化塑料芯片的表面上的电极。作为替代，可以使用荫罩掩膜，该荫罩掩膜是一种薄的、微机械加工的模板。荫罩掩膜是市售的，并且可以由诸如不锈钢的许多材料精确地制造，或者有时以双金属工艺更精确地制造。电极图案到芯片的对准可以是荫罩掩膜系统的关键特征。可以使用芯片或载体上的对准标记来对准荫罩掩膜。在一些情况下，使用基于销的对准方法来对准荫罩掩膜，基于销的对准方法使用CiC中的集成销或外部销，该集成销或外部销与对齐于该销的荫罩掩膜上的定位孔相耦合。在对准之后，电极可以通过荫罩掩膜来沉积，并且使用真空沉积而沉积到芯片和载体上。
图12中示出了与具有集成销的CiC的对准。该工序开始于1200处，其中CiC具有集成销815。芯片通常具有可能需要电连接的接触焊盘1205。接着在1201处，可以通过荫罩掩膜1215上的孔与CiC 815上的销之间对准的方式来将荫罩掩膜1210对准至芯片。荫罩掩膜可以具有开口，该开口用于与接触焊盘1220对准的大电极。最后，在1202处，可以对金属进行真空沉积，并且可以将来自荫罩掩膜1220的电极图案转移至CiC 1225。可以移除荫罩掩膜，以使CiC最终具有集成销和图案化的大面积电极1230。出于参照的目的，1200、1201和1202处示出的视图都是顶视图。
图13示出了流体帽到芯片的精确对准的示例。该过程在1300处以CiC 215开始。接着，在1301处，可以通过荫罩掩膜上的基准，将荫罩掩膜1310对准至芯片，荫罩掩膜上的该基准对准至芯片上的基准。最后，在1302处，可以对金属进行真空沉积，并且可以将来自荫罩掩膜1310的电极图案转移至CiC 215。可以移除荫罩掩膜，以使CiC最终具有精确对准的大面积电极1315。出于参照的目的，1300、1301和1302处示出的视图都是顶视图。
在一些情况下，使用丝网印刷来创建电极。该过程类似于荫罩掩膜方法，但并不是使用真空沉积过程，而是将电极丝网印刷在表面上。可以使用销孔对准，以在加工期间使芯片保持在适当的位置。对于这一过程，可以使用许多丝网印刷金属(例如，铜或银)或碳糊。
在一些情况下，使用注射模塑来创建电极。在本公开内容的一方面，将通道添加为流体帽的一部分，以允许导电环氧树脂(例如，导电铜或导电银浆)的注射模塑。可以利用导电涂料或环氧树脂来填充这些通道，以创建导电引线。这种方法可以与本公开描述的任何流体集成或对准方法一起使用。
在图14a和图14b中，示出了使用具有集成销的CiC的工序的示例。该工序是通过在1400处(最左边的图描绘了流体帽的底视图，而最右边的图描绘了流体帽的顶视图)概括的流通型流体帽1405来实现的，该流体帽1405具有集成的电极注射端口，该注射端口可选地具有通气孔。特征包括注射端口1420(其兼作用于制造大面积电接触焊盘的区域)，电极通道1410，以及用以促进注射的通气端口1415。该工序在1401处以具有集成销820(如前文所述)的CiC开始。芯片通常具有接触焊盘1205，接触焊盘1205需要芯片至外界的电极接触焊盘。该过程中的下一步骤1402是使用本公开描述的任何过程来使流体帽1405结合至CiC820。接着，在1403，可以将金属注射1425到端口中，以创建具有注射电极1430的设备。图14b示出了最终结构1430的顶视图(最左边的图)和截面图(最右边的图)1404。示出了没有帽1405的视图，以突出显示在金属电极1435在注射和固化之后的触点的样子。
本公开描述的注射模塑方法支持3维(3D)互连，诸如图15a和图15b中所示的那些互连，其中触点被路由至CiC的底侧。在一些情况下，针对在1500处(最左边的图描绘了底视图而最右边的图描绘了顶视图)概括的用于底部注射电极的流体帽不具有用于电极注射或接触的端口。该帽在一些情况下仅包含通气端口，这与图14a和图14b中所示的流体帽形成对照。如在1501处所示，用于注射和/或电接触的端口位于CiC上。在这种情况下，CiC 1515具有用于底部注射1520的集成销和端口这二者。下一步骤1502是将流体帽结合至具有用于底部注射1515的集成销和端口的CiC，使用集成销来将注射通道与底部上的端口和芯片上的衬垫对准。最后，在1503处，将导电材料注射到端口中以创建具有底部电极1525的设备。图15b中示出的设备的顶视图(最左边的图)和截面(最右边的图)图像1504突出显示了底部的电极触点如何对顶部的接触焊盘进行寻址。在使用流体元件上方的区域进行光学激发的情况下，该方法可能尤其有用。
3D流体元件
本公开公开的方法还可以涉及将第二流体帽附接至载体内芯片(CiC)中的第一流体帽。该方法还可以涉及将第二流体帽附接至载体内芯片(CiC)的第二表面。该方法还可以涉及被载体包围的多个芯片，以使得CiC由多个芯片组成。CiC可以具有可以用于将CiC与另一CiC对准的孔和销钉。CiC可以具有可以用于将CiC与能够对芯片进行电寻址和/或流体寻址的装置对准的孔和销钉。
本公开公开的封装芯片还可以包括附接至第一流体帽并且与全局对准特征对准的第二流体帽。第二流体帽可以在载体的相对侧上附接至载体，并且与全局对准特征对准。
在一些情况下，本公开描述的设备和方法(例如，销-孔式集成)支持3维(3D)流体集成。可以堆积任何数目的流体结构以创建多级流体设备(例如，2级、3级、4级、5级、6级、7级、8级、9级、10级或更多级)。流体结构可以对准至载体内芯片结构的外围。这在需要从芯片的两侧流体接入的设备中可能是有利的，例如在诸如离子交换膜等多孔膜设备的情况下可能是有利的。
例如，图16a和图16b示出了如何利用顶部流动通道和底部流动通道来创建设备，并且继而使用具有集成的销孔的CiC来对准设备。如本公开参考3D注射模塑互连所述的那样，CiC可以具有用于促进液体进入芯片的底部的流体元件的端口。在1600处描绘的底视图(最左边的图)、顶视图(中间的图)和截面图(最右边的图)中示出了具有电极和集成的销孔结构的3D CiC 1605。CiC 1605具有底部流体进入端口1610，以及顶部集成的销1615和底部集成的孔1620。顶部销1615使流体帽能够在CiC 1605的顶侧上对准，而底部孔使第二流体帽能够对准至CiC的底侧。在一些情况下，例如，在使用外部销进行对准的情况下，可以使用销钉通孔。
如在1601处(其在最左边的图中示出了底视图；在中间图中示出了顶视图；以及在最右边的图中示出了截面图)所示，顶部流体帽1625可以具有在芯片1630上方流动的单一流动通道、用于顶部通道1635的注射端口、用于底部通道1640的注射端口以及用于对准至CiC1605的集成孔1645。
如在1602处(其在最左边的图中示出了顶视图，并且在最右边的图中示出了截面图)所示，底部流体帽1650也可以具有在芯片1655下方流动的单一流动通道。集成销1660可以促进底部流体帽对准至CiC 1605的底部。图16b的1603中示出了在组装之前所有组件的对准；图16b的1604中还示出了具有3D流体元件1665的最终组装设备。出于参照的目的，上图是截面图；而下图是顶视图。
多个芯片和/或混合芯片的集成
本公开详述的封装芯片可以包括被载体包围的多个芯片。第二封装芯片可以对准至载体上的全局对准特征。
如本公开所描述，本公开内容的工序能够将多个芯片与流体元件和/或电极集成。多个芯片可以具有相同的或类似的设计，或者不同的设计。例如，基于硅的光电探测器可以与GaAs垂直空腔表面激光发射器(VCSEL)集成。例如，由于两个芯片是共面的，因此可以在它们之间连接互连线以创建反馈电路。如本公开描述，这可以通过在母模上包括与每个芯片相对应的附加对准标记，并且单独地将每个芯片与主模对准来实现。如本公开描述，两个芯片都可以嵌入在CiC中。
在两个芯片(“A”和“B”)的情况下，芯片可以经由模具而彼此对准，并且在一些情况下，芯片与销孔结构全局对准。塑料载体可以被预先机械加工成具有与混合芯片高度匹配的孔或者可以注射模塑。可以使用真空或压力来将芯片固定在适当的位置。
图17a、图17b和图17c示出了多芯片集成的示例。第一图示出了两个芯片1705的混合芯片模具1700。模具1700具有芯片A 1710和芯片B 1715的互补的基准。在1701处描绘的两个芯片包括芯片A1720和芯片B 1730，所述芯片例如可以是CMOS、MEMS或III-V。它们各自具有其自身唯一的基准集合，该基准集合与模具上的那些基准(即，芯片A基准1725和芯片B基准1735)相关联。
如本公开所描述，该工序在1702处，以使用用于对准的基准，在模具1705上独立地拾放芯片A 1720和B 1730而开始。参考1703处的图17a，可以使用本公开描述的任何方法来预制多芯片载体1740。
如图17b中的1704所描绘的，使用本公开描述的方法将芯片与塑料载体集成，以创建多芯片CiC 1745。现在，借助于模具上的全局销钉销孔来将芯片彼此对准。
在图17b的1706处，示出了荫罩掩膜或丝网罩1750的示例。所述罩可以具有使芯片A与芯片B电连接，并且创建大量芯片至外界(chip-to-world)的电极和接触焊盘。如在1707处所示，可以沉积荫罩掩膜上的全局对准孔、外界至芯片的电极1765以及芯片间电极1760，以创建具有电极的CiC 1755。如在1708处所示，最后的组件是流体帽1770，其具有使液体在例如芯片A和芯片B上流动的流动通道。如在图17c的1709处所示，流体帽1770(从图17b看出)以及具有电极的CiC可以如本公开描述那样地集成，以创建具有多个芯片的设备1775。
大面积集成
如本公开所详述，大面积集成还可以通过使多个设备能够并行地生产来进一步降低工序的成本。母模可以容纳多个相同的芯片或芯片的组合，所述芯片全部全局对准，正如它们在晶片上一样。这基本上允许了本公开描述的任何过程的并行化。
图18a和图18b示出了四个芯片的并行化封装的示例。在1800处示出了能够使2x2阵列芯片1805并行化的模具。模具上的芯片的放置和对准可以连续地进行，但所有后续步骤可以根据全局大面积向下的孔1810而并行地执行。如在1801处所示，还可以预制2x2塑料载体1815。接着，如在1802处所示，单个芯片可以对准至模具并且被集成，以创建大面积CiC1820。现在，所有4个芯片都对准至塑料载体的全局大面积销孔。接着，如在1803处所示，通过大面积荫罩掩膜1825来促进电极在所有4个设备上的并行沉积。如在图18b中的1804处所示，可以通过使用大面积流体帽1830来使流体帽集成并行化。结合这些项目(如在1806处所示)的结果是大面积衬底1835。最后的步骤1807是对将大面积衬底1835切块为单个设备1840。
与测试装置的集成及最终使用
在本发明的另一方面，能够对芯片进行电寻址和/或流体寻址的装置与封装芯片的全局对准特征对准。应当理解，本领域的技术人员将会把合适的装置作为一种可最低限度地对芯片进行电寻址或流体寻址的装置。本公开所描述的过程或封装的对准属性可以允许很容易的电测试或电对接以及流体测试或流体对接。设备的测试用插座(test socket)或操作用插座可以被设计成很容易地换入和换出该设备，类似于用于集成电路的零插入力插座。插座可以被设计用于重复使用。
本公开描述的设备和方法可适用于各种不同的生物传感器和生物设备系统，包括但不限于阻抗和电荷感应纳米孔、荧光微阵列、电化学微阵列以及基于MEMS的生物传感器。
本公开内容的设备和方法可以与基于电化学和离子感应的微阵列，诸如在美国专利号6,444,111、美国专利号8,673,627和美国专利公开号20140045701中描述的那些微阵列一起使用，其中每个文献为所有目的通过引用全文并入本公开。在一些情况下，本公开内容的方法和设备降低了这些最终使用的成本和管芯大小。
本公开内容的设备和方法可以与基于CMOS荧光微阵列的生物传感器，诸如在美国专利公开号20100122904中描述的生物传感器一起使用，所述文献为所有目的通过引用全文并入本公开。在一些情况下，如本公开描述的芯片底侧上的大面积和/或3D电极在理想情况下适于这些设备，其中需要同时对设备的有源区域进行光学照明和电测量。底侧电极对于创建非常紧凑的可消耗筒匣(cartridge)可以是特别有用的。此外，塑料衬底可以利用光学黑色材料制成以减小封装的反射率。
本公开内容的设备和方法可以与基于阻抗和电荷感应孔的生物传感器阵列，诸如在美国专利公开号20140221249、美国专利号8,828,208以及提交于2014年6月19日的美国临时专利序列号62/014,595中描述的阵列一起使用，其中每个文献为所有目的通过引用全文并入本公开。在一些情况下，本公开描述的3D集成提供了用于将微流体通道对准至这些基于膜的生物传感器的顶部和底部两者的解决方案。还可以利用诸如Ag/AgCl的电极材料对组件进行丝网印刷，所述电极材料可以用于这些设备的操作。
图19a中示出了测试用插座的示例。例如，1900处的透视图示出了具有注射模塑的电极和外部对准销的设备。突出显示了电极1435和流体端口1905。示出了顶视图1901，以突出测试用插座中的用于对准的定位孔1910。
测试用插座的透视图在图19b的1902处示出，并且包括盖、闩和底座。出于参照的目的，1915指示所述测试用插座；1920指示所述闩；1925指示所述盖；1930指示所述底座；1935指示流体注射端口或真空端口；1940指示电触点；1945指示用于对准的定位销；以及1950指示芯片的凹部。
示出了具有用于流体对接的端口和用于电对接的电触点的盖的下侧视图1903。由于封装的3D性质，这些端口中的任一个也可以放置在盖子上。底座1904的顶视图示出了在整个工序中使用的对准销。这些对准销可以用于将设备对准至(弹簧针，pogo-pin)电触点。可以实现类似的设计，其中弹性针也位于底部的情况下(例如，在使用3D互连的情况下)。对准销可以用作粗略对准或精细对准的一部分。在一些情况下，芯片上的电极到插座上的针电极的对准是粗略对准。
如图19c中所示，测试用插座的操作包括空插座1906、放置在插座1907中的设备以及封闭的帽1908，从而创建到设备的流体连接和电连接。
控制系统
本公开内容提供了可以用于调节或以其他方式控制本公开提供的方法和系统的计算机控制系统。本公开内容的控制系统可以被编程，用于控制工艺参数以例如执行对准。
图20示出了被编程或以其他方式配置用于调节设备的生产和/或操作的计算机系统2001。计算机系统2001可以调节例如流速、温度、压力、机械操作、施加的电压或其他电输入和/或输出等。
计算机系统2001包括中央处理单元(CPU，在本公开中也称为“处理器”和“计算机处理器”)2005，中央处理单元2005可以是单核处理器或多核处理器，或者用于并行处理的多个处理器。计算机系统2001还包括存储器或存储位置2010(例如，随机存取存储器、只读存储器、闪速存储器)、电子存储单元2015(例如，硬盘)、通信接口2020(例如，网络适配器)，用于与一个或多个其他系统和外围设备2025通信，外围设备2025诸如高速缓存、其他存储器、数据存储和/或电子显示适配器。存储器2010、存储单元2015、接口2020和外围设备2025通过诸如母板的通信总线(实线)与CPU 2005通信。存储单元2015可以是用于储存数据的数据存储单元(或数据储存库)。
CPU 2005可以执行一系列机器可读指令，机器可读指令可以在程序或软件中具体化。指令可以储存在诸如存储器2010的存储位置中。由CPU 2005执行的操作的示例可以包括取回、解码、执行和写回。
存储单元2015可以储存文件，诸如驱动程序、库和保存的程序。存储单元2015可以储存由用户和记录的会话所生成的程序，以及与程序相关联的一个或多个输出。存储单元2015可以储存用户数据，例如，用户偏好和用户程序。在一些情况下，计算机系统2001可以包括计算机系统2001外部的，诸如位于通过内联网或因特网与计算机系统2001通信的远程服务器上的一个或多个附加数据存储单元。
计算机系统2001可以与系统2030通信，系统2030包括具有集成的流体元件和/或处理元件的芯片。此类处理元件可以包括传感器、流量调节器(例如，阀)以及被配置用于引导流体的抽吸系统。
如本公开所述的方法可以通过机器(例如，计算机处理器)可执行代码的方式来实现，机器可执行代码储存在计算机系统2001的电子存储位置上，例如在存储器2010或电子存储单元2015上。机器可执行代码或机器可读代码能够以软件的形式提供。在使用期间，代码可以由处理器2005执行。在一些情况下，可以从存储单元2015中检索代码并将其储存在存储器2010上，以供处理器2005迅速存取。在一些情况下，可以排除电子存储单元2015，并且将机器可执行指令储存在存储器2010上。
代码可以被预编译并配置用于与具有适于执行代码的处理器的机器一起使用，或者可以在运行时期间被编译。代码能够以可被选择以使代码能够以预编译或编译时(as-compiled)的方式执行的编程语言来提供。
本公开提供的系统和方法的各方面，诸如计算机系统2001，可以在编程中具体化。该技术的各个方面可被认为是“产品”或“制品”，其一般为在一类机器可读介质上携带或具体化的机器(或处理器)可执行代码和/或关联数据的形式。机器可执行代码可以储存在诸如存储器(例如，只读存储器、随机存取存储器、闪速存储器)或硬盘的电子存储单元上。“存储”类介质可以包括任何或所有的计算机有形存储器、处理器等，或其相关联的模块，诸如各种半导体存储器、磁带驱动器、磁盘驱动器等，其可以在任何时间为软件编程提供非暂时性存储。软件的全部或部分有时可以通过因特网或各种其他电信网络进行通信。这样的通信例如可以使软件能够从一台计算机或处理器加载到另一台计算机或处理器中，例如，从管理服务器或主机加载到应用服务器的计算机平台中。因此，可以承载软件元素的另一类介质包括诸如跨本地设备之间的物理接口、通过有线和光学陆上通信线网络以及通过各种空中链路使用的光波、电波和电磁波。携带此类波的物理元件，诸如有线或无线链路、光学链路等，也可以被认为是承载软件的介质。如本公开所用的，除非限制于非暂时性有形“存储”介质，否则诸如计算机或机器“可读介质”等术语是指参与向处理器提供指令以供执行的任何介质。
因此，机器可读介质，诸如计算机可执行代码，可以采取多种形式，包括但不限于有形存储介质、载波介质或物理传输介质。非易失性存储介质例如包括光盘或磁盘，诸如任何一个或多个计算机中的任何存储设备等，如附图中所示的可以用于实现数据库的那些介质等。易失性存储介质包括动态存储器，诸如这样的计算机平台的主存储器。有形传输介质包括同轴电缆；铜线和光纤，包括构成计算机系统内的总线的导线。载波传输介质可以采取电信号或电磁信号或者声波或光波诸如射频(RF)和红外(IR)数据通信过程中产生的那些的形式。因此，计算机可读介质的常见形式例如包括：软盘、柔性盘、硬盘、磁带、任何其他磁性介质、CD-ROM、DVD或DVD-ROM、任何其他光学介质、穿孔纸带、具有孔洞图案的任何其他物理存储介质、RAM、ROM、PROM和EPROM、FLASH-EPROM、任何其他存储器芯片或筒匣、传输数据或指令的载波、传送这样的载波的电缆或链路，或者计算机可以从中读取程序代码和/或数据的任何其他介质。这些计算机可读介质形式中的许多可以参与将一个或多个指令的一个或多个序列传送至处理器以供执行。
示例
以下是本公开内容的系统的使用和实现的各种非限制性示例。
示例1：载体内芯片(CiC)的形成
图21示出了平面化夹具的顶板2100和底板2105的示例。表面具有凹部2110以容纳芯片和载体。可以使用螺钉2115向载体施加压力，并且可以使用弹簧柱塞2120向芯片施加压力，以将载体和芯片推送至平面化表面上。
参考图22，平面化载玻片2205可以被放置成与夹具的一面接触，而塑料载体2210可以被放置成与该夹具的另一面接触。
参考图23，可以组装夹具的两个板以创建如透视图2300和侧视图2305中所示的载体内芯片(CiC)。
示例2：对具有集成流体元件的可电寻址的芯片进行组装和测试
根据示例1产生的CiC具有靠近其四个角落的四个孔，该四个孔可以用于同样具有对应孔(即，对准特征)的流体帽的对准。图24示出了通过穿过每个对准孔而放置销钉2400，从而将流体帽对准至CiC。流体帽以约20μm的精确度对准至CiC。
参考图25，在该示例中，通过光学粘合剂结合将流体帽结合至CiC，以生产具有集成流体元件的封装芯片2500。将银环氧树脂的溶液注射到流体帽的流体通道中以创建接触芯片的电极2505，并产生可电寻址的、具有集成流体元件的封装芯片2510。如图26中所示，电极可以使电路完整，在这种情况下，其具有28.33ohms的电阻。
由前文所述应当理解，尽管已经图示和描述了特定的实现方式，但本公开中设想到并且可以对此作出各种修改。例如，本公开描述的实施方式可以与Uddin等人在2011年12月的IEEE Trans.on Components,Packaging and Manufacturing Tech.上发表的“WaferScale Integration of CMOS Chips for Biomedical Applications via Self-AlignedMasking”中描述的元件结合或由其修改，以产生本发明的更多实施方式。本公开也并不旨在通过说明书中提供的特定示例来限制本发明。尽管已经参考前述说明书描述了本发明，但本公开的优选实施方式的描述和图示不应以限制性的意义来解释。此外，应当理解，本发明的所有方面并不限于本公开阐述的特定描绘、配置或相对比例，而是取决于多种条件和变量。在本发明的实施方式在形式和细节方面的各种修改对于本领域技术人员将会是显而易见的。因此可以设想，本发明还应当覆盖任何这样的修改、改变和等同物。本公开旨在由下列权利要求限定本发明的范围并且从而覆盖这些权利要求及其等同项的范围内的方法和结构。

Claims (48)

1.一种用于对芯片进行封装的方法，所述方法包括：
(a)将芯片放置在平面化表面上；
(b)将载体放置在所述平面化表面上，使所述载体包围所述芯片，并且使所述载体与所述芯片之间具有间隙；以及
(c)缩小所述间隙以将所述载体结合至所述芯片，从而产生载体内芯片；
(d)将流体帽附接至所述载体内芯片中的所述载体；以及
(e)向所述流体帽中注射溶液，以在所述载体内芯片上沉积电极，所述电极能对所述芯片进行电寻址。
2.根据权利要求1所述的方法，其中步骤(b)是在步骤(a)之前执行的。
3.根据权利要求1所述的方法，其中所述间隙介于10μm与50μm宽之间。
4.根据权利要求1所述的方法，其中所述载体是塑料的。
5.根据权利要求1所述的方法，其中所述载体是机械加工的或注射模塑的。
6.根据权利要求1所述的方法，其中所述载体是注射模塑到所述平面化表面上的。
7.根据权利要求1所述的方法，其中所述平面化表面基本上在同一平面。
8.根据权利要求1所述的方法，其中所述平面化表面具有与所述芯片和所述载体互补的形貌，使得当安置在所述平面化表面上时，所述芯片和所述载体是共面的。
9.根据权利要求1所述的方法，其中所述平面化表面具有表面涂层，以改进所述芯片和所述载体从所述平面化表面的释放。
10.根据权利要求1所述的方法，其中处理所述芯片以增强所述芯片与所述载体之间的结合。
11.根据权利要求1所述的方法，其中所述芯片具有集成电路IC，具有发光二极管LED，或者是微机电系统MEMS。
12.根据权利要求1所述的方法，其中在(c)中，通过加热所述载体使得所述载体熔化或变形以缩小所述间隙。
13.根据权利要求12所述的方法，其中所述载体被加热至大于或等于组成所述载体的材料的玻璃化温度Tg。
14.根据权利要求1所述的方法，其中在(c)中，通过使所述载体与溶剂接触使得所述载体溶解或变形以缩小所述间隙。
15.根据权利要求14所述的方法，还包括使所述溶剂蒸发。
16.根据权利要求1所述的方法，其中在步骤(c)中，通过向所述间隙中注射粘合剂来缩小所述间隙。
17.根据权利要求1所述的方法，其中向所述芯片施加第一压力以抵靠所述平面化表面而固定所述芯片。
18.根据权利要求1所述的方法，其中向所述载体施加第二压力以抵靠所述平面化表面而固定所述载体。
19.根据权利要求17或18所述的方法，其中机械地施加或者通过真空施加所述第一压力或第二压力。
20.根据权利要求1所述的方法，其中所述芯片具有第一对准特征，所述平面化表面具有第二对准特征，并且在步骤(a)中将所述芯片放置在所述平面化表面上，使得所述第一对准特征与所述第二对准特征对准。
21.根据权利要求20所述的方法，其中所述第一对准特征以1μm至100μm的精确度对准至所述第二对准特征。
22.根据权利要求1所述的方法，其中所述载体对准至所述平面化表面。
23.根据权利要求22所述的方法，其中使用孔内销钉对准而将所述载体对准至所述平面化表面。
24.根据权利要求23所述的方法，其中至少两个销钉配合到至少两个孔中。
25.根据权利要求23所述的方法，其中所述载体包括孔而所述平面化表面包括销钉，并且当所述载体放置在所述平面化表面上时，所述销钉配合在所述孔中。
26.根据权利要求23所述的方法，其中所述载体包括销钉而所述平面化表面包括孔，并且当所述载体放置在所述平面化表面上时，所述销钉配合在所述孔中。
27.根据权利要求1所述的方法，其中所述载体是注射模塑到所述平面化表面上的，并且该注射模塑的载体包括具有相对于所述芯片的已知对准的销或孔。
28.根据权利要求1所述的方法，其中所述芯片以1μm至100μm的精确度相对于所述载体内芯片中的所述载体而对准。
29.根据权利要求1所述的方法，其中所述流体帽以10μm至100μm的精确度对准至所述载体内芯片。
30.根据权利要求1所述的方法，其中所述流体帽包括销钉，所述载体内芯片包括孔，并且所述销钉配合至所述孔中以将所述流体帽与所述载体内芯片对准。
31.根据权利要求1所述的方法，其中所述流体帽包括孔，所述载体内芯片包括销钉，并且所述销钉配合至所述孔中以将所述流体帽与所述载体内芯片对准。
32.根据权利要求1所述的方法，其中所述流体帽包括第一孔，所述载体内芯片包括第二孔，并且一销钉配合至所述第一孔和所述第二孔中以将所述流体帽与所述载体内芯片对准。
33.根据权利要求31所述的方法，其中所述流体帽包括微流体流动通道、混合器或液滴发生器。
34.根据权利要求1所述的方法，其中所述流体帽是塑料的。
35.根据权利要求1所述的方法，其中通过粘合剂将所述流体帽附接至所述载体内芯片。
36.根据权利要求1所述的方法，其中通过将所述流体帽或所述载体内芯片加热至大于或等于组成所述载体或所述载体内芯片的材料的玻璃化温度Tg，而将所述流体帽附接至所述载体内芯片。
37.根据权利要求1所述的方法，其中通过使所述载体或所述载体内芯片与溶剂接触使得所述载体或载体内芯片至少部分地溶解，并且使所述溶剂蒸发，而将所述流体帽附接至所述载体内芯片。
38.根据权利要求30、31或32所述的方法，还包括利用基准标记将所述流体帽与所述载体内芯片对准。
39.根据权利要求38所述的方法，其中所述流体帽以小于10μm的精确度与所述载体内芯片对准。
40.根据权利要求1所述的方法，其中所述流体帽包括通气端口。
41.根据权利要求1所述的方法，其中所述溶液包括导电材料，并且使所述溶液蒸发或固化以使所述电极沉积。
42.根据权利要求1所述的方法，其中所述流体帽在第一表面上附接至所述载体内芯片，并且所述电极在所述载体内芯片的表面侧上对所述芯片进行寻址。
43.根据权利要求1所述的方法，其中所述电极与所述芯片上的接触焊盘电气连通。
44.根据权利要求1所述的方法，还包括将第二流体帽附接至所述载体内芯片中的所述流体帽。
45.根据权利要求1所述的方法，还包括将第二流体帽附接至所述载体内芯片的第二表面。
46.根据权利要求1所述的方法，其中多个芯片被所述载体包围，并且所述载体内芯片包括所述多个芯片。
47.根据权利要求1所述的方法，其中所述载体内芯片具有能用于将所述载体内芯片与另一载体内芯片对准的孔和销钉。
48.根据权利要求1所述的方法，其中所述载体内芯片具有能用于将所述载体内芯片与能够对所述芯片进行电寻址和/或流体寻址的装置对准的孔和销钉。
CN201580023584.7A 2014-03-31 2015-03-30 用于流体元件和设备协整的低成本封装 Active CN106463463B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461973140P 2014-03-31 2014-03-31
US61/973,140 2014-03-31
PCT/US2015/023390 WO2015153486A1 (en) 2014-03-31 2015-03-30 Low-cost packaging for fluidic and device co-integration

Publications (2)

Publication Number Publication Date
CN106463463A CN106463463A (zh) 2017-02-22
CN106463463B true CN106463463B (zh) 2019-07-26

Family

ID=54241178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580023584.7A Active CN106463463B (zh) 2014-03-31 2015-03-30 用于流体元件和设备协整的低成本封装

Country Status (6)

Country Link
US (3) US9929065B2 (zh)
EP (1) EP3127148A4 (zh)
CN (1) CN106463463B (zh)
CA (1) CA2942822A1 (zh)
TW (1) TW201541579A (zh)
WO (1) WO2015153486A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD842493S1 (en) * 2016-09-07 2019-03-05 EMULATE, Inc. Microfluidic chip without pressure features for use with a fluid perfusion module
USD816861S1 (en) * 2016-09-07 2018-05-01 EMULATE, Inc. Transparent microfluidic chip without pressure features for use with a fluid perfusion module
US10591719B2 (en) * 2017-12-19 2020-03-17 Microvision, Inc. Laser welded scanner assemblies
US10286607B1 (en) 2017-12-19 2019-05-14 Microvision, Inc. Plastic laser welding with partial masking
WO2020005683A1 (en) * 2018-06-29 2020-01-02 Siemens Healthcare Diagnostics Inc. Stacked sensor assembly for fluid analyzer
KR20210075558A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
KR102589481B1 (ko) * 2021-09-23 2023-10-16 주식회사 위즈맥 조립형 세포 측정 기구

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US6443179B1 (en) * 2001-02-21 2002-09-03 Sandia Corporation Packaging of electro-microfluidic devices
US6838689B1 (en) * 2002-02-14 2005-01-04 Finisar Corporation Backside alignment and packaging of opto-electronic devices

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491377A (en) * 1982-04-19 1985-01-01 Pfaff Wayne Mounting housing for leadless chip carrier
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5640995A (en) * 1995-03-14 1997-06-24 Baxter International Inc. Electrofluidic standard module and custom circuit board assembly
ZA975891B (en) 1996-07-05 1998-07-23 Combimatrix Corp Electrochemical solid phase synthesis of polymers
US6136212A (en) * 1996-08-12 2000-10-24 The Regents Of The University Of Michigan Polymer-based micromachining for microfluidic devices
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
EP1281439A1 (en) * 2001-07-30 2003-02-05 F. Hoffmann-La Roche Ag Device for receiving a chip shaped carrier and process for assembling a plurality of such devices
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
US7314777B2 (en) * 2004-11-15 2008-01-01 Honeywell International Inc. Chip packaging systems and methods
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
TWI308382B (en) * 2006-07-25 2009-04-01 Phoenix Prec Technology Corp Package structure having a chip embedded therein and method fabricating the same
US20080138248A1 (en) * 2006-12-11 2008-06-12 Institut Curie Method for improving the bonding properties of microstructured substrates, and devices prepared with this method
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
US7696013B2 (en) * 2007-04-19 2010-04-13 Eastman Kodak Company Connecting microsized devices using ablative films
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US20100122904A1 (en) 2008-11-17 2010-05-20 Board Of Regents, The University Of Texas System Incorporating cmos integrated circuits in the design of affinity-based biosensor systems
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
WO2010122293A1 (en) 2009-04-20 2010-10-28 Oxford Nanopore Technologies Limited Lipid bilayer sensor array
US8673627B2 (en) 2009-05-29 2014-03-18 Life Technologies Corporation Apparatus and methods for performing electrochemical reactions
US8710858B2 (en) * 2010-09-23 2014-04-29 Intel Corporation Micro positioning test socket and methods for active precision alignment and co-planarity feedback
KR101963462B1 (ko) 2010-10-04 2019-03-28 제납시스 인크. 재사용 가능한 자동화 평행 생물 반응 시스템 및 방법
US9368469B2 (en) * 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
US9759711B2 (en) 2013-02-05 2017-09-12 Genia Technologies, Inc. Nanopore arrays
CN107003295B (zh) 2014-06-19 2019-11-05 里兰斯坦福初级大学理事会 测定分析物电荷的设备和方法
US20160005679A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Exposed die quad flat no-leads (qfn) package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US6443179B1 (en) * 2001-02-21 2002-09-03 Sandia Corporation Packaging of electro-microfluidic devices
US6838689B1 (en) * 2002-02-14 2005-01-04 Finisar Corporation Backside alignment and packaging of opto-electronic devices

Also Published As

Publication number Publication date
CA2942822A1 (en) 2015-10-08
CN106463463A (zh) 2017-02-22
US20200328129A1 (en) 2020-10-15
US9929065B2 (en) 2018-03-27
EP3127148A4 (en) 2017-11-15
US20180350703A1 (en) 2018-12-06
WO2015153486A1 (en) 2015-10-08
EP3127148A1 (en) 2017-02-08
US20170069555A1 (en) 2017-03-09
TW201541579A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
CN106463463B (zh) 用于流体元件和设备协整的低成本封装
US8201325B2 (en) Method for producing an integrated device
Del Rosario et al. The field guide to 3D printing in optical microscopy for life sciences
JP2007526108A (ja) 流体ｍｅｍｓデバイス
Chung et al. Three‐Dimensional Fluidic Self‐Assembly by Axis Translation of Two‐Dimensionally Fabricated Microcomponents in Railed Microfluidics
Lindsay et al. Heterogeneous integration of CMOS sensors and fluidic networks using wafer-level molding
Lynh et al. Novel solvent bonding method for creation of a three-dimensional, non-planar, hybrid PLA/PMMA microfluidic chip
EP1814666A2 (en) Microfluidic device
CN102371194B (zh) 制造微流体系统的方法
Im et al. Drop-on-demand electrohydrodynamic jet printing of microlens array on flexible substrates
US20210252757A1 (en) Field Programmable Fluidic Array
Wang et al. Sandwiched polyethylene shrink film masking with tunable resolution and shape for liquid alloy patterning
CN108987293B (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
Peng et al. CMOS compatible integration of three-dimensional microfluidic systems based on low-temperature transfer of SU-8 films
Wasley et al. Enabling rapid production and mass customisation of electronics using digitally driven hybrid additive manufacturing techniques
Brettschneider et al. Wafer-level packaging and laser bonding as an approach for silicon-into-lab-on-chip integration
KR101151221B1 (ko) 마이크로 채널을 가진 구조물의 제조 방법 및 그 구조물
Fernandes Design, fabrication and integration of 3D micro-structures using self-folding techniques for ultraminiaturization of smart microsystems
Jeon et al. Height-Tunable Replica Molding Using Viscous Polymeric Resins
Yang Techniques for a Chip-In-Cell Wireless Platform for Single Cell Monitoring
Charlot et al. A low cost and hybrid technology for integrating silicon sensors or actuators in polymer microfluidic systems
Geßner Smart Systems Integration 2011
Mastrangeli Enabling capillary self-assembly for microsystem integration
Zhang et al. Flexible packaging and integration of CMOS IC with elastomeric microfluidics
Walsh et al. 3D additive lithography for electronics towards highly integrated freeform structural electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211213

Address after: Massachusetts

Patentee after: ANALOG DEVICES, Inc.

Address before: California, USA

Patentee before: MULTERRA BIO, Inc.