TW201541579A - 用於流體及裝置共整合之低成本封裝 - Google Patents
用於流體及裝置共整合之低成本封裝 Download PDFInfo
- Publication number
- TW201541579A TW201541579A TW104110568A TW104110568A TW201541579A TW 201541579 A TW201541579 A TW 201541579A TW 104110568 A TW104110568 A TW 104110568A TW 104110568 A TW104110568 A TW 104110568A TW 201541579 A TW201541579 A TW 201541579A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- carrier
- cic
- hole
- fluid
- Prior art date
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 143
- 235000012431 wafers Nutrition 0.000 claims description 379
- 239000012530 fluid Substances 0.000 claims description 197
- 239000004033 plastic Substances 0.000 claims description 70
- 229920003023 plastic Polymers 0.000 claims description 70
- 239000002904 solvent Substances 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 238000004891 communication Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000009477 glass transition Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000003550 marker Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 239000000155 melt Substances 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 1
- 230000026676 system process Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 description 45
- 238000003860 storage Methods 0.000 description 20
- 238000001746 injection moulding Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 6
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 6
- 238000002493 microarray Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- YTPFRRRNIYVFFE-UHFFFAOYSA-N 2,2,3,3,5,5-hexamethyl-1,4-dioxane Chemical compound CC1(C)COC(C)(C)C(C)(C)O1 YTPFRRRNIYVFFE-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910021607 Silver chloride Inorganic materials 0.000 description 2
- 239000002318 adhesion promoter Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 210000001747 pupil Anatomy 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 1
- BJYZKIAFWIOXCV-UHFFFAOYSA-N CC(C(CCCCCCCCCCCCCCCCCC)(Cl)C)CCCCCCCC Chemical compound CC(C(CCCCCCCCCCCCCCCCCC)(Cl)C)CCCCCCCC BJYZKIAFWIOXCV-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000003014 ion exchange membrane Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
- B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
- B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
- B01L3/502707—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
- B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
- B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
- B01L3/502715—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by interfacing components, e.g. fluidic, electrical, optical or mechanical interfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L2300/00—Additional constructional details
- B01L2300/06—Auxiliary integrated devices, integrated components
- B01L2300/0627—Sensor or part of a sensor is integrated
- B01L2300/0645—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L2300/00—Additional constructional details
- B01L2300/08—Geometry, shape and general structure
- B01L2300/0809—Geometry, shape and general structure rectangular shaped
- B01L2300/0816—Cards, e.g. flat sample carriers usually with flow in two horizontal directions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L9/00—Supporting devices; Holding devices
- B01L9/52—Supports specially adapted for flat sample carriers, e.g. for plates, slides, chips
- B01L9/527—Supports specially adapted for flat sample carriers, e.g. for plates, slides, chips for microfluidic devices, e.g. used for lab-on-a-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dispersion Chemistry (AREA)
- Analytical Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- Hematology (AREA)
- Clinical Laboratory Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Micromachines (AREA)
Abstract
本發明提供用於封裝一晶片之方法及其中該晶片與封裝係共面且無間隙之封裝晶片。在某些例項中，該封裝晶片具有與該晶片整合之電極或流體。
Description
本申請案主張2014年3月31日申請之美國臨時專利申請案第61/973,140號之權利，該案係以引用之方式全部併入本文。
本發明大體上係關於微晶片(例如，積體電路(IC)、微機電系統(MEMS)及發光二極體(LED)晶片)及其等封裝。整合的電子及機電裝置近來已表明其等在將許多感測及量測組件整合在一小的緊湊佔據面積中之能力方面大有前途，此可用於開發低成本且便攜式生物化學感測器。雖然感測器自身的成本可相對較為便宜(例如，小於約1美元)，但是用於封裝裝置之成本仍然保持相對較高(例如，通常為大於裝置自身的數量級)。
微晶片與一流體介面之整合可特別昂貴且難以進行。目前，晶片與流體之大部分整合涉及例如藉由將晶片導線接合至一插座中且接著將插座併入一印刷電路板中而單獨封裝晶片之各者。接著可使流體組件改質以容納電子封裝，這係一種既繁瑣又昂貴的方法且通常不適於搭配複雜的流體結構使用。
本文中已認識到需要用於封裝微晶片且使其等與電極及微流體整合之經改良方法。本文中描述之方法適於對準晶片及封裝兩者以沈
積電引線以及整合微流體。此係使用導致晶片與封裝之頂面共面之一程序而實現。該方法允許整合幾乎任何微流體架構與一整合電子裝置。
在一態樣中，本文中揭示一種用於封裝一晶片之方法。該方法涉及將一晶片放置在一平坦表面上，及將一承載體放置在平坦表面上包圍晶片，其中承載體與晶片之間具有一間隙。該方法進一步涉及封閉間隙以接合晶片，藉此產生一承載體中晶片(CiC)。
在另一態樣中，本文中揭示一種封裝晶片。封裝晶片包含具有一第一表面之一晶片及具有一第二表面之一承載體，其中承載體包圍晶片且接合至晶片，使得第一表面與第二表面實質上共面。封裝晶片包含承載體上對準至晶片之全局對準特徵。
根據其中僅展示及描述本發明之闡釋性實施例之以下詳細描述，熟悉此項技術者將容易明白本發明之額外態樣及優點。如將意識到，本發明能夠具有其他及不同實施例，且其若干細節能夠在多個方面進行修改且皆不脫離本發明。因此，圖式及描述將被視為在性質上為闡釋性且非限制性。
本說明書中提及之所有公開案、專利及專利申請案係藉由引用之方式併入本文中，其引用程度如同每一個別公開案、專利或專利申請案經具體地及個別地表明以引用之方式併入般。
100‧‧‧透視圖
102‧‧‧透視分解圖
105‧‧‧封裝系統
110‧‧‧流體罩
115‧‧‧積體電路(IC)/晶片
120‧‧‧電極
125‧‧‧塑膠承載體
200‧‧‧第一步驟
201‧‧‧第二步驟
202‧‧‧第三步驟
205‧‧‧塑膠承載體
210‧‧‧平坦表面
215‧‧‧承載體中晶片(CiC)
300‧‧‧視圖
301‧‧‧步驟
302‧‧‧步驟
303‧‧‧步驟
305‧‧‧溶劑
310‧‧‧黏附劑
315‧‧‧塑膠重組
400‧‧‧第一視圖
401‧‧‧第二視圖
402‧‧‧第三視圖/組裝圖
404‧‧‧加熱
405‧‧‧底部平坦表面/底部平坦板
406‧‧‧拆卸
410‧‧‧螺紋孔
415‧‧‧頂部壓力板/頂部熱板
420‧‧‧彈簧柱塞/固定螺釘
425‧‧‧螺釘
430‧‧‧熱接合系統
500‧‧‧第一視圖
501‧‧‧第二視圖
502‧‧‧組裝視圖
503‧‧‧射出模製
504‧‧‧拆卸
505‧‧‧射出平坦板/底部平坦板/底部模具
510‧‧‧射出埠
515‧‧‧頂部熱板/頂板
520‧‧‧彈簧柱塞/固定螺釘
525‧‧‧螺釘
600‧‧‧截面圖
601‧‧‧步驟
605‧‧‧真空平坦表面
610‧‧‧真空埠/真空孔
700‧‧‧示意圖
701‧‧‧示意圖
702‧‧‧示意圖
703‧‧‧示意圖
704‧‧‧分解截面圖
705‧‧‧平坦表面
706‧‧‧組裝視圖
707‧‧‧整合式組裝系統
708‧‧‧拆卸
710‧‧‧晶片級對準標記
715‧‧‧榫釘-孔
720‧‧‧晶片
725‧‧‧對準標記
730‧‧‧塑膠承載體
735‧‧‧榫釘孔
740‧‧‧榫釘-銷/銷-孔
745‧‧‧銷-孔
750‧‧‧承載體中晶片(CiC)/榫釘-銷
800‧‧‧第一視圖
801‧‧‧分解截面圖
802‧‧‧截面組裝視圖
803‧‧‧射出模製
804‧‧‧拆卸
805‧‧‧平坦射出模具/射出平坦表面
810‧‧‧榫釘-銷特徵部
815‧‧‧承載體中晶片(CiC)
820‧‧‧整合榫釘-銷/整合銷
825‧‧‧整合榫釘銷
900‧‧‧第一視圖
901‧‧‧分解/未組裝視圖
902‧‧‧組裝/視圖
903‧‧‧接合/視圖
905‧‧‧流體罩
910‧‧‧榫釘-孔
915‧‧‧流體整合系統
920‧‧‧外部對準
1000‧‧‧第一視圖
1001‧‧‧分解/未組裝視圖
1002‧‧‧視圖
1005‧‧‧整合銷-孔/流體罩
1010‧‧‧榫釘-孔
1015‧‧‧銷-孔流體對準系統
1020‧‧‧整合對準之裝置
1100‧‧‧步驟
1101‧‧‧視圖
1102‧‧‧視圖
1105‧‧‧流體罩
1110‧‧‧罩
1115‧‧‧流體精確對準系統
1120‧‧‧精確對準之裝置
1200‧‧‧步驟
1201‧‧‧步驟
1202‧‧‧步驟
1205‧‧‧接觸襯墊
1210‧‧‧陰影遮罩
1215‧‧‧陰影遮罩上之孔
1220‧‧‧接觸襯墊
1225‧‧‧承載體中晶片(CiC)
1230‧‧‧大面積電極
1300‧‧‧步驟
1301‧‧‧步驟
1302‧‧‧步驟
1310‧‧‧陰影遮罩
1315‧‧‧大面積電極
1400‧‧‧步驟
1401‧‧‧步驟
1402‧‧‧步驟
1403‧‧‧步驟
1404‧‧‧步驟
1405‧‧‧流體罩
1410‧‧‧電極通道
1415‧‧‧排氣埠
1420‧‧‧大面積電接觸襯墊
1425‧‧‧金屬
1430‧‧‧裝置/最終結構
1435‧‧‧金屬電極
1500‧‧‧步驟
1501‧‧‧步驟
1502‧‧‧步驟
1503‧‧‧步驟
1504‧‧‧截面影像
1515‧‧‧承載體中晶片(CiC)
1520‧‧‧底部射出
1525‧‧‧底部電極
1600‧‧‧步驟
1601‧‧‧步驟
1602‧‧‧步驟
1603‧‧‧步驟
1604‧‧‧步驟
1605‧‧‧三維(3D)承載體中晶片(CiC)
1610‧‧‧底部流體接達埠
1615‧‧‧頂部整合銷
1620‧‧‧底部整合孔
1625‧‧‧頂部流體罩
1630‧‧‧晶片
1635‧‧‧頂部通道
1640‧‧‧底部通道
1645‧‧‧整合孔
1650‧‧‧底部流體罩
1655‧‧‧晶片
1660‧‧‧整合銷
1665‧‧‧三維(3D)流體介面
1700‧‧‧混合晶片模具
1701‧‧‧步驟
1702‧‧‧步驟
1703‧‧‧步驟
1704‧‧‧步驟
1705‧‧‧晶片
1706‧‧‧步驟
1707‧‧‧步驟
1708‧‧‧步驟
1709‧‧‧步驟
1710‧‧‧晶片A
1715‧‧‧晶片B
1720‧‧‧晶片A
1725‧‧‧晶片A基準
1730‧‧‧晶片B
1735‧‧‧晶片B基準
1740‧‧‧多晶片承載體
1745‧‧‧多晶片承載體中晶片(CiC)
1750‧‧‧陰影或絲網遮罩
1755‧‧‧電極
1760‧‧‧晶片間電極
1765‧‧‧外界與晶片電極
1770‧‧‧流體罩
1775‧‧‧晶片
1800‧‧‧步驟
1801‧‧‧步驟
1802‧‧‧步驟
1803‧‧‧步驟
1804‧‧‧步驟
1805‧‧‧陣列晶片
1806‧‧‧步驟
1807‧‧‧步驟
1810‧‧‧底孔
1815‧‧‧塑膠承載體
1820‧‧‧大面積承載體中晶片(CiC)
1825‧‧‧大面積陰影遮罩
1830‧‧‧大面積流體罩
1835‧‧‧大面積基板
1840‧‧‧個別裝置
1900‧‧‧步驟
1901‧‧‧步驟/俯仰視圖
1902‧‧‧步驟
1903‧‧‧步驟
1904‧‧‧步驟
1905‧‧‧流體埠
1906‧‧‧空插座
1907‧‧‧裝置
1908‧‧‧罩
1910‧‧‧榫釘-孔
1915‧‧‧測試插座
1920‧‧‧閂鎖
1925‧‧‧蓋
1930‧‧‧基座
1935‧‧‧流體射出/真空埠
1940‧‧‧電接觸件
1945‧‧‧榫釘銷
1950‧‧‧凹陷
2001‧‧‧電腦系統
2005‧‧‧中央處理單元
2010‧‧‧記憶體/記憶體位置
2015‧‧‧電子儲存單元
2020‧‧‧通信介面
2025‧‧‧周邊裝置
2030‧‧‧系統
2100‧‧‧頂板
2105‧‧‧底板
2110‧‧‧凹陷
2115‧‧‧螺釘
2120‧‧‧彈簧柱塞
2205‧‧‧玻璃滑塊
2210‧‧‧塑膠承載體
2300‧‧‧透視圖
2305‧‧‧剖面圖
2400‧‧‧榫釘
2500‧‧‧流體介面
2505‧‧‧電極
2510‧‧‧封裝晶片
在隨附申請專利範圍中特別提出本發明之新穎特徵。將藉由參考提出闡釋性實施例之以下詳細描述而獲得對本發明之特徵及優點之一更好理解，其中利用本發明之原理及隨附圖式(在本法中亦為「圖(FIG.及FIGs.))：圖1展示本發明之一封裝裝置之一實例；圖2展示在一承載體中嵌入一晶片之一實例；
圖3展示使用溶劑或黏附劑接合在一承載體中嵌入一晶片之一實例；圖4展示使用熱接合在一承載體中熱嵌入一晶片之一實例；圖5展示使用射出模製在一承載體中嵌入一晶片之一實例；圖6展示使用一真空夾盤進行嵌入之一實例；圖7a及圖7b展示以一外部榫釘及銷-孔進行對準之一實例；圖8展示一整合榫釘-銷之一實例；圖9展示使用一外部銷-孔進行流體整合之一實例；圖10展示使用一整合式榫釘及銷-孔進行流體整合之一實例；圖11展示流體之精確對準之一實例；圖12展示用於電極之整合式外部榫釘及銷-孔對準之一實例；圖13展示電極之精確對準之一實例；圖14a及圖14b展示頂部電極之射出模製之一實例；圖15a及圖15b展示底部電極之射出模製之一實例；圖16a及圖16b展示3維(3D)流體整合之一實例；圖17a、圖17b及圖17c展示多晶片整合之一實例；圖18a及圖18b展示大面積整合之一實例；圖19a、圖19b及圖19c展示一測試插座之一實例；圖20展示用於控制本發明之裝置之製造及/或操作之一電腦系統之一實例；圖21展示本發明之一平坦化夾具之一實例；圖22展示本發明之具有一玻璃滑塊及基板之一平坦化夾具之一實例；圖23展示本發明之一組裝平坦化夾具之一實例；圖24展示一流體罩組裝至承載體中晶片(CiC)之一實例；圖25展示一電極射出至一流體罩之一流體通道中之一實例；及
圖26展示一電極之一電阻量測之一實例。
雖然在本文中已展示且描述本發明之多個實施例，但是熟習此項技術者將明白僅藉由實例提供此等實施例。熟習此項技術者可想到多種變動，更改、修改及替代而不脫離本發明。應瞭解，可採用本文中描述之本發明之實施例之各種替代。
本文中描述之裝置及方法可適用於多種不同生物感測器及生物裝置系統，包含但不限於阻抗及電荷感測奈米孔、螢光微陣列、電化學微陣列及基於MEMS之生物感測器。此外，本發明之裝置及方法提供此等最終使用及其他之多個優點。本文中描述之封裝技術亦可與各種生物感測器及裝置中存在的表面改質及斑點式捕獲探針相容。
在一態樣中，本文中揭示一種用於封裝一晶片之方法。該方法涉及將一晶片放置在一平坦表面上；及將一承載體放置在平坦表面上包圍晶片，其中承載體與晶片之間具有一間隙。該方法進一步涉及封閉間隙以接合晶片，藉此產生一承載體中晶片(CiC)。涉及將一承載體放置在平坦表面上之步驟可領先於將一晶片放置在平坦表面上之步驟。間隙的寬度可介於約10μm與約50μm之間。間隙可藉由加熱承載體使得承載體熔融或變形封閉間隙而封閉。承載體可經加熱至大於或等於構成承載體之一材料之一玻璃轉變溫度(Tg)之一溫度。間隙可藉由使承載體與一溶劑接觸使得承載體溶解或變形封閉間隙而封閉。本文中揭示之方法可進一步涉及蒸發溶劑。間隙可藉由將一黏附劑射出至間隙中而封閉。該方法可進一步涉及施加一第一壓力於晶片以抵著平坦表面固持晶片。該方法可進一步涉及施加一第二壓力於承載體以抵著平坦表面固持承載體。可機械地或藉由真空施加第一壓力或第二壓力。
承載體可為塑膠。承載體可經加工或射出模製。承載體可經射出模製至平坦表面上，且平坦表面可係實質上平坦。平坦表面可具有一拓撲，該拓撲與晶片及承載體互補使得晶片及承載體在安置於平坦表面上時係共面的。平坦表面可具有一表面塗層以改良晶片及承載體自平坦表面之釋放。晶片可經處理以增強晶片與承載體之間之接合。該晶片可具有一積體電路(IC)或一發光二極體(LED)。晶片可為一微機電系統(MEMS)。
在另一態樣中，本文中揭示一種封裝晶片。封裝晶片包含具有一第一表面之一晶片及具有一第二表面之一承載體，其中承載體包圍晶片且接合至晶片，使得第一表面實質上與第二平面共面。封裝晶片包含承載體上對準至晶片之全局對準特徵。全局對準特徵可包含一榫釘或一孔。榫釘可為圓柱形；孔可為圓形。
封裝晶片可具有一第一表面，該第一表面具有小於約1平方毫米、小於約100平方毫米或小於約10,000平方毫米(mm2)之一面積。封裝晶片可具有一第二表面，該第二表面具有至少約1平方釐米、至少約100平方釐米或至少約1,000平方釐米(cm2)之一面積。封裝晶片可具有第二表面之面積與第一表面之表面之一比率，該比率係至少約1：1、至少約5：1、至少約10：1、至少約15：1、至少約20：1、至少約30：1、至少約40：1、至少約50：1、至少約75：1或至少約100：1。封裝晶片可使第一表面之部分及第二表面之部分偏離實質上平坦不超過10μm。封裝晶片可依沿著第一表面及第二表面之一平坦表面布置，使得平坦表面與第一表面及第二表面之間的間隙小於約10μm。封裝晶片可進一步包含一局部對準特徵。晶片可以約1μm至約10μm之一精確度對準至全局對準特徵。承載體可接合至晶片且無一間隙。承載體可接合至該晶片，其中一間隙小於約1nm。晶片可具有一積體電路(IC)、具有一發光二極體(LED)或其可為一微機電系統(MEMS)。承載
體可為塑膠；承載體可經射出模製以包圍晶片。承載體可為加工塑膠。視需要，晶片可不附接至一印刷電路板。
圖1展示封裝系統105之一透視圖100及一透視分解圖102。系統105係由全部接合在一起以產生一低成本可電定址微流體系統之一流體罩110、積體電路(IC)或其他晶片115、電極120及塑膠承載體125構成。此外，一第二罩可接合至承載體125之底部且視需要自頂部接達以產生一額外流體通道，其允許接達晶片115之底側。系統105可具有許多整合式微流體層(例如，2、3、4、5、6、7、8、9、10層或更多層)。系統105亦可經延伸以容納相同設計或不同設計組件(例如，IC、光-電子、光學、MEMS、隔膜等等)之多個晶片，允許組件之混合式整合。
在本發明之一態樣中，本發明提供一晶片在一低成本(例如塑膠)承載體中之一無間隙且共面整合。晶片與承載體之間的間隙可小於約1μm、小於約10μm或小於約20微米(μm)。在一些情況下，晶片及承載體不具有間隙，意謂使用一洩漏測試之技術未偵測到間隙。
圖2係程序之一圖形表示。最左側面板係程序之一俯視圖。最右側面板係程序之一截面圖。開始於頂部面板且表示一第一步驟200，在一平坦表面210上放置一經製造塑膠承載體205。晶片115亦抵著平坦表面210面朝下放置在承載體205的中心。在一第二步驟201中，將晶片115接合至塑膠承載體205。在一第三步驟202中，自平坦表面210釋放整個結構以形成一承載體中晶片(CiC)215。
塑膠承載體205可具有稍微大於晶片115之佔據面積之一中袋(例如大約10μm至100μm)。此可適應由於切塊程序而引起之晶片大小變動。袋裝塑膠承載體可藉由加工一塑膠薄板或直接經由射出模製而製成。塑膠選擇可藉由應用判定；例如，在其中晶片需要照明之情況
下，可使用丙烯酸或環狀烯烴共聚物(COC)。在將晶片放置於塑膠承載體中之前，可在後續步驟中用真空電漿、大氣壓電漿、電暈或UV/臭氧處理晶片以增強晶片與塑膠之間之接合強度。在一些情況下，可使用諸如六甲基二矽氮烷(HMDS)之一助黏劑來增強接合。諸如一清潔劑或二甲基十八烷基氯矽烷之一表面塗層可用作一脫模劑。平坦表面可為加工平滑或一精確拋光、原子平坦矽表面。例如，一20/10刮痕表面粗糙度(scratch-dig surface roughness)可藉由拋光諸如不鏽鋼之一金屬表面而達成。
在一些情況下，平坦表面並不平坦，而是具有容納晶片及/或承載體之凹陷及/或凸出部分之凸出及/或凹陷部分。表面可經蝕刻或加工以容納任何拓撲。作為一非限制實例，存在一些積體電路(IC)程序，其中晶片之最頂層通常並非拋光平坦。此等晶片通常具有與最頂層上之金屬跡線之圖案化相關聯之凸出特徵。此等跡線可經鏡像及蝕刻至平坦基板中。一般而言，晶片之凸出及/或凹陷部分可在平坦表面上匹配使得平坦表面與晶片及/或承載體之間的間隙小至沒有間隙(例如，小於約1μm、小於約5μm或小於約10μm之一間隙)。在一些情況下，凸出及/或凹陷部分可彼此匹配使得晶片及承載體共面。若晶片及承載體之表面係在一真實平面之約1μm、約5μm或約10μm內，則晶片及承載體被視為共面。
若干方法之任何一或多者可用以將晶片整合在塑膠中使得其等無間隙，包含但不限於用於填充間隙之一低黏度黏附劑、熱接合或溶劑接合。
圖3描繪用於溶劑或黏附劑接合之一程序流之一實例。系統如300處所示般組裝，其中承載體及晶片如上文關於圖2描述般安置在平坦表面上。如一系列步驟301、302、303中描繪，一溶劑305或黏附劑310被引入至腔中且填充晶片115與塑膠承載體205之間的間隙。在黏
附劑310之情況下，黏附劑310凝固，在晶片115與承載體205之間產生一無縫密封以如303處所示般產生CiC 215。在溶劑305之情況下，溶劑蒸發且塑膠重組315以產生CiC 215。
在溶劑接合之情況下，腔中之溶劑可導致晶片附近的一些塑膠溶解及/或變得可流動且填充晶片與塑膠承載體之間的氣隙。一旦溶劑蒸發，塑膠即重新凝固，在晶片與塑膠承載體之間產生一無間隙介面。因為此係全部在表面抵著平坦表面壓平時完成，所以晶片與塑膠承載體之所得表面共面。用於此程序之溶劑類型高度取決於所使用之特定塑膠，但是作為一非限制實例，環己烷可搭配環狀烯烴共聚物(COC)使用。代替一溶劑，一低黏度黏附劑可用以填充間隙。黏附劑之選擇主要係基於特定應用及熱及機械穩定及耐化學性之需求。例如，BCB(甲基環戊烯醇酮4024-25，Dow Chemical Company)由於其易於固化、機械穩固及化學相容性而對於許多應用而言可能係理想的。
圖4中展示本發明之熱接合程序之一實例。在第一視圖400(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)中，展示具有螺紋孔410之底部平坦表面405。第二視圖401(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)展示具有一彈簧柱塞或固定螺釘420之頂部壓力板415。第三視圖402係熱接合系統之一分解截面圖，該熱接合系統係由底部平坦板405、頂部熱板415、彈簧柱塞/固定螺釘420及螺釘425構成。晶片115及經製造塑膠承載體205如先前參考圖2展示且描述般面朝下放置在底部平坦板上。繼續參考圖4，熱接合系統430之組裝圖402展示施加壓力於承載體205之螺釘425及頂部壓力板415，及施加壓力於晶片115之彈簧柱塞/固定螺釘420，其等皆抵著平坦表面405。可加熱404總成以促進塑膠承載體205之熱流直至填充晶片115與承載體205之間的間隙。最後，
可拆卸406系統以釋放CiC 215。
熱接合可藉由將共面整合式機構加熱404至高於塑膠之玻璃轉變溫度(Tg)使得其流動以填充間隙而達成。亦可施加壓力以促進更快流動及/或較低溫度接合。如視圖403所示，由於塑膠與晶片之機械性質的區別，與施加壓力於晶片上相比，熱接合系統430允許施加獨立壓力於承載體上。獨立壓力控制可藉由以下方法而達成：使用頂部壓力板415以透過使用螺釘425施加壓力於塑膠承載體205，同時處於中心之一彈簧柱塞或固定螺釘420可被擰緊以施加一不同壓力於晶片115。壓力大小可與施加於各者之扭矩有關。作為一非限制實例且在一丙烯酸承載體之情況下，可需要具有約117℃及約120℃之一溫度，其中施加至載體之一壓力介於約400kPa與約600kPa之間。
在一些情況下，承載體可如圖5中所示般經直接射出模製或鑄造在晶片周圍。此方法可避免使用一預製造塑膠承載體。如第一視圖500(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)中所示，除了存在射出埠510用於塑膠射出之外，射出模製至平坦表面505上類似於本文中描述之熱接合系統。第二視圖501係射出模製整合系統之一分解截面圖，該整合系統係由底部射出平坦板505、頂部熱板515、彈簧柱塞/固定螺釘520及螺釘525構成。晶片115面朝下放置在底部平坦板505上。在射出模製整合系統之組裝視圖502中，螺釘525及頂板515完成用於承載體之射出模具。彈簧柱塞及固定螺釘520抵著射出平坦表面505施加壓力於晶片115以產生一密封系統。塑膠可被射出模製至系統中503以在晶片115周圍產生一承載體。可拆卸504系統以釋放CiC 215。
可如本文中描述般執行類似晶片及模具製備。不同於熱、溶劑或黏附劑方法，底部模具505具有用於射出塑膠之埠。在一些情況下，模具機構可需要頂部模具與底部模具之間之一密封；例如，此對
於其中高壓力將以其他方式造成洩漏之大部分射出模製來說情況通常如此。
對於本文中描述的間隙填充方法之任一者，一真空可用以將晶片及塑膠承載體固持在適當位置。圖6展示真空系統之一實例，其中相似符號描繪相似元件。截面圖600展示具有真空埠610之一真空平坦表面605，真空埠610經組態以抵著該表面固持晶片115及塑膠承載體205。在間隙填充程序之後，601處展示使用真空平坦表面及溶劑或黏附劑接合製成之CiC 205。
如上文詳述且在一態樣中，本文中揭示一種用於封裝一晶片之方法。該方法涉及將一晶片放置在一平坦表面上，及將一承載體放置在平坦表面上包圍晶片，其中承載體與晶片之間具有一間隙。該方法進一步涉及封閉間隙以接合晶片，藉此產生一承載體中晶片(CiC)。該方法可進一步涉及具有一第一對準特徵之一晶片，具有一第二對準特徵之平坦表面，且晶片被放置在平坦表面上使得第一對準特徵與第二對準特徵對準。在此方法下，第一對準特徵可以約1μm至約100μm之一精確度對準至第二對準特徵。承載體可對準至平坦表面(包含藉由使用一孔中榫釘對準)。視需要，至少兩個榫釘裝配至至少兩個孔中(如同介於承載體與平坦表面之間)。視需要，承載體包括一孔且平坦表面包括一榫釘，且當承載體放置在平坦表面上時，榫釘裝配在孔中。視需要，承載體包括一榫釘且平坦表面包括一孔，且當承載體放置在平坦表面上時，榫釘裝配在孔中。此外且視需要，承載體經射出模製至平坦表面上且射出模製承載體包括具有相對於晶片之一已知對準之銷或孔。使用所描述方法之至少一者，晶片相對於承載體中晶片(CiC)中之承載體以約0.5μm至約100μm之一精確度對準。
在另一態樣中，本文中描述一種用於對準不同組件(例如，晶
片、流體罩及塑膠承載體)以產生一承載體中晶片(CiC)結構之方法。低成本對準係藉由取放對準與榫釘銷-孔或球槽(ball-grove)對準之一組合而達成。
圖7a及圖7b中展示本發明之一低成本對準之一實例。如圖7a中之700(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)處所示，平坦表面705具有兩個主要特徵：(a)晶片級對準標記710，其可在對準晶片時經凹陷以維持平坦性；及(b)榫釘-孔715，其用於隨後對準一塑膠承載體。在此示意圖中，平坦表面705具有用於暫時安裝晶片或承載體之真空孔610。如圖7a中之701(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)處所示，晶片720可在其等表面上具有可見對準標記725。平坦表面上之對準標記710匹配晶片上之此等標記。
如圖7a中之702(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)處所示，晶片720用一取放工具對準至平坦表面705上之標記且可藉由真空固持在適當位置。如圖7b中之703(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)處所示，用於低成本對準之塑膠承載體730亦具有榫釘孔735以促進低成本對準。
圖7b之分解截面圖704描繪具有外部銷-孔745之低成本對準系統包括用於低成本對準之底部平坦表面705(如圖7a中所示)，底部平坦表面705上已對準晶片720。系統進一步包括頂部熱板415、彈簧柱塞/固定螺釘420及螺釘425(如圖4中先前詳述)。榫釘-銷740被插入至將承載體730對準至底部平坦表面705之榫釘-孔715中。晶片720及經製造塑膠承載體730如本文中描述般面朝下放置在底部平坦板上。展示具有外部銷-孔740之低成本對準系統之組裝視圖706。如先前關於圖4描述，螺釘425及頂部壓力板415施加壓力於承載體730，且彈簧柱塞
或固定螺釘420施加壓力於晶片720。整合式組裝系統707可經熱、溶劑或黏附劑接合。可拆卸708系統以釋放具有使用外部榫釘-銷750對準之榫釘-孔之CiC。榫釘-孔735可用以對準晶片720(即，由於其等已知相對位置及定向(由於底部平坦表面705))。
晶片與塑膠承載體之間之對準可藉由使底部主模具改質以含有對應於晶片之對準標記以及對應於塑膠承載體之榫釘-孔對準結構而促進。最初，晶片可使用基於晶片之對準標記對準至主模具且放置在主模具上。晶片可藉由摩擦力或使用一真空夾盤固持在適當位置。底部模具上之對準標記亦可為匹配凸出結構(諸如晶片之頂層上之金屬跡線)之溝槽，此可進一步增強對準之精確度及容易度。塑膠承載體亦可使用榫釘以在一極精確位置中配接塑膠承載體及底部主模具(例如，配接至約1.5μm內、約3μm內、約5μm內、約10μm內或約30μm內)而對準至晶片。晶片及塑膠承載體可接著如本文中描述般整合。晶片上之嵌入式特徵現在可經由用以對準模具及塑膠承載體之相同銷榫釘對準而參照該承載體上之特徵。使用此等特徵，吾人可將後續結構對準在約1.5μm至約30μm可重複性內。例如，Jergens DexLocTM定位器銷的使用具有13μm之一可重複性。此特徵可對微流體組件及電極對準至晶片有用。
本文中亦提供一種用於整合晶片與使用射出模製之流體之方法。在一些實施例中，可直接將榫釘-銷整合至塑膠承載體中。此可允許在整合結構上建立後續特徵。圖8中展示此等裝置及方法。在一第一視圖800(其展示描繪一俯視圖之一最左側面板及描繪一截面圖之一最右側面板)中，用於低成本對準之平坦射出模具805給本文中且關於圖5中描述之程序描述之平坦表面705添加額外特徵，模具含有將在射出模製程序期間在承載體中產生榫釘-銷之榫釘-銷特徵810，而非具有實施外部榫釘銷740之榫釘孔715。平坦射出模具內具有整合銷
820之低成本對準系統之一分解截面圖801具有類似於先前圖7a及圖7b中展示且描述之組件之組件。
低成本對準系統之截面組裝視圖802展示平坦射出模具805內之整合銷。如先前圖5中描述且展示，螺釘425及頂板515完成用於承載體之射出模具，且彈簧柱塞或固定螺釘420抵著射出平坦表面805施加壓力於晶片720以產生一密封系統。塑膠經射出模製至系統中803以在晶片720周圍產生具有整合榫釘-銷之一承載體。拆卸804系統以釋放具有整合榫釘-銷之CiC。整合榫釘-銷820可由於其等已知相對位置及定向而用以對準晶片720。
應注意，具有整合榫釘銷825之一預製造承載體亦可用以實現類似於圖8中所示之一結果，但是承載體自身可鎖定至平坦表面中以用於低成本對準而無需外部榫釘-銷。在本發明之一實施例中，此程序具有約5微米、約8微米、約10微米、約15微米、約20微米、約25微米或約30微米(μm)之一經表明可重複性。
如上文詳述且在一態樣中，本文中揭示一種用於封裝一晶片之方法。該方法涉及將一晶片放置在一平坦表面上，及將一承載體放置在平坦表面上包圍晶片，其中承載體與晶片之間具有一間隙。該方法可進一步涉及封閉間隙以接合晶片，藉此產生一承載體中晶片(CiC)。該方法進一步涉及將一流體罩附接至承載體中晶片(CiC)中之承載體。流體罩可以約10μm至約100μm之一精確度對準至CiC。流體罩可包含一榫釘，該CiC可包含一孔，使得榫釘被裝配至孔中以使流體罩與CiC對準。流體罩可包含一孔，CiC可包含一榫釘，使得榫釘被裝配至孔中以使流體罩與CiC對準。流體罩可包含一第一孔，CiC可包含一第二孔，使得榫釘被裝配至第一孔及第二孔中以使流體罩與CiC對準。流體罩可包含一微流體流動通道、一混合器或一小滴
產生器。流體罩可為塑膠且流體罩可由一黏附劑附接至CiC。視需要，流體罩可藉由將流體罩或CiC加熱至大於或等於構成承載體或CiC之一材料之一玻璃轉變溫度(Tg)之一溫度而附接至該CiC。流體罩可藉由使承載體或CiC與一溶劑接觸使得承載體或CiC至少部分溶解且蒸發溶劑而附接至CiC。視需要，流體罩可用基準標記與CiC對準。流體罩可與CiC對準至小於約10μm之一精確度。
進一步言之，如上文詳述，本文中揭示一種封裝晶片。封裝晶片包含具有一第一表面之一晶片及具有一第二表面之一承載體，其中承載體包圍晶片且接合至晶片，使得第一表面實質上與第二平面共面。封裝晶片包含承載體上對準至晶片之全局對準特徵。本文中揭示之封裝晶片可進一步包含附接至承載體且對準至全局對準特徵之一流體罩。流體罩可以約10μm至約100μm之一精確度對準至承載體。流體罩可包含一榫釘，且承載體可包含一孔，使得榫釘被裝配至孔中以將流體罩對準至承載體。流體罩可包含一孔，且承載體可包含一榫釘，使得榫釘被裝配至孔中以將流體罩對準至承載體。流體罩可包含一第一孔，且承載體可包含一第二孔，使得一榫釘被裝配至第一孔及第二孔中以使流體罩對準至承載體。進一步言之，封裝晶片可包含流體罩上對準至承載體或晶片上之一第二基準標記之一第一基準標記。流體罩可以小於約10μm之一精確度對準至承載體。流體罩可包含一微流體通道、一混合器或一小滴產生器。流體罩可為塑膠。流體罩可由一黏附劑附接至承載體。流體罩可藉由至少部分熔融或溶解流體罩或承載體而附接至承載體。
如本文中使用，「流體整合」或「整合」大體上係指一(微)流體罩與承載體中晶片(CiC)之整合。整合可藉由將流體罩對準至CiC且接著將流體罩接合至CiC以產生一密封微流體及晶片整合系統而達成。電極可如本文中描述般沈積。流體罩可具有各種類型的微流體組件
(例如，流動通道、混合器或小滴產生器)之任何組合且可經加工或射出模製。用於罩之材料可類似或相同於承載體。材料類型可藉由應用判定，且在一些實施例中係一塑膠。
流體罩至CiC之對準可為用於達成一低成本且穩固裝置之一關鍵特徵。對準可藉由在流體罩中使用用於外部銷-孔對準(如關於圖9展示且描述)之榫釘-孔或在流體罩中使用整合榫釘銷或孔(如本文中詳述)而達成。如本文中描述，此等特徵可與CiC 750或815中之榫釘-銷或榫釘-孔匹配以對準該兩個組件。
流體罩與CiC之接合可經由熱、溶劑、溶劑輔助熱或黏附劑接合而達成。對於大部分應用，可使用包含但不限於PMMA、HDPE或COC之材料，且溶劑或溶劑輔助熱接合可允許快速且低成本接合，同時維持流體罩之表面改質性質(例如，使用環己烷進行COC之溶劑蒸汽接合)。亦可使用利用一轉印方法或噴塗塗敷於流體罩之熱或光學固化黏附劑，因為其等允許大面積整合且不損及通道表面之性質。在任一情況下，可在後續步驟中用真空電漿、大氣壓電漿或UV/臭氧處理CiC以增強晶片與塑膠之間之接合強度。在一些實施例中，可使用諸如六甲基二矽氮烷(HMDS)之一助黏劑來增強接合。在一些情況下，非化學改質係較佳的，因為其等簡單且容易擴展。下文描述利用本發明之對準方法之若干實例及方法。
圖9展示使用用於對準之建立在先前關於圖7描述且展示之特徵上之外部銷-孔之一簡易流動通道流體罩之整合。如圖9之第一視圖900(其展示描繪一仰視圖之一最左側面板、描繪一俯視圖之一中間面板及描繪一截面圖之一最右側面板)中所示，用於外部銷-孔對準之一流動通道流體罩905可具有榫釘-孔910作為流體罩之部分。展示外部對準程序之分解或未組裝視圖901。榫釘-銷促進流體罩905與具有外部榫釘-孔750之CiC之間之對準。展示經組裝902之外部榫釘銷-孔
流體整合系統915。可在組裝之前執行表面製備及改質。例如，流體罩之表面可在組裝之前直接曝露於溶劑蒸汽。在完成接合903之後，可移除榫釘以隨執行外部對準920釋放裝置。作為參照，視圖901、902及903中之頂板係截面圖；而視圖901、902及903中之底板係俯視圖。
圖10展示使用用於對準之整合銷-孔之一流動通道流體罩之整合，其中特徵類似於參考圖8展示且論述之特徵。如圖10之第一視圖1000(其展示描繪一仰視圖之一最左側面板、描繪一俯視圖之一中間面板及描繪一截面圖之一最右側面板)中所示，具有整合銷-孔1005之一流動通道流體罩具有榫釘-孔1010作為流體罩之部分。展示整合銷-孔流體對準系統1015之分解或未組裝視圖1001。在一些實施例中，除了CiC 815中之整合銷820及流體罩1005中之整合孔1010之外無需其他組件。1002處展示經組裝整合銷-孔流體對準系統1015。可在組裝之前完成表面製備及改質。例如，流體罩之表面可在組裝之前直接曝露於溶劑蒸汽。在完成接合之後，可釋放具有整合對準之裝置1020。作為參照，視圖1001及1002中之頂板係截面圖；而視圖1001及1002中之底板係俯視圖。
對於高精度對準(例如，小於約10μm、小於約8μm、小於約5μm、小於約3μm或小於約1μm(微米)精確度)，對準基準可整合至流體罩中，該對準基準對應於晶片之表面上之基準。亦稱為一基準標記之一基準係放置在可促進量測或對準之一成像系統之視野中之一物體。本文中描述之銷-孔方法可用於粗略對準，以使用基準更迅速地達成高精度對準。在一些情況下，罩及CiC可如圖11中預期般使用一取放工具對準。
如1100(其展示描繪一仰視圖之一最左側面板、描繪一俯視圖之一中間面板及描繪一截面圖之一最右側面板)處所示，用於精確對準
之一流體罩1105可在罩1110上具有基準，該等基準對應於晶片上之基準725(如先前圖7a中已描述)。1101處展示流體精確對準系統1115之一分解截面圖。可直接在流體罩與晶片之間執行對準。1102處展示經組裝流體對準系統1115。作為參照，視圖1101及1102中之頂板係截面圖；而視圖1101及1102中之底板係俯視圖。可在組裝之前執行表面製備及改質。例如，流體罩之表面可在組裝之前直接曝露於溶劑蒸汽。在完成接合之後，可釋放具有精確對準之裝置1120。
如上文詳述且在一態樣中，本文中揭示一種用於封裝一晶片之方法。該方法涉及將一晶片放置在一平坦表面上，及將一承載體放置在平坦表面上包圍晶片，其中承載體與晶片之間具有一間隙。該方法進一步涉及封閉間隙以接合晶片，藉此產生一承載體中晶片(CiC)。該方法可進一步涉及在CiC上沈積可電定址晶片之一電極。該方法可涉及將一陰影遮罩對準至CiC，其中電極係透過陰影遮罩而沈積。電極可使用網版印刷或真空沈積而沈積在CiC上。陰影遮罩可以約10μm至約100μm之一精確度對準至CiC。陰影遮罩可包含一榫釘，CiC可包含一孔，使得榫釘被裝配至孔中以使陰影遮罩與CiC對準。陰影遮罩可包含一孔，CiC可包含一榫釘，使得榫釘被裝配至孔中以使陰影遮罩與CiC對準。陰影遮罩可包含一第一孔，CiC可包含一第二孔，使得榫釘被裝配至第一孔及第二孔中以使陰影遮罩與CiC對準。該方法可進一步涉及用基準標記使陰影遮罩與CiC對準。陰影遮罩可與CiC對準至小於約30μm之一精確度。該方法可進一步涉及將一溶液射出至流體罩中以在CiC上沈積可電定址晶片之一電極。流體罩可包含排氣埠，且溶液可包含一導電材料且溶液可經蒸發或凝固以沈積電極。流體罩可在一第一表面上附接至CiC且電極將晶片定址在CiC之一表面側上。電極可與晶片上之一接觸襯墊電連通。
進一步言之，本文中詳述之封裝晶片可進一步包含對準至全局對準特徵且與晶片電接觸之一電極。電極可不導線接合至晶片。電極可經沈積或印刷至承載體上。電極可透過一陰影遮罩沈積或印刷至承載體上，陰影遮罩係以約10μm至約100μm之一精確度對準至承載體。陰影遮罩可包含一榫釘，且承載體可包含一孔，使得榫釘被裝配至孔中以使陰影遮罩對準至承載體。陰影遮罩可包含一孔，且承載體可包含一榫釘，使得榫釘被裝配至孔中以使陰影遮罩對準至承載體。陰影遮罩可包含一第一孔，且承載體可包含一第二孔，使得一榫釘被裝配至第一孔及第二孔中以使陰影遮罩對準至承載體。本文中詳述之封裝晶片可進一步包含陰影遮罩上對準至承載體或晶片上之一第二基準標記之一第一基準標記。陰影遮罩可以小於約10μm之一精確度對準至承載體。視需要，電極可沈積在本文中描述之流體罩之一通道中。流體罩可包含與通道流體連通之一排氣埠。流體罩可在一第一側上附接至承載體，而電極在一第二側上與晶片電接觸。電極可與晶片上之一接觸襯墊電連通。
大面積電極可圖案化在塑膠承載體上且連接至晶片，例如以將晶片電連接至外部裝置。本文中描述之晶片與塑膠承載體之共面無間隙整合可促進電極沈積。本文中描述用於塑膠上之電極整合之若干方法。在一些情況下，本文中描述之程序可用以在晶片上或附近沈積諸如Ag/AgCl之電化學電極。
在一些情況下，使用一陰影遮罩及金屬沈積產生電極。在一些情況下，結合一真空金屬化使用光阻之傳統半導體方法無法用於在塑膠晶片之表面上圖案化電極。而是可使用一陰影遮罩，該陰影遮罩係一薄的微加工模板。陰影遮罩係市售的且可由諸如不鏽鋼之多種材料精確地製成，或有時候可以一雙金屬程序更精確地製成。電極圖案至晶片之對準可為陰影遮罩系統之一重要特徵。陰影遮罩可使用晶片或
承載體上之對準標記對準。在一些情況下，陰影遮罩係使用一種基於銷之對準方法對準，基於銷之對準方法使用CiC中與陰影遮罩上之榫釘孔耦合之整合或外部銷，該等榫釘孔與該等銷對齊。在對準之後，電極可透過陰影遮罩沈積且使用真空沈積而沈積至晶片及承載體上。
圖12中展示使用整合銷與一CiC之對準。程序在1200處開始於具有整合銷之一CiC 815。晶片通常具有可需要一電連接之接觸襯墊1205。接著在1201處，可藉由一陰影遮罩1210上之孔1215與CiC 815上之銷之間之對準將陰影遮罩1210對準至晶片。陰影遮罩可具有用於與接觸襯墊對準之大電極之開口1220。最後，在1202處，可真空沈積金屬且可將來自陰影遮罩1210之電極圖案轉印至CiC 1225。可移除陰影遮罩以完成具有整合銷及經圖案化大面積電極1230之CiC。作為參照，1200、1201及1202處所示之視圖全部係俯視圖。
圖13展示流體罩至晶片之精確對準之一實例。程序在1300處開始於CiC 215。接著，在1301處，可藉由一陰影遮罩1310上之基準將陰影遮罩1305對準至晶片，該等基準對準至晶片上之基準。最後，在1302處，可真空沈積金屬且可將來自陰影遮罩1310之電極圖案轉印至CiC 215。可移除陰影遮罩以完成具有精確對準之大面積電極1315之CiC。作為參照，1300、1301及1302處所示之視圖全部係俯視圖。
在一些情況下，使用網版印刷產生電極。程序類似於陰影遮罩方法，但是電極係網版印刷在表面上來代替使用一真空沈積程序。銷-孔對準可用以在處理期間將晶片保持在適當位置。多種網版印刷金屬(例如，銅或銀)或碳糊可用於此程序。
在一些情況下，使用射出模製產生電極。本發明之一態樣係添加通道作為流體罩之部分以允許射出模製一導電膠(例如，一導電銅或一導電銀糊)。此等通道可填充有一導電塗料或膠以產生導電引線。此方法可搭配本文中描述之流體整合或對準方法之任一者使用。
圖14a及圖14b中展示使用具有整合銷之一CiC之程序之一實例。程序係藉由1400處概述之具有整合電極射出埠之一溢流流體罩1405實現，該整合電極射出埠視需要具有一排氣孔(1400具有描繪流體罩之一俯視圖之一最左側面板及描繪流體罩之一最右側面板)。特徵包含面積為用於製造大面積電接觸襯墊1420之面積的兩倍之射出埠、電極通道1410及用於促進射出之排氣埠1415。程序在1401處開始於具有整合銷820之一CiC(如本文中先前描述)。晶片通常具有需要一晶片與外界電極接觸襯墊之接觸襯墊1205。程序中之下一步驟1402係使用本文中描述之程序之任一者將流體罩1405接合至CiC 820。接著，在1403處，可將金屬1425射出至埠中以產生具有射出電極之裝置1430。圖14b展示最終結構1430之俯視圖(最左側面板)及截面影像(最右側面板)1404。無罩1405之一視圖經展示突出顯示金屬電極1435之射出及凝固之後接觸件的外形。
本文中描述之射出模製方法實現諸如圖15a及圖15b中所示之3維(3D)互連，其中接觸件被選路至CiC之底側。在一些情況下，用於1500(其具有描繪一仰視圖之一最左側面板及描繪一俯視圖之一最右側面板)處概述之底部射出電極1505之流體罩不具有用於電極射出或接觸之埠。在一些例項中，與圖14a及圖14b中所示之流體罩相比，罩僅含有排氣埠1510。如1501處所示，用於射出及/或電接觸之埠係在CiC上。在此情況下，CiC 1515具有整合銷及埠兩者用於底部射出1520。下一步驟1502係使用用於使射出通道與底部上之埠及晶片上之襯墊對準之整合銷，將流體罩接合至具有用於底部射出之整合銷及埠之CiC 1515。最後，在1503處，在埠中射出導電材料以產生具有底部電極1525之裝置。圖15b中所示之裝置之一俯視圖(最左側面板)及截面(最右側面板)影像1504突出顯示底部上之電極接觸件如何定址頂部上之接觸襯墊。當流體上方之區域用於光學激發時，此方法可尤其有用。
本文中揭示之方法可進一步涉及將一第二流體罩附接至承載體中晶片(CiC)中之第一流體罩。該方法可進一步涉及將一第二流體罩附接至承載體中晶片(CiC)之一第二表面。該方法可進一步涉及由承載體包圍複數個晶片使得CiC係由複數個晶片構成。CiC可具有用以將CiC與另一CiC對準之一孔或一榫釘。CiC可具有可用以將CiC與能夠電及/或流體定址晶片之一設備對準之一孔或一榫釘。
本文中揭示之封裝晶片可進一步包含附接至第一流體罩且與全局對準特徵對準之一第二流體罩。第二流體罩可在承載體之一相對側上附接至承載體且與全局對準特徵對準。
在一些情況下，本文中描述之裝置及方法(例如，銷-孔樣式整合)實現3維(3D)流體整合。任何數目的流體結構可經堆疊以產生一多層級流體裝置(例如，2、3、4、5、6、7、8、9、10層或更多層)。流體結構可對準至承載體中晶片結構之周邊。此可在需要自晶片之兩側進行流體接達之裝置中有利，諸如在多孔隔膜裝置(諸如離子交換隔膜)之情況下。
作為一實例，圖16a及圖16b展示可如何產生具有頂部及底部流動通道之一裝置且接著如何使用具有整合銷-孔之一CiC對準該裝置。如本文中參考3D射出模製互連描述，一CiC可具有用於流體之埠，該等埠促進流體接達至晶片之底部。1600處描繪之仰視圖(最左側面板)、俯視圖(中間面板)及截面圖(最右側面板)中展示具有電極及整合銷-孔結構之一3D CiC 1605。CiC 1605具有底部流體接達埠1610以及一頂部整合銷1615及底部整合孔1620。頂部銷1615實現CiC 1605之頂側上之一流體罩之對準，且底部孔實現一第二流體罩至CiC之頂側之對準。在一些情況下，例如在使用一外部銷之對準之情況下，可使用榫釘通孔。
如1601(其展示最左側面板中之一仰視圖；中間面板中之一俯視圖；及最右側面板中之一截面圖)處所示，頂部流體罩1625可具有在晶片1630上方流動之一單個流動通道、用於頂部通道1635之一射出埠、用於底部通道1640之一射出埠及用於對準至CiC 1605之頂部之整合孔1645。
如1602(其展示最左側面板中之一仰視圖及最右側面板中之一截面圖)處所示，底部流體罩1650亦可具有在晶片1655下方流動之一單個流動通道。整合銷1660可促進底部流體罩對準至CiC 1605之底部。所有組件之對準係展示在圖16b之1603中之組裝之前；圖16b之1604中亦展示具有3D流體1665之最終組裝裝置。作為參照，上部面板係截面圖；而下部面板係俯視圖。
本文中詳述之封裝晶片可包含由承載體包圍之複數個晶片。一第二封裝晶片可對準至承載體上之全局對準特徵。
如本文中描述，本發明之程序能夠整合多個晶片與流體及/或電極。多個晶片可具有相同或類似設計或不同設計。例如，一基於矽之光偵測器可與一GaAs垂直腔面發射雷射(VCSEL)整合。例如，因為兩個晶片共面，所以其等之間可連接互連件以產生一回饋電路。此可藉由包含對應於主模具上之每一晶片之額外對準標記及如本文中描述般個別地使每一晶片與主模具對準而實現。兩個晶片皆可如本文中描述般嵌入在CiC中。
在兩個晶片(「A」及「B」)之情況下，晶片可經由模具彼此對準，且在一些情況下，全局對準至銷-孔結構。塑膠承載體可經預加工使得孔緊密匹配混合晶片，或經射出模製。晶片可使用真空或壓力固持在適當位置。
圖17a、圖17b及圖17c展示多晶片整合之一實例。第一面板展示
用於兩個晶片1705之一混合晶片模具1700。模具1700具有用於晶片A 1710及晶片B 1715之互補基準。1701處描繪之兩個晶片包含晶片A 1720及晶片B 1730，其等可為例如CMOS、MEMS或III-V。例如，其等各具有其等自身的唯一基準集，該等基準與模具上之基準(即，晶片A基準1725及晶片B基準1735)相關。
程序在1702處開始於如本文中描述般使用用於對準之基準在模具1700上獨立地取放晶片A 1720及晶片B 1730。參考圖17a，在1703處，可使用本文中描述之任一方法預製造多晶片承載體1740。
如圖17b之1704處所描繪，晶片使用本文中描述之方法與塑膠承載體整合以產生多晶片CiC 1745。晶片現在藉由模具上之全局榫釘銷-孔而彼此對準。
圖17b之1706處展示一陰影或絲網遮罩1750之一實例。遮罩可具有電連接晶片A與晶片B之電極，且產生塊體晶片與外界電極及接觸襯墊。如1707處所示，陰影遮罩上之全局對準孔、外界與晶片電極1765以及晶片間電極1760可經沈積以產生具有電極1755之一CiC。如1708處所示，最終組件係一流體罩1770，其具有在例如晶片A及晶片B上方使液體流動之一流動通道。如圖17c之1709處所示，流體罩1770(來自圖17b)及具有電極之CiC可如本文中描述般整合以產生具有複數個晶片1775之一裝置。
如本文中詳述，大面積整合可藉由使得能夠並行生產多個裝置而進一步減小程序的成本。主模具可容納複數個相同晶片或晶片之一組合，該等晶片全部全局對準，如同其等將在一晶圓上。此本質上允許並行化本文中描述之程序之任一者。
圖18a及圖18b展示四個晶片之一並行化封裝之一實例。1800處展示能夠並行化一2x2陣列晶片1805之一模具。可連續執行模具上之晶
片之放置及對準，但是由於全局大面積底孔1810而可並行執行所有後續步驟。如1801處所示，亦可預製造一2x2塑膠承載體1815。接著，如1802處所示，個別晶片可對準至模具且經整合以產生一大面積CiC 1820。所有4個晶片現在對準至塑膠承載體之全局大面積銷-孔。接著，如1803處所示，藉由一大面積陰影遮罩1825促進所有4個裝置上之電極之平行沈積。如圖18b中之1804處所示，可藉由使用一大面積流體罩1830並行化流體罩整合。組合此等項之結果(如1806處所示)係一大面積基板1835。最終步驟1807係將大面積基板1835切塊為個別裝置1840。
在本發明之另一態樣中，能夠電及/或流體定址晶片之一設備與封裝晶片之全局對準特徵對準。將瞭解，熟習此項技術者將會將一適當設備視為可最低程度地電或流體定址晶片之一設備。本文中描述之程序或封裝之對準性質可允許簡單的電及流體測試或介接。類似於用於積體電路之一零插入力插座，一裝置之測試或運行插座可經設計以容易置換裝置。插座可經設計用於重複使用。
本文中描述之裝置及方法可適用於多種不同生物感測器及生物裝置系統，包含(但不限於)阻抗及電荷感測奈米孔、螢光微陣列、電化學微陣列及基於MEMS之生物感測器。
本發明之裝置及方法可搭配諸如美國專利第6,444,111號、美國專利第8,673,627號及美國專利公開案第20140045701號中描述之基於電化學及離子感測之微陣列使用，該等案之各者係針對全部目的而以引用方式併入本文中。在一些情況下，本發明之方法及裝置減小此等最終使用之成本及晶粒大小。
本發明之裝置及方法可搭配諸如美國專利公開案第20100122904號中描述之基於CMOS螢光微陣列之生物感測器使用，該案係針對全
部目的而以引用方式併入本文中。在一些情況下，如本文中描述之晶片之底側上之大面積及/或3D電極在理想狀況下適用於此等裝置，其中該裝置之作用區域需要經同時光學照明且電量測。底側電極可尤其對產生一極緊湊可消費匣有用。此外，可用一光學黑色材料製造塑膠基板以減小封裝之反射率。
本發明之裝置及方法可搭配諸如2014年6月19日申請之美國專利公開案第20140221249號、美國專利第8,828,208號及美國臨時專利第62/014,595號中描述之基於阻抗及電荷感測小孔之生物感測器陣列使用，該等案之各者係針對全部目的而以引用方式併入本文中。在一些情況下，本文中描述之3D整合提供一種用於將一微流體通道對準至此等基於隔膜之生物感測器之頂部及底部之解決方案。組件亦可用電極材料(諸如Ag/AgCl)進行網版印刷，這可用於操作此等裝置。
圖19a中展示一測試插座之一實例。作為一實例，在1900處自一透視圖展示具有射出模製電極及外部對準銷之一裝置。電極1435及流體埠1905經突出顯示。俯仰視圖1901經展示以突出顯示測試插座中用於對準之榫釘-孔1910。
圖19b中之1902處展示一測試插座之一透視圖，且該透視圖包含蓋、閂鎖及基座。作為參照，1915處係指測試插座；1920處係指閂鎖；1925處係指蓋；1930處係指基座；1935處係指流體射出或真空埠；1940處係指電接觸件；1945處係指用於對準之榫釘銷；且1950處係指用於晶片之凹陷。
展示具有用於流體介面之埠及用於電介面之電接觸件之蓋之一下側視圖1903。流體介面及電接觸件之任一者亦可歸因於封裝之3D性質而放置在蓋上。基座之一俯仰視圖1904展示全部程序內使用之對準銷。此等對準銷可用以將裝置對準至(彈簧針(pogo-pin))電接觸件。可實施一類似設計，其中彈簧針亦在底部上(例如，在其中使用3D互
連件之情況下)。對準銷可用作粗略或精細對準之部分。在一些情況下，晶片上之電極至插座上之針電極之對準係一粗略對準。
如圖19c中所示，測試插座之操作包含一空插座1906、放置在插座中之一裝置1907及已封閉之罩1908，從而產生流體及電連接至該裝置。
本發明提供可用以調節或以其他方式控制本文中提供之方法及系統之電腦控制系統。本發明之一控制系統可經程式化以控制例如用於執行一對準之程序參數。
圖20展示經程式化或以其他方式組態以調節裝置之生產及/或操作之一電腦系統2001。電腦系統2001可調節例如流率、溫度、壓力、機械操控、所施加電壓或其他電輸入及/或輸出等等。
電腦系統2001包含一中央處理單元(CPU，本文中亦為「處理器」及「電腦處理器」)2005，其可為一單核或多核處理器或用於並行處理之複數個處理器。電腦系統2001亦包含記憶體或記憶體位置2010(例如，隨機存取記憶體、唯讀記憶體、快閃記憶體)、電子儲存單元2015(例如，硬碟)、用於與一或多個其他系統通信之通信介面2020(例如，網路配接器)及周邊裝置2025，諸如快取記憶體、其他記憶體、資料儲存及/或電子顯示配接器。記憶體2010、儲存單元2015、介面2020及周邊裝置2025係透過諸如一主機板之一通信匯流排(實線)與CPU 2005通信。儲存單元2015可為用於儲存資料之一資料儲存單元(或資料儲存庫)。
CPU 2005可執行可以一程式或軟體具體體現之一序列機器可讀指令。指令可儲存在諸如記憶體2010之一記憶體位置中。由CPU 2005執行之操作之實例可包含取得、解碼、執行及回寫。
儲存單元2015可儲存檔案，諸如驅動程式、程式庫及所保存的
程式。儲存單元2015可儲存由使用者及所記錄之會期產生之程式以及與程式相關聯之輸出。儲存單元2015可儲存使用者資料，例如使用者偏好及使用者程式。電腦系統2001在一些情況中可包含在電腦系統2001外部(諸如位於一遠端伺服器上，該遠端伺服器透過一內部網路或網際網路與電腦系統2001通信)之一或多個額外資料儲存單元。
電腦系統2001可與一系統2030(包含具有整合流體及/或程序元件之一晶片)通信。此等程序元件可包含感測器、流量調節器(例如，閥)及經組態以引導一流體之泵抽系統。
如本文中描述之方法可藉由儲存於電腦系統2001之一電子儲存位置上(舉例而言，諸如記憶體2010或電子儲存單元2015上)之機器(例如，電腦處理器)可執行程式碼實施。機器可執行或機器可讀程式碼可以軟體形式提供。在使用期間，可由處理器2005執行程式碼。在一些情況中，可自儲存單元2015擷取程式碼且將程式碼儲存於記憶體2010上以供處理器2005快速存取。在一些情況中，可排除電子儲存單元2015且在記憶體2010上儲存機器可執行指令。
程式碼可經預編譯且經組態以搭配具有經調適以執行程式碼之一處理器之一機器使用或可在運行期間編譯。程式碼可以一程式化語言提供，該程式化語言可經選擇以使得程式碼能夠以一預編譯或正編譯方式執行。
本文中提供之系統及方法之態樣(諸如電腦系統2001)可以程式化具體實施。可將該技術之各種態樣視為「產品」或「製品」，其形式通常為機器(或處理器)可執行程式碼及/或在一類型之機器可讀媒體上載送或在其中具體實施之相關聯資料。機器可執行程式碼可儲存於一電子儲存單元上，諸如記憶體(例如，唯讀記憶體、隨機存取記憶體、快閃記憶體)或一硬碟。「儲存」類型媒體可包含任何或所有電腦、處理器等等之有形記憶體或與其相關聯之模組，諸如各種半導體
記憶體、磁帶驅動器、磁碟驅動器等等，其等可在任何時候為軟體程式化提供非暫時性儲存。所有或部分軟體可有時透過網際網路或各種其他電信網路通信。此等通信(例如)可實現將軟體自一電腦或處理器載入至另一電腦或處理器，例如，自一管理伺服器或主機電腦載入至一應用程式伺服器之電腦平台中。因此，可承載軟體元件之另一類型之媒體包含諸如跨本端裝置之間之實體介面、透過有線及光學固定電話網路及經由多種無線鏈路使用的光、電及電磁波。可載送此等波之實體元件(諸如有線或無線鏈路、光學鏈路等等)亦可被視為承載軟體之媒體。如本文中使用，除非限於非暫時性、有形「儲存」媒體，否則諸如電腦或機器「可讀媒體」之術語係指參與提供指令至一處理器用於執行之任何媒體。
因此，一機器可讀媒體(諸如電腦可執行程式碼)可呈許多形式，包含(但不限於)一有形儲存媒體、一載波媒體或實體傳輸媒體。非揮發性儲存媒體包含(例如)光碟或磁碟，諸如在任何(若干)電腦等等中之任何儲存裝置，諸如可用於實施在圖式中展示之資料庫等等。揮發性儲存媒體包含動態記憶體，諸如此一電腦平台之主記憶體。有形傳輸媒體包含同軸電纜；銅線及光纖，包含包括一電腦系統內之一匯流排之導線。載波傳輸媒體可呈電信號或電磁信號、或諸如在射頻(RF)及紅外線(IR)資料通信期間產生之聲波或光波之形式。因此，電腦可讀媒體之常見形式包含(例如)：一軟碟、一軟性碟、硬碟、磁帶、任何其他磁性媒體、一CD-ROM、DVD或DVD-ROM、任何其他光學媒體、穿孔卡片、紙帶、具有孔圖案之任何其他實體儲存媒體、一RAM、一ROM、一PROM及EPROM、一FLASH-EPROM、任何其他記憶體晶片或匣、傳輸資料或指令之一載波、傳輸此一載波之電纜或鏈路、或一電腦可自其讀取程式碼及/或資料之任何其他媒體。電腦可讀媒體之許多此等形式可涉及載送一或多個指令之一或多個序列至
一處理器用於執行。
下文係本發明之系統之使用及實施方案之各種非限制實例。
圖21展示一平坦夾具之一頂板2100及一底板2105之一實例。表面具有凹陷2110以容納晶片及承載體。螺釘2115可用以施加壓力於承載體，且一彈簧柱塞2120可用以施加壓力於晶片以將承載體及晶片推動至平坦表面上。
參考圖22，一平坦玻璃滑塊2205可經放置與夾具之一面接觸，且一塑膠承載體2210可經放置與夾具之另一面接觸。
參考圖23，夾具之兩個板可經組裝以如一透視圖2300及一剖面圖2305中所示般產生一承載體中晶片(CiC)。
根據實例1產生之CiC在其四個角隅之各者附近具有四個孔，其等可用於對準一流體罩，流體罩亦具有對應孔(即，對準特徵)。圖24展示藉由放置榫釘2400使其等穿過對準孔之各者將流體罩對準至CiC。流體罩係以約20μm之一精確度對準至CiC。
參考圖25，流體罩係藉由此實例中之光學黏附劑接合而接合至CiC以產生具有整合流體2500之一封裝晶片。銀膠之一溶液射出至流體罩之流體通道中以產生電極2505，電極2505接觸晶片且產生具有整合流體之一可電定址封裝晶片2510。如圖26中所示，電極可完成一電路，在此情況下該電路具有28.33歐姆之一電阻。
自前述內容應瞭解，雖然已圖解說明及描述特定實施方案，但是亦可作出各種修改且本文中預期各種修改。例如，本文中描述之實施例可組合Uddin等人於2011年12月發表在IEEE Trans.之on
Components,Packaging and Manufacturing Tech.上的「Wafer Scale Integration of CMOS Chips for Biomedical Applications via Self-Aligned Masking」中描述之元件或由該等元件修改，以又產生本發明之更多實施例。亦不希望本發明由說明書內提供之特定實例限制。雖然已參考上述說明書描述本發明，但本文中之較佳實施例之描述及圖解說明不意在理解為一限制意義。此外，應瞭解，本發明之所有態樣不限於特定描繪、組態或本文中提出之相對比例，其等取決於多種條件及變數。熟習此項技術者將明白本發明之實施例之形式及細節方面之各種修改。因此預期本發明應亦涵蓋任何此等修改、變動及等效物。希望以下申請專利範圍界定本發明之範疇且藉此涵蓋在此等申請專利範圍之範疇內之方法及結構及其等之等效物。
100‧‧‧透視圖
102‧‧‧透視分解圖
105‧‧‧封裝系統
110‧‧‧流體罩
115‧‧‧積體電路(IC)/晶片
120‧‧‧電極
125‧‧‧塑膠承載體
Claims (105)
- 一種用於封裝一晶片之方法，該方法包括：(a)將一晶片放置在一平坦表面上；(b)將一承載體放置在該平坦表面上包圍該晶片，其中該承載體與該晶片之間具有一間隙；及(c)封閉該間隙以將該承載體接合至該晶片，藉此產生一承載體中晶片(CiC)。
- 如請求項1之方法，其中步驟(b)係在步驟(a)之前執行。
- 如請求項1之方法，其中該間隙的寬度係介於約10μm與約50μm之間。
- 如請求項1之方法，其中該承載體係塑膠。
- 如請求項1之方法，其中該承載體經加工或射出模製。
- 如請求項1之方法，其中該承載體經射出模製至該平坦表面上。
- 如請求項1之方法，其中該平坦表面係實質上平坦。
- 如請求項1之方法，其中該平坦表面具有一拓撲，該拓撲與該晶片及該承載體互補使得該晶片及該承載體在安置於該平坦表面上時係共面的。
- 如請求項1之方法，其中該平坦表面具有一表面塗層以改良該晶片及該承載體自該平坦表面之釋放。
- 如請求項1之方法，其中該晶片經處理以增強該晶片與該承載體之間之接合。
- 如請求項1之方法，其中該晶片具有一積體電路(IC)、具有一發光二極體(LED)或係一微機電系統(MEMS)。
- 如請求項1之方法，其中該間隙係在(c)中藉由加熱該承載體使得該承載體熔融或變形封閉該間隙而封閉。
- 如請求項12之方法，其中該承載體經加熱至大於或等於構成該承載體之一材料之一玻璃轉變溫度(Tg)之一溫度。
- 如請求項1之方法，其中該間隙係在(c)中藉由使該承載體與一溶劑接觸使得該承載體溶解或變形封閉該間隙而封閉。
- 如請求項14之方法，其進一步包括蒸發該溶劑。
- 如請求項1之方法，其中該間隙係在步驟(c)中藉由將一黏附劑射出至該間隙中而封閉。
- 如請求項1之方法，其中施加一第一壓力於該晶片以抵著該平坦表面固持該晶片。
- 如請求項1之方法，其中施加一第二壓力於該承載體以抵著該平坦表面固持該承載體。
- 如請求項17或18之方法，其中機械地或藉由真空施加該第一壓力或該第二壓力。
- 如請求項1之方法，其中該晶片具有一第一對準特徵，該平坦表面具有一第二對準特徵，且該晶片在步驟(a)中放置在該平坦表面上使得該第一對準特徵與該第二對準特徵對準。
- 如請求項20之方法，其中該第一對準特徵以約1μm至約100μm之一精確度對準至該第二對準特徵。
- 如請求項1之方法，其中該承載體對準至該平坦表面。
- 如請求項22之方法，其中該承載體使用孔中榫釘對準而對準至該平坦表面。
- 如請求項23之方法，其中至少兩個榫釘裝配至至少兩個孔中。
- 如請求項23之方法，其中該承載體包括一孔且該平坦表面包括一榫釘，且當該承載體放置在該平坦表面上時，該榫釘裝配在該孔中。
- 如請求項23之方法，其中該承載體包括一榫釘且該平坦表面包 括一孔，且當該承載體放置在該平坦表面上時，該榫釘裝配在該孔中。
- 如請求項1之方法，其中該承載體經射出模製至該平坦表面上且該射出模製承載體包括具有相對於該晶片之一已知對準之銷或孔。
- 如請求項1之方法，其中該晶片相對於該承載體中晶片(CiC)中之該承載體以約1μm至約100μm之一精確度對準。
- 如請求項1之方法，其進一步包括將一流體罩附接至該承載體中晶片(CiC)中之該承載體。
- 如請求項29之方法，其中該流體罩係以約10μm至約100μm之一精確度對準至該CiC。
- 如請求項29之方法，其中該流體罩包括一榫釘，該CiC包括一孔，且該榫釘被裝配至該孔中以使該流體罩與該CiC對準。
- 如請求項29之方法，其中該流體罩包括一孔，該CiC包括一榫釘，且該榫釘被裝配至該孔中以使該流體罩與該CiC對準。
- 如請求項29之方法，其中該流體罩包括一第一孔，該CiC包括一第二孔，且該榫釘被裝配至該第一孔及該第二孔中以使該流體罩與該CiC對準。
- 如請求項32之方法，其中該流體罩包括一微流體流動通道、一混合器或一小滴產生器。
- 如請求項29之方法，其中該流體罩係塑膠。
- 如請求項29之方法，其中該流體罩係由一黏附劑附接至該CiC。
- 如請求項29之方法，其中該流體罩係藉由將該流體罩或該CiC加熱至大於或等於構成該承載體或該CiC之一材料之一玻璃轉變溫度(Tg)之一溫度而附接至該CiC。
- 如請求項1之方法，其中該流體罩係藉由使該承載體或CiC與一 溶劑接觸使得該承載體或CiC至少部分溶解且蒸發該溶劑而附接至該CiC。
- 如請求項31、32或33之方法，其進一步包括用基準標記使該流體罩與該CiC對準。
- 如請求項39之方法，其中該流體罩與該CiC對準至小於約10μm之一精確度。
- 如請求項1之方法，其進一步包括在CiC上沈積可電定址該晶片之一電極。
- 如請求項41之方法，其中一陰影遮罩對準至該CiC且該電極係透過該陰影遮罩而沈積。
- 如請求項42之方法，其中該電極係使用網版印刷沈積在該CiC上。
- 如請求項42之方法，其中該電極係使用真空沈積而沈積在該CiC上。
- 如請求項42之方法，其中該陰影遮罩係以約10μm至約100μm之一精確度對準至該CiC。
- 如請求項42之方法，其中該陰影遮罩包括一榫釘，該CiC包括一孔，且該榫釘被裝配至該孔中以使該陰影遮罩與該CiC對準。
- 如請求項42之方法，其中該陰影遮罩包括一孔，該CiC包括一榫釘，且該榫釘被裝配至該孔中以使該陰影遮罩與該CiC對準。
- 如請求項42之方法，其中該陰影遮罩包括一第一孔，該CiC包括一第二孔，且該榫釘被裝配至該第一孔及該第二孔中以使該陰影遮罩與該CiC對準。
- 如請求項46、47或48之方法，其進一步包括用基準標記使該陰影遮罩與該CiC對準。
- 如請求項49之方法，其中該陰影遮罩與該CiC對準至小於約10 μm之一精確度。
- 如請求項29之方法，其進一步包括將一溶液射出至該流體罩中以在該CiC上沈積可電定址該晶片之一電極。
- 如請求項51之方法，其中該流體罩包括排氣埠。
- 如請求項51之方法，其中該溶液包括一導電材料且該溶液經蒸發或凝固以沈積該電極。
- 如請求項51之方法，其中該流體罩係在一第一表面上附接至該CiC且該電極將該晶片定址在該CiC之一表面側上。
- 如請求項41之方法，其中該電極與該晶片上之一接觸襯墊電連通。
- 如請求項29之方法，其進一步包括將一第二流體罩附接至該承載體中晶片(CiC)中之該第一流體罩。
- 如請求項29之方法，其進一步包括將一第二流體罩附接至該承載體中晶片(CiC)之一第二表面。
- 如請求項1之方法，其中該承載體包圍複數個晶片且該CiC包括該複數個晶片。
- 如請求項1之方法，其中該CiC具有可用以使該CiC與另一CiC對準之一孔或榫釘。
- 如請求項1之方法，其中該CiC具有可用以使該CiC與能夠電及/或流體定址該晶片之一設備對準之一孔或榫釘。
- 一種封裝晶片，其包括：(a)具有一第一表面之一晶片；(b)具有一第二表面之一承載體，其中該承載體包圍該晶片且接合至該晶片，該第一表面與該第二表面係實質上平坦；及(c)該承載體上之全局對準特徵，該等全局對準特徵對準至該晶片。
- 如請求項61之封裝晶片，其中該等全局對準特徵包括一榫釘或一孔。
- 如請求項61之封裝晶片，其中該第一表面具有小於約1平方毫米(mm2)、小於約100平方毫米(mm2)或小於約10,000平方毫米(mm2)之一面積。
- 如請求項61之封裝晶片，其中該第二表面具有至少約1平方毫米(mm2)、至少約100平方毫米(mm2)或至少約1,000平方厘米(cm2)之一面積。
- 如請求項61之封裝晶片，其中該第二表面之該面積與該第一表面之該面積之比率係至少約1：1、至少約5：1、至少約10：1、至少約15：1、至少約20：1、至少約30：1、至少約40：1、至少約50：1、至少約75：1或至少約100：1。
- 如請求項61之封裝晶片，其中該第一表面之部分及該第二表面之部分偏離實質上平坦不超過10μm。
- 如請求項61之封裝晶片，其中當該封裝晶片係依沿著該第一表面及該第二表面之一平坦表面布置時，該平坦表面與該第一表面及該第二表面之間的間隙小於約10μm。
- 如請求項61之封裝晶片，其中該晶片進一步包括一局部對準特徵。
- 如請求項61之封裝晶片，其中該晶片係以約1μm至約10μm之一精確度對準至該等全局對準特徵。
- 如請求項61之封裝晶片，其中該承載體接合至該晶片且無一間隙。
- 如請求項61之封裝晶片，其中該承載體接合至該晶片，其中一間隙小於約1nm。
- 如請求項61之封裝晶片，其中該晶片具有一積體電路(IC)、具有 一發光二極體(LED)或係一微機電系統(MEMS)。
- 如請求項61之封裝晶片，其中該承載體係塑膠。
- 如請求項61之封裝晶片，其中該承載體經射出模製以包圍該晶片。
- 如請求項61之封裝晶片，其中該承載體係加工塑膠。
- 如請求項61之封裝晶片，其中該晶片未附接至一印刷電路板。
- 如請求項61之封裝晶片，其進一步包括附接至該承載體且對準至該等全局對準特徵之一流體罩。
- 如請求項77之封裝晶片，其中該流體罩係以約10μm至約100μm之一精確度對準至該承載體。
- 如請求項77之封裝晶片，其中該流體罩包括一榫釘，該承載體包括一孔，且該榫釘被裝配至該孔中以將該流體罩對準至該承載體。
- 如請求項77之封裝晶片，其中該流體罩包括一孔，該承載體包括一榫釘，且該榫釘被裝配至該孔中以將該流體罩對準至該承載體。
- 如請求項77之封裝晶片，其中該流體罩包括一第一孔，該承載體包括一第二孔，且一榫釘被裝配至該第一孔及該第二孔中以使該流體罩對準至該承載體。
- 如請求項79、80或81之封裝晶片，其進一步包括該流體罩上對準至該承載體或該晶片上之一第二基準標記之一第一基準標記。
- 如請求項82之封裝晶片，其中該流體罩以小於約10μm之一精確度對準至該承載體。
- 如請求項77之封裝晶片，其中該流體罩包括一微流體通道、一混合器或一小滴產生器。
- 如請求項77之封裝晶片，其中該流體罩係塑膠。
- 如請求項77之封裝晶片，其中該流體罩係由一黏附劑附接至該承載體。
- 如請求項77之封裝晶片，其中該流體罩係藉由至少部分熔融或溶解該流體罩或該承載體而附接至該承載體。
- 如請求項61之封裝晶片，其進一步包括對準至該等全局對準特徵且與該晶片電接觸之一電極。
- 如請求項88之封裝晶片，其中該電極並未導線接合至該晶片。
- 如請求項88之封裝晶片，其中該電極經沈積或印刷至該承載體上。
- 如請求項90之封裝晶片，其中該電極係透過一陰影遮罩沈積或印刷至該承載體上，該陰影遮罩係以約10μm至約100μm之一精確度對準至該承載體。
- 如請求項91之封裝晶片，其中該陰影遮罩包括一榫釘，該承載體包括一孔，且該榫釘被裝配至該孔中以使該陰影遮罩對準至該承載體。
- 如請求項91之封裝晶片，其中該陰影遮罩包括一孔，該承載體包括一榫釘，且該榫釘被裝配至該孔中以使該陰影遮罩對準至該承載體。
- 如請求項91之封裝晶片，其中該陰影遮罩包括一第一孔，該承載體包括一第二孔，且一榫釘被裝配至該第一孔及該第二孔中以使該陰影遮罩對準至該承載體。
- 如請求項92、93或94之封裝晶片，其進一步包括該陰影遮罩上對準至該承載體或該晶片上之一第二基準標記之一第一基準標記。
- 如請求項95之封裝晶片，其中該陰影遮罩係以小於約10μm之一 精確度對準至該承載體。
- 如請求項88之封裝晶片，其中該電極係沈積在如請求項17之該流體罩之一通道中。
- 如請求項97之封裝晶片，其中該流體罩進一步包括與該通道流體連通之一排氣埠。
- 如請求項97之封裝晶片，其中該流體罩係在一第一側上接合至該承載體且該電極在一第二側上與該晶片電接觸。
- 如請求項88之封裝晶片，其中該電極與該晶片上之一接觸襯墊電連通。
- 如請求項77之封裝晶片，其進一步包括附接至該第一流體罩且與該等全局對準特徵對準之一第二流體罩。
- 如請求項77之封裝晶片，其進一步包括在該承載體之一相對側上附接至該承載體且與該等全局對準特徵對準之一第二流體罩。
- 如請求項61之封裝晶片，其中該承載體包圍複數個晶片。
- 如請求項61之封裝晶片，其中一第二封裝晶片對準至該承載體上之該等全局對準特徵。
- 如請求項61之封裝晶片，其中能夠電及/或流體定址該晶片之一設備與該等全局對準特徵對準。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461973140P | 2014-03-31 | 2014-03-31 | |
| PCT/US2015/023390 WO2015153486A1 (en) | 2014-03-31 | 2015-03-30 | Low-cost packaging for fluidic and device co-integration |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201541579A true TW201541579A (zh) | 2015-11-01 |
Family
ID=54241178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104110568A TW201541579A (zh) | 2014-03-31 | 2015-03-31 | 用於流體及裝置共整合之低成本封裝 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9929065B2 (zh) |
| EP (1) | EP3127148A4 (zh) |
| CN (1) | CN106463463B (zh) |
| CA (1) | CA2942822A1 (zh) |
| TW (1) | TW201541579A (zh) |
| WO (1) | WO2015153486A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD816861S1 (en) * | 2016-09-07 | 2018-05-01 | EMULATE, Inc. | Transparent microfluidic chip without pressure features for use with a fluid perfusion module |
| USD842493S1 (en) * | 2016-09-07 | 2019-03-05 | EMULATE, Inc. | Microfluidic chip without pressure features for use with a fluid perfusion module |
| US10286607B1 (en) | 2017-12-19 | 2019-05-14 | Microvision, Inc. | Plastic laser welding with partial masking |
| US10591719B2 (en) * | 2017-12-19 | 2020-03-17 | Microvision, Inc. | Laser welded scanner assemblies |
| US11213228B2 (en) * | 2018-06-29 | 2022-01-04 | Siemens Healthcare Diagnostics Inc. | Stacked sensor assembly for fluid analyzer |
| KR20210075558A (ko) * | 2019-12-13 | 2021-06-23 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
| US11610861B2 (en) * | 2020-09-14 | 2023-03-21 | Infineon Technologies Austria Ag | Diffusion soldering with contaminant protection |
| KR102589481B1 (ko) * | 2021-09-23 | 2023-10-16 | 주식회사 위즈맥 | 조립형 세포 측정 기구 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4491377A (en) * | 1982-04-19 | 1985-01-01 | Pfaff Wayne | Mounting housing for leadless chip carrier |
| US4618739A (en) * | 1985-05-20 | 1986-10-21 | General Electric Company | Plastic chip carrier package |
| US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
| US5156998A (en) * | 1991-09-30 | 1992-10-20 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes |
| US5324888A (en) * | 1992-10-13 | 1994-06-28 | Olin Corporation | Metal electronic package with reduced seal width |
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| US5640995A (en) * | 1995-03-14 | 1997-06-24 | Baxter International Inc. | Electrofluidic standard module and custom circuit board assembly |
| ZA975891B (en) | 1996-07-05 | 1998-07-23 | Combimatrix Corp | Electrochemical solid phase synthesis of polymers |
| US6136212A (en) * | 1996-08-12 | 2000-10-24 | The Regents Of The University Of Michigan | Polymer-based micromachining for microfluidic devices |
| DE19852967B4 (de) * | 1998-11-17 | 2004-05-27 | Micronas Gmbh | Messeinrichtung mit einer Halbleiteranordnung |
| US6956283B1 (en) * | 2000-05-16 | 2005-10-18 | Peterson Kenneth A | Encapsulants for protecting MEMS devices during post-packaging release etch |
| US6443179B1 (en) * | 2001-02-21 | 2002-09-03 | Sandia Corporation | Packaging of electro-microfluidic devices |
| EP1281439A1 (en) * | 2001-07-30 | 2003-02-05 | F. Hoffmann-La Roche Ag | Device for receiving a chip shaped carrier and process for assembling a plurality of such devices |
| TW560018B (en) * | 2001-10-30 | 2003-11-01 | Asia Pacific Microsystems Inc | A wafer level packaged structure and method for manufacturing the same |
| US6838689B1 (en) * | 2002-02-14 | 2005-01-04 | Finisar Corporation | Backside alignment and packaging of opto-electronic devices |
| US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
| DE10304777B4 (de) * | 2003-02-05 | 2006-11-23 | Infineon Technologies Ag | Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens |
| JP3772983B2 (ja) * | 2003-03-13 | 2006-05-10 | セイコーエプソン株式会社 | 電子装置の製造方法 |
| TWI260079B (en) * | 2004-09-01 | 2006-08-11 | Phoenix Prec Technology Corp | Micro-electronic package structure and method for fabricating the same |
| US7314777B2 (en) * | 2004-11-15 | 2008-01-01 | Honeywell International Inc. | Chip packaging systems and methods |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| TWI308382B (en) * | 2006-07-25 | 2009-04-01 | Phoenix Prec Technology Corp | Package structure having a chip embedded therein and method fabricating the same |
| US20080138248A1 (en) * | 2006-12-11 | 2008-06-12 | Institut Curie | Method for improving the bonding properties of microstructured substrates, and devices prepared with this method |
| TWI322495B (en) * | 2006-12-20 | 2010-03-21 | Phoenix Prec Technology Corp | Carrier structure embedded with a chip and method for manufacturing the same |
| US7696013B2 (en) * | 2007-04-19 | 2010-04-13 | Eastman Kodak Company | Connecting microsized devices using ablative films |
| US8637341B2 (en) * | 2008-03-12 | 2014-01-28 | Infineon Technologies Ag | Semiconductor module |
| US20100122904A1 (en) | 2008-11-17 | 2010-05-20 | Board Of Regents, The University Of Texas System | Incorporating cmos integrated circuits in the design of affinity-based biosensor systems |
| US8580612B2 (en) * | 2009-02-12 | 2013-11-12 | Infineon Technologies Ag | Chip assembly |
| US8604603B2 (en) * | 2009-02-20 | 2013-12-10 | The Hong Kong University Of Science And Technology | Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers |
| EP2422198B1 (en) | 2009-04-20 | 2013-09-25 | Oxford Nanopore Technologies Limited | Lipid bilayer sensor array |
| US8673627B2 (en) | 2009-05-29 | 2014-03-18 | Life Technologies Corporation | Apparatus and methods for performing electrochemical reactions |
| US8710858B2 (en) * | 2010-09-23 | 2014-04-29 | Intel Corporation | Micro positioning test socket and methods for active precision alignment and co-planarity feedback |
| US9187783B2 (en) | 2010-10-04 | 2015-11-17 | Genapsys, Inc. | Systems and methods for automated reusable parallel biological reactions |
| WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US9759711B2 (en) | 2013-02-05 | 2017-09-12 | Genia Technologies, Inc. | Nanopore arrays |
| US20160003798A1 (en) | 2014-06-19 | 2016-01-07 | Univ Leland Stanford Junior | Apparatuses and methods for determining analyte charge |
| US20160005679A1 (en) * | 2014-07-02 | 2016-01-07 | Nxp B.V. | Exposed die quad flat no-leads (qfn) package |
-
2015
- 2015-03-30 EP EP15773019.3A patent/EP3127148A4/en not_active Withdrawn
- 2015-03-30 CN CN201580023584.7A patent/CN106463463B/zh active Active
- 2015-03-30 CA CA2942822A patent/CA2942822A1/en active Pending
- 2015-03-30 WO PCT/US2015/023390 patent/WO2015153486A1/en active Application Filing
- 2015-03-31 TW TW104110568A patent/TW201541579A/zh unknown
-
2016
- 2016-09-13 US US15/263,649 patent/US9929065B2/en not_active Expired - Fee Related
-
2018
- 2018-01-16 US US15/872,255 patent/US20180350703A1/en not_active Abandoned
-
2019
- 2019-11-19 US US16/688,752 patent/US20200328129A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20180350703A1 (en) | 2018-12-06 |
| US20170069555A1 (en) | 2017-03-09 |
| US20200328129A1 (en) | 2020-10-15 |
| CA2942822A1 (en) | 2015-10-08 |
| WO2015153486A1 (en) | 2015-10-08 |
| US9929065B2 (en) | 2018-03-27 |
| CN106463463B (zh) | 2019-07-26 |
| EP3127148A1 (en) | 2017-02-08 |
| EP3127148A4 (en) | 2017-11-15 |
| CN106463463A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201541579A (zh) | 用於流體及裝置共整合之低成本封裝 | |
| Temiz et al. | Lab-on-a-chip devices: How to close and plug the lab? | |
| CN102680749B (zh) | 用于可释放地容纳半导体芯片的器件 | |
| TWI649258B (zh) | 微機電系統裝置 | |
| TW201626524A (zh) | 接合方法以及包含接合頭的工具 | |
| Lindsay et al. | Heterogeneous integration of CMOS sensors and fluidic networks using wafer-level molding | |
| US7811849B2 (en) | Placing a MEMS part on an application platform using a guide mask | |
| CN102938390A (zh) | 芯片封装方法与芯片封装结构 | |
| CN108987293B (zh) | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 | |
| EP1510500A2 (en) | Die carrier for a MEMS with a fluid chamber | |
| Brettschneider et al. | Wafer-level packaging and laser bonding as an approach for silicon-into-lab-on-chip integration | |
| KR101151221B1 (ko) | 마이크로 채널을 가진 구조물의 제조 방법 및 그 구조물 | |
| US11997786B2 (en) | Liquid crystal polymer embedded microelectronics device | |
| JP6549355B2 (ja) | 流体取扱装置 | |
| JP2008511825A (ja) | マイクロ流体システム | |
| Yang | Techniques for a Chip-In-Cell Wireless Platform for Single Cell Monitoring | |
| US11331663B2 (en) | Microfluidic component package | |
| WO2019102865A1 (ja) | 流体チップ、流体デバイスおよびそれらの製造方法 | |
| TWI637159B (zh) | 具有歧管之微流體裝置及相關方法 | |
| WO2008007844A1 (en) | Method of manufacturing microchannel structure and microfluidic device | |
| US10983143B2 (en) | Passive semiconductor device assembly technology | |
| JP2019093377A (ja) | 流体チップ、流体デバイスおよびそれらの製造方法 | |
| Geßner | Smart Systems Integration 2011 | |
| Leneke et al. | A microfluidic interposer based on three dimensional molded substrate technology | |
| Brettschneider | Combining polymer microfluidics with electrical functionality:: novel perspectives for the Bosch lab-on-chip platform |