CN109244053A - 一种提高tsv热机械可靠性的复合结构及其制造方法 - Google Patents

一种提高tsv热机械可靠性的复合结构及其制造方法 Download PDF

Info

Publication number
CN109244053A
CN109244053A CN201811079630.7A CN201811079630A CN109244053A CN 109244053 A CN109244053 A CN 109244053A CN 201811079630 A CN201811079630 A CN 201811079630A CN 109244053 A CN109244053 A CN 109244053A
Authority
CN
China
Prior art keywords
tsv
plating
wafer
composite construction
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811079630.7A
Other languages
English (en)
Other versions
CN109244053B (zh
Inventor
姚明山
王艳
孙云娜
丁桂甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201811079630.7A priority Critical patent/CN109244053B/zh
Publication of CN109244053A publication Critical patent/CN109244053A/zh
Application granted granted Critical
Publication of CN109244053B publication Critical patent/CN109244053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种TSV复合结构,包括:形成在晶圆上的盲孔;设置在所述盲孔内表面上的绝缘层;以及填充所述盲孔的导电金属,所述导电金属包括处于顶部的细晶区以及处于中部和底部为粗晶区,所述细晶区的晶粒直径不大于所述粗晶区的晶粒直径。

Description

一种提高TSV热机械可靠性的复合结构及其制造方法
技术领域
本发明涉及到三维封装领域,具体涉及一种提高TSV热机械可靠性的复合结构及其制造方法。
背景技术
TSV(Through-Silicon-Via,硅通孔)是一种三维立体封装技术,能进一步提高芯片集成度。与传统封装技术相比较,TSV具有更短的互连路径、更小的信号延迟、更低的功耗,是近年来半导体技术最热门的研究方向之一。尽管TSV具有诸多优势,但目前仍存在一些不利因素制约TSV技术的发展,包括制备工艺繁琐复杂,设计软件和方法的缺失,功率密度增加导致的热机械问题,关键工艺与设备问题以及系统测试难题等。
其中,热机械可靠性问题对于TSV而言是一个巨大挑战。由于Si和Cu热膨胀系数(CTE)相差较大,封装工艺过程中的热载荷均会引起很大的热应力,甚至会超过Cu的屈服强度,导致Cu产生不可回复的塑性变形,宏观上表现为Cu的凸出和伸入。这种随温度变化的凸出或伸入会造成TSV顶部的重布线层(RDL)的分层,Cu和Si的界面上产生滑移或裂纹,从而降低TSV封装可靠性。
传统的电镀工艺中,TSV的微观组织在深度方向上不均匀,其中部和底部的晶粒较大,顶部较小,但这种微观组织不稳定,在受热时就会发生晶粒长大,即使在室温下也会发生一定程度的自退火,这种显微组织的变化会降低TSV的可靠性。
为了提高TSV封装的可靠性,往往会在TSV的制造工艺中加入热退火处理,在400℃以上的高温下保温半小时以上,以达到使显微组织稳定的效果,减少TSV在之后受热载时的热变形。但退伙过程中晶粒会长的更加粗壮,其屈服强度会进一步降低,导致Cu抵御变形的能力下降,因而受热载时变形更为剧烈,严重时甚至破坏重布线层,进而引起TSV的失效。而且增加热退火处理后,必须再增加一次CMP工艺,以去除热退火产生的Cu凸起。所以整个工艺流程的时间更长,成本也变的更高。
提高Cu的屈服强度可显著减少塑形形变量,而细晶强化是材料科学中最常见的提高屈服强度的方式。Sun等人在Bottom-Up Electrodeposition of Large-ScaleNanotwinned Copper within 3D Through Silicon Via.Materials(Basel)11,doi:10.3390/ma11020319(2018)中通过直接电镀的方式获得了均匀的纳米孪晶微观组织。在电镀液中加入白明胶增加阴极过电势,并在较低的电流密度下,得到了具有<111>取向的圆柱状纳米孪晶,孪晶的厚度在20nm左右。但这种孪晶结构只在TSV径向上具有细晶强化作用,而且在受热载时,具有取向的孪晶结构因剪切应力而更易发生界面滑移变形,高温时甚至发生晶界滑移。由于TSV中Cu受力不均匀,而织构会加剧TSV变形的不均匀性。
发明内容
针对上述工艺中TSV的缺点,根据本发明的一个方面,提出了一种提高TSV热机械可靠性的复合结构设计。通过设计Cu在深度方向上的晶粒尺寸变化,达到中部和底部的较大晶粒,而顶部为细晶的复合结构,这种结构可以显著提高TSV顶部区域Cu的屈服强度,减少Cu受热载时的塑性变形,增强TSV可靠性。本发明通过形成TSV的复合结构,显著改善了TSV的可靠性,同时还可省去TSV制作过程中的热退火和相应的CMP工艺,能节省时间成本和工艺成本,提高效率,且具有一定的工艺灵活性。
根据本发明的一个实施例,提供一种TSV复合结构,包括:形成在晶圆上的盲孔;设置在所述盲孔内表面上的绝缘层;以及填充所述盲孔的导电金属,所述导电金属包括处于顶部的细晶区以及处于中部和底部为粗晶区,所述细晶区的晶粒直径不大于所述粗晶区的晶粒直径。
在本发明的一个实施例中,所述细晶区内分散碳纳米管CNT。
在本发明的一个实施例中,所述碳纳米管CNT是直径小于10nm,长度小于100nm。
在本发明的一个实施例中,所述细晶区的晶粒直径在0.05~0.5微米的范围内,所述粗晶区的晶粒直径在0.5~5微米的范围内。
在本发明的一个实施例中,所述细晶区的高度与TSV的直径的比值在0.2~2之间。
根据本发明的另一个实施例,提供一种TSV复合结构的制造方法,包括:
在晶圆上制作TSV盲孔;
在所述TSV盲孔的内表面上形成绝缘层;
在所述绝缘层上形成种晶层;
在所述种晶层上形成电镀掩膜;
进行电镀Cu,填充TSV的底部和中部区域,形成粗晶区;
进行Cu/碳纳米管CNT复合电镀,填充TSV的顶部区域,形成细晶区,其中所述细晶区的晶粒直径不大于所述粗晶区的晶粒直径;以及
去除掉干膜、绝缘层、种晶层和电镀溢出的Cu部分。
在本发明的另一个实施例中,电镀Cu的工艺包括:
配置基础电镀液:电镀Cu镀液采用甲基磺酸体系,其中甲基磺酸铜80g/L,甲基磺酸20g/L,氯离子50ppm;
增加添加剂:加速剂DVF-B 5.5ml/L,抑制剂DVF-C 20ml/L,整平剂DVF-D 5ml/L,并用磁控搅拌器进行搅拌;
对晶圆进行预浸润和抽真空处理;
将晶圆和Cu阳极平行放入镀液,电压10V,电流10mA/cm2,进行电镀;
待TSV底部和中部填充完毕后,取出晶圆并用去离子水冲洗。
在本发明的另一个实施例中,所述Cu/碳纳米管CNT复合电镀工艺包括:
配置基础电镀液:电镀Cu镀液采用甲基磺酸体系,其中甲基磺酸铜80g/L,甲基磺酸20g/L,氯离子50ppm;
加入已分散在水中的CNT溶液,50ml/L,并用磁力搅拌器搅拌;
对晶圆进行预浸润和抽真空处理;
将晶圆和Cu阳极平行放入镀液,电压10V,电流30mA/cm2,进行电镀;
待填充完毕后,取出晶圆并清洗。
在本发明的另一个实施例中,所述去除掉干膜、绝缘层、种晶层和电镀溢出的Cu部分包括:
使用氢氧化钠溶液去除干膜层并用去离子水清洗;
使用氨水和双氧水的混合液去除Cu种子层3并用去离子水清洗;
通过CMP工艺去除电镀溢出的Cu。
在本发明的另一个实施例中,在所述TSV盲孔的内表面上形成绝缘层包括通过干氧热氧化的方式在晶圆表面以及盲孔的内表面上形成一层二氧化硅层作为绝缘层。
与现有的TSV技术相比,本发明的有益效果是:
本发明通过两次电镀,使TSV顶部区域获得细晶结构,提高屈服强度,减少TSV的热变形,提高可靠性。虽然呈现细晶结构,但由于CNT(碳纳米管)的存在,导电性并没有明显降低,CNT作为纤维增强相,提高了机械稳定性。微观上,由于CNT尺寸较小,CNT的存在会阻碍晶界移动,避免细晶的长大,从而达到微观结构的稳定性。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的TSV复合结构的横截面示意图。
图2示出根据本发明的一个实施例的形成TSV复合结构的过程的流程图。
图3A至图3I示出根据本发明的一个实施例的形成TSV复合结构的过程的横截面示意图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
在本发明的实施例中,结合盲孔电镀Cu和Cu/碳纳米管CNT复合电镀,在TSV的中部和底部进行盲孔电镀Cu,而在TSV的顶部区域进行Cu/碳纳米管CNT复合电镀,Cu/CNT复合电镀使得TSV的顶部区域形成细晶结构,而盲孔电镀Cu使TSV的中部和底部仍保持较大的晶粒,从而形成了稳定的可提高TSV整体可靠性的复合结构。并且由于CNT尺寸较小,对Cu晶粒晶界的移动具有阻碍作用,避免了晶粒长大,因而其细晶显微组织具有很好的稳定性。除此之外,由于CNT的导电性良好,一定程度上弥补了由于晶粒细小带来的电阻变大的影响。
图1示出根据本发明的一个实施例的TSV复合结构100的横截面示意图。如图1所示,TSV复合结构100包括形成在晶圆110上的盲孔120、设置在盲孔120内表面上的绝缘层130以及填充盲孔120的导电金属。该导电金属包括处于顶部的细晶区141以及处于中部和底部为粗晶区142。
在本发明的实施例中,晶圆110可采用无氧化层的晶圆,单面抛光即可。
盲孔120可通过光刻和刻蚀形成在硅晶圆上,通过刻蚀形成的孔具有较好的陡直度。例如,可采用刻蚀和钝化交替进行的Bosch工艺,实现可控的侧向刻蚀。TSV的深度H与宽度D的比值(H/D,参见图1)在2:1~50:1的范围内。
绝缘层130可以是二氧化硅层,其厚度在0.1~2微米的范围内,在盲孔120侧壁和底部具有较好的均匀性。可采用热氧化技术,在晶圆表面和孔内氧化出一层致密的二氧化硅薄膜。在本发明的具体实施例中,优选采用干氧氧化方式,以获得干净的硅-二氧化硅界面。
导电金属为通过电镀形成的Cu金属。
具体而言,可首先形成电镀种晶层。可采用磁控溅射在硅晶圆表面和孔壁上依次溅射上Ti和Cu的金属薄膜,其中Ti作为粘附阻挡层,Cu作为电镀种晶层。
接下来,为防止晶圆在电镀时整面电镀,因而在电镀前在硅晶圆上形成电镀掩膜;然后进行光刻,采用套刻方式以露出TSV孔。电镀掩膜可选用干膜,即,电镀前在晶圆上单面贴干膜,再进行光刻图形化。所选干膜为既能防止导电、又能避免镀液从粘贴干膜的一侧扩散进入TSV内的有机或无机薄膜。所述的绝缘膜的厚度可以在0.1微米以上,以防止覆盖部分电镀沉积铜。
接下来,分两步进行TSV的电镀。第一步采用Cu电镀工艺,将晶圆盲孔一面与阳极对面平行放置于镀液中,使用较小的电流密度填充TSV孔的底部和中部区域,电镀填充时,为了获得无孔洞的填充,须在镀液中加入添加剂,分别为加速剂、抑制剂和整平剂,电镀阳极采用铜平板或含磷铜平版。第二步采用Cu/CNT复合电镀的方式,采用较大电流密度填充TSV顶部区域,获得细晶组织,电镀填充TSV顶部时,此时深宽比小,可不使用添加剂填充,CNT已在镀液中分散好,CNT的直径优选在10nm以下,长度在100nm以下。在Cu/CNT复合电镀的过程中,TSV顶部区域获得细晶结构,CNT作为纤维增强相分散在晶粒之间,这一方面提高屈服强度,减少TSV的热变形,提高可靠性,另一方面由于CNT的存在,导电性并没有明显降低,提高了机械稳定性。微观上,由于CNT尺寸较小,CNT的存在会阻碍晶界移动,避免细晶的长大,从而达到微观结构的稳定性。
然后,用氢氧化钠溶液除去干膜光刻胶并用去离子水清洗,使用氨水和双氧水的混合液去除Cu种子层并用去离子水清洗,再使用CMP工艺去除电镀Cu时的溢出部分。所使用的氢氧化钠水溶液的质量浓度为5%~40%;所使用的氨水和双氧水的混合液中氨水与双氧水体积比为40:1~1:1之间。
通过上述方法形成的铜的晶粒尺寸会延深度变化,在细晶区141,晶粒直径在0.05~0.5微米的范围内,而在粗晶区142,晶粒直径在0.5~5微米的范围内。
通过测试,TSV顶部区域的屈服强度达到500~800MPa,中部和底部的屈服强度在100~300MPa。并且,TSV顶部的细晶结构能稳定存在,不会发生晶粒长大,在室温下不会发生自退火,温度升高后,显微组织依然保持稳定。
在本发明的实施例中,细晶区141的高度h(参见图1)与TSV的直径D的比值在0.2~2之间。
下面结合图2和图3A至图3I详细介绍形成TSV复合结构的过程。图2示出根据本发明的一个实施例的形成TSV复合结构的过程的流程图。图3A至图3I示出根据本发明的一个实施例的形成TSV复合结构的过程的横截面示意图。
首先,在步骤210,进行晶圆预处理。晶圆可采用500微米厚度的单面抛光无氧化的硅晶圆310,如图3A所示,进行预处理包括:
a、使用3%氢氧化钠溶液清洗晶圆表面,去除油脂等脏污;
b、使用去离子水冲洗晶圆表面,再进行甩水处理;
c、在90摄氏度下烘干10min。
在步骤220,采用光刻刻蚀在晶圆上制作盲孔320,如图3B所示。
在本发明的一个实施例中,制作盲孔可包括:
a、在晶圆上旋涂13微米的正型光刻胶,并用烘箱进行烘胶处理;
b、进行光刻显影后,用去离子水冲洗并进行甩水;
c、对光刻完的晶圆进行后烘,提高光刻胶的硬度和抗刻蚀性。
d、使用Bosch工艺进行深硅刻蚀,制作盲孔;
e、使用氢氧化钠溶液去除表面光刻胶,并用去离子水清洗晶圆;
在步骤230,形成绝缘层330,如图3C所示。可采用干氧热氧化的方式在硅晶圆表面形成一层厚度约0.5微米的二氧化硅层。
在步骤240,形成种晶层340,如图3D所示。可采用磁控溅射制作30nm厚的钛阻挡层和50nm厚的铜种晶层。
在步骤250,形成电镀掩膜。如图3E所示,首先在硅晶圆表面粘贴干膜350,厚度为2微米。具体的粘贴干膜的工艺包括:
a、使用热板加热晶圆,在60℃下保温10min;
b、粘贴干膜光刻胶;
c、压膜机110℃滚动压膜;
d、使用烘箱在80℃下保温30min,待室温后进行光刻。
然后,如图3F所示,进行干膜光刻,需要与步骤220中的光刻进行套刻。具体的干膜光刻工艺包括:
a、光刻显影完毕后,用去离子水冲洗并甩水处理;
b、使用烘箱在80℃下保温30min。
在步骤260,进行第一步电镀Cu,填充TSV的底部和中部区域,形成粗晶区360,如图3G所示。
在本发明的一个实施例中,具体的电镀Cu工艺可包括:
a、基础电镀液:电镀Cu镀液采用甲基磺酸体系,其中甲基磺酸铜80g/L,甲基磺酸20g/L,氯离子50ppm;
b、添加剂:加速剂DVF-B 5.5ml/L,抑制剂DVF-C 20ml/L,整平剂DVF-D 5ml/L,并用磁控搅拌器进行搅拌;
c、对晶圆进行预浸润和抽真空处理;
d、将晶圆和Cu阳极平行放入镀液,电压10V,电流10mA/cm2,进行电镀;
e、待TSV底部和中部填充完毕后,取出晶圆并用去离子水冲洗。
在步骤270,进行第二步电镀,Cu/CNT复合电镀填充TSV的顶部区域,形成细晶区360,如图3H所示。在图3H中,示出了细晶区370的局部放大图。
在本发明的一个实施例中,具体的Cu/CNT复合电镀工艺包括:
a、配置镀液:基础电镀液与步骤260中一样,加入已分散在水中的CNT溶液,50ml/L,并用磁力搅拌器搅拌;
b、对晶圆进行预浸润和抽真空处理;
c、将晶圆和Cu阳极平行放入镀液,电压10V,电流30mA/cm2,进行电镀;
d、待填充完毕后,取出晶圆并清洗。
在步骤280,去除掉干膜、绝缘层、种晶层和电镀溢出的Cu部分,如图3I所示。具体的去除工艺可包括:
a、使用氢氧化钠溶液去除干膜层并用去离子水清洗;
b、使用氨水和双氧水的混合液(氨水与双氧水体积比在40:1~1:1之间)去除Cu种子层3并用去离子水清洗;
c、CMP工艺去除电镀溢出的Cu。
本发明可以制造出TSV顶部的细晶区,而且显微细晶组织稳定,提高Cu的屈服强度,增强TSV可靠性,可以省去TSV制作过程中的热退火和CMP工艺,降低成本,提高效率,且制备工艺灵活。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种TSV复合结构,包括:
形成在晶圆上的盲孔;
设置在所述盲孔内表面上的绝缘层;以及
填充所述盲孔的导电金属,所述导电金属包括处于顶部的细晶区以及处于中部和底部为粗晶区,所述细晶区的晶粒直径不大于所述粗晶区的晶粒直径。
2.如权利要求1所述的TSV复合结构,其特征在于,所述细晶区内分散碳纳米管CNT。
3.如权利要求2所述的TSV复合结构,其特征在于,所述碳纳米管CNT是直径小于10nm,长度小于100nm。
4.如权利要求1所述的TSV复合结构,其特征在于,所述细晶区的晶粒直径在0.05~0.5微米的范围内,所述粗晶区的晶粒直径在0.5~5微米的范围内。
5.如权利要求1所述的TSV复合结构,其特征在于,所述细晶区的高度与TSV的直径的比值在0.2~2之间。
6.一种TSV复合结构的制造方法,包括:
在晶圆上制作TSV盲孔;
在所述TSV盲孔的内表面上形成绝缘层;
在所述绝缘层上形成种晶层;
在所述种晶层上形成电镀掩膜;
进行电镀Cu,填充TSV的底部和中部区域,形成粗晶区;
进行Cu/碳纳米管CNT复合电镀,填充TSV的顶部区域,形成细晶区,其中所述细晶区的晶粒直径不大于所述粗晶区的晶粒直径;以及
去除掉干膜、绝缘层、种晶层和电镀溢出的Cu部分。
7.如权利要求6所述的TSV复合结构的制造方法,其特征在于,电镀Cu的工艺包括:
配置基础电镀液:电镀Cu镀液采用甲基磺酸体系,其中甲基磺酸铜80g/L,甲基磺酸20g/L,氯离子50ppm;
增加添加剂:加速剂DVF-B 5.5ml/L,抑制剂DVF-C 20ml/L,整平剂DVF-D 5ml/L,并用磁控搅拌器进行搅拌;
对晶圆进行预浸润和抽真空处理;
将晶圆和Cu阳极平行放入镀液,电压10V,电流10mA/cm2,进行电镀;
待TSV底部和中部填充完毕后,取出晶圆并用去离子水冲洗。
8.如权利要求6所述的TSV复合结构的制造方法,其特征在于,所述Cu/碳纳米管CNT复合电镀工艺包括:
配置基础电镀液:电镀Cu镀液采用甲基磺酸体系,其中甲基磺酸铜80g/L,甲基磺酸20g/L,氯离子50ppm;
加入已分散在水中的CNT溶液,50ml/L,并用磁力搅拌器搅拌;
对晶圆进行预浸润和抽真空处理;
将晶圆和Cu阳极平行放入镀液,电压10V,电流30mA/cm2,进行电镀;
待填充完毕后,取出晶圆并清洗。
9.如权利要求6所述的TSV复合结构的制造方法,其特征在于,所述去除掉干膜、绝缘层、种晶层和电镀溢出的Cu部分包括:
使用氢氧化钠溶液去除干膜层并用去离子水清洗;
使用氨水和双氧水的混合液去除Cu种子层3并用去离子水清洗;
通过CMP工艺去除电镀溢出的Cu。
10.如权利要求6所述的TSV复合结构的制造方法,其特征在于,在所述TSV盲孔的内表面上形成绝缘层包括通过干氧热氧化的方式在晶圆表面以及盲孔的内表面上形成一层二氧化硅层作为绝缘层。
CN201811079630.7A 2018-09-17 2018-09-17 一种提高tsv热机械可靠性的复合结构及其制造方法 Active CN109244053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811079630.7A CN109244053B (zh) 2018-09-17 2018-09-17 一种提高tsv热机械可靠性的复合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811079630.7A CN109244053B (zh) 2018-09-17 2018-09-17 一种提高tsv热机械可靠性的复合结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109244053A true CN109244053A (zh) 2019-01-18
CN109244053B CN109244053B (zh) 2020-04-14

Family

ID=65058601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811079630.7A Active CN109244053B (zh) 2018-09-17 2018-09-17 一种提高tsv热机械可靠性的复合结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109244053B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109628968A (zh) * 2019-01-30 2019-04-16 中南大学 一种tsv快速填充方法与装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
CN103290438A (zh) * 2013-06-25 2013-09-11 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103397354A (zh) * 2013-08-08 2013-11-20 上海新阳半导体材料股份有限公司 一种用于减少硅通孔技术镀铜退火后空洞的添加剂
CN103492617A (zh) * 2011-01-26 2014-01-01 恩索恩公司 填充微电子器件中的孔的方法
CN106057756A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
CN103492617A (zh) * 2011-01-26 2014-01-01 恩索恩公司 填充微电子器件中的孔的方法
CN103290438A (zh) * 2013-06-25 2013-09-11 深圳市创智成功科技有限公司 用于晶圆级封装的电镀铜溶液及电镀方法
CN103397354A (zh) * 2013-08-08 2013-11-20 上海新阳半导体材料股份有限公司 一种用于减少硅通孔技术镀铜退火后空洞的添加剂
CN106057756A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109628968A (zh) * 2019-01-30 2019-04-16 中南大学 一种tsv快速填充方法与装置
CN109628968B (zh) * 2019-01-30 2020-06-30 中南大学 一种tsv快速填充方法与装置

Also Published As

Publication number Publication date
CN109244053B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
Josell et al. Superconformal electrodeposition in submicron features
CN105336670B (zh) 半导体结构及其形成方法
US20090188805A1 (en) Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
TW201424011A (zh) 太陽能電池及背接觸式太陽能電池
CN106328584A (zh) 制造硅通孔的方法和包括硅通孔的芯片
TWI506727B (zh) Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process
CN109023459A (zh) 一种双层多尺度强化沸腾的表面结构及其制备方法
CN109244053A (zh) 一种提高tsv热机械可靠性的复合结构及其制造方法
CN102881651A (zh) 一种改善碳纳米管互连电特性的方法
US8115191B2 (en) Self-constrained anisotropic germanium nanostructure from electroplating
JP5708762B2 (ja) 貫通電極基板の製造方法
JP6936433B1 (ja) ガラススルーホール両面銅めっきに用いられる電気めっき液及び電気めっき方法
US20220359415A1 (en) Superconducting through substrate vias
Miao et al. Fabrication of highly ordered porous nickel oxide anode materials and their electrochemical characteristics in lithium storage
CN113629006B (zh) 形成铜结构的方法
US20130171820A1 (en) Methods for three-dimensional integrated circuit through hole via gapfill and overburden removal
JP5453763B2 (ja) 貫通電極基板の製造方法
WO2014030779A1 (ko) 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
CN206697466U (zh) 包括硅通孔的芯片
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
CN115573009A (zh) 高深宽比tsv结构、其制备方法与应用
Lin et al. Through-silicon via fabrication with pulse-reverse electroplating for high density nanoelectronics
CN111146144B (zh) 一种制备高导电性铜互连线的方法
Akolkar et al. Preface—Advances in Electrochemical Processes for Interconnect Fabrication in Integrated Circuits
Cheng et al. Simple and low-cost fabrication of a metal nanoplug on various substrates by electroless deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant