TWI506727B - Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process - Google Patents

Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process Download PDF

Info

Publication number
TWI506727B
TWI506727B TW101115864A TW101115864A TWI506727B TW I506727 B TWI506727 B TW I506727B TW 101115864 A TW101115864 A TW 101115864A TW 101115864 A TW101115864 A TW 101115864A TW I506727 B TWI506727 B TW I506727B
Authority
TW
Taiwan
Prior art keywords
nickel
hole
plating solution
sodium
group
Prior art date
Application number
TW101115864A
Other languages
English (en)
Other versions
TW201347086A (zh
Inventor
Wei Ping Dow
Hsin Man Huang
Original Assignee
Nat Univ Chung Hsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Chung Hsing filed Critical Nat Univ Chung Hsing
Priority to TW101115864A priority Critical patent/TWI506727B/zh
Publication of TW201347086A publication Critical patent/TW201347086A/zh
Application granted granted Critical
Publication of TWI506727B publication Critical patent/TWI506727B/zh

Links

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)

Description

半導體元件高深寬比(HAR)孔洞或槽渠之鎳鎢合金填孔電鍍液及填孔製程
本發明之技術領域涉及在半導體元件上對高深寬比通孔或槽渠以電化學方式進行孔洞金屬化的方法。沈積於孔洞或槽渠中的金屬為鎳鎢合金。更進一步的,藉由本發明之鎳鎢合金填孔技術,使半導體元件之高深寬比通孔或槽渠得以除去阻障層和晶種層之相關製程。
基於各式電子元件薄型化和微型化的需求,目前採3D堆疊封裝技術來縮小IC的體積,並以垂直的矽通孔(Through Silicon Via,TSV)及TSV金屬化之技術構成3D IC的訊號傳遞路徑。TSV具有高深寬比(HAR)結構特徵,其金屬化材料目前採用具有良好導電性的銅。
但是,銅製程有其缺點。在技術方面,由於物理氣相沈積、化學氣相沈積、和無電鍍法都有技術上的限制,而難以實用化,所以目前沈積技術大都以化學電鍍法為主。而在結構和材料特性方面,銅在大氣環境下無法形成自我保護膜,極易被氧化和腐蝕,且銅在矽晶內部具有極高的擴散性,銅擴散穿越SiO2 (絕緣層)進入矽晶主動區域,與SiO2 和Si反應形成銅矽化合物,影響矽晶圓介電層品質。為了防止這個問題,因此在TSV製程中於孔壁沈積阻障層(Barrier Layer),將銅與矽元件隔離。傳統的阻障層分乾製程和濕製程兩大類,乾製程中通常使用氮化鈦(TiN)、氮化鉭(TaN),其中以氮化鉭(TaN)的阻障效能較為良好,但由於金屬的離子態活性過高,故難以穩定存在於水溶液中。近年逐步研發濕製程阻障層,採用鎳與鈷體系的合金材料,例如鎳磷(NiP)、鎳鎢磷(NiWP)、鎳錸磷(NiReP)、鈷磷 (CoP)、鈷鎢磷(CoWP)、鈷鎢硼(CoWB)、鈷鉬磷(CoMoP),其中,鈷鎢磷(CoWP)具有良好的熱穩定性和覆蓋能力。
由於阻障層的電阻率對電鍍銅製程而言仍屬過高,因此阻障層之後必須再沈積一層薄且連續的晶種層(seed layer),此晶種層主要作用是提供銅電鍍反應時所需的導電層並為銅的成核層,確保後續的電鍍銅能完全的填入。
縱使阻障層和晶種層解決了銅擴散至矽晶圓的問題,並確保了電鍍銅的填入,但最終銅和矽的材料特性,仍然使得以銅為TSV導電材料的矽晶圓面臨了機械強度、耐久性和信賴度的考驗。最主要的問題在於銅和矽的熱膨脹係數差異過大,銅為17.5×10-6 /℃,矽為2.5×10-6 /℃。因此使用電鍍銅做TSV深孔完全填充時,會產生熱機械應力(Thermo-Mechanical Stress),特別在封裝製程焊接程序時,熱機械應力會快速的發生,進而導致內部介電層(Internal Dielectric Layer)與矽基材產生裂縫(Crack)。
基於TSV電鍍銅填孔製程所面臨的問題,本發明的主要方向係延伸發展更適合的TSV電鍍填孔材質、電鍍方法和電鍍配方。
本發明之目的係在提供一種半導體元件高深寬比孔洞之填孔材料,該填孔材料係採用以鎢為基體並配加過渡金屬(如Ni、Co及Fe)之合金。藉由鎢之低線膨脹係數4.5×10-6 /℃與矽2.5×10-6 /℃較為接近的物理特性,於TSV深孔完全填充時,降低甚至避免了矽基材與TSV導電材質之熱機械應力(Thermo-Mechanical Stress),使矽晶圓的機械強度和耐久性能獲得信賴。因此,本發明以鎢為取代銅金屬成為TSV填孔之優選材料。
本發明之目的係在提供一種填孔方法,該方法於半導體元件高深寬比的孔洞或槽渠中沈積鎳鎢合金,並且以超級填孔(superfill)和孔底上移(bottom up)的方式,於孔洞或槽渠中形成鎳鎢合金栓塞(Plug),據此構成3D IC的訊號傳遞路徑;並且本發明設法降低了鎳鎢合金的內應力對矽基材的影響。
本發明之目的係在提供一種鎳鎢合金矽通孔的填孔配方,該配方包含了合宜的鎳鎢合金比例、電流效率以及添加劑之使用。
透過本發明之鎳鎢合金填孔技術,它可以除去傳統TSV製程中的阻障層(Barrier Layer)和晶種層(Seed Layer)之製程,而直接電鍍完成鎳鎢合金矽通孔。換言之,本發明的TSV製程於孔洞蝕刻(Via Etch)及導電層沈積步驟之後,即可開始進行填孔製程。本發明縮減了TSV製程,並完成了無阻障層、無銅晶種層、無銅之鎳鎢合金填充矽通孔。
在孔洞或槽渠的壁與本發明鎳鎢合金栓塞(Plug)之間具有一絕緣層和一複合機能層(multi function layer)。絕緣層為孔洞或槽渠之壁的襯層,複合機能層沈積於絕緣層表面,在複合機能層上進行鎳鎢合金填孔。上述複合機能層的材料選自鈷鎢磷(CoWP)、鎳鎢磷(NiWP)、石墨烯(Graphene)之擇一。該複合機能層提供高機械強度、低電阻、高導電性、低線膨脹係數、尺寸安定性高等特性,使該複合機能層在本發明中形成類似阻障層和導電層的複合功能。因此,本發明以複合機能層取代傳統銅金屬填孔製程之阻障層和晶種層,縮減TSV製程,從而降低了製程成本。
在上述絕緣層係選自二氧化矽(SiO2 )、高性能高分子材料、或以高性能高分子為主的複合材料。所述高性能高分子材料包括聚醯亞胺、聚醯胺、 聚醯胺醯亞胺。利用高性能高分子材料的耐熱性、線膨脹係數小、尺寸安定性高、耐輻射性、光學及電氣絕緣性、抗化學性、高機械強度等特性,使該絕緣層具有阻障、絕緣、膨脹緩衝等多重機能。
本發明達成上述目的之技術,一種半導體元件高深寬比(HAR)孔洞或槽渠之鎳鎢合金填孔電鍍液,包含:鎳離子和鎢酸根離子;鎳離子和鎢酸根離子之螯合劑;電鍍液pH值調整劑,且該電鍍液的pH值為4~6。該鎳離子的來源包含碳酸亞鎳、硫酸鎳、氧化亞鎳、氨基磺酸鎳、氯化鎳、溴化鎳、或選自它們的組合。鎢酸根離子的來源包含鎢酸鈉、鎢酸銨、鎢酸、或選自它們的組合。該螯合劑包含檸檬酸、檸檬酸納、或兩者之混合。
該電鍍液更包含添加劑,該添加劑為潤濕劑、或應力消除劑、或加速劑、或加速劑和抑制劑之組合、或選自以上各添加劑之組合。
該潤濕劑係選自環氧乙烷聚合物,包含聚乙二醇(PEG)、聚環氧乙烷(PEO)、聚氧乙烯(POE)、聚丙二醇(PPG)、甲氧基聚乙二醇(MPEG)。該潤濕劑亦可選自烷基硫酸鹽,包含十二烷基硫酸鈉(SDS)、二乙基己基硫酸鈉(KC-EHS)、正辛基硫酸鈉等。
該應力消除劑係選自陰離子型的界面活性劑、炔醇類、磺酸類,包含二乙基己基硫酸鈉(KC-EHS)、萘磺酸、對甲苯磺酰胺、糖精。
該加速劑係選自磺酸類,包含聚二硫二丙烷磺酸鈉(SPS)、3-巰基-1-丙烷磺酸鈉(MPS)、2-巰基苯並咪唑-5-磺酸鈉二水合物(MBIS)、3-苯駢噻唑-2-巰基-丙烷磺酸鈉(ZPS)。
該抑制劑係選自鹵素,包含氯。
本發明達成上述目的之技術,一種半導體元件高深寬比(HAR)孔洞或槽渠之填孔製程,包括: 步驟一,提供一具備高深寬比特徵之槽渠或孔洞之半導體基材;步驟二,於該槽渠或孔洞的壁沈積一絕緣層;步驟三,於該絕緣層表面沈積一複合機能層;步驟四,將該半導體基材於一電化學系統中進行填孔電鍍,該電化學系統之電鍍液包含鎳離子和鎢酸根離子、螯合劑、pH值調整劑、潤濕劑、應力消除劑、加速劑、或加速劑和抑制劑之組合;且該電鍍液的pH值為4~6;控制陰極電流密度為2.5ASF~3.5ASF之間一固定值,電鍍進行3~4小時,於於該複合機能層所構成之填孔空間中以超級填充(Superfilling)沈積模式形成一鎳鎢合金栓塞(Plug)。該鎳鎢合金栓塞(Plug)至少含有6%~10%原子百分比的鎢,且該鎳鎢合金栓塞與槽渠或孔洞的側壁之間無阻障層或晶種層。
本發明以下實施例探討以鎢為基體並配加過渡金屬之合金填孔技術。由於鎢主要以WO4 2- 型態存在於水溶液中,因而無法單獨進行電化學沉積,須以合金金屬型式進行電鍍沉積,大多搭配iron-group過渡金屬(如:Ni、Co及Fe)與鎢進行合金電鍍,由於鐵鎢合金抗蝕性差,鈷鎢合金價格昂價,因此本發明選用硫酸鎳-鎢酸鈉系統之鎳鎢合金做為鎳鎢合金做為TSV填孔材料,並以其為實驗主軸探討電化學反應之最適化條件(例如:鍍液pH值、溫度、電流密度、添加劑),最終以金相顯微鏡觀察TSV橫切面的沈積填充結果。
<<實驗裝置>>
改良式哈林試驗槽(Harring Cell):以矽基材為陰極工作電極,陽極為純鎳,參考電極為飽和硫酸亞汞。在電鍍前,矽基材先以去離子水潤洗,接著預浸於電鍍液中並以超音波震盪,酸洗並去除孔內氣泡。矽基材的孔徑分別有50μm、40μm、30μm、20μm,孔深約為70μm。
<<電鍍裝置的操作條件>>
可採直流電、脈衝電流或脈衝反向電流進行沈積。本發明係以可程式化電源供應器控制定電流為2.5ASF~3.5ASF之間的一個固定值。電鍍時間為3小時~4小時。以恆溫水槽保持鍍液溫度為25℃,空氣流動速率2NL/min。
<<鍍液>>
首先以鹼性鍍液進行試鍍,但因矽晶圓本身浸泡於鹼性鍍液一段時間後,表面生成之氧化層(二氧化矽,SiO2 )受到鹹性溶液水解而軟化,使電鍍填充孔完成後之研磨過程中於孔壁易產生裂痕,不良率高,因此本發明改以酸性鍍液進行試鍍。
本發明酸性鍍液是由0.2M~0.5M(優選為0.3M)氨基磺酸鎳與0.05M~0.2M(優選為0.06M)鎢酸鈉組成來提供鎳離子和鎢酸根離子來源,並以0.01M~0.1M(優選為0.05M)無水檸檬酸(C6 H8 O7 )和0.1M~0.2M(優選為0.12M)檸檬酸鈉(Na3 C6 H5 O7 )做為鎳離子和鎢酸根離子的螫合劑。以氫氧化鈉、硫酸及氨水來調整鍍液的pH值。因為當PH值小於4時,檸檬酸易分解,螯合鎢的能力減弱;而當pH值大於8時,鎳發生水解,因此優選的鍍液pH值為4.5~5.0,最佳為4.65。
鎳離子的來源包含碳酸亞鎳、硫酸鎳、氧化亞鎳、氨基磺酸鎳、氯化鎳、溴化鎳、或選自它們的組合。
鎢酸根離子的來源包含鎢酸鈉、鎢酸銨、鎢酸、或選自它們的組合。
在電鍍反應中,鎳離子與鎢酸根會先在溶液中與檸檬酸根共同錯合並形成鎳鎢合金電鍍的前驅物[(Ni)(HWO4 )(Cit)]2- ,透過電位能的驅動力,會使前驅物在陰極表面還原沈積,同時鎳金屬也可經由鎳離子和氨根錯合而直接還原成金屬相。
[NiCit]- +[(HWO4 )(Cit)]4- -> [(Ni)(HWO4 )(Cit)]2- +Cit3- (式1)
[(Ni)(HWO4 )(Cit)]2- +8e- +3H2 O -> NiW+7(OH)- +Cit3- (式2)
[Ni(NH3 )n ]2+ +2e- -> Ni+nNH3 (式3)
進一步探討,如第一圖,鍍液中增加檸檬酸之濃度,鍍液中所形成的錯合物將更趨穩定,導致單一金屬離子難以還原而降低金屬鎢之沈積量。
如第二圖,鍍液中增加硫酸鎳的濃度,可促增電流效率,但對於鎢的沈積並無顯著影響。
如第三圖,鍍液中增加鎢酸鈉濃度,對於電流效率及鍍層中鎢含量無顯著影響。
如第四圖,鍍液中pH值影響鎢的沈積量。當pH值小於4時,檸檬酸易分解,螯合鎢的能力弱減。而當PH值大於8時,鎳發生水解,因此優選的鍍液pH值為4.5~5.0,最佳為4.65。
如第五圖,鍍液溫度於25~60℃,溫度昇高對於鎢的沈積率無顯著之變化。
如第六圖,電流密度介於1~2/A dm-2 ,有助於維持理想的鎢沈積率。
<<鎳鎢合金於酸性鍍液中的TSV填充結果>>
如第七圖,矽基材孔徑50μm、40μm、30μm均有孔徑縮小,孔壁有沈積金屬增厚。但是各孔均為非均一性(Anti-conformal)填充模式。
<<酸性鍍液的添加物>>
超級填充(Superfilling)是TSV填充的最佳優選模式,填充的金屬物質是以孔底上移(bottom up)的方式沈積形成超級均一性(superconformal)栓塞(Plug)。在本發明中亦以此為填充目標,因此為解決上述非均一性填充的問題,本發明於鍍液中添加適當的添加物來達到這個目標。
本發明參考相關純鎳金屬與其他合金(如鎳鐵合金、鈷鐵合金等)之電化學沈積文獻,並選取文獻中所提及的添加物,包含:
(一)硫脲(TU,Thiourea);
(二)環氧乙烷聚合物:聚乙二醇(PEG,Polyethylene Glycol);
(三)聚乙烯亞胺(PEI,Polyethyleneimine);
(四)2-乙基己基硫酸酯鈉鹽[Sodium 2-Ethylhexyl Sulfate][C8 H17 NaO4 S]
(五)3-苯駢噻唑-2-巰基-丙烷磺酸鈉[ZPS,Sodium3-(benzothiazol-2-ylthio)-1-propanesulfonate];
(六)2-巰基苯並咪唑-5-磺酸鈉二水合物(2-Mercapto-5-benzimidazolesulfonic acid sodium salt dehydrate,MBIS)
本發明實際試鍍後發現: 添加7.612ml/L的硫脲(TU,Thiourea),結果仍使矽基材TSV為非均一性(Anti-conformal)填充模式。
添加9ml/L的PEI,其沈積速度較添加TU快,但仍為非均一性(Anti-conformal)填充模式。
添加PEG 200ml/L,做為潤濕劑,增加鍍液的潤濕效果,降低鍍液的表面張力,期使鍍液得以擴散至孔底並提昇沈積效率。實驗結果如第八圖,沈積型態具有超級填充(Superfilling)的趨勢,孔底之沈積厚度較孔壁兩側厚。潤濕劑可選自環氧乙烷聚合物,除了上述聚乙二醇(PEG)之外,亦可選用聚環氧乙烷(PEO)、聚氧乙烯(POE)、聚丙二醇(PPG)、甲氧基聚乙二醇(MPEG)。該潤濕劑亦可選自烷基硫酸鹽,包含十二烷基硫酸鈉(SDS)、二乙基己基硫酸鈉、正辛基硫酸鈉等。
添加陰離子型的界面活性劑、炔醇類、磺酸類之應力消除劑,期改變鍍層之機械性質。本發明選用2-乙基己基硫酸酯鈉鹽[Sodium 2-Ethylhexyl Sulfate]5ml/L。實驗結果如第九圖,沈積型態具有超級填充(Superfilling)的趨勢,孔底之沈積厚度與孔壁兩側之沈積厚度相當。本發明更進一步將電流密度調至3.25ASF,2-乙基己基硫酸酯鈉鹽[Sodium 2-Ethylhexyl Sulfate]為20ml/L。實驗結果如第十圖,鍍層表面無翹曲現象,裂紋少。在40μm和50μm的大孔徑中,具有良好的沈積效率,但表現出孔壁兩側沈積速度高於孔底沈積速度的V形沈積型態。應力消除劑係選用萘磺酸、對甲苯磺酰胺、糖精。
添加加速劑ZPS 1ml/L,實驗結果如第十一圖,呈現停滯沈積的結果,且無法達到孔底上移沈積模式,沈積效果不理想。
添加MBIS 30ml/L,原期待MBIS發揮抑制表面沈積的效果,間接提昇 孔底沈積效率。但實驗結果如第十二圖卻顯示了相反的結果,MBIS具有加速沈積之趨勢。再以MBIS 30ml/L和氯離子60ml/L進行試鍍,實驗結果如第十三圖,與第十二圖相較差異不大。加速劑可選自磺酸類,包含聚二硫二丙烷磺酸鈉(SPS)、3-巰基-1-丙烷磺酸鈉(MPS)。
<<添加物最佳配方>>
添加MBIS 30ml/L、氯離子60ml/L、PEG 200ml/L、及2-乙基己基硫酸酯鈉鹽[Sodium 2-Ethylhexyl Sulfate]20ml/L,實驗結果如第十四圖,明顯改善了填充能力,達到超級填充的成效,形成完整TSV鎳鎢合金栓塞(Plug)。矽基材孔徑50μm、40μm、30μm、20μm均為超級填充。
<<TSV鎳鎢合金栓塞(Plug)的含量比例>>
以能量散佈分析儀(EDS)分析鎳鎢合金栓塞(Plug)的金屬比例,鎳與鎢分別為80wt%及20wt%。
按原子百分比,該鎳鎢合金栓塞(Plug)至少含有7%原子百分比的鎢。
<<以鎳鎢合金填孔技術實現新的TSV製程>>
如第十五圖,傳統銅金屬填孔製程包括以下五道程序:一、矽基材10之孔洞11蝕刻(via etch)步驟;二、於孔壁表面沈積絕緣層12之步驟;絕緣層材料可選自二氧化矽;三、於該絕緣層12表面沈積阻障層13之步驟;阻障層材料可選自氮化鈦(TiN)、氮化鉭(TaN); 四、於該阻障層13表面沈積銅晶種層/導電層14之步驟;五、銅金屬填孔15步驟。
已知在TSV電鍍銅填充孔技術中,必需採用阻障層(Barrier Layer)防止銅離子擴散到矽元件,又需於阻障層上沈積銅晶種層(Copper Seed Layer)以利後續填孔之金屬銅附著及沈積。但最終銅和矽的材料特性(熱膨脹係數差異過大),仍然使得以銅為TSV導電材料或填孔材料的矽晶圓面臨了機械強度、耐久性和信賴度的考驗。
然而,基於本發明鎳鎢合金填孔之技術主軸,可達到無銅(copper free)的TSV製程。如第十六圖,本發明TSV製程(一)包括以下四道程序:一、矽基材20之孔洞21蝕刻(via etch)步驟;二、於孔壁表面沈積絕緣層22之步驟;絕緣層材料可選自二氧化矽(SiO2 )、高性能高分子材料、或以高性能高分子為主的複合材料。所述高性能高分子材料包括聚醯亞胺、聚醯胺、聚醯胺醯亞胺;三、於絕緣層22表面沈積複合機能層23之步驟;該複合機能層23之材料可選自鈷鎢磷(CoWP)、鎳鎢磷(NiWP)、石墨烯(Graphene);四、鎳鎢合金24填孔步驟。
該複合機能層23選用石墨烯(Graphene),利用其材料特性,提供高機械強度、高熱導率、低電阻、高導電性、低線膨脹係數、尺寸安定性高等功能,使該複合機能層23具有類似阻障層和導電層的複合功能。而絕緣層22選用高性能高分子材料、或以高性能高分子為主的複合材料。利用其耐熱性、線膨脹係數小、尺寸安定性高、耐輻射性、光學及電氣絕緣性、抗化學性、高機械強度等特性,使該絕緣層22另具有阻障層、膨脹緩衝層等 複合機能。
與傳統TSV製程相較,本發明以複合機能層23和以高性能高分子材料為主的絕緣層23取代傳統TSV製程的阻障層和銅晶種層,使TSV製程從傳統的五道程序縮減為四道程序。
10‧‧‧矽基材
11‧‧‧孔洞
12‧‧‧絕緣層
13‧‧‧阻障層
14‧‧‧晶種層/導電層
15‧‧‧銅金屬填孔
20‧‧‧矽基材
21‧‧‧孔洞
22‧‧‧絕緣層
23‧‧‧複合機能層
24‧‧‧鎳鎢合金
第一圖,鍍液中檸檬酸根濃度對電流效率及鍍層中鎢含量之影響。
第二圖,鍍液中硫酸鎳對電流效率及鍍層中鎢含量之影響。
第三圖,鍍液中鎢酸鈉對電流效率及鍍層中鎢含量之影響。
第四圖,鍍液中pH值對電流效率及鍍層中鎢含量之影響。
第五圖,溫度對電流效率及鍍層中鎢含量之影響。
第六圖,電流密度對電流效率及鍍層中鎢含量之影響。
第七圖鎳鎢合金酸性配方之TSV電鍍切片圖。
第八圖TSV電鍍後之切片圖。
第九圖TSV電鍍後之切片圖。
第十圖TSV電鍍後之切片圖。
第十一圖TSV電鍍後之切片圖。
第十二圖TSV電鍍後之切片圖。
第十三圖TSV電鍍後之切片圖。
第十四圖TSV電鍍後之切片圖。
第十五圖傳統TSV製程示意圖。
第十六圖本發明TSV製程示意圖。

Claims (15)

  1. 一種半導體元件高深寬比(HAR)孔洞或槽渠之鎳鎢合金填孔電鍍液,包含:鎳離子和鎢酸根離子;鎳離子和鎢酸根離子之螯合劑;電鍍液pH值調整劑,且該電鍍液的pH值為4~6;添加劑,該添加劑為潤濕劑、或應力消除劑、或加速劑、或加速劑和抑制劑之組合、或選自以上各添加劑之組合;其中,該潤濕劑係選自為環氧乙烷聚合物、烷基硫酸鹽之擇一;該應力消除劑係選自陰離子型的界面活性劑、炔醇類、磺酸類;該加速劑係選自磺酸類;該抑制劑係選自氯;一具備高深寬比特徵之槽渠或孔洞之半導體基材,於上述電鍍液中進行填孔電鍍,於該槽渠或孔洞中以超級填充(Superfilling)沈積模式形成一鎳鎢合金栓塞(Plug)。
  2. 如申請專利範圍第1項所述之電鍍液,其中,該鎳離子的來源係選自碳酸亞鎳、硫酸鎳、氧化亞鎳、氨基磺酸鎳、氯化鎳、溴化鎳、或選自它們的組合。
  3. 如申請專利範圍第1項所述之電鍍液,其中,鎢酸根離子的來源係選自鎢酸鈉、鎢酸銨、鎢酸、或選自它們的組合。
  4. 如申請專利範圍第1項所述之電鍍液,其中,該螯合劑係選自檸檬酸、檸檬酸納、或兩者之混合。
  5. 如申請專利範圍第1項所述之電鍍液,其中,該pH值調整劑包含氫氧 化鈉、硫酸。
  6. 如申請專利範圍第1項所述之電鍍液,其中,該電鍍液的溫度介於25~60℃。
  7. 如申請專利範圍第1項所述之電鍍液,該潤濕劑係選自聚乙二醇(PEG)、聚環氧乙烷(PEO)、聚氧乙烯(POE)、聚丙二醇(PPG)、甲氧基聚乙二醇(MPEG)。
  8. 如申請專利範圍第1項所述之電鍍液,該潤濕劑係選自十二烷基硫酸鈉(SDS)、二乙基己基硫酸鈉(KC-EHS)、正辛基硫酸鈉。
  9. 如申請專利範圍第1項所述之電鍍液,該應力消除劑係選自2-乙基己基硫酸酯鈉鹽[Sodium 2-Ethylhexyl Sulfate]、萘磺酸、對甲苯磺酰胺、糖精。
  10. 如申請專利範圍第1項所述之電鍍液,該加速劑係選自3-苯駢噻唑-2-巰基-丙烷磺酸鈉[ZPS]、2-巰基苯並咪唑-5-磺酸鈉二水合物[MBIS]、聚二硫二丙烷磺酸鈉(SPS)、3-巰基-1-丙烷磺酸鈉(MPS)。
  11. 一種半導體元件高深寬比(HAR)孔洞或槽渠之填孔製程,包括:提供一具備高深寬比特徵之槽渠或孔洞之半導體基材;將該半導體基材於一電化學系統中進行填孔電鍍;該電化學系統之電鍍液包含鎳離子和鎢酸根離子、螯合劑、pH值調整劑、潤濕劑、應力消除劑、加速劑、或加速劑和抑制劑之組合;且該電鍍液的pH值為4~6;控制陰極電流密度為2.5ASF~3.5ASF之間一固定值,電鍍進行3~4小時,於該槽渠或孔洞中以超級填充(Superfilling)沈積模式形成一鎳鎢合金栓塞(Plug)。
  12. 一種半導體元件高深寬比(HAR)孔洞或槽渠之填孔製程,包括: 步驟一,提供一具備高深寬比特徵之槽渠或孔洞之半導體基材;步驟二,於該槽渠或孔洞的壁沈積一絕緣層;步驟三,於該絕緣層表面沈積一複合機能層;步驟四,將該半導體基材於一電化學系統中進行填孔電鍍,於該複合機能層所構成之填孔空間中以超級填充沈積模式形成一鎳鎢合金栓塞(Plug);該電化學系統之電鍍液包含鎳離子和鎢酸根離子、螯合劑、pH值調整劑、潤濕劑、應力消除劑、加速劑、或加速劑和抑制劑之組合;且該電鍍液的pH值為4~6;控制陰極電流密度為2.5ASF~3.5ASF之間一固定值,電鍍進行3~4小時。
  13. 如申請專利範圍第12項所述之填孔製程,其中,該絕緣層的材料係選自二氧化矽(SiO2 )、高性能高分子材料、或以高性能高分子為主的複合材料。
  14. 如申請專利範圍第12項所述之填孔製程,其中,該絕緣層的材料係選自聚醯亞胺、聚醯胺、或聚醯胺醯亞胺。
  15. 如申請專利範圍第12項所述之填孔製程,其中,該複合機能層的材料選自鈷鎢磷(CoWP)、鎳鎢磷(NiWP)、石墨烯(Graphene)。
TW101115864A 2012-05-03 2012-05-03 Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process TWI506727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101115864A TWI506727B (zh) 2012-05-03 2012-05-03 Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101115864A TWI506727B (zh) 2012-05-03 2012-05-03 Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process

Publications (2)

Publication Number Publication Date
TW201347086A TW201347086A (zh) 2013-11-16
TWI506727B true TWI506727B (zh) 2015-11-01

Family

ID=49990773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115864A TWI506727B (zh) 2012-05-03 2012-05-03 Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process

Country Status (1)

Country Link
TW (1) TWI506727B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770050B (zh) * 2016-09-30 2022-07-11 美商英特爾股份有限公司 積體電路裝置及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496145B2 (en) 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
CN113215626A (zh) * 2015-06-30 2021-08-06 麦德美乐思公司 微电子电路中的互连部的钴填充
TWI734362B (zh) * 2019-01-31 2021-07-21 美商麥克達米德恩索龍股份有限公司 用於製造鎳互連之組成物及方法
TWI707068B (zh) * 2019-11-05 2020-10-11 國立虎尾科技大學 控制表面侷限氧化還原反應時間製備合金薄膜的方法
CN113423194B (zh) * 2021-04-27 2023-05-23 厦门理工学院 一种卷对卷铜箔盲孔填孔方法
CN117779130B (zh) * 2024-02-23 2024-05-31 昆山一鼎工业科技有限公司 一种晶圆电镀钨合金溶液、配制方法和电镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW265368B (zh) * 1992-12-17 1995-12-11 Amorphous Techologies Internat Inc
TW385338B (en) * 1997-09-13 2000-03-21 Defence Dept Chung Shan Inst Low stress electroformed nickel-tungsten alloy
TWI243856B (en) * 2002-10-25 2005-11-21 Ind Tech Res Inst Method for reducing internal stress of electroplated layer made of nickel-based alloy material
TW200907104A (en) * 2007-04-13 2009-02-16 Enthone Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW265368B (zh) * 1992-12-17 1995-12-11 Amorphous Techologies Internat Inc
TW385338B (en) * 1997-09-13 2000-03-21 Defence Dept Chung Shan Inst Low stress electroformed nickel-tungsten alloy
TWI243856B (en) * 2002-10-25 2005-11-21 Ind Tech Res Inst Method for reducing internal stress of electroplated layer made of nickel-based alloy material
TW200907104A (en) * 2007-04-13 2009-02-16 Enthone Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770050B (zh) * 2016-09-30 2022-07-11 美商英特爾股份有限公司 積體電路裝置及其形成方法

Also Published As

Publication number Publication date
TW201347086A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
TWI506727B (zh) Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
KR101750665B1 (ko) 고종횡비에서 3d 구리 인터커넥션을 위한 실리콘 관통전극 기술을 구비한 구리 전기도금에 의해 마이크로비아 필링하는 방법
KR101306856B1 (ko) 전기도금 수용액 및 이의 제조 및 사용방법
EP3839103B1 (en) Cobalt filling of interconnects in microelectronics
JP2012172264A (ja) 銅めっき溶液およびこれを用いた銅めっき方法
US20050067297A1 (en) Copper bath for electroplating fine circuitry on semiconductor chips
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
KR20160105808A (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
SG186173A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
CN111041533B (zh) 电镀纯钴用电镀液及其应用
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
Koo et al. Electrochemical process for 3D TSV without CMP and lithographic processes
CN109244053B (zh) 一种提高tsv热机械可靠性的复合结构及其制造方法
KR101549166B1 (ko) Cu-W 도금액 및 이를 이용한 TSV의 충전 및 돌출 억제방법
KR101617382B1 (ko) Tsv 충전용 도금액 및 이를 이용한 tsv 내의 도금층 돌출 억제방법
Chen et al. Physicochemical effects of seed structure and composition on optimized TSV fill performance
TW202045778A (zh) 電鍍鈷或銅合金及其在微電子領域之用途
TWI298751B (en) Composition for copper electroplating solution
TWI617699B (zh) Manufacturing method of wiring structure, copper-substituted plating liquid, and wiring structure
Li et al. Effect of different pretreatments on through silicon via copper filling
CN111952263B (zh) 一种微米级单晶铜互连结构及其制备方法
Akolkar et al. Preface—Advances in Electrochemical Processes for Interconnect Fabrication in Integrated Circuits
CN113106506A (zh) 一种用于电镀钴的镀液及电镀方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees