KR20160105808A - 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰 - Google Patents

전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰 Download PDF

Info

Publication number
KR20160105808A
KR20160105808A KR1020167018572A KR20167018572A KR20160105808A KR 20160105808 A KR20160105808 A KR 20160105808A KR 1020167018572 A KR1020167018572 A KR 1020167018572A KR 20167018572 A KR20167018572 A KR 20167018572A KR 20160105808 A KR20160105808 A KR 20160105808A
Authority
KR
South Korea
Prior art keywords
copper
layer
patterns
barrier
concentration
Prior art date
Application number
KR1020167018572A
Other languages
English (en)
Other versions
KR102312018B1 (ko
Inventor
로리안느 르리지오
폴 블롱도
도미니크 쉬르
Original Assignee
아베니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베니 filed Critical 아베니
Publication of KR20160105808A publication Critical patent/KR20160105808A/ko
Application granted granted Critical
Publication of KR102312018B1 publication Critical patent/KR102312018B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641—Organic substrates, e.g. resin, plastic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 금속 기판들 상에 구리를 증착하기 위한 전해질 조성물에 관한 것이다. 조성물은 전기화학적 불활성 양이온 및 2개의 방향족 아민들의 조합을 함유한다. 이러한 전해질은 구리 핵형성 밀도를 증가시키는 것을 가능하게 만든다. 이는 또한, 매우 작은 개구부 치수, 전형적으로 40 nm보다 더 작은 개구부 치수를 갖는 트렌치들 내의 상향식 충전을 가능하게 한다.

Description

전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰{COPPER ELECTRODEPOSITION BATH CONTAINING AN ELECROCHEMICALLY INERT CATION}
본 발명은 다양한 기판들, 바람직하게는 금속 기판들 상에 구리를 전기도금하기 위하여 사용되는 구리 전착 배쓰(bath)에 관한 것이다. 본 발명은 또한 집적 회로들 내에 상호연결부들을 제조하기 위한 구리의 전착 방법에 관한 것이다.
상호연결부들은 다양한 컴포넌트들을 연결하기 위한 전기 전도성 구리의 라인들의 네트워크를 형성한다. 상호연결부들을 제조하는 것은 첫째로 유전체 재료 내에 트렌치(trench)들을 에칭하는 것, 및 둘째로 트렌치들을 구리로 충전하는 것을 수반한다. 구리를 충전하는 것은 전기화학적 또는 비-전기화학적 방법에 의해 달성될 수 있다.
집적 회로의 내구성 기능을 위하여, 구리 확산에 대한 장벽을 형성하는 층이 유전체 재료와 구리 라인들 사이에 삽입되어야만 한다. 그러나, 그러나 트렌치들을 균일한 방식으로 구리로 충전하는 것을 가능하게 하기에는 장벽 속성들을 갖는 재료들의 저항이 너무 높다. 따라서, 공지된 방법들에 따르면, 코팅될 기판의 전도성이 증가될 수 있도록, 전기화학적 구리 충전 단계 이전에, 금속성 구리의 얇은 층, 소위 구리 시드(seed) 층으로 장벽 층을 커버해야 할 필요가 있다. 기본적으로 구리 시드 층을 증착하기 위한 2가지 방법들이 존재한다: 물리적 기상 증착(physical vapor deposition; PVD) 및 전기화학적 증착.
증기 상(vapor phase) 프로세스들은, 증착되는 구리가 커버될 트렌치의 전체 표면 상에서 일정한 두께를 갖지 않는 지향적인 방법들이다. 과잉 재료가 일반적으로 트렌치들의 입구에 증착되며, 구리 시드 층은 트렌치들의 측벽 상에서 불연속성을 보이고, 그에 따라 트렌치들의 중간 및 하단에서의 충전 단계 동안 공극(void)들이 구리 증착물(deposit) 내에 생성된다.
구조체들을 구리로 충전하기 위해 사용되는 배쓰들이 장벽 층 상에 직접적으로 얇고 규칙적인 층들의 증착을 허용하지 않음에 따라, 장벽 재료들 상에 구리 시드 층들을 전착하기 위한 기술들이 발전되어 왔어야만 했다.
또한, 높은 저장 밀도 및 낮은 소산을 갖는 고-성능 컴퓨터 칩들과 같은 디바이스들의 소형화는 트렌치들의 크기의 감소를 필요로 하며, 시드 층의 두께가 트렌치의 폭과 함께 감소한다. 예를 들어, 트렌치가 20 nm의 폭을 갖는 경우, 시드 층의 두께는 5 nm를 초과할 수 없다. 현존하는 방법들은 이러한 작은 두께를 갖는 시드 층들의 연속적인 증착을 허용하지 않는다. 특정 문턱값 아래에서, 매우 미세하고, 연속적이며 동시에 컨포멀한(conformal) 시드 층이 종래 기술의 전해질들을 사용하여 획득될 수 없다.
구리를 이용한 충전을 위해 사용되는 전해질들은, 트렌치들이 큰 폼 팩터(form factor), 전형적으로 3/1보다 더 큰 폼 팩터를 가질 때 작용하지 않는다는 것이 발견되었다(폼 팩터가 기판의 표면에서 그것의 개구부(opening)의 폭에 대한 패턴의 깊이의 비율에 대응한다는 것을 주의해야 한다). 구체적으로, 공극들이 이러한 트렌치들 내의 증착된 구리에 형성될 수 있는 충전 단계의 말미에서, 이는 구리 전도성 라인의 저항을 증가시키거나 또는 심지어 파손을 초래하는 경향이 있다는 것이 관찰된다. 공극들은, 일반적으로 트렌치의 에지(edge)들로부터 등거리의 공극 라인의 형태로 또는 홀(hole)들의 형태로, 기판과 구리 증착물 사이에 위치될 수 있거나, 또는 구리 증착물 그 자체 내에 위치될 수 있다.
출원인은 장벽 층들 상에 시드 층들을 생성하기 위한 구리의 전착을 위한 조성물들과 관련된 몇몇 특허 출원들을 출원하였다.
전착 조성물들이 문서 WO 2007/034116으로부터 공지되며, 이는 저항성 장벽들 상에 점착성의, 컨포멀하고 균일한 구리 시드 층들을 증착하는 것을 가능하게 만든다. 이러한 문서에서 설명되는 제형(formulation)들은, 기판 상에 수십 옴/스퀘어(ohms/square) 정도의 고유 저항들을 갖는 일반적으로 20 nm 미만의 두께를 갖는 초박 증착물들을 만들기 위해 설계된다. 이러한 전해질들이 트렌치들을 구리로 완전하게 충전하기 위해 사용될 수 없다는 것이 발견되었다: 사실상 "공극들" 또는 공극 라인들("이음매(seam)들")이 이러한 유형의 배쓰를 이용하는 구리 증착물에서 나타난다.
전착 조성물은 또한 문서 WO 2007/096390으로부터 공지되며, 이는 - 단지 구리 장벽 상의 하나의 단계로 - 상호연결부들에 대한 라인들 및 홀들을 구리로 충전하는 것을 가능하게 만든다. 상호연결 비아(via)들은, 그것의 치수들이 훨씬 더 큰 실리콘-관통 비아(through-silicon via; TSV)들과 혼동되지 않아야만 한다.
문서 WO 2007/096390에 설명된 제형들은 특히 상호연결 라인들 및 홀들을 충전하는 문제를 해결하기 위해 설계된다. 그러나, 예시된 조성물들이 작은 크기의 트렌치들을 충전하는데 사용될 수 없다는 것이 발견되었다.
증가하는 미세도(fineness)의 상호연결 구조체들을 충전하기 위하여, 요건들은, i) 장벽 기판들 상에 아주 미세한 구리 시드 층들의 컨포멀한 증착을 허용하는 전해질들을 갖는 것, ii) 트렌치들의 결함이 없는 충전을 허용하는 전해질들을 갖는 것, 및 iii) 시드 층의 사전 증착을 불필요하게 만들고 시드 층들의 사전 형성 없이 트렌치들이 충전되게끔 허용하는 전해질들을 갖는 것이다.
본 발명자들은, 방향족 아민들을 함유하는 구리 전해질에 특정 전기화학적 불활성 양이온을 첨가하는 것이, 루테늄 또는 코발트와 같은 구리의 확산에 대한 장벽인 가장 큰 저항성의 재료들 상에서 구리의 핵형성을 개선하는 것을 가능하게 만든다는 것을 발견하였다. 본 발명자들은 또한, 이러한 양이온들이 이러한 아민들과 함께 구리의 증착에 특유한 억제제 효과를 생성한다는 것을 발견하였다.
따라서, 본 발명의 측면들 중 하나에 따르면, 본 발명은 기판 상의 구리의 전착을 위한 전해질에 관한 것으로서, 상기 전해질은, 수용액 내에, 상기 기판 상의 금속성 구리의 핵형성의 프로모터(promoter) 및 구리 이온들을 포함하며, 구리의 핵형성의 프로모터는 세슘(Cs2+), 알킬암모늄 및 이들의 혼합물들로 구성된 그룹으로부터 선택된 전기화학적 불활성 양이온 및 적어도 2개의 방향족 아민들의 조합인 것을 특징으로 한다.
알킬암모늄은 식 (N-R1R2R3R4)+의 화합물일 수 있으며, 여기에서 R1, R2, R3 및 R4는 서로 독립적으로 수소 또는 C1-C4 알킬을 나타내며, 단, R1, R2, R3 및 R4는 동시에 수소 및 이의 혼합물들을 나타내지 않는다.
제 2 측면에 따르면, 본 발명은, 구리의 확산에 대한 장벽인 재료로 커버된 유전체 기판 내에 파여진 패턴들 상에 구리를 증착하기 위한 전기 화학적 프로세스에 관한 것으로서, 상기 패턴들은 40 nm 미만의 직경 또는 개구부 폭을 가지며, 상기 프로세스는 하기의 단계들을 포함하는 것을 특징으로 한다:
- 트렌치들의 표면들을 이상에서 설명된 전해질과 접촉하게 하는 단계,
- 상기 장벽 층 상에 구리의 연속적인 증착물을 형성하기 위하여 충분한 시간 동안 장벽 층 상의 구리의 전착을 허용하도록 장벽 층의 표면을 애노드 또는 캐소드 전기 전위로 극성화하는 단계.
본 발명의 전해질이 큰 폼 팩터들을 갖는 작은 비아들 또는 매우 미세한 트렌치들을 재료 결함들 없이 충전하는 것을 가능하게 만든다는 것이 입증되었다.
도 1은 본 발명의 전착 용액을 이용하는 25 nm 폭 및 75 nm 깊이를 갖는 트렌치들의 구리 충전을 도시한다.
도 2는 전기화학적 불활성 양이온을 함유하지 않는 전해질을 이용하는 25 nm 폭 및 75 nm 깊이의 트렌치들의 구리 충전을 도시한다. 트렌치들에서 공극 라인들 및 공극 홀들이 관찰된다.
정의들
본문에서 "전착"은 기판의 표면을 금속 또는 유기금속 코팅으로 커버하는 것을 가능하게 만드는 방법을 의미하며, 여기에서 상기 코팅을 형성하기 위하여 기판이 전기적으로 극성화되고 상기 금속 또는 유기금속 코팅의 전구체들을 함유하는 액체(소위 전해질)와 접촉하게 된다. 전착은, 예를 들어, 선택적으로 기준 전극이 있는 곳에서, 코팅 재료의 전구체들(예를 들어, 금속 코팅의 경우 금속 이온들)의 소스 및 형성된 코팅의 속성들(증착물의 평탄도 및 미세도, 고유 저항, 등)을 개선하도록 의도된 선택적인 다양한 제제(agent)들을 포함하는 배쓰 내에서 하나의 전극(금속 코팅의 경우에 캐소드) 및 제 2 전극(애노드)으로 구성된 코팅될 기판 사이에 전류를 통과시킴으로써 수행된다. 국제적인 규약에 의해, 대상 기판, 즉, 전기화학적 회로의 캐소드에 인가되는 전류 및 전압은 네거티브(negative)이다. 본문 전체에 걸쳐, 이러한 전류들 및 전압들이 포지티브(positive) 값을 가지고 언급될 때, 이러한 값은 상기 전류 또는 상기 전압의 절대 값을 나타낸다는 것을 의미한다.
"전해질"은 이상에서 정의된 바와 같은 전착 프로세스에서 사용되는 금속 코팅의 전구체들을 함유하는 액체를 의미한다.
"억제제"는 전착 프로세스의 개시시에 그리고 그 동안에 장벽 층 상에 증착될 구리의 표면 상에 또는 장벽 층의 표면 상에 흡수될 물질을 의미하며, 이는 이러한 표면에서 일어나는 반응을 감속하기 위하여 코팅될 표면을 부분적으로 마스킹하는 기능을 갖는다.
"가속제"는 트렌치의 하단에서 구리의 성장을 가속하기 위한 물질을 의미한다. 가속제는 구리의 환원의 메커니즘의 변형에 작용하며, 이는 금속의 증착의 반응 속도(kinetics)를 증가시키는 효과를 갖는다.
"전기화학적 불활성 양이온"은, 이상에서 정의된 바와 같은 전착 프로세스에서의 전류의 통과 동안 임의의 산화 또는 환원 반응을 겪지 않는 양이온을 의미한다.
"구리의 핵형성의 프로모터"는, 형성된 재료의 근원(origin) 및 그것의 마이크로구조 속성들에 존재할, 제 1 결정 시드들, 소위 핵들의 밀도의 개선 및 크기의 감소를 의미한다.
비아들 또는 트렌치들과 같은 패턴들의 "개구부 직경"은 유전체 내에 미리 파여진 패턴들의 평균 직경 또는 평균 폭을 의미한다. 이러한 치수들은 유전체 재료의 표면에서 측정된다.
"연속적인 증착물"은, 하단으로부터 상단까지("상향식(bottom-up)") 패턴의 최적 충전을 반영하는 공극이 없는 구리의 덩어리 또는 패턴의 체적을 충전하지 않는 작은 두께의 컨포멀한 증착물 중 하나를 의미한다. 종래 기술에 있어, 홀들 또는 재료 공극들이 구리 증착물과 패턴들의 벽들 사이의 구리 증착물에서 관찰될 수 있다("측벽 공극들"). 홀들 또는 라인들("이음매들")의 형태의 패턴들의 벽들로부터 등거리의 공극들이 또한 관찰될 수 있다. 이러한 공극들은 전자 현미경에 의해 관찰될 수 있으며, 증착물들의 횡방향 섹션들을 마련함으로써 정량화될 수 있다. 본 발명의 연속적인 증착물은 바람직하게는 10 vol% 아래의, 바람직하게는 5 vol% 이하의 공극들의 평균 퍼센트를 갖는다. 공극들의 수는 투과 전자 현미경검사(transmission electronic microscopy; TEM)에 의해 측정될 수 있다. 컨포멀한 증착물은, 80%를 넘는, 바람직하게는 90% 이상의, 더 바람직하게는 95% 이상의, 또는 심지어 99%를 넘는 컨포머티(conformity) 레벨을 가질 수 있다. 컨포머티는, 모든 지점들이 바람직하게는 패턴 내에 존재하고 표면 상에 존재하지 않는 상이한 지점들에서 시드 층의 두께를 비교함으로써, 스캐닝 전자 현미경을 이용하는 섹션들의 관찰들로부터 계산될 수 있다. 우리는, 예를 들어, 패턴 내의 증착물의 최소 두께와 최대 두께 사이의 차이를 측정할 수 있다.
발명을 실시하기 위한 구체적인 내용
본 발명은 기판 상의 구리의 전착을 위한 전해질에 관한 것으로서, 상기 전해질은, 수용액 내에, 상기 기판 상의 금속성 구리의 핵형성의 프로모터 및 구리 이온들을 포함하며, 구리의 핵형성의 프로모터는 세슘(Cs2+), 알킬암모늄 및 이들의 혼합물들로 구성된 그룹으로부터 선택된 전기화학적 불활성 양이온 및 적어도 2개의 방향족 아민들의 조합을 포함하거나 또는 이로 구성되는 것을 특징으로 한다.
전기도금될 기판은 바람직하게는, 구리, 탄탈럼, 티타늄, 코발트 및 루테늄으로 구성된 그룹으로부터 선택되는 금속이다.
전반적으로, 본 발명에 따른 전착 조성물은 염 형태의 제 2 구리(cupric) 이온들 Cu2+(구리 II)의 소스를 포함한다. 바람직하게는, 전해질을 마련하는데 사용되는 구리 이온들의 소스는 구리(II) 염, 예컨대 구리 설페이트, 구리 클로라이드, 구리 니트레이트, 구리 아세테이트, 바람직하게는 구리 설페이트, 및 더 바람직하게는 구리 설페이트 펜타히드레이트이다.
특정한 특징에 따르면, 구리 이온들의 소스는, 0.4 내지 40　mM 사이, 예를 들어, 1 내지 25　mM 사이, 그리고 더 바람직하게는 2 내지 6　mM 사이의 농도로 전착 조성물 내에 존재한다.
본 출원에서 사용되는 용어 "... 내지 ... 사이"는 컷-오프(cut-off) 값들을 제외하며, 반면 용어 "...으로부터 ....까지"는 언급된 하한 및 상한을 포함한다.
알킬암모늄들은 식 (N-R1R2R3R4)+의 화합물일 수 있으며, 여기에서 R1, R2, R3 및 R4는 서로 독립적으로 수소 또는 C1-C4 알킬을 나타내되, 단, R1, R2, R3 및 R4는 동시에 수소를 나타내지 않는다. NH4 + 이온들은 본 발명의 일부가 아니다.
C1-C4 알킬은, 예를 들어, 메틸, 에틸, n-프로필 또는 n-부틸이다. 알킬암모늄들은, 바람직하게는 테트라-알킬암모늄들, 예를 들면 테트라-메틸암모늄, 테트라-에틸암모늄, 테트라-프로필암모늄 또는 테트라-부틸암모늄, 메틸트리에틸암모늄 및 에틸트리메틸암모늄이다.
양이온들은 염들의 형태로, 예를 들어, 설페이트 염의 형태로 공급된다. 염 내의 양이온의 반대-이온은 바람직하게는 구리(II) 염의 반대-이온과 동일한 반대-이온이다.
2개의 방향족 아민들은, 바이피리딘들, 1,2-디아미노벤젠, 3,5-디메틸아닐린, 피리딘, 8-하이드록시퀴놀린 설포네이트, 3,5-디메틸피리딘, 2,2'-바이피리미딘, 2-머캅토티아졸린, 2-메틸아미노-피리딘 및 이미다졸로 구성된 그룹으로부터 선택될 수 있다. 2개의 방향족 아민들은 바람직하게는 -COOH 그룹을 갖지 않는다.
방향족 아민들의 농도들의 합계는 바람직하게는 1.6 내지 160　mM 사이, 바람직하게는 4 내지 100　mM 사이, 예를 들어 4 내지 24　mM 사이이다. 특정 실시예에 있어, 2개의 방향족 아민들은 2,2'-바이피리딘 및 이미다졸이다.
2개의 아민들 중 하나가 바이피리딘, 바람직하게는 2,2'-바이피리딘일 때, 바이피리딘의 농도는 바람직하게는 0.4 내지 40　mM 사이, 바람직하게는 1 내지 25　mM 사이, 예를 들어, 2 내지 6　mM 사이이다.
바이피리딘은 바람직하게는, 0.5로부터 2까지의, 더 바람직하게는 0.75로부터 1.25까지의 몰 당량들을 나타내며, 더 바람직하게는 구리 이온들의 농도의 약 1 몰 당량을 나타낸다.
2개의 아민들 중 하나가 이미다졸일 때, 이미다졸의 농도는 바람직하게는 1.2 내지 120　mM 사이, 바람직하게는 1.5 내지 75　mM 사이, 예를 들어, 2 내지 18　mM 사이이다.
이미다졸은 바람직하게는 1로부터 5까지의, 더 바람직하게는 1로부터 4까지의 몰 당량을 나타낸다. 더 바람직하게는, 이미다졸은 구리 이온들의 농도의 약 1 몰 당량이다.
본 발명의 전해질은, 구리의 전착의 가속제로서, 1 내지 500　mg/l 사이의, 바람직하게는 2 내지 100　mg/l 사이의 농도의 티오디글라이콜산을 포함할 수 있다.
전해질은, 당업자에게 공지된 구리(II)의 착화제, 바람직하게는 아민을 더 포함할 수 있다. 전해질은 티오디글라이콜산과는 상이한 카르복실산 및 피리딘이 없을 수 있다.
전해질은 전기 전류를 인가함으로써 사용된다. 이는 무전해 프로세스에서 명시되지 않으며, 이러한 이유 때문에 이는 구리 산화물의 환원제, 예컨대 디메틸아민 보란 또는 차아인산을 포함하지 않는다.
원칙적으로 용매에 대한 제한이 존재하지 않지만(단, 용매는 용액의 활성 종을 충분히 용해하며, 전착을 방해하지 않음), 물이 선호될 것이다. 일 실시예에 따르면, 용매는 체적으로 주로 물을 포함한다.
2개의 아민들 및 전기화학적 불활성 양이온의 혼합물이 구리에 특유한 억제제의 기능을 수행할 수 있다. 또한, 본 발명의 전해질은 바람직하게는 폴리머 억제제 예컨대 폴리에틸렌 글리콜들이 없을 수 있다. 종래 기술에 있어, 폴리머 억제제와 시너지 작용을 하기 위하여 일반적으로 염소 이온들의 소스가 전해질에 첨가된다. 본 발명의 맥락에서, 용액의 효능을 보장하기 위하여 염소 이온들을 첨가할 필요가 없다는 것이 발견되었다. 또한, 본 발명의 전해질은 50 ppm 미만의 염소 이온들을 포함한다. 본 발명의 전해질은 바람직하게는 염소 이온들이 없다.
종래 기술에 있어, 구리로 코팅될 장벽 재료의 표면의 습윤성을 개선하기 위하여 일반적으로 계면활성제들이 요구된다. 본 발명에 따르면, 계면활성제들을 전해질 내에 포함시켜야 할 필요성이 없다.
전해질은 종래 기술로부터 공지된 평활제 및/또는 광택제, 예를 들어, 폴리피리딘을 포함할 수 있다.
전해질의 pH는 바람직하게는 6.7를 넘게 선택된다. 캐비티(cavity)들을 충전하기 위해 사용되는 종래 기술의 전해질들이 H+ 이온들의 존재 때문에 용액의 충분한 전도성을 보장하기 위하여 그리고 결과적으로 적절한 반응속도를 획득하기 위하여 훨씬 더 낮은 pH를 가지기 때문에, 이는 더욱 더 놀라운 것이다. 본 발명의 전해질의 pH는, 바람직하게는 6.7 초과, 더 바람직하게는 6.8 초과, 더 바람직하게는 8 내지 13 사이, 예를 들면 8 내지 10 사이, 및 더욱 더 바람직하게는 약 9 내지 9.5이다.
조성물의 pH는, 구리 II 이온들을 갖는 방향족 아민들과 전기화학적 불활성 양이온을 혼합한 후 당업자에게 공지된 베이스(base) 또는 산을 가지고 임의적으로 조정될 수 있다.
일단 조정되면, 조성물의 pH는, 다음의 문헌에 설명된 것들 중 하나와 같은 버퍼(buffer)를 이용하여 전술된 pH 범위 내에서 임의적으로 안정화될 수 있다: "Handbook of chemistry and physics - 84th Edition" David R. Lide, CRC Press. 우리는 예를 들어, 수소 카보네이트 염, 예를 들면 칼륨 수소 카보네이트를 언급할 수 있다.
본 발명의 전해질은 바람직하게는 구리 착화제 예컨대 지방족 아민들 및 유기산들이 없다. 이러한 구리 착화제들은, 예를 들면, EDTA, 시트르산, 폴리카복실산들, 지방족 아민들(예컨대 에틸렌디아민) 및 글라이옥실산이다. 본 발명의 전해질은 바람직하게는, 티오디글라이콜산 이외의 폴리카르복실산이 없다.
특정 실시예에 따르면, 구리 이온들의 농도는 0.4 내지 40　mM 사이이고, 바이피리딘의 농도는 0.4 내지 40　mM 사이이며, 이미다졸의 농도는 1.2 내지 120　mM 사이이고, 전기화학적 불활성 양이온의 농도는 0.4 내지 100　mM 사이이다. 예를 들어, 구리 이온들의 농도는 2 내지 6　mM 사이이며, 방향족 아민들의 농도들의 합계는 4 내지 24　mM 사이이고, 양이온의 농도는 2 내지 20　mM 사이이다.
본 발명은 또한, 유전체 기판 내에 파여진 패턴들의 표면 상에 구리를 증착하기 위한 전기화학적 프로세스에 관한 것으로서, 상기 패턴들은 40 nm 미만의 개구부 치수를 가지며, 상기 프로세스는 하기의 단계들을 포함하는 것을 특징으로 한다:
- 패턴들의 표면들을 이상에서 설명된 전해질과 접촉하게 하는 단계,
- 구리의 연속적인 증착물을 형성하기 위하여 구리의 전착을 허용하도록 패턴들의 표면을 애노드 또는 캐소드 전기 전위로 극성화하는 단계.
본 발명의 제 1 측면과 관련되어 설명된 모든 특징들이 전착 프로세스에 적용된다.
본 발명의 방법에 있어서, 유전체 기판이 구리의 확산에 대한 장벽을 형성하는 층 및 선택적으로 구리 시드 층으로 커버될 수 있으며, 이들 둘 모두가 당업자에게 공지된 방법에 의해 증착된다.
기판이 구리의 확산에 대한 장벽을 형성하는 층으로 커버될 때, 본 발명의 방법은, 1) 장벽 층 상에 구리 시드 층을 증착하는 단계, 또는 2) 상기 트렌치를 상기 구리의 증착물로 완전히 충전하는 단계를 포함할 수 있다.
기판이 구리의 확산에 대한 장벽을 형성하는 층 및 구리 시드 층으로 연속적으로 커버될 때, 본 발명의 방법은, 상기 트렌치를 상기 구리의 증착물로 완전히 충전하는 단계를 포함할 수 있다.
제 1 실시예에 있어, 본 발명의 방법은 패턴들의 표면 상에 구리 시드 층을 증착하는 방법이다. 이러한 방법에 따르면, 유전체 기판은 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 구리의 연속적인 증착물은 장벽과 접촉하게 되고 적어도 부분적으로 이를 커버하는 10 nm 아래의 두께를 갖는 컨포멀한 시드 층이다.
제 2 실시예에 있어, 본 발명의 방법은 패턴들을 충전하는 방법이다. 이러한 방법에 따르면:
- 유전체 기판은, 그 자체가 적어도 부분적으로 구리 시드 층으로 커버되는 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 및
- 구리의 연속적인 증착물이 시드 층과 접촉하게 되고 패턴들의 전체 체적을 충전한다.
제 3 실시예에 있어, 본 발명의 방법은 패턴들을 충전하는 방법이다. 이러한 방법에 따르면:
- 유전체 기판은 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 및
- 구리의 연속적인 증착물이 장벽 층과 접촉하게 되고 패턴들의 전체 체적을 충전한다.
이러한 실시예들에 있어, 증착되는 시드 층은 바람직하게는 0.5 내지 10　nm 사이의, 예를 들어, 2 내지 5　nm 사이의 - 패턴들 내에서 측정되는 - 두께를 갖는다.
본 발명의 방법은, 작은 개구부 치수를 갖는 패턴들, 특히 매우 작은 폭을 갖는 트렌치들 내에 구리를 증착하는 것을 가능하게 만든다. 따라서, 패턴들의 개구부 치수는 40　nm, 35　nm, 30　nm 및 25　nm로 구성된 그룹으로부터 선택된 상한 아래일 수 있다. 패턴들은 바람직하게는 5 nm 이상의 개구부 치수를 갖는다.
- 패턴들의 깊이/개구부 치수 비율로서 표현되는 - 폼 팩터(form factor)는 2:1로부터 20:1까지, 예를 들어, 3:1로부터 10:1까지 변화할 수 있다. 본 발명에 따른 방법은 바람직하게는 특히 큰 폼 팩터들, 예를 들어, 2:1을 넘는, 3:1을 넘는, 4:1을 넘는, 5:1을 넘는, 6:1을 넘는, 또는 심지어 7:1을 넘는 그리고 그 이상의 폼 팩터를 갖는 캐비티들 내의 구리의 균일한 증착을 가능하게 한다.
구리에 대한 확산 장벽을 형성하는 층은, 코발트(Co), 루테늄(Ru), 탄탈럼(Ta), 티타늄(Ti), 탄탈럼 니트라이드(TaN), 티타늄 니트라이드(TiN), 텅스텐(W), 텅스텐 티타네이트(TiW), 텅스텐 니트라이드 또는 카바이드(WCN), 망간(Mn) 및 망간 니트라이드(Mn3N2)으로부터 선택된 적어도 하나의 재료를 포함할 수 있다. 장벽 층의 두께는 일반적으로 0.5 내지 10 nm 사이이다.
구리의 확산에 대한 장벽을 형성하는 층은, 구리의 접착을 촉진하는 재료의 층("라이너(liner)") 및 구리의 확산에 대한 장벽을 형성하는 재료의 층을 포함하여, 상이한 재료들의 몇몇 층들의 스택(stack)을 포함할 수 있다. 제 1 실시예의 예에 따르면, 사용되는 유전체 기판은 - 적어도 패턴들 내에서 - 1) 0.5 내지 3 nm 사이의 두께를 갖는 탄탈럼 니트라이드의 층, 2) 0.5 내지 3 nm 사이의 두께를 갖는 코발트의 층, 및 3) 0.5 내지 5 nm 사이의 두께를 갖는 구리의 층으로 연속적으로 커버된다.
제 2 실시예의 예에 따르면, 사용되는 유전체 기판은 - 적어도 패턴들 내에서 - 1) 0.5 내지 3 nm 사이의 두께를 갖는 탄탈럼 니트라이드의 층, 및 2) 0.5 내지 5 nm 사이의 두께를 갖는 루테늄의 층으로 연속적으로 커버된다.
증착 단계 동안, 충전될 캐비티의 표면이, 정-전류 모드(고정된 도입되는 전류), 또는 정-전압 모드(선택적으로 기준 전극에 대한 고정되고 도입되는 전위) 중 하나의 모드로, 그렇지 않으면 (전류 또는 전압의) 펄스 모드(pulsed mode)로 극성화될 수 있다.
본 발명의 일 실시예에 따르면, 패턴의 캐비티의 표면의 극성화는, 0.1 mA/cm2로부터 50 mA/cm2까지의, 바람직하게는 0.5 mA/cm2로부터 5 mA/cm2까지의, 및 바람직하게는 0.5로부터 1.5 mA/cm2까지 사이의 범위의 단위 면적 당 전류를 도입하는, 연속 모드로 수행된다.
본 발명의 다른 실시예에 따르면, 패턴의 캐비티의 표면의 극성화는 중간 또는 고 주파수로 전류-펄스 또는 전압-펄스 모드에서 수행된다.
표면의 극성화는, 예를 들어, 교번하는 극성화의 기간들 및 극성화가 없는 휴지의 기간들을 도입함으로써 전류-펄스 모드로 수행될 수 있다. 극성화의 기간들의 주파수는 0.1 kHz 내지 50 kHz 사이(즉, 0.02 ms 내지 10 ms 사이의 극성화의 지속기간), 바람직하게는 1 kHz 내지 20 kHz 사이, 예를 들어 5 kHz 내지 15 kHz 사이일 수 있으며, 반면 휴지의 기간들의 주파수는 0.1 kHz 내지 50 kHz 사이, 바람직하게는1 kHz 내지 10 kHz 사이, 예를 들어 5 kHz일 수 있다. 표면은, 0.01 내지 10 mA/cm2 사이의, 예를 들어 약 0.4 내지 5 mA/cm2 사이의 최대 강도를 갖는 전류를 인가함으로써 극성화될 수 있다.
40 nm보다 더 작은 패턴들의 충전에 대한 시간은 바람직하게는 패턴들의 크기에 의존하여 10 초 내지 10 분 사이이며, 바람직하게는 15 초 내지 5 분 사이이다. 일 실시예에 있어, 전착 단계의 지속기간은 40 nm 아래의 개구부 치수 및 50 nm를 넘는 깊이는 갖는 트렌치들의 완전한 충전을 획득하기 위하여 2 분 이하이다.
본 발명에 따른 전해질들은, "핫 엔트리(hot entry)"의 초기 단계를 포함하는 절차 다음에 사용될 수 있지만, 특히 바람직하게, 전해질들이 또한, 그 동안 코팅될 표면이 전기적 극성화 없이 전착 배쓰와 접촉하게 되며 희망되는 시간 동안 이러한 상태로 유지되는 "콜드 엔트리(cold entry)"의 초기 단계를 포함하는 절차 다음에 사용될 수도 있다. 따라서, 특정 특징에 따르면, 본 발명에 따른 방법은, 전착 이전에, 그 동안 충전될 캐비티의 표면이 전기적 극성화 없이 본 발명에 따른 전착 조성물과 접촉하게 되고 선택적으로 적어도 30 초 동안 이러한 상태로 유지되는 "콜드 엔트리"의 단계를 포함한다.
본 발명에 따른 전착 프로세스는 20 내지 30도씨기호 사이의 온도, 즉, 실온에서 수행될 수 있다. 따라서, 전착 배쓰를 가열할 필요가 없다.
본 발명에 따른 방법은 재료 결함들 없이 탁월한 품질을 가지고 구리로 충전하는 것이 수행되는 것을 가능하게 한다.
이러한 방법은, 장벽 층의 표면이 적어도 부분적으로 구리 시드 층으로 커버되는 캐비티를 충전하기 위해 사용될 수 있다.
바람직하게는, 본 발명에 따른 방법은 또한, 그것의 표면이 구리에 대한 확산 장벽을 형성하는 적어도 하나의 재료를 포함하고 구리 시드 층으로 커버되지 않은 캐비티를 충전하기 위해 사용될 수 있다.
본 발명은 마지막으로 방금 설명된 방법에 의해 획득할 수 있는 반도체 디바이스들에 관한 것이다.
본 발명이 다음의 도면들 및 예들과 함께 더 상세하게 예시된다.
도 1은 본 발명의 전착 용액을 이용하는 25 nm 폭 및 75 nm 깊이를 갖는 트렌치들의 구리 충전을 도시한다.
도 2는 전기화학적 불활성 양이온을 함유하지 않는 전해질을 이용하는 25 nm 폭 및 75 nm 깊이의 트렌치들의 구리 충전을 도시한다. 트렌치들에서 공극 라인들 및 공극 홀들이 관찰된다.
예 1, 비교예: 본 발명의 양이온이 없는 전해질
25 nm 폭 및 75 nm 깊이의 트렌치들이 전기화학적 불활성 양성자 없이 2,2'-바이피리딘 및 이미다졸을 함유하는 조성물을 사용하여 직접적으로 루테늄 장벽 층 상에서 구리로 충전되었다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은, 25 nm 폭 및 75 nm 깊이의 트렌치들을 가지며 그 자체가 원자 층 증착에 의해 증착된 4 nm 미만의 두께의 루테늄(Ru) 층으로 코팅된, 구조화된 실리콘 산화물 층으로 커버된 4 cm 길이 및 4 cm 폭의 실리콘의 피스(piece)로 구성되었다. 루테늄의 층의 고유 저항은 250 옴/스퀘어였다.
이러한 루테늄의 층은 구리에 대한 확산 장벽을 구성하며, 예컨대 이는 집적 회로들의 구리 상호연결부들의 제조에서 소위 "다마신(damascene)" 구조체 내에서 사용된다. 트렌치들은 소위 "더블 패터닝(double patterning)" 방법에 의해 생성된다.
전착 용액:
이러한 용액에서, 2,2'-바이피리딘의 농도는 4.55 mM이었으며, 이미다졸의 농도는 4.55 mM이었다. CuSO4(H2O)5의 농도는 1.3　g/l이었으며, 이는 4.55 mM과 동등하다. 티오디글라이콜산의 농도는 5로부터 200 ppm까지 변화할 수 있으며, 예를 들어, 25 ppm일 수 있다. 용액의 pH는 6.8이었다.
장비:
이러한 예에 있어, 다음의 2개의 부분들로 구성된 전해 증착 장비가 사용되었다: 시스템의 유체역학을 제어하기 위한 유체의 재순환을 위한 시스템이 구비되며 전착 용액을 포함하도록 의도된 셀(cell), 및 사용된 피스들의 크기(4　cm x 4　cm)에 적합한 샘플 홀더가 구비된 회전 전극. 전해 증착 셀은 다음의 2개의 전극들을 가졌다:
- 구리 애노드
- 캐소드를 구성하는 루테늄의 층으로 코팅된 구조화된 실리콘의 피이스.
커넥터들이 전극들의 전기적 접촉부들을 제공하였으며, 이는 전기적 리드들에 의해 최대 20 V 또는 2 A를 공급하는 퍼텐쇼스탯(potentiostat)에 연결되었다.
B. 실험적 프로토콜
캐소드가 3 mA(또는 0.33 mA/cm2)로부터 15 mA(또는 1.67 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에서 1 내지 10 kHz 사이의 및 2개의 캐소드 펄스들 사이의 제로(zero) 극성화에서 0.5 내지 5 kHz 사이의 펄스 주파수를 갖는 11.4 mA(또는 1.27 mA/cm2)의 전류-펄스 모드로 극성화되었다.
25 nm 폭 및 75 nm 깊이의 트렌치들의 완전한 충전을 획득하기 위한 전착 단계의 지속기간이 14분 49초였다.
C. 획득된 결과들
트렌치들의 벽들 내의 홀들("측벽 공극들")의 존재가 관찰되었으며, 이들은 횡방향 섹션들을 마련함으로써 TEM에 의해 40%(트렌치들의 40%가 측벽 공극을 가짐)의 레벨로 정량화되었다.
홀들 또는 홀들의 맥(vein)들이 또한 충전부에서 관찰되었으며, 이는 트렌치들의 하단으로부터 위쪽을 향한 구리의 성장의 결여 및 상향식 효과의 부재를 증명한다(도 2 참조).
예 2:
25 nm 폭 및 75 nm 깊이의 트렌치들이 2,2'-바이피리딘, 이미다졸 및 세슘 설페이트에 기반하는 본 발명에 따른 조성물을 사용하여 직접적으로 루테늄 장벽 층 상에서 구리로 충전되었다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은 예 1에서 사용된 기판과 동일하였다.
전착 용액:
이러한 용액에서, 2,2'-바이피리딘의 농도는 2.28 mM이었으며, 이미다졸의 농도는 2.28 mM이었다. CuSO4(H2O)5의 농도는 0.65　g/l이었으며, 이는 2.28 mM과 동등하다. 티오디글라이콜산의 농도는 5로부터 200 ppm까지 변화할 수 있으며, 예를 들어, 10 ppm일 수 있다. 세슘 설페이트의 농도는 1　g/l로부터 5　g/l까지 변화할 수 있으며, 예를 들어, 3　g/l(8.29　mM)일 수 있다. 용액의 pH는 6.8이었다.
장비:
이러한 예에서 사용된 장비는 예 1에서 사용된 장비와 동일하였다.
B. 실험적 프로토콜
캐소드가 5 mA(또는 0.63 mA/cm2)로부터 15 mA(또는 1.88 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에 대해 10 kHz 및 2개의 캐소드 펄스들 사이의 휴지 기간들에 대해 5 kHz의 펄스 주파수를 갖는 7.5 mA(또는 0.94 mA/cm2)의 전류-펄스 모드로 극성화되었다.
25 nm 폭 및 75 nm 깊이의 트렌치들의 완전한 충전을 획득하기 위한 전착 단계의 지속기간이 1분이었다.
C. 획득된 결과들
충전된 트렌치들은 트렌치들의 벽들 상의 홀들("측벽 공극들")을 갖지 않으며, 이는 세슘 설페이트의 존재 시 장벽 층 상의 구리의 더 양호한 핵형성을 반영한다(도 1 참조).
예 3:
25 nm 폭 및 75 nm 깊이의 트렌치들이 2,2'-바이피리딘, 이미다졸 및 테트라메틸암모늄 설페이트에 기반하는 본 발명에 따른 조성물을 사용하여 직접적으로 루테늄 장벽 층 상에서 구리로 충전되었다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은 예 1에서 사용된 기판과 동일하였다.
전착 용액:
이러한 용액에서, 2,2'-바이피리딘의 농도는 4.55 mM이었으며, 이미다졸의 농도는 4.55 mM이었다. CuSO4(H2O)5의 농도는 1.3　g/l이었으며, 이는 4.55 mM과 동등하다. 티오디글라이콜산의 농도는 5로부터 200 ppm까지 변화할 수 있으며, 예를 들어, 10 ppm일 수 있다. 테트라메틸암모늄 설페이트의 농도는 1　g/l로부터 5　g/l까지 변화할 수 있으며, 예를 들어, 3.45　g/l(14　mM)일 수 있다. 용액의 pH는 6.7 내지 7.2 사이였다.
장비:
이러한 예에서 사용된 장비는 예 1에서 사용된 장비와 동일하였다.
B. 실험적 프로토콜
캐소드가 5 mA(또는 0.63 mA/cm2)로부터 15 mA(또는 1.88 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에 대해 10 kHz 및 2개의 캐소드 펄스들 사이의 휴지 기간들에 대해 5 kHz의 펄스 주파수를 갖는 7.5 mA(또는 0.94 mA/cm2)의 전류-펄스 모드로 극성화되었다.
트렌치들의 완전한 충전을 획득하기 위한 이러한 단계의 지속기간은 일반적으로 15초 내지 2분 사이였다.
이러한 예에서, 25 nm 폭 및 75 nm 깊이의 트렌치들의 완전한 충전을 획득하기 위한 전착 단계의 지속기간이 1분이었다.
C. 획득된 결과들
트렌치들은 트렌치들의 벽들 상의 홀들("측벽 공극들")을 갖지 않으며, 이는 테트라메틸암모늄 설페이트의 존재 시 장벽 층 상의 구리의 더 양호한 핵형성을 반영한다.
예 4, 비교예: 본 발명의 양이온과는 상이한 양이온을 갖는 전해질
25 nm 폭 및 75 nm 깊이의 트렌치들이 2,2'-바이피리딘, 이미다졸 및 칼륨 설페이트를 함유하는 조성물을 사용하여 직접적으로 루테늄 장벽 층 상에서 구리로 충전되었다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은 예 1에서 사용된 기판과 동일하였다.
전착 용액:
이러한 용액에서, 2,2'-바이피리딘의 농도는 4.55 mM이었으며, 이미다졸의 농도는 4.55 mM이었다. CuSO4(H2O)5의 농도는 1.3　g/l이었으며, 이는 4.55 mM과 동등하다. 티오디글라이콜산의 농도는 5로부터 200 ppm까지 변화할 수 있으며, 예를 들어, 10 ppm일 수 있다. 칼륨 설페이트의 농도는 1　g/l로부터 5　g/l까지 변화할 수 있으며, 예를 들어, 1.27　g/l(7.22　mM)일 수 있다. 용액의 pH는 6.7 내지 7.2 사이였다.
장비:
이러한 예에서 사용된 장비는 예 1에서 사용된 장비와 동일하였다.
B. 실험적 프로토콜
캐소드가 5 mA(또는 0.63 mA/cm2)로부터 15 mA(또는 1.88 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에 대해 10 kHz 및 2개의 캐소드 펄스들 사이의 휴지 기간들에 대해 5 kHz의 펄스 주파수를 갖는 7.5 mA(또는 0.94 mA/cm2)의 전류-펄스 모드로 극성화되었다.
25 nm 폭 및 75 nm 깊이의 트렌치들의 완전한 충전을 획득하기 위한 전착 단계의 지속기간이 1분이었다.
C. 획득된 결과들
트렌치들의 벽들 상의 홀들("측벽 공극들")의 존재가 관찰되었다.
홀들 또는 홀들의 맥들이 또한 충전부에서 관찰되었으며, 이는 트렌치들의 하단으로부터 위쪽을 향한 구리의 성장의 결여(상향식 효과의 부재)를 증명한다.
예 5, 비교예: 본 발명의 양이온과는 상이한 양이온을 갖는 전해질
25 nm 폭 및 75 nm 깊이의 트렌치들이 2,2'-바이피리딘, 이미다졸 및 암모늄 설페이트를 함유하는 조성물을 사용하여 직접적으로 루테늄 장벽 층 상에서 구리로 충전되었다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은 예 1에서 사용된 기판과 동일하였다.
전착 용액:
이러한 예에서 사용된 전착 용액은, CuSO4(H2O)5, 2,2'-바이피리딘, 이미다졸, 티오디글라이콜산 및 암모늄 설페이트를 함유하는 수용액이었다.
이러한 용액에서, 2,2'-바이피리딘의 농도는 4.55 mM이었으며, 이미다졸의 농도는 4.55 mM이었다. CuSO4(H2O)5의 농도는 1.3　g/l이었으며, 이는 4.55 mM과 동등하다. 티오디글라이콜산의 농도는 5로부터 200 ppm까지 변화할 수 있으며, 예를 들어, 10 ppm일 수 있다. 암모늄 설페이트의 농도는 0.5　g/l로부터 5　g/l까지 변화할 수 있으며, 예를 들어, 0.99　g/l(6.9　mM)일 수 있다. 용액의 pH는 6.7 내지 7.2 사이였다.
장비:
이러한 예에서 사용된 장비는 예 1에서 사용된 장비와 동일하였다.
B. 실험적 프로토콜
캐소드가 5 mA(또는 0.63 mA/cm2)로부터 15 mA(또는 1.88 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에 대해 10 kHz 및 2개의 캐소드 펄스들 사이의 휴지 기간들에 대해 5 kHz의 펄스 주파수를 갖는 7.5 mA(또는 0.94 mA/cm2)의 전류-펄스 모드로 극성화되었다.
트렌치들의 완전한 충전을 획득하기 위한 이러한 단계의 지속기간은 일반적으로 15초 내지 2분 사이였다.
이러한 예에서, 25 nm 폭 및 75 nm 깊이의 트렌치들의 완전한 충전을 획득하기 위한 전착 단계의 지속기간이 1분이었다.
C. 획득된 결과들
트렌치들의 벽들 상의 홀들("측벽 공극들")의 존재가 관찰되었다.
홀들 또는 홀들의 맥들이 또한 충전부에서 관찰되었으며, 이는 트렌치들의 하단으로부터 위쪽을 향한 구리의 성장의 결여(상향식 효과의 부재)를 증명한다.
예 6:
구리 시드 층이, 장벽을 구성하며 루테늄으로 끝나는 층들의 스택 상에서 직접적으로 25 nm 폭 및 75 nm 깊이의 트렌치들 내에 증착되었다. 본 발명에 따른 전해질 조성물은 2,2'-바이피리딘, 이미다졸, 및 세슘 설페이트에 기반하였다.
A. 재료 및 장비
기판:
이러한 예에서 사용된 기판은 예 1에서 사용된 기판과 동일하였다.
전착 용액:
이러한 용액에서, 2,2'-바이피리딘의 농도는 2.28 mM이었으며, 이미다졸의 농도는 2.28 mM이었다. CuSO4(H2O)5의 농도는 0.65　g/l이었으며, 이는 2.28 mM과 동등하다. 세슘 설페이트의 농도는 1　g/l로부터 5　g/l까지 변화할 수 있으며, 예를 들어, 3　g/l(8.29　mM)일 수 있다. 용액의 pH는 6.8이었다.
장비:
이러한 예에서 사용된 장비는 예 1에서 사용된 장비와 동일하였다.
B. 실험적 프로토콜
캐소드가 5 mA(또는 0.63 mA/cm2)로부터 15 mA(또는 1.88 mA/cm2)까지의 전류의 범위 내의 전류-펄스 모드로, 예를 들어, 캐소드 극성화에 대해 10 kHz 및 2개의 캐소드 펄스들 사이의 휴지 기간들에 대해 5 kHz의 펄스 주파수를 갖는 7.5 mA(또는 0.94 mA/cm2)의 전류-펄스 모드로 극성화되었다.
25 nm 폭 및 75 nm 깊이의 트렌치들 내의 5 nm의 구리 시드 층을 획득하기 위한 전착 단계의 지속기간이 15초였다.
C. 획득된 결과들
증착된 구리 시드 층은 연속적이고 컨포멀하다(패턴들의 내부 및 외부에서 동일한 두께).

Claims (19)

  1. 기판 상의 구리의 전착을 위한 전해질로서, 상기 전해질은, 수용액 내에, 구리 이온들 및 상기 기판 상의 금속성 구리의 핵형성의 프로모터(promoter)를 포함하며,
    상기 구리의 핵형성의 프로모터는 세슘(Cs2+), 알킬암모늄 및 이들의 혼합물들로 구성된 그룹으로부터 선택된 전기화학적 불활성 양이온 및 적어도 2개의 방향족 아민들의 조합인 것을 특징으로 하는, 전해질.
  2. 청구항 1에 있어서,
    상기 구리 이온들은 구리 설페이트, 구리 클로라이드, 구리 니트레이트 및 구리 아세테이트로 구성된 그룹으로부터 선택된 화합물로부터 유도되는 것을 특징으로 하는, 전해질.
  3. 청구항 1 내지 청구항 2 중 어느 한 항에 있어서,
    상기 구리 이온들의 농도는 0.4 내지 40　mM 사이이며, 상기 방향족 아민들의 농도들의 합계는 1.6 내지 160　mM 사이이고, 상기 양이온의 농도는 0.4 내지 100　mM 사이인 것을 특징으로 하는, 전해질.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 구리 이온들의 농도는 2 내지 6　mM 사이이며, 상기 방향족 아민들의 농도들의 합계는 4 내지 24　mM 사이이고, 상기 양이온의 농도는 2 내지 20　mM 사이인 것을 특징으로 하는, 전해질.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 2개의 아민들 및 상기 전기화학적 불활성 양이온으로 구성되는 상기 혼합물은 구리의 전착의 억제제인 것을 특징으로 하는, 전해질.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 방향족 아민들은 2,2'-바이피리딘 및 이미다졸인 것을 특징으로 하는, 전해질.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 알킬암모늄들은 식 (N-R1R2R3R4)+의 화합물이며, 여기에서 R1, R2, R3 및 R4는 서로 독립적으로 수소 또는 C1-C4 알킬을 나타내되, 단, R1, R2, R3 및 R4는 동시에 수소를 나타내지 않는 것을 특징으로 하는, 전해질.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 전해질은 수소카보네이트 이온들(HCO3 -)을 함유하는 것을 특징으로 하는, 전해질.
  9. 유전체 기판 내에 파여진 패턴들의 표면 상에 구리를 증착하기 위한 전기화학적 프로세스로서, 상기 패턴들은 40 nm 미만의 개구부 치수를 가지며, 상기 프로세스는,
    - 상기 패턴들의 상기 표면들을 청구항 1 내지 청구항 8 중 어느 한 항에 따른 전해질과 접촉하게 하는 단계,
    - 구리의 연속적인 증착물을 형성하기 위하여 구리의 전착을 허용하도록 상기 패턴들의 상기 표면을 애노드 또는 캐소드 전기 전위로 극성화하는 단계를 포함하는 것을 특징으로 하는, 전기화학적 프로세스.
  10. 청구항 9에 있어서,
    상기 패턴들의 상기 표면은 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 상기 구리의 연속적인 증착물은 상기 패턴들의 전체 체적을 충전하고 상기 장벽 층과 접촉하는 것을 특징으로 하는, 전기화학적 프로세스.
  11. 청구항 9에 있어서,
    상기 패턴들의 상기 표면은 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 상기 구리의 연속적인 증착물은 상기 장벽 층과 접촉하는 컨포멀한(conformal) 시드 층인 것을 특징으로 하는, 전기화학적 프로세스.
  12. 청구항 9에 있어서,
    - 상기 유전체 기판은, 그 자체가 적어도 부분적으로 0.5 내지 10 nm 사이의 두께를 갖는 구리 시드 층으로 커버되는 구리의 확산에 대한 장벽을 형성하는 층으로 커버되며, 및
    - 상기 구리의 연속적인 증착물은 상기 시드 층과 접촉하게 되고 상기 패턴들의 상기 전체 체적을 충전하는 것을 특징으로 하는, 전기화학적 프로세스.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
    구리의 확산에 대한 상기 장벽을 형성하는 상기 층은, 코발트(Co), 루테늄(Ru), 탄탈럼(Ta), 티타늄(Ti), 탄탈럼 니트라이드(TaN), 티타늄 니트라이드(TiN), 텅스텐(W), 텅스텐 티타네이트(TiW) 및 텅스텐 니트라이드 또는 카바이드(WCN), 망간(Mn) 및 망간 니트라이드(Mn3N2)로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는, 전기화학적 프로세스.
  14. 청구항 13에 있어서,
    구리의 확산에 대한 상기 장벽을 형성하는 상기 층은, 구리의 접착을 촉진하는 재료의 층 및 구리의 확산에 대한 장벽을 형성하는 재료의 층을 포함하여 상이한 재료들의 몇몇 층들의 스택(stack)을 포함하는 것을 특징으로 하는, 전기화학적 프로세스.
  15. 청구항 9에 있어서,
    상기 패턴들은 2/1보다 더 큰, 바람직하게는 3/1보다 더 큰 폼 팩터(form factor)을 갖는 것을 특징으로 하는, 전기화학적 프로세스.
  16. 청구항 9에 있어서,
    상기 패턴들은 트렌치(trench)들 또는 상호연결 비아들인 것을 특징으로 하는, 전기화학적 프로세스.
  17. 청구항 9에 있어서,
    상기 전기화학적 프로세스는, - 적어도 패턴들 내에서 - 1) 0.5 내지 3 nm 사이의 두께를 갖는 탄탈럼 니트라이드의 층, 2) 0.5 내지 3 nm 사이의 두께를 갖는 코발트의 층, 및 3) 0.5 내지 5 nm 사이의 두께를 갖는 구리의 층으로 연속적으로 커버된 유전체 기판 상에서 수행되는 것을 특징으로 하는, 전기화학적 프로세스.
  18. 청구항 9에 있어서,
    상기 유전체 기판은 - 적어도 패턴들 내에서 - 1) 0.5 내지 3 nm 사이의 두께를 갖는 탄탈럼 니트라이드의 층, 및 2) 0.5 내지 5 nm 사이의 두께를 갖는 루테늄의 층으로 연속적으로 커버되는 것을 특징으로 하는, 전기화학적 프로세스.
  19. 청구항 9 내지 청구항 18에 따른 상기 전기화학적 프로세스에 의해 획득될 수 있는 반도체 디바이스.
KR1020167018572A 2013-12-09 2014-09-10 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰 KR102312018B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361913634P 2013-12-09 2013-12-09
US61/913,634 2013-12-09
PCT/EP2014/069324 WO2015086180A1 (en) 2013-12-09 2014-09-10 Copper electrodeposition bath containing an electrochemically inert cation

Publications (2)

Publication Number Publication Date
KR20160105808A true KR20160105808A (ko) 2016-09-07
KR102312018B1 KR102312018B1 (ko) 2021-10-13

Family

ID=51494309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167018572A KR102312018B1 (ko) 2013-12-09 2014-09-10 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰

Country Status (8)

Country Link
US (1) US10011914B2 (ko)
EP (1) EP3080340B1 (ko)
JP (1) JP6474410B2 (ko)
KR (1) KR102312018B1 (ko)
CN (1) CN105899715B (ko)
IL (1) IL246035B (ko)
SG (1) SG11201604646TA (ko)
WO (1) WO2015086180A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325477A1 (en) * 2014-05-09 2015-11-12 Applied Materials, Inc. Super conformal metal plating from complexed electrolytes
US20150348836A1 (en) * 2014-05-30 2015-12-03 Applied Materials, Inc. Methods for depositing metal on a reactive metal film
FR3061601B1 (fr) 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
FR3112559A1 (fr) 2020-07-17 2022-01-21 Aveni Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
WO2023126259A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a defect reduction agent
WO2023126257A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a grain refiner
WO2023194802A1 (en) * 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152303A1 (en) * 2003-02-05 2004-08-05 Enthone, Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
KR20080049736A (ko) * 2005-09-20 2008-06-04 알쉬메 금속으로 기판의 표면을 코팅하기 위한 전기 도금 조성물
JP2013023693A (ja) * 2011-07-14 2013-02-04 Ishihara Chem Co Ltd イミダゾール環結合型オキシアルキレン化合物及び当該化合物を含有するメッキ浴

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754940A (en) * 1972-09-06 1973-08-28 Crown City Plating Co Electroless plating solutions containing sulfamic acid and salts thereof
US4294670A (en) * 1979-10-29 1981-10-13 Raymond Louis W Precision electroplating of metal objects
JPH0544075A (ja) * 1991-08-15 1993-02-23 Nippon Riironaale Kk 無電解銅めつき代替銅ストライクめつき方法
JP4258011B2 (ja) * 1999-03-26 2009-04-30 石原薬品株式会社 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
KR100800531B1 (ko) * 2000-06-30 2008-02-04 가부시키가이샤 에바라 세이사꾸쇼 구리 도금액, 도금 방법 및 도금 장치
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8147660B1 (en) * 2002-04-04 2012-04-03 Novellus Systems, Inc. Semiconductive counter electrode for electrolytic current distribution control
US6897151B2 (en) * 2002-11-08 2005-05-24 Wayne State University Methods of filling a feature on a substrate with copper nanocrystals
US7087104B2 (en) * 2003-06-26 2006-08-08 Intel Corporation Preparation of electroless deposition solutions
US20060243599A1 (en) * 2005-04-28 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electroplating additive for improved reliability
US7579274B2 (en) 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
EP2202755A4 (en) * 2007-10-24 2011-03-30 Sekisui Chemical Co Ltd ELECTRICALLY CONDUCTIVE MICROPARTICLES, ANISOTROPIC ELECTRICALLY CONDUCTIVE MATERIAL, CONNECTING STRUCTURE AND METHOD FOR PRODUCING AN ELECTRICALLY CONDUCTIVE MICROPARTICLE
DE102008033174B3 (de) * 2008-07-15 2009-09-17 Enthone Inc., West Haven Cyanidfreie Elektrolytzusammensetzung zur galvanischen Abscheidung einer Kupferschicht und Verfahren zur Abscheidung einer kupferhaltigen Schicht
US8147600B2 (en) * 2009-03-26 2012-04-03 United Technologies Corporation Pressure-based dissolved gas removal system
RU2539897C2 (ru) * 2009-07-30 2015-01-27 Басф Се Композиция для нанесения металлического покрытия, содержащая подавляющий агент, для беспустотного заполнения субмикронных элементов поверхности
JP5750626B2 (ja) * 2010-03-19 2015-07-22 石原ケミカル株式会社 電気銅メッキ方法
CN106245073B (zh) * 2010-05-19 2019-12-20 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
TWI572750B (zh) * 2010-05-24 2017-03-01 安頌股份有限公司 直通矽穿孔之銅充填
JP2012127003A (ja) * 2010-12-15 2012-07-05 Rohm & Haas Electronic Materials Llc 銅層を均一にする電気めっき方法
JP5903706B2 (ja) * 2011-08-25 2016-04-13 石原ケミカル株式会社 銅フィリング方法及び当該方法を適用した電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152303A1 (en) * 2003-02-05 2004-08-05 Enthone, Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
KR20080049736A (ko) * 2005-09-20 2008-06-04 알쉬메 금속으로 기판의 표면을 코팅하기 위한 전기 도금 조성물
JP2013023693A (ja) * 2011-07-14 2013-02-04 Ishihara Chem Co Ltd イミダゾール環結合型オキシアルキレン化合物及び当該化合物を含有するメッキ浴

Also Published As

Publication number Publication date
CN105899715A (zh) 2016-08-24
KR102312018B1 (ko) 2021-10-13
EP3080340A1 (en) 2016-10-19
JP6474410B2 (ja) 2019-02-27
IL246035B (en) 2019-11-28
US20150159291A1 (en) 2015-06-11
CN105899715B (zh) 2019-05-31
JP2017508064A (ja) 2017-03-23
US10011914B2 (en) 2018-07-03
IL246035A0 (en) 2016-07-31
WO2015086180A1 (en) 2015-06-18
EP3080340B1 (en) 2018-04-18
SG11201604646TA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR102312018B1 (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
TWI437638B (zh) 用於半導體元件之製造中直接銅電鍍及填補以形成內連線之方法與組合物
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
CN108474129A (zh) 电镀硅穿孔的工艺和化学作用
KR102245104B1 (ko) 웨트 웨이퍼 백 콘택을 사용하여 실리콘 관통 비아들을 구리 도금하기 위한 방법
KR102562158B1 (ko) 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정
JP7244533B2 (ja) コバルト電着プロセス
JP7346738B2 (ja) 滑らかなトポロジーのためのコバルト化学
TW201804022A (zh) 利用四甲銨之銅電鍍方法
TW202403116A (zh) 包含用於由下而上之銅電鍍的加速劑之電解質
TW200536965A (en) Copper plating of semiconductor devices using intermediate immersion step

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant