CN115573009A - 高深宽比tsv结构、其制备方法与应用 - Google Patents

高深宽比tsv结构、其制备方法与应用 Download PDF

Info

Publication number
CN115573009A
CN115573009A CN202211270222.6A CN202211270222A CN115573009A CN 115573009 A CN115573009 A CN 115573009A CN 202211270222 A CN202211270222 A CN 202211270222A CN 115573009 A CN115573009 A CN 115573009A
Authority
CN
China
Prior art keywords
current
reverse
forward current
tsv
tsv structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211270222.6A
Other languages
English (en)
Inventor
刘林韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Suna Photoelectric Co ltd
Original Assignee
Suzhou Suna Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Suna Photoelectric Co ltd filed Critical Suzhou Suna Photoelectric Co ltd
Priority to CN202211270222.6A priority Critical patent/CN115573009A/zh
Publication of CN115573009A publication Critical patent/CN115573009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种高深宽比TSV结构、其制备方法与应用。所述制备方法包括：提供孔洞结构，孔洞结构的深宽比大于2且孔径小于100um；采用脉冲反向电沉积的方法在孔洞结构中形成TSV结构，脉冲反向电沉积包括正向电流和反向电流，正向电流的电流密度在1.0mA/cm2以下。本发明所提供的制备方法通过脉冲反向电沉积的方式消除掉通孔开口处的凸起物，进而沉积出致密的TSV结构，在脉冲反向电沉积中，设置特定的沉积条件和过程，进而实现对于高深宽比以及小直径的空洞结构的充分填充，进而避免了空洞的形成。本发明所提供的制备方法可以被广泛应用于各种MEMS器件和半导体器件的加工制作流程中，具有广泛的应用前景。

Description

高深宽比TSV结构、其制备方法与应用
技术领域
本发明涉及半导体器件加工技术领域，尤其涉及一种高深宽比TSV结构、其制备方法与应用。
背景技术
硅穿孔(简写为TSV，也称做硅通孔)是一种穿透硅晶圆或芯片的垂直互连结构。TSV技术在微纳器件制造、三维封装和三维集成电路中具有重要应用，对于跨入3D IC相当具有优势。
高深宽比TSV结构常用于半导体器件和集成电路互联领域中。随着摩尔定律的不断发展，芯片集成度迅速提高，常规的进行布局布线互联已无法满足需求，3维的高深宽比TSV结构可以进一步提升芯片集成度。
在TSV结构的制备方法中，电镀法因为具有较快的沉积速度以及较低的成本，成为了制备TSV结构的最具前景的制备方法。
然而，在电镀沉积高深宽比TSV结构过程中，一般常用传统直流电镀进行填充TSV结构，但此方法有两个弊端：1)TSV结构的深宽比较大且开口处狭窄，由于尖端放电效应，很容易在开口处形成凸起物堵塞现象，从而导致TSV结构中出现空洞，具体过程如图1所示。尤其是对于较高深宽比以及较小直径的孔洞结构而言，随着不断的沉积，凸起物会将开口处密封，使得金属离子无法沉积到深孔中，进而非常容易导致空洞的形成；2)经过长时间不断的沉积，TSV结构表面的粗糙度会不断扩大，进而影响电学性能。
上述问题将显著影响TSV结构的导电性能和稳定性，进而给最终的微纳产品的性能带来不利影响。
发明内容
针对现有技术的不足，本发明的目的在于提供一种高深宽比TSV结构、其制备方法与应用。其目的是提供一种简单的方法：通过特定于高深宽比以及小直径孔洞结构的脉冲反向电流方法，消除掉通孔开口处的凸起物，避免孔洞的形成，同时沉积出光滑且致密的TSV结构。
为实现前述发明目的，本发明采用的技术方案包括：
第一方面，本发明提供一种高深宽比TSV结构的制备方法，包括：
提供孔洞结构，所述孔洞结构的深宽比大于2且孔径小于100um；
采用脉冲反向电沉积的方法在所述孔洞结构中填充金属，形成TSV结构，其中，所述脉冲反向电沉积包括周期性循环的正向电流和反向电流，所述正向电流的电流密度在1mA/cm2以下。
第二方面，本发明还提供上述制备方法在微纳器件或集成电路制造领域中的应用。
第三方面，本发明还提供上述制备方法制得的TSV结构，所述TSV结构的深宽比大于2且直径小于100μm；并且，所述TSV结构中无空洞。
基于上述技术方案，与现有技术相比，本发明的有益效果至少包括：
本发明所提供的制备方法通过脉冲反向电沉积的方式消除掉通孔开口处的凸起物，进而沉积出致密的TSV结构，在脉冲反向电沉积中，设置特定的沉积条件和过程，进而实现对于高深宽比以及小直径的空洞结构的充分填充，进而避免了空洞的形成。
本发明所提供的制备方法可以被广泛应用于各种MEMS器件和半导体器件的加工制作流程中，具有广泛的应用前景。
上述说明仅是本发明技术方案的概述，为了能够使本领域技术人员能够更清楚地了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合详细附图说明如后。
附图说明
图1是本发明背景技术提供的TSV结构的制备方法的制备状态示意图；
图2是本发明一典型实施案例提供的形成孔洞结构的光刻版图示意图；
图3是本发明一典型实施案例提供的制备方法中的脉冲电流波形示意图；
图4a是本发明一典型对比案例提供的制备方法制得的TSV结构的截面扫描电镜照片；
图4b是本发明一典型对比案例提供的制备方法制得的TSV结构的截面扫描电镜照片；
图4c是本发明另一典型实施案例提供的制备方法制得的TSV结构的截面扫描电镜照片；
图4d是本发明另一典型实施案例提供的制备方法制得的TSV结构的截面扫描电镜照片。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
本发明实施例提供一种高深宽比TSV结构的制备方法，包括如下的步骤：
提供孔洞结构，所述孔洞结构的深宽比大于2且孔径小于100um。
采用脉冲反向电沉积的方法在所述孔洞结构中填充金属，形成TSV结构，其中，所述脉冲反向电沉积包括周期性循环的正向电流和反向电流，所述正向电流的电流密度在1mA/cm2以下。
其中，深宽比例如可以是2左右，例如1.7，也可以高至10左右，常见的可以适用的深宽比范围例如可以是1.5-10，但并不仅限于此。
现有技术中，在宏观领域，脉冲反向电流进行高质量电镀层的应用已被开发，例如一些现有技术提供了在线路板通孔镀铜中的脉冲反向电镀的应用，然而，与现有技术不同的是，本发明是针对于细微领域的TSV结构的，鉴于尺度的巨大差异，照搬现有技术中的脉冲反向电镀方法是无法实现针对于细微领域的TSV结构的高质量电沉积的。
其中一个非常重要的区别就在于电流密度的数量级差异，具体而言，本发明人发现，由于宏观与细微的两个完全不同的应用方向，宏观的通孔脉冲反向电镀所应用的参数是完全无法适用的，两者所需要的电流密度完全不是一个数量级的。因为在宏观尺度较大，“凸起”效应是不影响结构成型的，只有在微观高宽比的结构中，凸起效应会出现封口问题，导致微纳米结构的无法填充，因此需要特异性调整电流密度等参数，以实现有效消除空洞的技术目的。
具体而言，一些现有技术中的脉冲反向电镀，其电流密度为20-30mA/cm2，但本发明的发明人发现，采用上述电流密度仍然无法避免空洞现象，因此，需要特异性地重新设置脉冲反向的沉积条件。
具体的，在本发明的研究过程中发现，正向电流的时间小于反向电流的时间是更容易制备出致密的TSV结构的，与现有技术的教导具有明显区别；同时，小反向电流+长反向时间才能够可以较好地去除掉封口处凸起物，更好地解决本发明人所发现的技术问题。
因此，在一些实施方案中，所述正向电流的时间优选为小于反向电流的时间。
在一些实施方案中，所述反向电流的电流密度优选为小于所述正向电流的电流密度。
在一些实施方案中，所述正向电流的时间与反向电流的时间之比可以为1∶(7-11)。
在一些实施方案中，所述正向电流的时间可以为1-3s，反向电流的时间可以为9-27s。
在一些实施方案中，所述正向电流的电流密度可以为0.2-0.8mA/cm2。
在一些实施方案中，所述反向电流的电流密度优选为正向电流的电流密度的8-40％，优选为8-12％。最优选为10％。
除电流密度相比于现有的脉冲反向电流有巨大差异以外，本发明人还发现，特定于高深宽比的TSV结构，由于其尺度的特殊性，正反向电流的大小关系以及正反向时间也无法按照现有技术中教导的设置方式进行。
例如，现有技术中，通常教导的是正向电流小于反向电流的，正向的时间是大于反向的时间的，例如一些现有技术教导了：正向电流为2.0A/dm2，正向电镀时间为20S；反向电流为6.0A/dm2，反向电镀时间为1S；但本发明人参照上述教导进行设置以后，发现其消除空洞和降低TSV结构的粗糙度的效果并不理想，经过多方面的研究与创新，本发明人发现需要设置为正向电流的时间小于反向电流的时间，反向电流的电流密度小于正向电流的电流密度，采用与现有技术中的教导相反的设置方式，反而取得了较优的综合效果。
具体的，经研究发现，在一些具体的应用实例中，如图3所示，采用0.2-0.8mA/cm2的电流密度与10％的反向电流比例是最佳的匹配组合，可以在保证致密填充微纳高宽比结构的同时，消除空洞问题，取得最佳的TSV填充效果。
在一些实施方案中，所述正向电流的电流密度与所述孔洞结构的深宽比呈反相关。
在一些实施方案中，所述反向电流与正向电流的比值与所述孔洞结构的深宽比呈反相关。
在一些实施方案中，所述反向电流与正向电流的比值与深宽比的相关关系为：
深宽比≈(正向电流/反向电流-1)，具体可以为深宽比＝(0.8～1.2)×(正向电流/反向电流-1)。
本发明人发现，为了针对不同的孔洞结构均保证其消除空洞和降低粗糙度的综合效果，需要根据TSV结构的高宽比，选择适当的脉冲电流密度和反向电流填充TSV结构，因此通过长时间的实践，总结得出了上述相关关系。采用上述相关关系中的取值范围，可以对不同的空洞结构均取得较优效果。
在一些实施方案中，在所述孔洞结构中填充的金属可以包括铜、银、金以及镍中的任意一种或两种以上的组合。
在一些实施方案中，所述孔洞结构的孔壁材质可以为硅、石英中的任意一种。
在一些实施方案中，在电解液中进行所述脉冲反向电沉积，所述电解液可以包括金属离子以及添加剂。
在一些实施方案中，所述制备方法还包括如下的步骤：
在进行所述脉冲反向电镀前，在所述孔洞结构中沉积种子层的步骤。
在一些实施方案中，所述种子层采用蒸镀的方式进行沉积，沉积方式进一步可以优选为电子束蒸镀。
在一些实施方案中，所述种子层的材质为Au、Cr、Ag、Ti、Cu中的任意一种。
在一些实施方案中，所述种子层的厚度为30-100nm。
作为上述示例性技术方案的一些典型的应用实例，一种高深宽比TSV结构的制备可以采用如下具体步骤得以实施：
1、按如图2所示的目标设计原始光刻版图，经过光刻，深硅刻蚀(BOSCH)工艺刻蚀后，得到高深宽比的孔洞结构。
2、经过剥离工艺(Lift-off工艺)后，采用电子束蒸发沉积种子层。
3、根据TSV结构的高宽比，选择适当的脉冲电流密度和反向电流填充形成TSV结构，填充情况例如图4c和4d所示。
本发明实施例还提供上述任一实施方式提供的制备方法在微纳器件或集成电路制造领域中的应用。
作为上述应用中的具体实例，本发明实施例还提供上述任一实施方式提供的制备方法制得的TSV结构，所述TSV结构的深宽比大于2且直径小于100μm；所述TSV结构中无空洞。
以下通过若干实施例并结合附图进一步详细说明本发明的技术方案。然而，所选的实施例仅用于说明本发明，而不限制本发明的范围。
实施例1
本实施例示例一高深宽比TSV结构的制备过程，具体如下所示：
1)以硅片作为基材，然后采用光刻胶图案化刻蚀的方法，形成直径30μm，深度87μm的阵列排布的多个孔洞结构。
2)将具有上述孔洞结构的基材置于电子束蒸镀设备中，以高温180℃条件，蒸镀50um厚度的Au材质的种子层。
3)然后将带有种子层的基材浸入商业镀铜电解液中；使种子层作为阴极，以0.8mA/cm2的电流密度正向沉积2s；然后其作为阳极，以0.25mA/cm2的电流密度反向电解18s；总的电沉积时间为2h，电沉积的电流周期如图3所示，其中的IA+为正向电流，IA-为反向电流，正向电流明显大于反向电流，且正向电流的时间明显小于反向电流的时间；直至沉积的TSV结构填平孔洞结构。
本实施例所制得的高深宽比TSV结构的截面电镜照片如图4c所示，其中可以看出，该高深宽比TSV结构质地均匀，内部充实无孔洞，且经过原子力显微镜测试，其表面粗糙度为10nm。
实施例2
本实施例示例一高深宽比TSV结构的制备过程，与实施例1大体相同，区别主要在于：
步骤1)中，图案化刻蚀的时候，所形成的孔洞结构的直径为50μm，深度为102μm。
孔洞结构的直径相比于实施例1有所增加，但仍然是一种较高深宽比的TSV结构。
且由于深宽比发生变化，因此，本实施例中，为了达到最优的填充效果，正向电流密度调节为1mA/cm2，正向时间为2s，反向电流密度调节为0.5mA/cm2，反向时间调节为18s。
本实施例所制得的高深宽比TSV结构的截面电镜照片如图4d所示，其中可以看出，该高深宽比TSV结构质地均匀，内部充实无孔洞，且经过原子力显微镜测试，其表面粗糙度为17nm。
实施例3
本实施例示例一高深宽比TSV结构的制备过程，与实施例1大体相同，区别主要在于：
将电解液替换为商业镀银电解液。
通过观察本实施例所制得的高深宽比TSV结构的截面电镜照片可以看出，该高深宽比TSV结构质地均匀，内部充实无孔洞。
实施例4
本实施例示例一高深宽比TSV结构的制备过程，与实施例1大体相同，区别主要在于：
孔洞结构的直径为300μm，深宽比为10；
反向电流密度调整为0.08mA/cm2。
通过观察本实施例所制得的高深宽比TSV结构的截面电镜照片可以看出，该高深宽比TSV结构质地均匀，内部充实无孔洞。
这说明本发明所提供的方法对于较高深宽比的孔洞结构的TSV填充依然取得了良好的效果。
对比例1
本对比例与实施例1大体相同，区别仅在于：
步骤3)中，采用相似的生长模板，采用恒定的相同正向电流密度，进行直流电沉积，直至填充满孔洞结构，而没有采用脉冲反向电流的方法，分别在30μm和50μm的孔洞结构中填充TSV结构。
所形成的TSV结构分别如图4a和图4b所示，其中明显可以看出具有空洞的缺陷，且其表面明显可以看出高低不平的现象，无法在原子力显微镜下进行粗糙度测试。
对比例2
本对比例与实施例1大体相同，区别仅在于：
步骤3)中，按照现有技术中常用的方式，设置正向电流密度为2.0A/dm2，即20mA/cm2，正向电镀时间为20S；反向电流密度为6.0A/dm2，即60mA/cm2，反向电镀时间为1S。
该对比例中，正向电流密度小于反向电流密度，正向电流时间大于反向电流时间。
所形成的TSV结构的截面空洞现象虽然相比于对比例1有所改善，但仍然是明显存在空洞的，只是尺寸上的减小。
对比例3
本对比例与实施例1大体相同，区别仅在于：
步骤3)中，将正向电流和反向电流的大小进行调换，以使正向电流的强度反而小于反向电流的强度，制备一个样品。
再次制备，将正向电流和反向电流的持续时间进行调换，以使正向电流的时间反而大于反向电流的时间。制备另一个样品。
两个样品中，所形成的TSV结构的截面空洞现象虽然相比于对比例1有所改善，但仍然都是明显存在空洞的，只是尺寸上的减小而已。
对比例4
本对比例与实施例2大体相同，区别仅在于：
步骤3)中，继续延续实施例1中的电沉积参数，而没有根据深宽比的变化做出适应性的调整。
所形成的TSV结构的截面空洞现象虽然相比于对比例2有所改善，但仍然是明显存在空洞的，只是尺寸上的减小。
基于上述实施例以及对比例，可以明确，本发明所提供的制备方法通过脉冲反向电沉积的方式消除掉通孔开口处的凸起物，进而沉积出致密的TSV结构，在脉冲反向电沉积中，设置特定的沉积条件和过程，进而实现对于高深宽比以及小直径的空洞结构的充分填充，进而避免了空洞的形成。
尤其是，针对于高深宽比以及小直径的孔洞结构，需要选择不同于常规脉冲反向的电沉积参数和正反向大小关系，进而才能够获得较佳的消除孔洞的效果。此外，上述电沉积参数也最好是能够根据深宽比的大小进行适应性调整，以保持上述最佳效果。
可以理解的是，本发明所提供的制备方法可以被广泛应用于各种MEMS器件和半导体器件的加工制作流程中，具有广泛的应用前景。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高深宽比TSV结构的制备方法，其特征在于，包括：
提供孔洞结构，所述孔洞结构的深宽比大于2且孔径小于100um；
采用脉冲反向电沉积的方法在所述孔洞结构中填充金属，形成TSV结构，其中，所述脉冲反向电沉积包括周期性循环的正向电流和反向电流，所述正向电流的电流密度在1mA/cm2以下。
2.根据权利要求1所述的制备方法，其特征在于，所述正向电流的时间小于反向电流的时间；
和/或，所述反向电流的电流密度小于所述正向电流的电流密度。
3.根据权利要求2所述的制备方法，其特征在于，所述正向电流的时间与反向电流的时间之比为1∶(7-11)；
优选的，所述正向电流的时间为1-3s，反向电流的时间为9-27s；
和/或，所述正向电流的电流密度为0.2-0.8mA/cm2。
4.根据权利要求3所述的制备方法，其特征在于，所述正向电流的电流密度与所述孔洞结构的深宽比呈反相关；
和/或，所述正向电流与反向电流的比值与所述孔洞结构的深宽比呈反相关；
优选的，所述正向电流与反向电流的比值与深宽比的相关关系为：
深宽比＝(0.8～1.2)×(正向电流/反向电流-1)。
5.根据权利要求1所述的制备方法，其特征在于，在所述孔洞结构中填充的金属包括铜、银、金以及镍中的任意一种或两种以上的组合；
和/或，所述孔洞结构的孔壁材质为硅、石英中的任意一种。
6.根据权利要求1所述的制备方法，其特征在于，在电解液中进行所述脉冲反向电沉积，所述电解液包括金属离子以及添加剂。
7.根据权利要求1所述的制备方法，其特征在于，还包括：
在进行所述脉冲反向电镀前，在所述孔洞结构中沉积种子层的步骤；
优选的，所述种子层采用蒸镀的方式进行沉积，进一步优选为电子束蒸镀。
8.根据权利要求7所述的制备方法，其特征在于，所述种子层的材质为Au、Cr、Ag、Ti、Cu中的任意一种；
和/或，所述种子层的厚度为30-100nm。
9.权利要求1-8中任意一项所述的制备方法在微纳器件或集成电路制造领域中的应用。
10.权利要求1-8中任意一项所述的制备方法制得的TSV结构，其特征在于，所述TSV结构的深宽比大于2且直径小于100μm；
所述TSV结构中无空洞。
CN202211270222.6A 2022-10-17 2022-10-17 高深宽比tsv结构、其制备方法与应用 Pending CN115573009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211270222.6A CN115573009A (zh) 2022-10-17 2022-10-17 高深宽比tsv结构、其制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211270222.6A CN115573009A (zh) 2022-10-17 2022-10-17 高深宽比tsv结构、其制备方法与应用

Publications (1)

Publication Number Publication Date
CN115573009A true CN115573009A (zh) 2023-01-06

Family

ID=84585024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211270222.6A Pending CN115573009A (zh) 2022-10-17 2022-10-17 高深宽比tsv结构、其制备方法与应用

Country Status (1)

Country Link
CN (1) CN115573009A (zh)

Similar Documents

Publication Publication Date Title
US10094033B2 (en) Electrodeposited nano-twins copper layer and method of fabricating the same
JP3898013B2 (ja) 銅メッキ用電解液およびこれを用いた半導体素子の銅配線用電気メッキ方法
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
TWI594387B (zh) 於層狀半導體結構形成垂直電氣連接的方法
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
CN1882719A (zh) 用于在半导体芯片上电镀精细电路的改进的铜电镀浴
US20020084191A1 (en) Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same
CN112466846B (zh) 一种tsv结构及其制备方法
JP5708762B2 (ja) 貫通電極基板の製造方法
CN115573009A (zh) 高深宽比tsv结构、其制备方法与应用
JP5453763B2 (ja) 貫通電極基板の製造方法
CN109244053B (zh) 一种提高tsv热机械可靠性的复合结构及其制造方法
CN113106507A (zh) 一种用于微纳沟槽和盲孔填充的电镀钌镀液及配制方法
KR100916771B1 (ko) 관통형전극의 형성방법
KR102667535B1 (ko) 이방성 구리 전기도금에 의한 포토레지스트 분해능의 개선
CN114775001B (zh) 一种铜互连电镀液及铜互连电镀方法
CN113106506A (zh) 一种用于电镀钴的镀液及电镀方法
CN117568883A (zh) 一种大马士革电镀铜配方及工艺的低成本评估方法
JP2008056968A (ja) 銅配線の製造方法及び銅めっき用電解液
OYAMADA et al. Via-filling by Copper Electroplating using Stepwise Current Control
KR20240075302A (ko) 비아가 형성된 글라스 기판의 제조방법
WO2022243462A1 (en) Electrolyte and method for copper and graphene electrodeposition
KR20230146586A (ko) 전해질 및 코발트 전착 방법
CN113046796A (zh) 一种纳米双晶层的制备方法和一种纳米双晶层
CN118326466A (zh) 提高化合物半导体器件背孔导热性能的方法及相应产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination