CN111213233A - 用于多层显示架构的中介层 - Google Patents

用于多层显示架构的中介层 Download PDF

Info

Publication number
CN111213233A
CN111213233A CN201880067334.7A CN201880067334A CN111213233A CN 111213233 A CN111213233 A CN 111213233A CN 201880067334 A CN201880067334 A CN 201880067334A CN 111213233 A CN111213233 A CN 111213233A
Authority
CN
China
Prior art keywords
layer
interposer
bonding
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880067334.7A
Other languages
English (en)
Other versions
CN111213233B (zh
Inventor
约翰·迈克·高厄德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Facebook Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Facebook Technologies LLC filed Critical Facebook Technologies LLC
Publication of CN111213233A publication Critical patent/CN111213233A/zh
Application granted granted Critical
Publication of CN111213233B publication Critical patent/CN111213233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种包括由中介层连接的装置层的多层装置。例如，电子显示器可以包括包含发光二极管(LED)的LED层和用于向LED提供控制信号的控制电路层。电子显示器还包括位于LED层和控制电路层之间的中介层。中介层包括基板和延伸穿过基板的导电柱的阵列。导电柱将LED层与控制电路层电连接。结合层可以形成在中介层上和装置层的相应侧上，以促进混合结合工艺，该混合结合工艺将装置层的触点电连接到导电柱，并接合结合层以将装置层附接到中介层。

Description

用于多层显示架构的中介层
背景
本公开涉及一种改善最终组装部件的热性能和机械性能的电互连。
电子显示器可以包括具有不同电压电平的数字部件和模拟部件。例如，显示器可以使用平面架构，其中光源、背板电子器件和驱动电路位于同一基板上。平面架构会导致大的形状因子(form factor)，这在头戴式显示器、移动装置等中可能是不希望的。此外，将电子显示器的各种不同类型的部件放置在不同的芯片上会导致性能下降，例如可能由芯片之间的信号延迟和同步问题引起的性能下降。随着特征尺寸变得非常小，在几微米到亚微米的范围内，电导率则降低(增加串联电阻)。
概述
实施例涉及一种具有多层架构的电子显示器，该多层架构包括通过中介层(interposer)电连接的装置层。中介层位于两个装置层之间以电连接装置层，并将装置层附接到中介层。例如，中介层可以将发光二极管(LED)层与控制电路层连接，或者将控制电路层与驱动电路层连接。中介层包括基板和导电柱的阵列，该基板包括面向LED层的第一表面和面向控制电路层的第二表面，该导电柱从第一表面穿过基板延伸到第二表面。导电柱的第一端与LED芯片的触点结合，并且导电柱的第二端与控制电路层的触点结合，以将LED层与控制电路层电连接。
一些实施例包括一种用于制造电子显示器的方法，该电子显示器具有通过中介层连接的装置层的多层架构。中介层包括基板和导电柱的阵列，该基板包括第一表面和第二表面，该导电柱从第一表面穿过基板延伸到第二表面。LED芯片被放置在中介层上面向基板的第一表面以将LED芯片的触点与导电柱的第一端连接，并且控制电路层被放置在中介层上，面向基板的第二表面，以将控制电路层的触点与导电柱的第二端连接。控制电路层和LED芯片被结合到中介层。导电柱的第一端与LED芯片的触点结合，导电柱的第二端与控制电路层的触点结合，以将LED芯片与控制电路层电连接。中介层可以在同一结合过程中或者在单独的结合过程中结合到控制电路层和LED芯片。
在一些实施例中，通过以下操作来制造中介层：在基板的第一表面或第二表面上沉积金属层，将金属层图案化为导电点的阵列，使用导电点作为催化剂蚀刻基板以在基板中形成柱区域的阵列，以及在柱区域中形成导电柱。
在一些实施例中，电子装置可以包括第一装置层、第二装置层和位于第一装置层和第二装置层之间的中介层。中介层具有面向第一装置层的第一表面和面向第二装置层的第二表面、以及从第一表面穿过基板延伸到第二表面的导电柱的阵列。导电柱的第一端与第一装置层的触点结合，并且导电柱的第二端与第二装置层的触点结合，以将第一装置层与第二装置层电连接。
在涉及电子显示器、方法和电子装置的所附权利要求中具体公开了根据本发明的实施例，其中，在一个权利要求类别(例如显示器)中提到的任何特征也可以在另一个权利要求类别(例如方法、装置、系统、存储介质和计算机程序产品)中被要求保护。在所附权利要求中的从属性或往回引用仅为了形式原因而被选择。然而，也可以要求保护由对任何前面权利要求的有意往回引用(特别是多项引用)而产生的任何主题，使得权利要求及其特征的任何组合被公开并可被要求保护，而不考虑在所附权利要求中选择的从属性。可以被要求保护的主题不仅包括如在所附权利要求中阐述的特征的组合，而且还包括在权利要求中的特征的任何其他组合，其中，在权利要求中提到的每个特征可以与在权利要求中的任何其他特征或其他特征的组合相结合。此外，本文描述或描绘的实施例和特征中的任一个可以在单独的权利要求中和/或以与本文描述或描绘的任何实施例或特征的任何组合或以与所附权利要求的任何特征的任何组合被要求保护。
在根据本发明的实施例中，电子显示器可以包括：
发光二极管(LED)层，其包括LED芯片；
控制电路层，其用于向LED芯片提供控制信号；和
中介层，其位于LED层和控制电路层之间，该中介层包括：
基板，其具有面向LED层的第一表面和面向控制电路层的第二表面；和
导电柱的阵列，该导电柱从第一表面穿过基板延伸到第二表面，该导电柱的第一端与LED芯片的触点结合，并且导电柱的第二端与控制电路层的触点结合，以将LED层与控制电路层电连接。
中介层可以包括在导电柱的第一端之间在基板的第一表面上形成的第一结合层；
LED层可以包括在LED芯片的触点之间形成的第二结合层；和
第一结合层和第二结合层可以彼此结合，以将LED层机械附接到中介层。
第一结合层和第二结合层可以包括聚合物材料。
中介层可以包括在基板的第二表面上在导电柱的第二端之间的第一结合层；
控制电路层可以包括在控制电路层的触点之间的第二结合层；和
第一结合层可以被结合到第二结合层，以将控制电路层机械附接到中介层。
第一结合层和第二结合层可以包括介电材料。
中介层可以包括围绕导电柱中的每一个导电柱的绝缘材料，以将基板和导电柱电隔离。
每个导电柱可以包括碳纳米管丝(filament)。
中介层可以包括位于基板的第二表面处的再分配层，以将导电柱的第二端连接到控制电路层的触点。
每个导电柱的第一端可包括与LED芯片的触点结合的界面触点，该界面触点由不同于导电柱的导电材料形成。
在根据本发明的实施例中，电子显示器可以包括：
驱动电路层；和
第二中介层，其位于控制电路层和驱动电路层之间，第二中介层包括将控制电路层与驱动电路层电连接的导电柱的第二阵列。
在根据本发明的实施例中，用于制造电子显示器的方法可以包括：
将发光二极管(LED)芯片放置在中介层的基板的第一表面上，以将LED芯片的触点与导电柱的第一端连接，该导电柱从中介层的第一表面穿过基板延伸到第二表面；
将控制电路层面向基板的第二表面放置在中介层上，以将控制电路层的触点与导电柱的第二端连接；和
将控制电路层和LED芯片结合到中介层，导电柱的第一端与LED芯片的触点结合，并且导电柱的第二端与控制电路层的触点结合，以将LED芯片与控制电路层电连接。
制造中介层可以包括：
在基板的第一表面或第二表面上沉积金属层；
将金属层图案化成导电点的阵列；
使用导电点作为催化剂来蚀刻基板，以在基板中形成柱区域的阵列；和
在柱区域中形成导电柱。
可以通过在柱区域中形成导电柱之前用绝缘材料涂覆柱区域的壁来制造中介层。
在根据本发明的实施例中，一种方法可以包括在形成导电柱之后，去除与沉积金属层的第一表面或第二表面相对的基板的部分。
制造中介层可以包括：
激光钻孔或等离子蚀刻基板，以在基板中形成柱区域的阵列；和
在柱区域中形成导电柱。
制造中介层可以包括：
在导电柱的第一端之间在基板的第一表面上形成第一结合层；
在导电柱的第一端处形成触点；
制造每个LED芯片包括在LED芯片的触点之间形成第二结合层；和
将LED芯片结合到中介层包括使用混合结合工艺将导电柱的第一端处的触点与LED芯片的触点结合，并将第一结合层与第二结合层结合。
第一结合层和第二结合层可以包括聚合物材料。
制造中介层可以包括：
在导电柱的第二端之间在基板的第二表面上形成第一结合层；
在导电柱的第二端处形成触点；
制造控制电路层包括在控制电路层的触点之间形成第二结合层；和
将控制电路层结合到中介层包括使用混合结合工艺将导电柱的第二端处的触点与控制电路层的触点结合，并将第一结合层与第二结合层结合。
第一结合层和第二结合层可以包括介电材料。
在根据本发明的实施例中，电子装置可以包括：
第一装置层；
第二装置层；和
中介层，其位于第一装置层和第二装置层之间，该中介层包括：
基板，其包括面向第一装置层的第一表面和面向第二装置层的第二表面；和
导电柱的阵列，该导电柱从第一表面穿过基板延伸到第二表面，导电柱的第一端与第一装置层的触点结合，并且导电柱的第二端与第二装置层的触点结合，以将第一装置层与第二装置层电连接。
在根据本发明的实施例中，一个或更多个计算机可读非暂时性存储介质可以体现软件，该软件在被执行时可操作来执行根据本发明或任何上面提到的实施例的方法。
在根据本发明的实施例中，系统可包括：一个或更多个处理器；以及耦合到处理器并包括可由处理器执行的指令的至少一个存储器，处理器当执行指令时可操作来执行根据本发明或任何上面提到的实施例的方法。
在根据本发明的实施例中，优选地包括计算机可读非暂时性存储介质的计算机程序产品当在数据处理系统上被执行时可操作来执行根据本发明或任何上面提到的实施例的方法。
附图简述
图(FIG.)1是示出根据一个实施例的电子显示器的框图。
图2是根据一个实施例的用于子像素的控制电路的示意图。
图3是根据一个实施例的用于电子显示器的控制系统的框图。
图4是根据一个实施例的电子显示器的多层结构的侧视图的示意图。
图5是根据一个实施例的用于互连电子显示器的两个装置的中介层的侧视图。
图6是根据一个实施例的用于制造中介层的过程的流程图。
图7A、图7B、图7C、图7D和图7E示出了根据一个实施例的中介层的制造。
图8是根据一个实施例的中介层的侧视图。
图9是根据一个实施例的电连接装置的具有不同表面材料的中介层的侧视图。
图10是根据一个实施例的电子显示器的多层结构的侧视图。
图11是根据一个实施例的用于制造图10的多层结构的过程的流程图。
图12A、图12B和图12C示出了根据一个实施例的图10的多层结构的组件。
附图仅为了说明的目的而描绘本公开的实施例。
详细描述
图1是示出根据一个实施例的电子显示器155的框图。电子显示器155具有显示面板100，其包括显示基板102(或“基板102”)、像素层104和光学层106。像素层104包括位于显示基板102上的像素110的阵列。像素层104的像素110发射光以向观察者提供图像帧。显示基板102为诸如像素110的各种部件提供结构支撑。显示基板102还经由像素110的子像素和面板驱动器120之间的迹线提供电连接。在一些实施例中，电子显示器155可以包括其他类型的驱动器，诸如提供脉冲信号来驱动LED的脉宽调制(PWM)驱动器，或者提供在校正像素(例如，亮度)缺陷时使用的数据的校准驱动器。显示基板102可以是柔性基板(诸如聚合物)或刚性基板(诸如薄膜晶体管(TFT)玻璃基板)，并且包括有源矩阵架构。
像素层104包括形成像素110的子像素。例如，像素110可以包括由分别提供红色、绿色和蓝色子像素的LED 112、114和116形成的子像素。多组LED 112、114和116彼此相邻地位于显示基板102上，以形成像素110的矩阵。每个像素110的每个LED可以发射不同颜色的光。
在一些实施例中，每个像素110的LED均由“μLED”或“微LED(micro-LED)”形成，其是具有小的有源发光面积(例如，小于2,000μm2)和准直光输出的特定类型的LED。像素层104的LED可以单独制造，然后结合到显示基板102。例如，微LED可以在原生基板(nativesubstrate)上制造、单个化(singulated)，然后转移到显示基板102以形成像素层104。微LED可以被定位在显示基板102的表面上，然后被结合以与显示基板102(例如，包括TFT层)的线形成电连接。本文讨论的校准可以应用于微LED，因为它们的小尺寸和组装过程会增加诸如不均匀(mura)的缺陷的发生。在其他实施例中，像素校正被应用于其他类型的电子显示器，包括具有其他类型结构的电子显示器，诸如有机发光二极管(OLED)、液晶显示器(LCD)或无机发光二极管(ILED)。
光学层106可以设置在像素层104的顶部上。光学层106可以包括透射从像素110发射的光的一个或更多个光学元件。光学层106可以包括增亮膜(BEF)、漫射器、偏振器等。光学层106可以改变穿过光学层106的光的特性，诸如偏振取向、从显示面板提取光的效率等。光学层106还可以对像素层104的部件提供结构保护。在一些实施例中，光学层106从电子显示器155中省略。
面板驱动器120向显示面板提供控制信号，诸如数据信号126、扫描信号128和功率信号130。在一些实施例中，面板驱动器120可以进一步向像素面板100提供校准信号。
图2是根据一个实施例的用于子像素的控制电路200的示意图。电子显示器155可以包括用于像素面板100的每个子像素的控制电路200，以控制子像素的LED 202。除了其他部件之外，控制电路200还可以包括晶体管204、晶体管206、电容器212和LED 202。
晶体管206是用于LED 202的驱动晶体管。LED 202的第一端子连接到Vss(例如，接地或其他低参考电压)，以及LED 202的第二端子连接到晶体管206的源极。晶体管206的漏极连接到(例如，面板驱动器120的)PWM驱动器，以接收可以是PWM信号的功率信号130。晶体管206的栅极在节点A处与电容器210的第一端子和晶体管204的漏极连接。晶体管204的源极连接到面板驱动器120以接收数据信号126，晶体管204的栅极连接到面板驱动器120以接收扫描信号N128。扫描信号N是指用于包括图2所示的控制电路200的子像素的行的扫描信号。LED 202的第一端子还与电容器210的第二端子和Vss一起连接到节点B。控制电路200仅仅是可以用于每个子像素的控制电路的示例实施例，并且可以使用其他类型的像素控制电路。
图3是根据一个实施例的用于包括控制电路200的电子显示器155的控制系统600的框图。电子显示器155包括像素的阵列，诸如M列×N行的像素。电子显示器的像素分辨率(诸如列尺寸)可以变化。每个像素包括多个子像素，诸如包括红色LED的红色子像素、包括蓝色LED的蓝色子像素和包括绿色LED的绿色子像素。子像素类型中的每一个可以由控制系统600控制。例如，控制系统600包括M列子像素×N行子像素。多行子像素由连接到面板驱动器120的扫描线S1至SN控制。每行像素包括像素P1至P1920。面板驱动器120经由扫描线S1至SN向多行子像素提供扫描信号128。面板驱动器120经由数据线D1至DM向多列子像素提供数据信号126。在一些实施例中，PWM驱动器和/或校准驱动器连接到控制电路200中的每一个。
电子显示器155可以包括多层结构，该多层结构包括驱动器、用于LED的控制电路以及形成在单独层上并在彼此的顶部上堆叠的LED。多层结构减小了电子显示器155的形状因子，并提高了部件之间的电互连的性能。每个子像素具有LED 202和控制电路200。控制电路200是提供驱动LED202的电压和电流的模拟部件。面板驱动器120(和任何其他驱动器)是向控制电路200提供数字电压电平的数字部件。在一些实施例中，LED 202、包括控制电路200的模拟部件以及包括面板驱动器120的数字部件位于电子显示器155的多层结构的不同层中，并且通过中介层互连。
图4是根据一个实施例的电子显示器的多层结构400的侧视图的示意图。除了其他部件之外，多层结构400还可以包括驱动电路层402、中介层404、控制电路层406、中介层408和LED层410。中介层404和408在相邻层之间形成电互连。中介层404位于驱动电路层402和控制电路层406之间。中介层408位于控制电路层406和LED层410之间。
LED层410可以包括LED的阵列，并且形成电子显示器155的像素层104。在一些实施例中，LED是在蓝宝石基板上包括氮化镓(GaN)层的微LED。在其他示例中，微LED包括其他类型的基板，诸如碳化硅(SiC)、GaN或硅(Si)基板。
驱动电路层402使用用于数据加载和处理的信号以及数字电压电平。驱动电路层402可以包括面板驱动器120，并且还可以包括用于电子显示器155的一种或更多种其他类型的驱动器。驱动电路层402与多层结构的其他层分开制造。在一些实施例中，驱动电路层402使用硅(Si)基板制造。驱动电路层402中定义的驱动器的类型可以变化。例如，驱动电路层402可以包括脉宽调制驱动器或非脉冲驱动器，以给控制电路层406的控制电路200供电。在另一个示例中，如果不需要校准，则可以省略校准驱动器。
控制电路层406针对LED层410中的LED定义控制电路200。具体而言，可以在控制电路层406中定义用于每个子像素的控制电路200的晶体管204和206、数据信号126、扫描信号128和功率信号130的线以及电容器212。控制电路层406使用模拟电压电平来驱动LED层410中的LED。在一些实施例中，控制电路层406使用硅(Si)基板制造。
中介层404提供驱动电路层402和控制电路层406之间的电互连。中介层408提供控制电路层406和LED层410之间的互连。多层结构400的不同装置层可以单独制造，并且在一些实施例中使用不同的工艺来制造，然后堆叠以获得期望的形状因子。例如，LED层410、驱动电路层402和控制电路层406可以单独制造，然后通过中介层404和406接合和电互连。以这种方式，每个装置层都可以被优化，以将最佳性能与最佳形状因子组合。在一些实施例中，多层结构400仅包括单个中介层404或408，并且一些相邻层可以在没有中介层的情况下接合。
在其他实施例中，可以使用包括垂直腔表面发射激光器(VCSEL)的层来代替LED层410。在这种情况下，包括VCSEL的层可以连接到中介层408。VCSEL可以包括在中介层408和VCSEL的发光侧处的触点之间提供互连的通孔。
图5是根据一个实施例的中介层500的横截面侧视图。像本文中所讨论的中介层的其他示例一样，中介层500是接合多层结构400中的两个层以形成电子显示器155的中介层404或406的示例。中介层500包括中介层基板502和导电柱504的阵列。每个导电柱504从第一(例如，顶部)表面506穿过基板延伸到第二表面508。基板502为导电柱504提供电隔离和结构支撑。导电柱504形成针对沿着第一表面506定位的第一层和沿着第二表面508定位的第二层之间的信号的穿过基板502的导电路径。在一些实施例中，绝缘材料510围绕每个导电柱504，以改善基板504和导电柱504之间的电隔离。在一些实施例中，导电柱504彼此均匀隔开。
图6是根据一个实施例的用于制造中介层的过程600的流程图。过程600参考图7A至图7E进行讨论，图7A至图7E分别从顶视图和侧视图示出了中介层的制造。
在基板的第一侧上沉积605金属层。基板可以是硅基板。金属层可以包括贵金属，诸如金、铜或某种其他合适的金属。金属层可以使用各种技术沉积，诸如化学或物理沉积。参考图7A，金属层702沉积在基板704的第一(例如，顶部)侧上。
金属层在基板的第一表面上被图案化610成导电点的阵列。例如，使用光刻工艺将金属层702图案化成导电点的阵列。参考图7B，导电点706的阵列由金属层702形成在基板704的第一表面714上。该点可以具有如所示的圆形形状，或者可以包括诸如六边形的某个其他形状，或者在基板704的表面上提供高堆积密度的其他形状。
使用导电点作为催化剂蚀刻615基板，以在基板中形成对应于基板的第一表面上的导电点的位置的柱区域的阵列。参考图7C，柱区域710是在导电点706的位置处形成在基板704的第一表面714处的凹陷。在一些实施例中，使用金属辅助蚀刻(MacETCH)工艺来形成柱区域710。MacETCH工艺包括在氢氟酸和氧化剂的存在下对导电点706下方的硅基板进行催化蚀刻。基板704的被导电点706覆盖的部分被蚀刻，而基板704的没有被导电点706覆盖的其他部分不被蚀刻以形成柱区域710的阵列。
柱区域710可以是限定在基板704的第一表面714处的孔或凹陷。在该中间制造阶段，如图7C所示，柱区域710延伸到基板704的厚度中，但不完全穿过基板704的厚度。在另一个示例中，柱区域710可以是延伸穿过基板704的整个厚度的通孔。根据导电点706的阵列，柱区域710可以均匀地间隔开。在一些实施例中，每个柱区域710限定60至100纳米之间的直径。每个柱区域710从第一表面714到柱区域710的底部所限定的高度可以在50到100微米之间。
在一些实施例中，使用激光钻孔或等离子蚀刻工艺或某种其他合适的工艺在基板704中形成柱区域710。这里，使用MacETCH工艺的过程600的步骤605-615可以从过程600中省略。激光钻孔或等离子蚀刻导致柱区域的直径小于10微米。
柱区域的壁涂覆620有绝缘材料。参考图5，绝缘材料510可以是绝缘阻挡膜，诸如氧化硅或者某种其他介电材料。在另一个示例中，绝缘材料是聚合物材料。可以使用各种沉积工艺将绝缘材料沉积在蚀刻的柱区域的壁上。在一些实施例中，基板704被放置在氧化炉中以形成薄氧化硅层。在其他实施例中，可以使用化学气相沉积(CVD)来形成绝缘材料的层。绝缘材料的厚度可以约为一微米或几微米。
在一些实施例中，使用原子层沉积(ALD)来沉积绝缘材料，以形成具有约为几纳米的厚度的膜。ALD可用于导电柱的较小特征尺寸和/或导电柱的更紧密堆积的阵列。
在基板中的柱区域的阵列中形成625导电柱。导电柱712提供由基板104彼此隔离的电路径。参考图7D，导电柱712设置在基板704中限定的柱区域710中。在一些实施例中，使用金属电镀工艺在柱区域710中形成导电柱712。基板704的第一表面714可以被抛光，以确保电镀过程之后每个导电柱712的电隔离。
导电柱712可以使用诸如铜的导电材料形成。在一些实施例中，碳质元素(诸如碳纳米管(CNT)丝)与金属结合以形成导电柱712。例如，可以在金属电镀过程期间引入CNT丝，该金属电镀过程在柱区域710中形成导电柱712。由于CNT丝和金属(诸如金)之间的共价结合，CNT丝可以与金属同时沉积。CNT丝可以以随机取向排列，偶尔与其他CNT丝具有交叉点。每个导电柱712的直径(或特征尺寸)小(例如，直径为60-100nm)导致低电流和热导率，因此将CNT丝引入导电柱712改善了导电柱712的电性质和热性质。因此，导电柱712可以包括CNT丝，以抵消由中介层中的小特征尺寸产生的影响。
在一些实施例中，在导电柱712的金属电镀之前，扩散阻挡层被涂覆在绝缘材料504的表面上，或者如果不使用介电材料，则被涂覆在限定柱区域710的基板704的侧壁上。诸如铜的金属可以通过硅或二氧化硅而具有高扩散率，因此可以沉积扩散阻挡层以减少或防止金属在金属电镀期间扩散到基板704或绝缘材料504中。在一些实施例中，扩散阻挡层由钛钨(TiW)形成。
基板的与第一表面相对的第二侧的一部分被去除630，以暴露第二表面和第二表面处的导电柱。例如，如果如图7D所示，柱区域710从第一表面714仅部分延伸到基板704中，则可以从基板704去除基板704中柱区域710未能延伸到的部分718，以暴露柱区域710和第二(例如，底部)表面716。参考图7E，每个导电柱712的第一端暴露在顶表面714处，并且去除基板部分暴露了导电柱712在基板704的第二表面716处的另一端。每个导电柱712从基板704的顶表面714延伸到第二表面716。
在一些实施例中，每个柱区域通过倾斜基板704中的侧壁来限定，因此沿着每个柱区域的长度包括不同的直径。导电柱形成在具有相应形状的柱区域中，一端具有比另一端更大的直径。这里，导电柱可以用于连接具有不同尺寸和/或间距的触点的装置层。
使用过程600制造中介层的替代方法可以包括蚀刻铝薄板以形成阳极氧化铝(AAO)。虽然薄的纳米柱结构可以在AAO结构中电镀，但是处理这种薄膜可能是困难的。除了其他优点之外，过程600可以用于制造薄晶片元件以用作中间结合层，并且使用晶片减薄工艺和临时晶片传送工艺可以更容易地处理该薄晶片元件。AAO金属结构可以包含具有磁性的金属。AAO工艺形成的特征通常是自组织的，产生六边形间隔的孔。这有可能限制随后通过电镀形成的金属特征的阵列间隔以及尺寸和形状的灵活性。使用过程600形成的导电柱712的阵列可以使用光刻或其他成像工艺而具有灵活的尺寸、形状和间距。
图8是根据一个实施例的中介层800的侧视图。在导电柱形成在中介层的基板中并暴露在第一和第二表面处之后，可以在第一或第二表面处执行额外的处理以形成触点。例如，中介层800包括形成在第一表面814上的触点806。每个触点806可以在第一表面814处电连接两个或更多个相邻的导电柱812。触点806可用于提供小间距的金属触点。
在第二表面816处示出了可以在第一或第二表面处执行的另一个工艺，其中形成了再分配层(RDL)808。再分配层808将基板的第二表面816处的导电柱812连接到触点818。每个触点818可以与导电柱012中的一个或更多个电连接。再分配层008使得触点818在与导电柱812在第二表面816处的位置不同的位置处可用。因此，再分配层808可以提供在相邻触点818之间具有不同间距的以及具有不同尺寸的触点。在一些实施例中，再分配层808提供大间距金属触点818(例如，相对于没有再分配层808的情况下形成的小间距触点806)。在一些实施例中，第一表面814和第二表面816中的每一个包括触点，该触点具有的尺寸和间距对应于由中介层800接合的层的触点的尺寸和间距。在一些实施例中，再分配层808使用后段工艺(BEOL)金属化过程来形成，例如使用双镶嵌(dual damascene)工艺来同时沉积铜迹线和通孔。
图9是根据一个实施例的中介层900的侧视图。中介层900可以在每个表面处包括结合层，以便于与装置层接合。结合层可以包括可以沉积在中介层的第一表面或第二表面上以促进与不同类型材料的装置层结合的材料。中介层可以包括由介电材料形成的结合层，该结合层沉积在通过在一个或更多个表面处蚀刻(例如，硅)基板而形成的突出导电柱之间。
例如，中介层900包括在基板904上形成第一表面908的聚合物层906，以及在基板904上形成与第一表面908相对的第二表面914的介电层910。聚合物层906和介电层910是可以沉积在基板904的表面上以便于在表面处与装置层接合的结合层的示例。聚合物层906可以通过以下操作而形成：蚀刻掉基板904以暴露导电柱912的突出部分，然后在导电柱912周围的基板904的蚀刻表面上沉积聚合物层906。可以使用层压、旋涂或某种其他合适的工艺来进行沉积。介电层910可以包括氧化硅或氮氧化物，或者其他类型的介电材料。介电层910的形成可以使用各种沉积工艺(诸如化学气相沉积(CVD))来实现。介电层910可以通过蚀刻掉基板904以暴露导电柱912的突出部分，然后在导电柱912周围的基板904的蚀刻表面上沉积介电层910来形成。
在各种实施例中，中介层可以包括有助于与装置层接合的一个或更多个结合层。例如，中介层的两个表面可以包括相同材料的结合层，或者可以包括不同类型的结合层。
中介层900还包括在第一表面908处的导电柱912上形成的界面触点916。界面触点916是不同于导电柱912的材料，并且被用于修改结合到装置层的触点的界面材料。例如，导电柱912可以由铜形成，而界面触点916可以由锡(Sn)形成，以改变可归因于每个表面的接合工艺。例如，向导电柱912的铜表面添加Sn电镀可以改变界面与装置层结合的温度。中介层可以适合地包括在导电柱的一个或更多个端上的界面触点，以促进在期望的温度下与装置层的结合。
尽管为避免公开内容过于复杂而在图9中未示出，但中介层900可以包括围绕导电柱912的绝缘材料、再分配层或本文讨论的中介层的各种其他特征。中介层的特征可以基于结合到中介层的装置层的性质来进行优化，以针对装置层的灵活配置提供电连接和机械附接。
图10是根据一个实施例的电子显示器155的多层结构1000的侧视图。多层结构1000包括接合LED层1010和控制电路层1006的中介层900。LED层1010和控制电路层1006是可以通过中介层900接合的装置层的示例。
LED层1010包括与中介层900的聚合物层906接合的聚合物层1002。与聚合物层906相同的材料或类似的材料沉积在包括触点1006的LED层1010的相邻表面上，以促进LED层11010与中介层900的结合。LED层1010可以包括半导体材料，诸如III-V型材料(例如，GaN)，其是与控制电路层1006的硅材料不同的材料。
控制电路层1006包括介电层1004，该介电层1004与中介层900的介电层910接合。与介电层910相同的材料或类似的材料沉积在包括触点1008的控制电路层1006的相邻表面上，以便于控制电路层1006与中介层900的结合。例如，控制电路层1006可以是硅互补金属氧化物半导体(CMOS)硅晶片。这里，介电层1004是与表面上的触点1008相邻的氧化硅或氮氧化物层，其与中介层900接合。
中介层900在混合结合工艺中与LED层1010和控制电路层1006接合。这导致LED层1010的GaN与控制电路层1006的硅连接，以驱动LED层1010的LED。在混合结合工艺中，LED层1010的触点1006与中介层900的导电柱912的第一端以直接接合(例如，铜-铜)的方式电结合，并且中介层900的聚合物层906与LED层1010的聚合物层1002结合。铜-铜直接结合和聚合物层粘附的组合导致中介层900和LED层1010结合在一起。
此外，控制电路层1006的触点1008以直接结合的方式与导电柱912的第二端电结合，并且中介层900的介电层910与控制电路层1006的介电层1004结合。铜-铜直接结合和介电层之间的结合的组合导致中介层900和控制电路层1006结合在一起。
在一些实施例中，混合结合工艺在室温或高温(例如，但低于200℃)下并且在压力施加到界面的情况下发生。在一些实施例中，执行单个混合结合工艺来将中介层900与LED层1010和控制电路层1006接合。在所有装置层与中介层对齐之后，所有表面的结合同时进行。在其他实施例中，中介层900的不同侧在不同的混合结合工艺中与相应的装置层结合。如果使用两种混合结合工艺，一种工艺相对于另一种工艺可以处于不同的温度或被施加不同量的压力。
图11是根据一个实施例的用于制造图10的多层结构1000的过程1100的流程图。过程1100使用中介层作为载体基板用于将LED芯片组装到控制电路层。过程1100参照图12A、图12B和图12C进行讨论，图12A、图12B和图12C示出了根据一个实施例的多层结构1000的制造。
过程1100可用于利用中介层接合两个或更多个装置层，该装置层可使用不同的材料来制造，中介层包括具有极小特征尺寸的导电柱的阵列。每个导电柱的直径尺寸可以是10的微米量级，或者明显更小(例如，亚微米特征尺寸)。如果要接合的装置层在尺寸方面相对于导电柱的尺寸而言较大，那么最大或最佳结合温度可能会受到导电柱的材料成分的影响。如果结合工艺温度太高，这可能导致热离散(thermal walk-off)，导致形成金属互连的失败。希望结合工艺能够为同时进行的多个(例如，数百万个)连接提供100％的互连成品率。热离散的一个原因是要电连接在一起的两个表面的热膨胀系数(CTE)差异。因此，使用低温结合工艺和匹配的CTE界面来减轻组装问题可能是有利的。因此，结合层可以连同导电柱一起用于将装置层接合到中介层。
在单独的工艺中制造1105LED芯片、中介层和控制电路层。每个装置层和中介层可以使用不同的基板单独制造，然后结合在一起。参考图12A，LED芯片1202可以是单独封装的LED，该LED包括触点，该触点结合到中介层900的导电柱(或在一些实施例中，结合到中介层900的触点或界面触点)。在一些实施例中，LED芯片1202是微LED。控制电路层1006包括控制LED芯片1202中的每一个的控制电路。制造LED芯片、中介层和控制电路层可以包括在LED芯片、中介层和控制电路层中的每一个上形成结合层，以减轻原本将由不同的界面材料引起的热膨胀。
LED芯片放置1110在中介层上。如图12A所示，LED芯片1202放置在中介层900上，其中每个LED芯片的触点与中介层900的触点对齐。在一些实施例中，每个LED芯片1202在具有触点的一侧上包括聚合物材料，当LED芯片1202放置在中介层900上时，该聚合物材料形成LED层1010的聚合物层1002。
使用混合结合工艺将LED芯片结合1115到中介层，以形成结合到中介层的LED层。混合结合工艺可以包括将中介层900的触点与LED芯片1202的触点结合，以及将中介层900的聚合物层906与LED芯片1102的聚合物材料结合。参考图12B，当结合到中介层900时，LED芯片1202形成LED层1010。
包括结合的LED层的中介层使用混合结合工艺与控制电路层结合1120。参考图12C，包括结合的LED层1010的中介层900与控制电路层1006结合。混合结合工艺可用于将中介层900的触点与控制电路层1006的触点结合，并且进一步将中介层900的介电层910与控制电路层1006的介电层结合。
在一些实施例中，混合结合工艺可以包括低温组装工艺，该低温组装工艺可以用于使用电互连路径将两个装置接合在一起。可以在大面积上进行电互连而没有通常与通过使用结合层接合的两种不同材料的热膨胀特性相关联的未对准效应。降低温度分布也提高了在更大表面积上结合不同材料的能力。
在过程1100中，中介层900在第一混合结合工艺中结合到LED芯片1202，并且中介层900在第二混合结合工艺中结合到控制电路层1006。第一结合工艺和第二结合工艺可以处于不同的温度。例如，在中介层900和LED层1010的界面处的触点和聚合物层的结合相比中介层900和控制电路层1006的界面处的触点和介电层的结合可以在更高的温度处进行。在一些实施例中，使用单个混合结合工艺将中介层900结合到LED芯片1202和控制电路层1006。在一些实施例中，在将LED芯片1202结合到中介层900之前，控制电路层1006结合到中介层900。
过程1100可用于接合具有不同性质或类型的相邻装置层。例如，过程1100也可以用于将中介层404与控制电路层406和驱动电路层402接合。
为了说明的目的提出了实施例的前述描述；它并不旨在是无遗漏的或将专利权利限制到所公开的精确形式。相关领域中的技术人员可以认识到，按照上面的公开，许多修改和变化是可能的。
在说明书中使用的语言主要出于可读性和指导性的目的而被选择，并且它可以不被选择来描绘或限制发明的主题。因此，意图是本专利权的范围不由该详细描述限制，而是由在基于其的申请上发布的任何权利要求限制。因此，实施例的公开意图对本专利权的范围是说明性的，而不是限制性的，在所附权利要求中阐述了本专利权的范围。

Claims (34)

1.一种电子显示器，包括：
发光二极管(LED)层，其包括LED芯片；
控制电路层，其用于向所述LED芯片提供控制信号；和
中介层，其位于所述LED层和所述控制电路层之间，所述中介层包括：
基板，所述基板具有面向所述LED层的第一表面和面向所述控制电路层的第二表面；和
导电柱的阵列，所述导电柱从所述第一表面穿过所述基板延伸到所述第二表面，所述导电柱的第一端与所述LED芯片的触点结合，并且所述导电柱的第二端与所述控制电路层的触点结合，以将所述LED层与所述控制电路层电连接。
2.根据权利要求1所述的电子显示器，其中：
所述中介层包括在所述导电柱的第一端之间在所述基板的所述第一表面上形成的第一结合层；
所述LED层包括在所述LED芯片的触点之间形成的第二结合层；和
所述第一结合层和所述第二结合层彼此结合，以将所述LED层机械附接到所述中介层。
3.根据权利要求2所述的电子显示器，其中，所述第一结合层和所述第二结合层包括聚合物材料。
4.根据权利要求1所述的电子显示器，其中：
所述中介层包括在所述基板的所述第二表面上在所述导电柱的第二端之间的第一结合层；
所述控制电路层包括在所述控制电路层的触点之间的第二结合层；和
所述第一结合层被结合到所述第二结合层以将所述控制电路层机械附接到所述中介层。
5.根据权利要求4所述的电子显示器，其中，所述第一结合层和所述第二结合层包括介电材料。
6.根据权利要求1所述的电子显示器，其中，所述中介层包括围绕所述导电柱中的每一个导电柱的绝缘材料，以将所述基板和所述导电柱电隔离。
7.根据权利要求1所述的电子显示器，其中，每个导电柱包括碳纳米管丝。
8.根据权利要求1所述的电子显示器，其中，所述中介层还包括位于所述基板的第二表面处的再分配层，以将所述导电柱的第二端连接到所述控制电路层的触点。
9.根据权利要求1所述的电子显示器，其中，每个导电柱的第一端包括与所述LED芯片的触点结合的界面触点，所述界面触点由不同于所述导电柱的导电材料形成。
10.根据权利要求1所述的电子显示器，还包括：
驱动电路层；和
第二中介层，所述第二中介层位于所述控制电路层和所述驱动电路层之间，所述第二中介层包括将所述控制电路层与所述驱动电路层电连接的导电柱的第二阵列。
11.一种用于制造电子显示器的方法，包括：
将发光二极管(LED)芯片放置在中介层的基板的第一表面上，以将所述LED芯片的触点与导电柱的第一端连接，所述导电柱从所述中介层的第一表面穿过所述基板延伸到所述中介层的第二表面；
将控制电路层放置在所述中介层上面向所述基板的第二表面，以将所述控制电路层的触点与所述导电柱的第二端连接；以及
将所述控制电路层和所述LED芯片结合到所述中介层，所述导电柱的第一端与所述LED芯片的触点结合，并且所述导电柱的第二端与所述控制电路层的触点结合，以将所述LED芯片与所述控制电路层电连接。
12.根据权利要求11所述的方法，其中，制造所述中介层包括：
在所述基板的第一表面或第二表面上沉积金属层；
将所述金属层图案化成导电点的阵列；
使用所述导电点作为催化剂来蚀刻所述基板，以在所述基板中形成柱区域的阵列；和
在所述柱区域中形成所述导电柱。
13.根据权利要求12所述的方法，其中，通过在所述柱区域中形成所述导电柱之前用绝缘材料涂覆所述柱区域的壁来制造所述中介层。
14.根据权利要求13所述的方法，还包括，在形成所述导电柱之后，去除与沉积所述金属层的所述第一表面或第二表面相对的所述基板的一部分。
15.根据权利要求11所述的方法，其中，制造所述中介层包括：
激光钻孔或等离子蚀刻所述基板，以在所述基板中形成柱区域的阵列；和
在所述柱区域中形成所述导电柱。
16.根据权利要求11所述的方法，其中：
制造所述中介层包括：
在所述导电柱的第一端之间在所述基板的第一表面上形成第一结合层；
在所述导电柱的第一端处形成触点；制造每个LED芯片包括在所述LED芯片的触点之间形成第二结合层；和
将所述LED芯片结合到所述中介层包括使用混合结合工艺将所述导电柱的第一端处的触点与所述LED芯片的触点结合，并将所述第一结合层与所述第二结合层结合。
17.根据权利要求16所述的方法，其中，所述第一结合层和所述第二结合层包括聚合物材料。
18.根据权利要求11所述的方法，其中：
制造所述中介层包括：
在所述导电柱的第二端之间在所述基板的第二表面上形成第一结合层；
在所述导电柱的第二端处形成触点；制造所述控制电路层包括在所述控制电路层的触点之间形成第二结合层；以及
将所述控制电路层结合到所述中介层包括使用混合结合工艺将所述导电柱的第二端处的触点与所述控制电路层的触点结合，并将所述第一结合层与所述第二结合层结合。
19.根据权利要求18所述的方法，其中，所述第一结合层和所述第二结合层包括介电材料。
20.一种电子装置，包括：
第一装置层；
第二装置层；和
中介层，所述中介层位于所述第一装置层和所述第二装置层之间，所述中介层包括：
基板，所述基板包括面向所述第一装置层的第一表面和面向所述第二装置层的第二表面；以及
导电柱的阵列，所述导电柱从所述第一表面穿过所述基板延伸到所述第二表面，所述导电柱的第一端与所述第一装置层的触点结合，并且所述导电柱的第二端与所述第二装置层的触点结合，以将所述第一装置层与所述第二装置层电连接。
21.一种电子显示器，包括：
发光二极管(LED)层，其包括LED芯片；
控制电路层，其用于向所述LED芯片提供控制信号；和
中介层，其位于所述LED层和所述控制电路层之间，所述中介层包括：
基板，所述基板具有面向所述LED层的第一表面和面向所述控制电路层的第二表面；和
导电柱的阵列，所述导电柱从所述第一表面穿过所述基板延伸到所述第二表面，所述导电柱的第一端与所述LED芯片的触点结合，并且所述导电柱的第二端与所述控制电路层的触点结合，以将所述LED层与所述控制电路层电连接。
22.根据权利要求21所述的电子显示器，其中：
所述中介层包括在所述导电柱的第一端之间在所述基板的所述第一表面上形成的第一结合层；
所述LED层包括在所述LED芯片的触点之间形成的第二结合层；和
所述第一结合层和所述第二结合层彼此结合，以将所述LED层机械附接到所述中介层。
23.根据权利要求22所述的电子显示器，其中，所述第一结合层和所述第二结合层包括聚合物材料。
24.根据权利要求21至23中的任一项所述的电子显示器，其中：
所述中介层包括在所述基板的所述第二表面上在所述导电柱的第二端之间的第一结合层；
所述控制电路层包括在所述控制电路层的触点之间的第二结合层；和
所述第一结合层被结合到所述第二结合层以将所述控制电路层机械附接到所述中介层；
可选地，其中所述第一结合层和所述第二结合层包括介电材料。
25.根据权利要求21到24中任一项所述的电子显示器，其中，所述中介层包括围绕所述导电柱中的每一个导电柱的绝缘材料，以将所述基板和所述导电柱电隔离；和/或
其中，所述中介层还包括位于所述基板的第二表面处的再分配层，以将所述导电柱的第二端连接到所述控制电路层的触点。
26.根据权利要求21至25中任一项所述的电子显示器，其中，每个导电柱包括碳纳米管丝；和/或
其中，每个导电柱的第一端包括与所述LED芯片的触点结合的界面触点，所述界面触点由不同于所述导电柱的导电材料形成。
27.根据权利要求21至26中任一项所述的电子显示器，还包括：
驱动电路层；和
第二中介层，所述第二中介层位于所述控制电路层和所述驱动电路层之间，所述第二中介层包括将所述控制电路层与所述驱动电路层电连接的导电柱的第二阵列。
28.一种用于制造电子显示器的方法，包括：
将发光二极管(LED)芯片放置在中介层的基板的第一表面上，以将所述LED芯片的触点与导电柱的第一端连接，所述导电柱从所述中介层的第一表面穿过所述基板延伸到所述中介层的第二表面；
将控制电路层放置在所述中介层上面向所述基板的第二表面，以将所述控制电路层的触点与所述导电柱的第二端连接；以及
将所述控制电路层和所述LED芯片结合到所述中介层，所述导电柱的第一端与所述LED芯片的触点结合，并且所述导电柱的第二端与所述控制电路层的触点结合，以将所述LED芯片与所述控制电路层电连接。
29.根据权利要求28所述的方法，其中，制造所述中介层包括：
在所述基板的第一表面或第二表面上沉积金属层；
将所述金属层图案化成导电点的阵列；
使用所述导电点作为催化剂来蚀刻所述基板，以在所述基板中形成柱区域的阵列；和
在所述柱区域中形成所述导电柱。
30.根据权利要求29所述的方法，其中，通过在所述柱区域中形成所述导电柱之前用绝缘材料涂覆所述柱区域的壁来制造所述中介层；
可选地，还包括，在形成所述导电柱之后，去除与沉积所述金属层的所述第一表面或第二表面相对的所述基板的一部分。
31.根据权利要求28至30中任一项所述的方法，其中，制造所述中介层包括：
激光钻孔或等离子蚀刻所述基板，以在所述基板中形成柱区域的阵列；和
在所述柱区域中形成所述导电柱。
32.根据权利要求28至31中的任一项所述的方法，其中：
制造所述中介层包括：
在所述导电柱的第一端之间在所述基板的第一表面上形成第一结合层；
在所述导电柱的第一端处形成触点；
制造每个LED芯片包括在所述LED芯片的触点之间形成第二结合层；和
将所述LED芯片结合到所述中介层包括使用混合结合工艺将所述导电柱的第一端处的触点与所述LED芯片的触点结合，并将所述第一结合层与所述第二结合层结合；可选地，其中所述第一结合层和所述第二结合层包括聚合物材料。
33.根据权利要求28至32中任一项所述的方法，其中：
制造所述中介层包括：
在所述导电柱的第二端之间在所述基板的第二表面上形成第一结合层；
在所述导电柱的第二端处形成触点；
制造所述控制电路层包括在所述控制电路层的触点之间形成第二结合层；和
将所述控制电路层结合到所述中介层包括使用混合结合工艺将所述导电柱的第二端处的触点与所述控制电路层的触点结合，并将所述第一结合层与所述第二结合层结合；
可选地，其中所述第一结合层和所述第二结合层包括介电材料。
34.一种电子装置，包括：
第一装置层；
第二装置层；和
中介层，所述中介层位于所述第一装置层和所述第二装置层之间，所述中介层包括：
基板，所述基板包括面向所述第一装置层的第一表面和面向所述第二装置层的第二表面；以及
导电柱的阵列，所述导电柱从所述第一表面穿过所述基板延伸到所述第二表面，所述导电柱的第一端与所述第一装置层的触点结合，并且所述导电柱的第二端与所述第二装置层的触点结合，以将所述第一装置层与所述第二装置层电连接。
CN201880067334.7A 2017-08-23 2018-08-02 用于多层显示架构的中介层 Active CN111213233B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/684,842 2017-08-23
US15/684,842 US10733930B2 (en) 2017-08-23 2017-08-23 Interposer for multi-layer display architecture
PCT/US2018/045047 WO2019040257A1 (en) 2017-08-23 2018-08-02 INTERPOSITION ELEMENT FOR MULTILAYER DISPLAY ARCHITECTURE

Publications (2)

Publication Number Publication Date
CN111213233A true CN111213233A (zh) 2020-05-29
CN111213233B CN111213233B (zh) 2023-10-31

Family

ID=65437550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880067334.7A Active CN111213233B (zh) 2017-08-23 2018-08-02 用于多层显示架构的中介层

Country Status (5)

Country Link
US (1) US10733930B2 (zh)
EP (1) EP3447799B1 (zh)
CN (1) CN111213233B (zh)
TW (1) TWI781216B (zh)
WO (1) WO2019040257A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10902769B2 (en) * 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
TW201944086A (zh) * 2018-04-06 2019-11-16 南韓商普因特工程有限公司 微發光二極體吸附體
KR102471585B1 (ko) * 2018-04-06 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
KR102471583B1 (ko) * 2018-04-16 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
US11024220B2 (en) * 2018-05-31 2021-06-01 Invensas Corporation Formation of a light-emitting diode display
US11545408B2 (en) * 2019-01-16 2023-01-03 Intel Corporation Reflowable grid array to support grid heating
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11239399B2 (en) * 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
TWI845621B (zh) * 2019-02-21 2024-06-21 加拿大商弗瑞爾公司 微型顯示器及用於製造微型裝置陣列之方法
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
DE20825423T1 (de) * 2019-06-19 2023-11-09 Jade Bird Display (shanghai) Limited Systeme und Verfahren für koaxiale mehrfarbige LED
US20210056893A1 (en) * 2019-08-24 2021-02-25 Huayuan Semiconductor (Shenzhen) Limited Company Dynamic assignment of addresses to drivers in a display device
CN112736072B (zh) * 2019-10-28 2024-02-09 光宝光电(常州)有限公司 发光模组及其制造方法
US11156346B2 (en) 2019-11-19 2021-10-26 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
WO2021118911A1 (en) * 2019-12-13 2021-06-17 Akalana Management Llc Display systems having monolithic arrays of light-emitting diodes
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
WO2021142346A1 (en) * 2020-01-08 2021-07-15 Avicenatech Corp. Packaging for microleds for chip to chip communication
KR20210100372A (ko) * 2020-02-06 2021-08-17 (주)포인트엔지니어링 양극산화막 구조체
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
US11728894B2 (en) 2020-04-13 2023-08-15 Avicenatech Corp. Optically-enhanced multichip packaging
US12074151B2 (en) 2020-06-03 2024-08-27 Jade Bird Display (shanghai) Limited Systems and methods for multi-color LED pixel unit with vertical light emission
JP2023527963A (ja) 2020-06-03 2023-07-03 ジェイド バード ディスプレイ（シャンハイ） リミテッド 水平発光を用いるマルチカラーｌｅｄピクセルユニットのシステム及び方法
CN114725158A (zh) * 2021-01-06 2022-07-08 群创光电股份有限公司 发光装置
US12112681B2 (en) * 2021-09-02 2024-10-08 Apple Inc. Electronic devices with displays and interposer structures
US20230178696A1 (en) * 2021-12-02 2023-06-08 Infineon Technologies Ag Optoelectronic assembly
US20240071985A1 (en) * 2022-08-26 2024-02-29 Advanced Micro Devices, Inc. Partitioning wafer processing and hybrid bonding of layers formed on different wafers for a semiconductor assembly
US20240188202A1 (en) * 2022-12-06 2024-06-06 Birdbones Inc LED Controller and Wiring Connector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071344A1 (en) * 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
CN101094901A (zh) * 2004-11-04 2007-12-26 皇家飞利浦电子股份有限公司 纳米管基的定向传导粘合剂
US20120168206A1 (en) * 2011-01-04 2012-07-05 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102692685A (zh) * 2011-03-24 2012-09-26 源杰科技股份有限公司 光电模块
US20120326334A1 (en) * 2011-06-21 2012-12-27 Shinko Electric Industries Co., Ltd. Interposer, its manufacturing method, and semiconductor device
US20170040306A1 (en) * 2015-06-30 2017-02-09 Apple Inc. Electronic Devices With Soft Input-Output Components

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332644A (ja) * 2000-05-19 2001-11-30 Sony Corp 半導体装置及びインターポーザー、並びにこれらの製造方法
JP5145110B2 (ja) 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
WO2010027962A2 (en) 2008-09-04 2010-03-11 The Board Of Trustees Of The University Of Illinois Method of forming a nanoscale three-demensional pattern in a porous semiconductor
JP5998626B2 (ja) * 2012-05-15 2016-09-28 セイコーエプソン株式会社 電気光学装置および電子機器
KR102229384B1 (ko) 2013-02-15 2021-03-18 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
GB2519082B (en) * 2013-10-08 2019-10-23 Flexenable Ltd Reducing parasitic leakages in transistor arrays
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
JP2016184612A (ja) * 2015-03-25 2016-10-20 富士通株式会社 半導体装置の実装方法
JP2018518843A (ja) 2015-06-08 2018-07-12 コーニング インコーポレイテッド 転写のないマイクロｌｅｄディスプレイ
US9829710B1 (en) * 2016-03-02 2017-11-28 Valve Corporation Display with stacked emission and control logic layers
TWI634357B (zh) * 2017-07-04 2018-09-01 峰川光電股份有限公司 光電轉換模組

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071344A1 (en) * 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
CN101094901A (zh) * 2004-11-04 2007-12-26 皇家飞利浦电子股份有限公司 纳米管基的定向传导粘合剂
US20120168206A1 (en) * 2011-01-04 2012-07-05 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
CN102692685A (zh) * 2011-03-24 2012-09-26 源杰科技股份有限公司 光电模块
US20120326334A1 (en) * 2011-06-21 2012-12-27 Shinko Electric Industries Co., Ltd. Interposer, its manufacturing method, and semiconductor device
US20170040306A1 (en) * 2015-06-30 2017-02-09 Apple Inc. Electronic Devices With Soft Input-Output Components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片

Also Published As

Publication number Publication date
CN111213233B (zh) 2023-10-31
EP3447799A1 (en) 2019-02-27
WO2019040257A1 (en) 2019-02-28
TWI781216B (zh) 2022-10-21
EP3447799B1 (en) 2023-03-08
US10733930B2 (en) 2020-08-04
US20190066571A1 (en) 2019-02-28
TW201913626A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN111213233B (zh) 用于多层显示架构的中介层
JP6898977B2 (ja) マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
US11715730B2 (en) Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements
TWI774713B (zh) 製作整合式微ｌｅｄ顯示器之方法
JP7003032B2 (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
KR102037225B1 (ko) 표면 실장 발광 소자를 구비하는 디스플레이
TWI691046B (zh) 微發光二極體顯示器組裝體
US20190296184A1 (en) Micro light-emitting diode (led) display and fluidic self-assembly of same
US20210135048A1 (en) Micro light-emitting diode (led) elements and display
US20180012949A1 (en) Display apparatus
US20190058081A1 (en) Micro light-emitting diode (led) display and assembly apparatus
US10497682B2 (en) Backplane LED integration and functionalization structures
US11908841B2 (en) Back emission display
KR20200056628A (ko) 표시 장치 및 표시 장치의 제조 방법
TW202032780A (zh) 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法
TW202228280A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
US20240072213A1 (en) Display device using semiconductor light-emitting elements
US20220416127A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
CN117096226A (zh) 发光结构的制作方法及发光结构
JP2023172078A (ja) 電子装置およびその製造方法
CN114762120A (zh) 显示背板及其制造方法、显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: California, USA

Applicant after: Yuan Platform Technology Co.,Ltd.

Address before: California, USA

Applicant before: Facebook Technologies, LLC

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant