JP2018518843A - 転写のないマイクロledディスプレイ - Google Patents
転写のないマイクロledディスプレイ Download PDFInfo
- Publication number
- JP2018518843A JP2018518843A JP2017563576A JP2017563576A JP2018518843A JP 2018518843 A JP2018518843 A JP 2018518843A JP 2017563576 A JP2017563576 A JP 2017563576A JP 2017563576 A JP2017563576 A JP 2017563576A JP 2018518843 A JP2018518843 A JP 2018518843A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- silicon
- silicon substrate
- gan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
- H01L33/504—Elements with two or more wavelength conversion materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
発光ダイオード系ディスプレイおよびそのようなディスプレイの製造方法が本明細書に記載される。特に、本明細書に記載される当該デバイスは、マイクロLED(190)直接発光技術と、そのようなデバイスを直接LEDウェーハ上に製造する方法とを組み込む。向上した前記デバイスは、シリコン基板(120)上のGaN層(110’)をデバイス構造内に組み込み、サファイアの使用、または別の基板にμLEDを転写する必要があることを回避するとともに、シリコンを通した裏面コンタクトと個別のμLEDの制御とを可能にする。
Description
本出願は、米国特許法第119条に基づき、2015年6月8日に出願された米国仮出願第62/172,393号の優先権の利益を主張するものであり、その内容は依拠されその全体は参照により本明細書に組み込まれる。
発光ダイオード系ディスプレイおよびそのようなディスプレイの製造方法が本明細書に記載される。特に、本明細書に記載される当該デバイスは、マイクロLED直接発光技術と、そのようなデバイスを直接LEDウェーハ上に製造する方法とを組み込む。
発光ダイオード(「LED」)は、適切な電位の電圧がダイオードのリード線にわたって印加されたときに発光する半導体光源である。一般的に言えば、LEDは、p−n接合を生じさせるために不純物がドープされた半導体材料のチップを組み込む。他のダイオードと同様に、電流は、p側、すなわちアノードから、n側、すなわちカソードに容易に流れるが、逆方向には流れない。電荷担体、すなわち電子および正孔は、電圧が異なる電極から接合部内に流れる。電子が正孔と衝突すると、電子および正孔は放射再結合を介して結合し、エレクトロルミネセンスと呼ばれるプロセスによって光子の形でエネルギーを放出する。
発光された光の波長や、したがってその色は、p−n接合を形成する材料のバンドギャップエネルギーによって決まる。シリコンダイオードまたはゲルマニウムダイオードにおいて、電子および正孔は、通常、非放射遷移によって再結合するが、当該非放射遷移によって光学発光は生じず、その理由は、これらのダイオードが間接バンドギャップ材料であるからである。LEDに用いられる材料は、近赤外光、可視光または近紫外光に対応するエネルギーを有する直接バンドギャップを有する。
LEDには、より低いエネルギー消費、より長い寿命、向上した物理的堅牢性、より小さい大きさ、より速い切替など、白熱光源よりも優れた多くの効果がある。発光ダイオードは、現在、多様な照明の用途で用いられる。しかし、相変わらずLEDの設計および機能性を向上させる必要がある。例えば、室内照明に充分に強力なLEDは、依然として比較的高価であり、同等の出力のコンパクトな蛍光灯光源よりも正確な電流および熱の管理を必要とする。その目的のために、LED技術は、多くの異なる方法で拡大を続けてきた。LEDの大きさが小さくなるにつれて需要および性能が増大すると、効率性、動作速度、スペクトル制御および拡張性を向上させる必要が継続して出てくる。大きさが小さくなるにつれて、製造の問題が、とりわけデバイスの分離およびグローバル平坦化の点でますます大きくなる。
本明細書に記載される態様は、新規のμLEDデバイス構造と、原料ウェーハからmLEDを転写する必要を回避する超高分解能構造の製造方法とを提供することによって、記載された前記課題の一部に対処するものと考えられる。
第1の態様は、少なくとも1つのバイアであって、導体材料をその中に有する少なくとも1つのバイアを含むシリコン基板と、少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層と、当該シリコン基板と当該GaN層の間の任意のバッファ層と、当該シリコン基板または当該任意のバッファ層上の任意の平坦化層と、当該少なくとも1つの独立したGaN要素上の前記ボイドスペースを充填することと、当該GaN層および当該任意の平坦化層上の透明導体と、当該透明導体上にウェルを形成する少なくとも1つの壁要素と、当該ウェル内に位置する量子ドット材料と、当該壁要素および当該ウェル上の透明基板と、を含むデバイスであって、前記GaN層または前記任意のバッファ層が前記バイアを通して前記導体材料に曝露される、デバイスを含む。
第2の態様は、a.任意にバッファ層で被覆され、かつGaN層で被覆されたシリコン基板から開始し、当該GaN層の少なくとも一部を除去して、少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層を作製するステップと、b.前記少なくとも1つの独立したGaN要素の下の前記シリコン基板の少なくとも一部を除去して、前記GaN層または任意のバッファ層を曝露するバイアを形成するステップと、c.導体材料を前記バイア内に挿入するステップと、d.任意に、前記シリコン基板上の前記ボイドスペース内に平坦化層を挿入するステップと、e.前記GaN層および前記任意の平坦化層上に透明導体を形成するステップと、f.前記透明導体上に少なくとも1つの壁要素を形成して少なくとも1つのウェルを作製するステップと、g.前記ウェル内に量子ドット材料を配置するステップと、h.前記壁要素および前記ウェル上に透明基板を配置または形成するステップと、を含む、第1の態様に記載のデバイスの製造方法を含む。
さらなる特徴および効果は、後続の発明を実施するための形態に記載され、部分的に、発明を実施するための形態から直ちに当業者に明らかであり、または実施形態を、その明細書および請求項ならびに添付の図面に記載されるように実施することによって認識されるであろう。
前述の概略の記載および以下の発明を実施するための形態の両方は、単に例示的なものであり、理解のための概要または枠組みを提供することを意図するものであることを
理解すべきである。
理解すべきである。
添付の図面は、さらなる理解を提供するために含まれるものであって、本明細書の一部に組み込まれ、それを構成するものである。
本材料、物品および/または方法を開示し、記載する前に、以下で記載されている態様が特定の化合物、合成方法または使用に限定されるものではなく、その理由はそれらが当然に変化してもよいからであることを理解すべきである。また、本明細書に用いられる用語が特定の態様のみを記載することを目的とするものであって、限定的であることを意図するものではないことも理解すべきである。
本明細書および続く請求項において、以下の意味を有すると定義される多くの用語が参照される。
本明細書の全体にわたって、文脈上別段の解釈を要する場合を除き、「含む(comprise)」という語または「含む(comprises)」や「含む(comprising)」などの変形は、記述した構成要件もしくはステップまたは構成要件もしくはステップの群を包含することを意味するが、いかなる他の構成要件もしくはステップまたは構成要件もしくはステップの群を除外することを意味するものではないと理解される。「含む(comprise)」またはその変形が出現する場合、「実質的になる(consists essentially of)または「のみからなる(consists of)」の用語と置き換えてもよい。
明細書および添付の特許請求の範囲に用いられる場合、名詞は、文脈上特に明記してあるものを除いて、複数の指示物を指す。したがって、例えば、「量子ドット」に対する言及は、2つ以上のそのような量子ドットの混合物などを含む。
「任意(optional)」または「任意に(optionally)」は、続いて記載される事象または状況が起きる可能性があるか、または可能性がないことと、その記載が事象または状況が起きる例とそれが起きない例とを含むこととを意味する。
本明細書において、範囲は、「約(about)」一方の特定の値からとして、および/または、「約(about)」他方の特定の値までとして表される。そのような範囲が表される場合、別の態様は、当該一方の特定の値から、および/または、当該他方の特定の値までを含む。同様に、値が近似値として表される場合、先行する「約(about)」を用いて、特定の値が別の態様を形成することが理解されるだろう。範囲の各々の終点が、他方の終点に関して、かつ当該他方の終点と独立して重要であることがさらに理解されるだろう。
μLEDデバイスおよびディスプレイ
態様は、GaN−オン−シリコン構造上の新規μLEDデバイスと、そのようなデバイスの製造方法とを含む。本明細書において例示されるμLEDデバイスは、シリコン構造が、デバイス内に保持され、かつ組み込まれ、基板上のmLEDの非常に高い分解能表面を提供すると同時に、μLEDデバイスのための絶縁機能および/または支持機能の両方を提供することができるという点で固有のものである。一部の従来のディスプレイ用途において、単一のディスプレイを作製するためにそのような大量のLED材料を用いることは経済的に実現性がないため、本明細書に記載される設計は許容され得ない。しかし、仮想現実の用途に魅力的なものなどのニアアイディスプレイの場合、LED材料の密度が極めて大きいことによって、人間の眼が分解するために必要な倍率のためにディスプレイが非常に眼に近い場合に必要な高分解能が提供される。
態様は、GaN−オン−シリコン構造上の新規μLEDデバイスと、そのようなデバイスの製造方法とを含む。本明細書において例示されるμLEDデバイスは、シリコン構造が、デバイス内に保持され、かつ組み込まれ、基板上のmLEDの非常に高い分解能表面を提供すると同時に、μLEDデバイスのための絶縁機能および/または支持機能の両方を提供することができるという点で固有のものである。一部の従来のディスプレイ用途において、単一のディスプレイを作製するためにそのような大量のLED材料を用いることは経済的に実現性がないため、本明細書に記載される設計は許容され得ない。しかし、仮想現実の用途に魅力的なものなどのニアアイディスプレイの場合、LED材料の密度が極めて大きいことによって、人間の眼が分解するために必要な倍率のためにディスプレイが非常に眼に近い場合に必要な高分解能が提供される。
図1Gに例示される一実施形態において、μLEDは、バイア125であって、その中に導体材料130を有するバイア125を含むシリコン基板120と、当該シリコン基板上の構造GaN層と、当該GaN層上の透明導体と、当該透明導体上にウェルを形成する壁要素と、当該ウェル内の量子ドットと、当該壁要素および当該ウェルの上の透明基板と、を含む。
シリコン基板120は、シリコンウェーハなどの単結晶シリコンまたは多結晶シリコンを含み、GaN110または任意のバッファ層とともに働くいずれの配向構造または結晶構造も有することができる。例えば、シリコン基板120は、(100)配向、(110)配向または(111)配向を有してよく、または配向の組み合わせを有してもよい(多結晶シリコンの場合)。いくつかの実施形態において、シリコン基板120には、少量のドーパントがドープされる。当該ドーパントは、LEDデバイス190とともに働くいかなる量のいかなる元素も含んでよいが、特に約1013から約1016atoms/cm3の量のホウ素、リン、ヒ素、酸素またはアンチモンを含んでもよい。
シリコン内のバイア125は、デバイス190が適切に働くことができるいかなる大きさまたは形状であってもよい。図1Cに示されるように、デバイス190の設計に基づいて、バイア125は、概して、シリコン基板120がGaN材料110を適切に支持し、GaN層110の外側の導体材料が接触できないようにする大きさであるが、その理由は、これによって短絡の可能性が最小限に抑えられ、導体材料の使用が最適化されるからである。いくつかの実施形態において、バイアは、GaNマイクロLEDのフットプリントよりもわずかに小さいだけであり、光抽出のために最適化され得る。しかし、任意の平坦化層が存在し、それが絶縁体として作用し得る場合、バイア125の大きさは、いくつかの領域または寸法においてGaN110の大きさを超えてもよい。基板120の使用を最適化するために、バイアは、いくつかの実施形態において、それらの最も短い面内寸法(すなわち、厚さでない)に沿って約1μmから約50μmであってもよい。
バイアは、一旦形成されると、次いで導体材料130が充填される。導体材料130は、金属または金属酸化物であることが可能であり、とりわけ金属の場合、デバイス190からの光出力を増強する反射体として作用することが可能である。導体材料130に用いることができる金属および金属酸化物は、Al、Au、Cu、Ag、Ptなどを含むことができる。いくつかの実施形態において、銅ペーストなどの他の導体をバイアに充填する前に、GaNの下側に鏡層を被覆することができる。これは、シリコンの吸光度に一部起因する。シリコン自体が非常に吸収性であるので、GaN−オン−Siに基づいたLEDの製造者は、元のウェーハからGaNを転写し、鏡を設けた後でGaNの上部に別のウェーハを結合する。
いくつかの実施形態において、任意のバッファ層115は、シリコンとGaN層の間に存在する。GaN110とシリコン120の間の格子差のため、シリコン上でGaNを成長させることが困難となる可能性がある。バッファ層115は、格子不整合を最小限に抑えることによってGaN110とシリコン120の間の格子差のブリッジングを行う材料を含む。そのブリッジングは、構造が結晶質または非晶質である材料であって、シリコンに面した側面からGaNに面した側面に移行する際に構造的または組成的に変化または変更する構造を有する材料を用いて行うことができる。可能なバッファ層115は、例えば、InGaN、AlGaN、Gd2O3、Ga2O3、AlNおよびSi3N4を含む。バッファ層115は、存在する場合、バイアの形成によってエッチングを行って取り除くことが可能であり、または導通する場合、保持されてもよい。図1Cは、明確にするため、エッチングを行って任意のバッファ層115を取り除いたものを示す。
GaN層110はGaNを含み、アルミニウムやインジウムなどのドーパントをさらに含んでもよい。実際、いくつかの実施形態において、GaN層は、シリコン層またはバッファ層から組成的に離れて変化する。いくつかの実施形態において、GaN層はn型であり、シリコン/バッファ層に近いか、または隣接しており(図1Aの領域110B)、シリコンもしくは酸素または他の材料がドープされた組成物を有してそれはn型になるが、一方で他の面に近い領域または他の面の領域において、GaNはp型であり、Mgまたは他の材料がドープされてそれがp型になる(図1Aの領域110A)。GaN層は、シリコンから最も遠く離れた表面(曝露面)から開始してエッチングされ、次いで、シリコン面およびシリコン層の方へ下って進行する。GaN層110は、厚さが概して約1μmから約100μm程度であり、いくつかの実施形態において約500nmから約5μm以上の、クロストークまたは短絡を防ぐために充分な、エッチングされたGaN要素110の間の間隔を有するいずれかの合理的形状にエッチングすることができる。
任意の平坦化層140は、絶縁体として作用してGaNの側壁を絶縁し、いくつかの実施形態において、反射体として作用することができる。平坦化層140は、基板上へ容易に被覆することが可能であり、デバイスの動作に関する問題を引き起こさないいずれの絶縁材料も含むことができる。いくつかの実施形態において、平坦化層140は、任意に光重合性の有機ポリマーまたは無機ポリマーである。平坦化層140が反射体としても働く実施形態において、それは、光を散乱するか、または反射する、ナノ粒子や微小粒子などの有機粒子または無機粒子をさらに含んでもよい。
透明導体150は、導電性で光学的に透明な薄膜であり、透明な導伝性酸化物(例えば、ITO、FTO、ドープZnO)、有機導電性ポリマーもしくは無機導電性ポリマー(例えば、PEDOT、PEDOT:PSSなど)、導伝性の転写膜、金属グリッド、カーボンナノチューブ、ナノワイヤまたはグラフェンなどを含んでもよい。
量子ドット要素180は、本明細書に用いられる場合、量子力学的性質を示すナノ結晶半導体材料を含む。本明細書に記載された実施形態に用いることができるQD材料は、限定されることなく、いずれの知られたQD材料も概して含む。各ウェルに用いられるQD要素180の大きさ、組成物および量は、当業者の能力の範囲内にあり、その用途のために改変することができる。用いることができるQDとしては、例えば、CdSe、CdS、ZnS、CdSxSe1−x/ZnS、InP/ZnS、PbSなどの、コア−タイプ、コア−シェルおよび合金QDが挙げられる。QD要素180は、QDがともにウェル内にあるポリマーまたは他の担体もしくは支持材料をさらに含んでもよい。用途に応じて、QD要素は、同じまたは異なる発光色を有してもよく、特定の配置でそのような色を発するように構造化または配列されてもよい。図1Gに示されるQD要素180は、異なる色の繰り返しパターンを有するが、本明細書に記載された実施形態に影響を与えることなく異なって配置することが可能である。
任意の平坦化層と同様に、壁要素160は、QD材料のためのウェルを作製するように作用し、ならびにウェルを互いに絶縁するように作用し、いくつかの実施形態において、反射体として作用することができる。壁要素160は、ウェル状構造に構築することが可能で、透明導体上へ被覆可能で、デバイスの動作に関する問題を引き起こさないいずれの非導電性材料も含むことができる。いくつかの実施形態において、壁要素160は、任意に光重合性の有機ポリマーまたは無機ポリマーである。壁要素160が反射体または散乱体としても働く実施形態において、それは、光を散乱するか、または反射する、ナノ粒子や微小粒子などの有機粒子または無機粒子をさらに含んでもよい。
図1Gに戻って参照すると、透明基板170は、QD要素を封入するように作用する透明ガラス、ガラスセラミック、ポリマーまたは結晶性材料を含んでもよい。透明基板170は、300um以下の厚さを有する可撓性ガラス基板など、薄い、超薄のおよび/または可撓性の材料であり得る。いくつかの実施形態において、透明基板170に対して、反射防止、指紋防止、抗菌性などの膜をいくらでもさらに被覆することが可能である。別の場合、散乱膜を介して、または粗面もしくは非平面を有する基板によって光を散乱させるように、透明基板170の一方または両方の側面を設計することができる。
方法
マイクロLEDディスプレイに対する通常の競合する手法では、マイクロLEDは、原料ウェーハから別々のディスプレイバックプレーンへ転写される。形成基板からのμLEDの転写は、困難なプロセスとなる可能性があり、かなり費用がかかるものである。μLEDを転写しないことの不利な面は、1つのウェーハがあり、形成基板を再利用することができないということであるが、一方で転写手法によって、単一のウェーハから潜在的に複数のディスプレイが可能になる。しかし、いくつかの用途、例えば仮想現実頭部装着型ディスプレイは、VRに対する極めて高い分解能の要件のため、ディスプレイ1つ当たりのウェーハ全体の費用が抑えられないことがわかる。現在のμLEDの設計およびプロセスによって、シリコンの転写または除去を必要とすることなく高分解能μLEDを直接ウェーハ上に形成することが可能になる。
マイクロLEDディスプレイに対する通常の競合する手法では、マイクロLEDは、原料ウェーハから別々のディスプレイバックプレーンへ転写される。形成基板からのμLEDの転写は、困難なプロセスとなる可能性があり、かなり費用がかかるものである。μLEDを転写しないことの不利な面は、1つのウェーハがあり、形成基板を再利用することができないということであるが、一方で転写手法によって、単一のウェーハから潜在的に複数のディスプレイが可能になる。しかし、いくつかの用途、例えば仮想現実頭部装着型ディスプレイは、VRに対する極めて高い分解能の要件のため、ディスプレイ1つ当たりのウェーハ全体の費用が抑えられないことがわかる。現在のμLEDの設計およびプロセスによって、シリコンの転写または除去を必要とすることなく高分解能μLEDを直接ウェーハ上に形成することが可能になる。
シリコン上へのμLEDの形成を用いる以前の方法は、エッチングによるシリコン基板の除去を含む。提案する本発明は、基板全体を除去するのではなく、パターニングされたフォトレジストによって選択的にエッチングするものである。基板の選択的除去によって、底部のn−GaN層に接触するための所望の接近が提供される。そのような実行可能性は提案する本発明に重要であるが、その理由は、本発明が後ろから各サブピクセル(前部に通常の透明電極を有する)に対処するためにシリコンを通したバイアを生じさせることに基づくからである。LEDの形成に従来から用いられるサファイアと異なり、シリコンは、容易にエッチングすることができる。
本明細書に記載されるプロセスの態様は、図1Aから図1Gに示される。図1Aを参照すると、シリコンウェーハ120上に任意のバッファ層115を成長させるか、または形成する。バッファ層115は、NH3、Alや代替の成分などの知られた前駆体を用いて、分子線エピタキシ(MBE)、化学蒸着(CVD)などの知られた手段を介して形成されてもよい。次いで、MBE、CVD、水素化物気相エピタキシ、有機金属気相エピタキシ、有機金属CVDなどの知られた手段を介して、GaN層110を所望の厚さにバッファ被覆シリコン基板120上へ被覆する。いくつかの実施形態において、GaN層がシリコン120または任意のバッファ層115から離れてn型からp型へ移動するというような方法で、GaN層110をドープする。
ここで図1Bを参照すると、ウェットエッチングやドライエッチングなど、本技術分野で知られているマスクおよびエッチング技術、四塩化ケイ素、塩基、酸、過酸化物などのエッチング液、レーザアシストエッチングなどを用いて、GaN110、および任意には、任意のバッファ層115に対してエッチングを行って取り除き、柱状、立方形、円柱、角錐などのいずれかの所望の形状の個別のGaN要素を含むGaN構造110’を作製する。GaN層は、シリコンから最も遠く離れた面(曝露GaN面)から開始してエッチングされ、次いで、シリコン面およびシリコン層の方へ下って進行する。
図1Cを参照すると、ウェットエッチングやドライエッチングなど、本技術分野で知られているマスクおよびエッチング技術、硝酸、フッ化水素酸、過酸化物、塩基、エチレンジアミンピロカテコール、アミン没食子酸塩、TMAH、ヒドラジンなどのエッチング液を用いて、シリコン120、および任意には、任意のバッファ層115に対してエッチングを行って取り除き、バイア125を形成する。シリコン120は、GaNから最も遠く離れた面(曝露シリコン面)から開始してエッチングされ、次いで、GaN面およびGaN構造110’の方へ下って進行する。バイア125は、いずれかの所望の形状となることが可能であり、それらが下になるGaN構造110’の形状と類似することができる。このステップによって、GaN構造110’の下側が曝露され、シリコン基板を通して回路の形成が可能になる。
シリコンのエッチングの後、任意には真空下における蒸着プロセス、膜、ペースト、液体コーティング、ブレーディングまたはそれらの組み合わせなどを含む、図1Dに示されるような知られたプロセスによって、導体材料130をバイア125内に挿入することが可能であり、例えばバイアを通してGaN層上に反射型金属層を蒸着してもよく、次いで、バイアを充填し、接点を形成するために用いる銅ペーストを蒸着してもよい。上記したように、導体材料130は、導電性金属および金属酸化物、例えばAl、Au、Cu、Ag、Ptなどを含むことができる。
図1Eは、任意の平坦化層140をGaN−オン−シリコン基板100上に被覆するステップを示す。平坦化層140は、透明導体150のための接点である上面を被覆することなくGaN構造110’周辺のボイドを充填するように設計される。蒸着、化学反応、ブレーディングなどを含む機械的手段または化学的手段によって、平坦化層140をデバイス上に配置してもよい。
図1Eを再度参照すると、次いで、GaN110’および任意の平坦化層140の上に透明導体150を配置する。透明導体に応じて、それを膜、液体または蒸気として蒸着してもよく、次いで、固定もしくは架橋させるか、または他の化学的プロセスもしくは物理的プロセスを経てGaNおよび/または平坦化層に接着および固定してもよい。透明導体は、透明膜上に担持されてもよい。
透明導体150の形成とともに、図1Fに示される壁要素160は、ウェル状構造に構築することが可能で、透明導体上へ被覆可能で、デバイス190の動作に関する問題を引き起こさないいずれかの非導電性材料から透明導体上へ形成することが可能である。いくつかの実施形態において、壁要素160は、重合、リソグラフィなどを介して形成される。
図1Gを参照すると、壁要素160が形成されており、材料をウェル内に配置することが可能であり、次いで、ウェルおよび壁要素160を透明基板170の下に次いで封入する。得られたデバイス190は、形成基板を利用しかつ集積化し、微小規模形成技術およびLED技術の両方とQDの特性とを利用するμLEDである。
特定の態様および特徴を参照して本明細書における実施形態を記載したが、これらの実施形態が単に所望の原理および用途の例証となるだけであることを理解すべきである。したがって、例証となる実施形態に対して多くの変更を行ってもよく、添付の特許請求の範囲の精神と範囲から逸脱することなく他の配置を考案してもよいことを理解すべきである。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態1
少なくとも1つのバイアであって、導体材料をその中に有する少なくとも1つのバイアを含むシリコン基板と、
少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層と、
当該GaN層および任意の平坦化層上の透明導体と、
当該透明導体上にウェルを形成する少なくとも1つの壁要素と、
当該ウェル内に位置する量子ドット材料と、
当該壁要素および当該ウェル上の透明基板と、
を含むデバイスであって、
前記GaN層または任意のバッファ層が前記バイアを通して前記導体材料に曝露される、デバイス。
少なくとも1つのバイアであって、導体材料をその中に有する少なくとも1つのバイアを含むシリコン基板と、
少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層と、
当該GaN層および任意の平坦化層上の透明導体と、
当該透明導体上にウェルを形成する少なくとも1つの壁要素と、
当該ウェル内に位置する量子ドット材料と、
当該壁要素および当該ウェル上の透明基板と、
を含むデバイスであって、
前記GaN層または任意のバッファ層が前記バイアを通して前記導体材料に曝露される、デバイス。
実施形態2
前記構造GaN層が前記シリコン基板に隣接し、前記シリコン層からの距離の関数として組成的に変化する、実施形態1に記載のデバイス。
前記構造GaN層が前記シリコン基板に隣接し、前記シリコン層からの距離の関数として組成的に変化する、実施形態1に記載のデバイス。
実施形態3
前記構造GaN層が、前記シリコン層に最も近い側においてn型であり、前記シリコン層から離れた側においてp型である、実施形態2に記載のデバイス。
前記構造GaN層が、前記シリコン層に最も近い側においてn型であり、前記シリコン層から離れた側においてp型である、実施形態2に記載のデバイス。
実施形態4
前記構造GaN層に、酸素、シリコン、マグネシウム、アルミニウムまたはインジウムがドープされる、実施形態1から3のいずれかに記載のデバイス。
前記構造GaN層に、酸素、シリコン、マグネシウム、アルミニウムまたはインジウムがドープされる、実施形態1から3のいずれかに記載のデバイス。
実施形態5
前記構造GaN層の厚さが約1μmから約100μmである、実施形態1から4のいずれかに記載のデバイス。
前記構造GaN層の厚さが約1μmから約100μmである、実施形態1から4のいずれかに記載のデバイス。
実施形態6
前記デバイスが前記シリコン基板上に平坦化層をさらに含む、実施形態1から5のいずれかに記載のデバイス。
前記デバイスが前記シリコン基板上に平坦化層をさらに含む、実施形態1から5のいずれかに記載のデバイス。
実施形態7
前記平坦化層が、ナノ粒子または微小粒子を任意に含む光重合性の有機ポリマーまたは無機ポリマーを含む、実施形態6に記載のデバイス。
前記平坦化層が、ナノ粒子または微小粒子を任意に含む光重合性の有機ポリマーまたは無機ポリマーを含む、実施形態6に記載のデバイス。
実施形態8
前記デバイスがバッファ層をさらに含む、実施形態1から7のいずれかに記載のデバイス。
前記デバイスがバッファ層をさらに含む、実施形態1から7のいずれかに記載のデバイス。
実施形態9
前記デバイスが前記シリコン基板と前記GaN層の間にバッファ層をさらに含む、実施形態1から8のいずれかに記載のデバイス。
前記デバイスが前記シリコン基板と前記GaN層の間にバッファ層をさらに含む、実施形態1から8のいずれかに記載のデバイス。
実施形態10
前記バッファ層がInGaN、AlGaN、Gd2O3、Ga2O3、AlNまたはSi3N4を含む、実施形態8または9に記載のデバイス。
前記バッファ層がInGaN、AlGaN、Gd2O3、Ga2O3、AlNまたはSi3N4を含む、実施形態8または9に記載のデバイス。
実施形態11
前記量子ドット材料がCdSe、CdS、ZnS、CdSxSe1−x/ZnS、InP/ZnSまたはPbSの、コア−タイプ、コア−シェルまたは合金量子ドットを含む、実施形態1から10のいずれかに記載のデバイス。
前記量子ドット材料がCdSe、CdS、ZnS、CdSxSe1−x/ZnS、InP/ZnSまたはPbSの、コア−タイプ、コア−シェルまたは合金量子ドットを含む、実施形態1から10のいずれかに記載のデバイス。
実施形態12
前記壁要素が、ナノ粒子または微小粒子を任意に含む光重合性の有機ポリマーまたは無機ポリマーを含む、実施形態1から11のいずれかに記載のデバイス。
前記壁要素が、ナノ粒子または微小粒子を任意に含む光重合性の有機ポリマーまたは無機ポリマーを含む、実施形態1から11のいずれかに記載のデバイス。
実施形態13
前記透明基板がガラス、ガラスセラミック、ポリマーまたは結晶性材料を含む、実施形態1から12のいずれかに記載のデバイス。
前記透明基板がガラス、ガラスセラミック、ポリマーまたは結晶性材料を含む、実施形態1から12のいずれかに記載のデバイス。
実施形態14
前記デバイスが、前記シリコン基板上の前記ボイドスペースと前記少なくとも1つの独立したGaN要素とを充填することをさらに含む、実施形態1から13のいずれかに記載のデバイス。
前記デバイスが、前記シリコン基板上の前記ボイドスペースと前記少なくとも1つの独立したGaN要素とを充填することをさらに含む、実施形態1から13のいずれかに記載のデバイス。
実施形態15
前記シリコン基板が、1013から1016atoms/cm3のホウ素、リン、ヒ素、酸素またはアンチモンで任意に置換される単結晶シリコンまたは多結晶シリコンを含む、実施形態1から14のいずれかに記載のデバイス。
前記シリコン基板が、1013から1016atoms/cm3のホウ素、リン、ヒ素、酸素またはアンチモンで任意に置換される単結晶シリコンまたは多結晶シリコンを含む、実施形態1から14のいずれかに記載のデバイス。
実施形態16
前記バイアが、最も短い平面寸法に沿って約1μmから約50μmである、実施形態1から15のいずれかに記載のデバイス。
前記バイアが、最も短い平面寸法に沿って約1μmから約50μmである、実施形態1から15のいずれかに記載のデバイス。
実施形態17
前記バイアが導体材料を含む、実施形態1から16のいずれかに記載のデバイス。
前記バイアが導体材料を含む、実施形態1から16のいずれかに記載のデバイス。
実施形態18
前記導体材料が金、アルミニウム、銀、銅または白金を含む、実施形態17に記載のデバイス。
前記導体材料が金、アルミニウム、銀、銅または白金を含む、実施形態17に記載のデバイス。
実施形態19
前記デバイスが微小発光ダイオードを含む、実施形態1から18のいずれかに記載のデバイス。
前記デバイスが微小発光ダイオードを含む、実施形態1から18のいずれかに記載のデバイス。
実施形態20
実施形態1から19のいずれかに記載のデバイスの製造方法であって、
a.任意にバッファ層で被覆されかつGaN層で被覆されたシリコン基板から、当該GaN層の少なくとも一部を除去して、少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層を作製するステップと、
b.前記少なくとも1つの独立したGaN要素の下の前記シリコン基板の少なくとも一部を除去して、前記GaNまたは任意のバッファ層を曝露するバイアを形成するステップと、
c.導体材料を前記バイア内に挿入するステップと、
d.前記GaN層上に透明導体を形成するステップと、
f.前記透明導体上に少なくとも1つの壁要素を形成して少なくとも1つのウェルを作製するステップと、
g.前記ウェル内に量子ドット材料を配置するステップと、
h.前記壁要素および前記ウェル上に透明基板を配置または形成するステップと、
を含む方法。
実施形態1から19のいずれかに記載のデバイスの製造方法であって、
a.任意にバッファ層で被覆されかつGaN層で被覆されたシリコン基板から、当該GaN層の少なくとも一部を除去して、少なくとも1つの独立したGaN要素と当該シリコン基板上のボイドスペースとを含む構造GaN層を作製するステップと、
b.前記少なくとも1つの独立したGaN要素の下の前記シリコン基板の少なくとも一部を除去して、前記GaNまたは任意のバッファ層を曝露するバイアを形成するステップと、
c.導体材料を前記バイア内に挿入するステップと、
d.前記GaN層上に透明導体を形成するステップと、
f.前記透明導体上に少なくとも1つの壁要素を形成して少なくとも1つのウェルを作製するステップと、
g.前記ウェル内に量子ドット材料を配置するステップと、
h.前記壁要素および前記ウェル上に透明基板を配置または形成するステップと、
を含む方法。
実施形態21
前記シリコン基板上の前記ボイドスペース内に平坦化層を任意に挿入するステップをさらに含む、実施形態20に記載の方法。
前記シリコン基板上の前記ボイドスペース内に平坦化層を任意に挿入するステップをさらに含む、実施形態20に記載の方法。
実施形態22
分子線エピタキシまたは化学蒸着によって前記バッファ層を形成する、実施形態20または21に記載の方法。
分子線エピタキシまたは化学蒸着によって前記バッファ層を形成する、実施形態20または21に記載の方法。
実施形態23
前記GaN層の少なくとも一部の前記除去が、四塩化ケイ素、塩基、酸、過酸化物またはレーザアシストエッチングを介して前記GaNをエッチングすることを含む、実施形態20から22のいずれかに記載の方法。
前記GaN層の少なくとも一部の前記除去が、四塩化ケイ素、塩基、酸、過酸化物またはレーザアシストエッチングを介して前記GaNをエッチングすることを含む、実施形態20から22のいずれかに記載の方法。
Claims (14)
- 少なくとも1つのバイアであって、導体材料をその中に有する少なくとも1つのバイアを含むシリコン基板と、
少なくとも1つの独立したGaN要素と該シリコン基板上のボイドスペースとを含む構造GaN層と、
該GaN層および任意の平坦化層上の透明導体と、
該透明導体上にウェルを形成する少なくとも1つの壁要素と、
該ウェル内に位置する量子ドット材料と、
該壁要素および該ウェル上の透明基板と、
を含むデバイスであって、
前記GaN層または任意のバッファ層が前記バイアを通して前記導体材料に曝露される、デバイス。 - 前記構造GaN層が前記シリコン基板に隣接し、前記シリコン層からの距離の関数として組成的に変化する、請求項1に記載のデバイス。
- 前記構造GaN層が、前記シリコン層に最も近い側においてn型であり、前記シリコン層から離れた側においてp型である、請求項2に記載のデバイス。
- 前記構造GaN層に、酸素、シリコン、マグネシウム、アルミニウムまたはインジウムがドープされる、請求項1から3のいずれか一項に記載のデバイス。
- 前記構造GaN層の厚さが約1μmから約100μmである、請求項1から4のいずれか一項に記載のデバイス。
- 前記デバイスが前記シリコン基板上に平坦化層をさらに含む、請求項1から5のいずれか一項に記載のデバイス。
- 前記平坦化層が、ナノ粒子または微小粒子を任意に含む光重合性の有機ポリマーまたは無機ポリマーを含む、請求項6に記載のデバイス。
- 前記デバイスがバッファ層をさらに含む、請求項1から7のいずれか一項に記載のデバイス。
- 前記デバイスが前記シリコン基板と前記GaN層の間にバッファ層をさらに含む、請求項1から8のいずれか一項に記載のデバイス。
- 前記バッファ層がInGaN、AlGaN、Gd2O3、Ga2O3、AlNまたはSi3N4を含む、請求項8または9に記載のデバイス。
- 前記透明基板がガラス、ガラスセラミック、ポリマーまたは結晶性材料を含む、請求項1から10のいずれか一項に記載のデバイス。
- 前記デバイスが、前記シリコン基板上の前記ボイドスペースと前記少なくとも1つの独立したGaN要素とを充填することをさらに含む、請求項1から11のいずれか一項に記載のデバイス。
- 前記シリコン基板が、1013から1016atoms/cm3のホウ素、リン、ヒ素、酸素またはアンチモンで任意に置換される単結晶シリコンまたは多結晶シリコンを含む、請求項1から12のいずれか一項に記載のデバイス。
- 前記バイアが、最も短い平面寸法に沿って約1μmから約50μmである、請求項1から13のいずれか一項に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562172393P | 2015-06-08 | 2015-06-08 | |
US62/172,393 | 2015-06-08 | ||
PCT/US2016/036359 WO2016200882A1 (en) | 2015-06-08 | 2016-06-08 | Microled display without transfer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018518843A true JP2018518843A (ja) | 2018-07-12 |
Family
ID=56148714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017563576A Abandoned JP2018518843A (ja) | 2015-06-08 | 2016-06-08 | 転写のないマイクロledディスプレイ |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2018518843A (ja) |
KR (1) | KR20180018659A (ja) |
CN (1) | CN107787527B (ja) |
WO (1) | WO2016200882A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
CN106935608B (zh) | 2017-02-27 | 2019-10-25 | 深圳市华星光电技术有限公司 | 微发光二极管阵列基板及显示面板 |
CN107331758B (zh) * | 2017-06-27 | 2019-03-05 | 南方科技大学 | 一种Micro LED显示器件的制备方法 |
US10902769B2 (en) | 2017-07-12 | 2021-01-26 | Facebook Technologies, Llc | Multi-layer fabrication for pixels with calibration compensation |
US10733930B2 (en) | 2017-08-23 | 2020-08-04 | Facebook Technologies, Llc | Interposer for multi-layer display architecture |
WO2019109200A1 (zh) * | 2017-12-04 | 2019-06-13 | 东旭集团有限公司 | 微型led器件用上基板、微型led器件以及微型led显示装置 |
CN110277420B (zh) * | 2018-03-16 | 2021-11-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
KR102008294B1 (ko) * | 2018-04-13 | 2019-08-14 | 임성규 | 칼라 및 무늬 선정이 가능한 자가맞춤형 패션안경 |
US20210157167A1 (en) * | 2018-04-13 | 2021-05-27 | Seong Kyu Lim | Sele-customized glasses |
KR102008296B1 (ko) * | 2018-05-10 | 2019-08-14 | 임성규 | 자가맞춤형 마이크로led 안경 |
CN109496368A (zh) * | 2018-10-12 | 2019-03-19 | 京东方科技集团股份有限公司 | 微发光二极管装置及其制造方法 |
AU2020304841A1 (en) * | 2019-06-28 | 2021-12-23 | F. Hoffmann-La Roche Ag | Method for the production of an antibody |
WO2023015257A1 (en) * | 2021-08-05 | 2023-02-09 | Compound Photonics U.S. Corporation | Systems and methods for configuring a display device and display system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
JP2003152220A (ja) * | 2001-11-15 | 2003-05-23 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
TW200616254A (en) * | 2004-11-12 | 2006-05-16 | Univ Nat Central | Light emitting diode structure and manufacturing method thereof |
JP5498417B2 (ja) * | 2011-03-15 | 2014-05-21 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
JP5562888B2 (ja) * | 2011-03-24 | 2014-07-30 | 株式会社東芝 | 半導体発光装置および半導体発光装置の製造方法 |
CN103608939A (zh) * | 2012-04-11 | 2014-02-26 | 东芝技术中心有限公司 | 具有受屏蔽硅衬底的发光装置 |
WO2015063077A1 (en) * | 2013-10-29 | 2015-05-07 | Osram Opto Semiconductors Gmbh | Wavelength conversion element, method of making, and light-emitting semiconductor component having same |
CN104167485A (zh) * | 2014-08-21 | 2014-11-26 | 中国科学院半导体研究所 | 一种自支撑led阵列光源结构 |
-
2016
- 2016-06-08 JP JP2017563576A patent/JP2018518843A/ja not_active Abandoned
- 2016-06-08 WO PCT/US2016/036359 patent/WO2016200882A1/en unknown
- 2016-06-08 KR KR1020187000502A patent/KR20180018659A/ko unknown
- 2016-06-08 CN CN201680033575.0A patent/CN107787527B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2016200882A1 (en) | 2016-12-15 |
CN107787527B (zh) | 2019-11-08 |
CN107787527A (zh) | 2018-03-09 |
KR20180018659A (ko) | 2018-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018518843A (ja) | 転写のないマイクロledディスプレイ | |
JP6486519B2 (ja) | ナノワイヤサイズの光電構造及びその選択された部分を改質する方法 | |
EP2856521B1 (en) | White nanoled without requiring color conversion | |
TWI538247B (zh) | 奈米線發光二極體結構及其製造方法 | |
US9385266B2 (en) | Method of manufacturing a nanostructure light emitting device by planarizing a surface of the device | |
KR101898679B1 (ko) | 나노구조 발광소자 | |
US8471268B2 (en) | Light emitting device | |
US7589464B2 (en) | Nanotip electrode electroluminescence device with contoured phosphor layer | |
KR20160089081A (ko) | 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 | |
JP6872619B2 (ja) | 発光ダイオードを備えた光電子デバイス | |
TW201143153A (en) | Light emitting device array, method for fabricating light emitting device array and light emitting device package | |
WO2019226249A1 (en) | Micro light-emitting diode displays having nanophosphors | |
US10396121B2 (en) | FinFETs for light emitting diode displays | |
KR101721846B1 (ko) | 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이 | |
KR100814463B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법 | |
CN103367584B (zh) | 发光二极管及光学元件 | |
KR101166132B1 (ko) | 희생층을 구비한 발광다이오드 및 그 제조방법 | |
KR20140036396A (ko) | 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법 | |
TW201340377A (zh) | 發光二極體及光學元件的製備方法 | |
US10396246B2 (en) | Optoelectronic device and method for manufacturing the same | |
JP2023510980A (ja) | 量子ドットを組み込んだ半導体デバイス | |
JP2013118380A (ja) | 発光ダイオード | |
JP2013118379A (ja) | 発光ダイオード | |
JP2012142473A (ja) | 光電素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190603 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20200206 |