TW202032780A - 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法 - Google Patents

顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法 Download PDF

Info

Publication number
TW202032780A
TW202032780A TW108118060A TW108118060A TW202032780A TW 202032780 A TW202032780 A TW 202032780A TW 108118060 A TW108118060 A TW 108118060A TW 108118060 A TW108118060 A TW 108118060A TW 202032780 A TW202032780 A TW 202032780A
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
display device
conductive film
columnar structure
Prior art date
Application number
TW108118060A
Other languages
English (en)
Inventor
千吉良敦子
俵屋誠治
馬渡宏
古庄宏樹
笹生恵大
Original Assignee
日商大日本印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大日本印刷股份有限公司 filed Critical 日商大日本印刷股份有限公司
Publication of TW202032780A publication Critical patent/TW202032780A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/40—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character is selected from a number of characters arranged one beside the other, e.g. on a common carrier plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提供一種顯示裝置用配線基板，其具備： 第1構件：具有第1基材、構裝於上述第1基材之一面側且具有發光功能之半導體元件、及電連接於上述半導體元件且將上述第1基材之正反加以電連接之配線；及 第2構件：具有第2基材及驅動元件，上述第2基材係與上述第1基材之上述半導體元件側之面的相反面側對向地配置，上述驅動元件係配置於上述第2基材之上述第1基材側之面側且具有驅動上述半導體元件之功能並電連接於上述配線。

Description

顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法
本發明係關於一種顯示裝置用配線基板及顯示裝置、以及用以連接例如多個配線基板之配線基板、及用以製造該配線基板之方法。
例如使用發光二極體元件等具有發光功能之半導體元件作為像素之顯示裝置具有下述優點：因自發色而目視辨認性高、容易實現高亮度及高對比度、由於為全固體顯示器故耐撞擊性高、響應速度快、視角大等，期待應用於各種用途。再者，於以下之說明中，有時將發光二極體稱為LED。
作為LED顯示裝置，例如已知有於配線基板上呈矩陣狀排列有多個LED元件之構成（參照專利文獻1）。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利3342322號 [專利文獻2]日本特開2017-139489號公報
[發明所欲解決之課題]
於LED顯示裝置中，作為能夠進行各LED元件之發光控制之驅動元件，例如使用IC。此處，於顯示裝置中，伴隨高精細化而要求提高像素密度。但是，於LED顯示裝置中，若為了提高像素密度而增加LED元件之數量，則驅動元件之數量亦增加，因此，有成本變高之問題。
因此，為了削減成本，研究利用薄膜電晶體作為驅動元件。再者，於以下之說明中，有時將薄膜電晶體稱為TFT。
又，於LED顯示裝置中，通用玻璃環氧樹脂基板作為構成配線基板之支持基板。然而，玻璃環氧樹脂基板由於耐熱性低，故有不耐受於支持基板上形成TFT時之加熱步驟之問題。
因此，就耐熱性之觀點而言，研究利用玻璃基板作為構成配線基板之支持基板。然而，即便於使用玻璃基板之情形時，亦會產生如下所述之問題。
即，於LED顯示裝置中，大多使用具有貫通電極之配線基板。於該情形時，由於構成配線基板之支持基板及貫通電極之熱膨脹係數不同，故有因於具有貫通電極之支持基板上形成TFT時之加熱步驟而於支持基板產生裂紋或產生連接不良的問題。又，亦可於支持基板上形成TFT之後，於支持基板形成貫通孔而形成貫通電極，但於該情形時，存在如下問題，即，因形成貫通孔時之熱或化學液或因形成貫通電極時之鍍覆步驟而導致TFT受到損傷，從而不正常地動作。進而，於存在中空部之貫通電極所謂保形通孔之情形時，於具有貫通電極之支持基板上形成TFT時，會使用存在貫通孔之支持基板，因此，難以形成TFT。進而，於支持基板上形成LED元件及TFT之情形時，亦有製造成本變高之問題。
如此，於配線基板中，難以於支持基板上配置LED元件及TFT。
本發明係鑒於上述問題而完成之發明，其主要目的在於提供一種適合於使用具有發光功能之半導體元件作為像素之顯示裝置的顯示裝置用配線基板及顯示裝置。 [解決課題之技術手段]
為了達成上述目的，本發明提供一種顯示裝置用配線基板，其具備： 第1構件：具有第1基材、構裝於上述第1基材之一面側且具有發光功能之半導體元件、及電連接於上述半導體元件且將上述第1基材之正反加以電連接之配線；及 第2構件：具有第2基材及驅動元件，上述第2基材係與上述第1基材之上述半導體元件側之面的相反面側對向地配置，上述驅動元件係配置於上述第2基材之上述第1基材側之面側且具有驅動上述半導體元件之功能並電連接於上述配線。
若根據本發明，則具有具發光功能之半導體元件之第1構件與具有驅動元件之第2構件分開，且具有發光功能之半導體元件及驅動元件藉由將第1基材之正反加以電連接之配線而電連接。因此，可消除如上述之於具有貫通電極之支持基板上形成驅動元件時之不良情況、或於具有驅動元件之支持基板形成貫通孔及貫通電極時之不良情況。又，由於分開製造具有具發光功能之半導體元件之第1構件與具有驅動元件之第2構件，故可構成為廉價之顯示裝置用配線基板。因此，本發明之顯示裝置用配線基板適合於使用具有發光功能之半導體元件作為像素之顯示裝置。
本發明之顯示裝置用配線基板較佳具有連接構件，該連接構件配置於上述第1構件及上述第2構件之間，具有各向異導電性，且將上述配線及上述驅動元件電連接。藉由使用具有各向異導電性之連接構件，可容易地進行具有發光功能之半導體元件及驅動元件之電連接。又，可同時進行具有發光功能之半導體元件及驅動元件之電連接、以及第1構件及第2構件之接著。進而，即便於為了提高像素密度而高密度地配置有具有發光功能之半導體元件之情形時，亦可不發生短路地進行電連接。
於本發明中，上述驅動元件較佳為薄膜電晶體。其原因在於可構成為廉價之顯示裝置用配線基板。
於本發明中，較佳為上述第1基材具有貫通孔，且上述配線係配置於上述貫通孔之貫通配線。其原因在於，由於能夠提高具有發光功能之半導體元件之構裝密度，故可提高像素密度而實現高精細化。
於本發明中，較佳為上述第1基材小於上述第2基材。其原因在於，藉由第1基材小於第2基材，可於第2構件中於第2基材之驅動元件側之面側配置用以與外部電路連接之引出配線等。
於本發明中，較佳為相對於1個上述第2構件而排列有多個上述第1構件。其原因在於，於提高具有發光功能之半導體元件之構裝密度的情形時，當具有發光功能之半導體元件存在不良之情形時，藉由將第1構件設為多個，可減少損失。
本發明提供一種具有上述顯示裝置用配線基板之顯示裝置。
若根據本發明，由於具有上述顯示裝置用配線基板，故可構成為廉價之顯示裝置。
於本發明中，較佳為排列有多個上述顯示裝置用配線基板。其原因在於可使顯示裝置大型化。 [發明之效果]
本發明之顯示裝置用配線基板適合於使用具有發光功能之半導體元件作為像素之顯示裝置。
於下述，一面參照圖式等一面對本發明之實施形態進行說明。惟本發明能夠以多種不同之態樣實施，並不限定於下述例示之實施形態之記載內容進行解釋。又，圖式有時為了使說明更明確而與實際之形態相比，對各部之寬度、厚度、形狀等作示意性地表示，但僅為一例，並不限定本發明之解釋。又，於本說明書與各圖中，有時對與上文關於已出現之圖所描述之要素相同之要素標註相同符號，並適當省略詳細之說明。
於本說明書中，當表現於某構件上配置其他構件之態樣時，簡單地表述為「於上」或「下」之情形時，只要無特殊說明，則包含以與某構件相接之方式於正上方或正下方配置其他構件之情形、及於某構件之上方或下方隔著另外之構件配置其他構件之情形此兩種情形。
本發明有與顯示裝置用配線基板及顯示裝置相關之態樣、以及與配線基板及其製造方法相關之態樣。以下，對各態樣進行說明。
I.與顯示裝置用配線基板及顯示裝置相關之態樣 A.顯示裝置用配線基板 本發明之顯示裝置用配線基板具備： 第1構件：具有第1基材、構裝於上述第1基材之一面側且具有發光功能之半導體元件、及電連接於上述半導體元件且將上述第1基材之正反加以電連接之配線；及 第2構件：具有第2基材及驅動元件，上述第2基材係與上述第1基材之上述半導體元件側之面的相反面側對向地配置，上述驅動元件係配置於上述第2基材之上述第1基材側之面側且具有驅動上述半導體元件之功能並電連接於上述配線。
再者，於本說明書中，有時將第1構件中將第1基材之正反加以電連接之配線稱為第1配線。又，有時將第1構件中配置於第1基材之具有發光功能之半導體元件側之面側的配線稱為第2配線，將配置於第1基材之與具有發光功能之半導體元件側之面相反之面側的配線稱為第3配線。又，有時將第2構件中配置於第2基材之驅動元件側之面側之配線稱為第4配線。
利用圖對本發明之顯示裝置用配線基板進行說明。圖1～圖3分別係表示本發明之顯示裝置用配線基板一例之概略剖面圖。如圖1～圖3所示，本發明之顯示裝置用配線基板1具備： 第1構件10：具有第1基材11、構裝於第1基材11之一面側且具有發光功能之半導體元件12、及電連接於半導體元件12且將第1基材11之正反加以電連接之第1配線13；及 第2構件20：具有第2基材21及驅動元件22，上述第2基材21係與第1基材11之半導體元件12側之面的相反面側對向地配置，上述驅動元件22係配置於第2基材21之第1基材11側之面側且具有驅動半導體元件12之功能並電連接於第1配線13。
於本發明中，可如圖1及圖2所示，第1基材11具有貫通孔11h，且第1配線13為配置於貫通孔11h之貫通配線，亦可如圖3所示，第1配線13配置於第1基材11之側面。又，於第1配線13為貫通配線之情形時，第1配線13可如圖1所示，為填充貫通孔11h之貫通配線，所謂之填孔，亦可如圖2所示，為僅配置於貫通孔11h之側壁之貫通配線，所謂之保形通孔。
本發明之顯示裝置用配線基板1可如圖1～圖3所示，具有配置於第1構件10及第2構件20之間且將第1配線13及驅動元件22電連接的連接構件31。於圖1及圖2所示之例中，連接構件31係具有各向異導電性之連接構件。
於第1構件10中，半導體元件12可如圖1～圖3所示，例如具有紅色半導體元件12R、綠色半導體元件12G及藍色半導體元件12B。
第1構件10可如圖1～圖3所示，具有配置於第1基材11之一面側且將半導體元件12及第1配線13電連接的第2配線14，又，亦可具有配置於第1基材11之與半導體元件12側之面相反之面側且將第1配線13及連接構件31電連接的第3配線15。
第2構件20亦可如圖1～圖3所示，具有配置於第2基材21之驅動元件22側之面側且將驅動元件22及連接構件31電連接的第4配線23。
本發明之顯示裝置用配線基板1亦可如圖1～圖3所示，具有配置於第1構件10及第2構件20之間且配置於連接構件31以外之部分的樹脂膜32。
若根據本發明，則具有具發光功能之半導體元件的第1構件與具有驅動元件之第2構件分開，具有發光功能之半導體元件及驅動元件藉由將第1基材之正反加以電連接之配線而電連接。因此，可消除如上述的於具有貫通電極之支持基板上形成驅動元件時之不良情況、或於具有驅動元件之支持基板形成貫通孔及貫通電極時之不良情況。又，由於分開製造具有具發光功能之半導體元件之第1構件及具有驅動元件之第2構件，故可構成為廉價之顯示裝置用配線基板。進而，作為第2構件，亦可使用一般用作具有驅動元件之基板者。因此，本發明之顯示裝置用配線基板適合於使用具有發光功能之半導體元件作為像素之顯示裝置。
以下，對本發明之顯示裝置用配線基板按構成進行說明。
1.第1構件 本發明中之第1構件具有： 第1基材； 半導體元件：構裝於上述第1基材之一面側，且具有發光功能；及 第1配線：電連接於上述半導體元件，且將上述第1基材之正反加以電連接。
以下，對本發明中之第1構件之各構成進行說明。
（1)具有發光功能之半導體元件 本發明中之具有發光功能之半導體元件，係構裝於第1基材之一面側且具有發光功能之構件。
作為半導體元件，只要為具有發光功能之半導體元件則並無特別限定，但較佳為LED元件。
本發明中之LED元件，通常具有紅色LED元件、綠色LED元件及藍色LED元件之3色之LED元件。關於3色之LED元件，亦可為各LED元件分別等間隔地排列。又，3色之LED元件亦可集成於1個晶片。於該情形時，於第1構件中，通常各晶片分別等間隔地排列。
於第1構件中，通常上述3色之LED元件用作1個發光單元。例如於各LED元件分別等間隔地排列之情形時，3色之LED元件用作1個發光單元。又，於3色之LED元件集成於1個晶片之情形時，1個晶片用作1個發光單元。發光單元係指本發明之顯示裝置用配線基板中能夠作為像素發揮功能之區域。
又，LED元件較佳為微尺寸，例如可具有10 μm見方以上100 μm見方以下之尺寸，亦可具有50 μm見方以上100 μm見方以下之尺寸。
又，發光單元之間距例如亦可為0.1 mm以上2.5 mm以下。再者，發光單元之間距，通常係指於鄰接之發光單元中自一個發光單元之中心至另一個發光單元之中心之間的距離。
關於本發明中之LED元件，由於可使用一般之LED元件，故省略此處之說明。
又，作為LED元件之構裝方法，可應用一般之LED元件之構裝方法。
（2）第1配線 本發明中之第1配線，係電連接於上述半導體元件且將上述第1基材之正反加以電連接的具有導電性之構件。
作為第1配線，只要為能夠將第1基材之正反加以電連接之配線即可，作為其形態，並無特別限定。作為第1配線之形態，例如可如圖1及圖2所示，第1基材11具有貫通孔11h，且第1配線13為配置於貫通孔11h之貫通配線，亦可如圖3所示，第1配線3配置於第1基材11之側面。又，於第1配線為貫通配線之情形時，例如可如圖1所示，第1配線13係填充貫通孔11h之貫通配線，所謂之填孔，亦可如圖2所示，第1配線13係僅配置於貫通孔11h之側壁之貫通配線，所謂之保形通孔。又，於第1配線為保形通孔之情形時，例如可如圖2所示，於貫通孔11h內配置中空部，亦可如圖4所示，貫通孔11h內由樹脂部16填充。
於第1配線為保形通孔之情形時，例如如圖2所示，於貫通孔11h內配置有中空部之情形時，第1配線13可與第2配線14及第3配線15一體地形成。
其中，第1配線較佳為配置於第1基材之貫通孔之貫通配線。其原因在於，由於能夠提高具有發光功能之半導體元件之構裝密度，故能夠提高像素密度而實現高精細化。
作為第1配線之材料，只要為具有導電性之材料，則並無特別限定，可使用一般之配線所使用之導電性材料，可根據第1配線之形態或形成方法等適當選擇。
例如於第1配線為貫通配線之情形時，作為第1配線之材料，具體而言，可列舉銅、金、銀、鉑、銠、錫、鋁、鎳、鉻等金屬、或含有該等金屬之合金等。
於上述情形時，第1配線可為單層，亦可為複數層積層而成之多層。例如，第1配線亦可具有配置於貫通孔之側壁之晶種層、及配置於晶種層之與貫通孔之側壁側為相反側之面的鍍覆層。作為晶種層之材料，可自一般之鍍覆法中之晶種層所使用之材料中適當選擇。晶種層之材料較佳為相對於第1基材具有密接性之導電性材料，例如可列舉鈦、鉬、鎢、鉭、鎳、鉻、鋁、該等之化合物、該等之合金等。於鍍覆層含有銅之情形時，晶種層之材料較佳為能夠抑制銅擴散至第1基材內部之材料，例如可列舉氮化鈦、氮化鉬、氮化鉭等。作為鍍覆層之材料，較佳為相對於晶種層具有密接性之導電性材料，例如可列舉上述第1配線之材料。
又，於第1配線配置於第1基材之側面之情形時，作為第1配線之材料，例如可列舉銅、金、銀、鎳、鉻、鈦、鋁等金屬、含有該等金屬之合金、氧化銦錫（ITO）、氧化銦鋅（IZO）等導電性氧化物等。其中，第1配線之材料較佳為銅、金、銀、鎳，更佳為銅。其原因在於，由於可使用鍍覆法形成第1配線，故能夠利用簡單之方法形成第1配線。
於上述情形時，第1配線可為單層，亦可為複數層積層而成之多層。例如，第1配線亦可具有配置於第1基材之側面之晶種層、及配置於晶種層之與第1基材側為相反側之面的鍍覆層。晶種層之材料及鍍覆層之材料係如上所述。
又，於第1配線為保形通孔之情形時，當貫通孔內由樹脂部填充之情形時，作為樹脂部之材料，例如可列舉環氧樹脂、丙烯酸樹脂、聚醯亞胺、聚醯胺、聚酯等。
作為第1配線之形成方法，可使用一般之配線形成方法，可根據第1配線之形態等適當選擇。作為第1配線之形成方法，例如可列舉蒸鍍法或濺鍍法等PVD法、CVD法、鍍覆法等。
（3）第1基材 本發明中之第1基材係構裝上述半導體元件之構件，且係支持上述半導體元件之構件。
作為第1基材之材質，只要為一般之顯示裝置所使用之材質則並無特別限定，但由於要構裝半導體元件，故第1基材較佳為具有平坦性。其中，第1基材較佳為對於構裝半導體元件時之加熱步驟例如回焊步驟具有耐熱性。作為此種第1基材，例如可列舉玻璃基材、聚醯亞胺基材等。再者，於聚醯亞胺基材之情形時，藉由在玻璃基板等載體基板上形成聚醯亞胺基材層，可獲得具有平坦性之聚醯亞胺基材。
玻璃基材由於耐熱性高，故而較佳。作為用於玻璃基材之玻璃，例如可列舉鈉鈣玻璃、無鹼玻璃、石英玻璃等。
聚醯亞胺基材就顯示裝置之薄型化、輕量化、撓性化之觀點而言較佳。又，於聚醯亞胺基材之情形時，可抑制當將第1構件及第2構件經由接著構件貼合時之壓接時於第1基材產生裂紋或缺口。具體而言，於使用在載體基板上形成有聚醯亞胺基材層之積層基板製造第1構件之情形時，可於第1構件之製造後利用雷射舉離（LLO）法自聚醯亞胺基材層將載體基板剝離，於第1基材之半導體元件側之面側經由黏著層配置玻璃基板等臨時基板之後，將第1構件及第2構件經由接著構件貼合。於該情形時，於第1構件及第2構件之貼合後，可將臨時基板及黏著層剝離。因此，即便於臨時基板產生裂紋或缺口，由於將臨時基板剝離，故亦能夠抑制產率降低。
第1基材可具有貫通孔，亦可不具有貫通孔。其中，第1基材較佳為具有貫通孔。如上所述，藉由第1基材具有貫通孔，例如可將上述第1配線設為配置於貫通孔之貫通配線，可經由貫通配線使第1構件之半導體元件與第2構件之驅動元件電連接。
貫通孔之直徑大小可根據顯示裝置用配線基板之用途適當選擇，並無特別限定，例如可為10 μm以上200 μm以下，亦可為20 μm以上100 μm以下。
作為貫通孔之形成方法，例如可列舉電漿蝕刻或濕式蝕刻等蝕刻、雷射照射、或噴砂或超音波鑽孔等機械加工法。
第1基材之厚度只要能夠支持半導體元件則並無特別限定，可根據顯示裝置用配線基板之用途適當選擇。第1基材之厚度例如較佳為10 μm以上700 μm以下，更佳為100 μm以上500 μm以下，特佳為300 μm以上400 μm以下。
於本發明中，較佳為上述第1基材小於上述第2基材。例如如圖5所示，藉由第1基材11小於第2基材21，可於第2構件20中於第2基材21之驅動元件22側之面側配置電連接於驅動元件22且用以與外部電路連接之引出配線24等。再者，於將本發明之顯示裝置用配線基板用於顯示裝置之情形時，亦可於第1構件中於第1基材之與半導體元件側之面相反之面側配置引出配線而將第1構件具有之引出配線與驅動器IC電連接，但設計變得複雜，又，有因引出配線之長度變長而可靠性變低之虞。因此，較佳為第1基材小於第2基材。又，如下所述，例如如圖6所示，藉由第1基材11小於第2基材21，可相對於1個第2構件20排列多個第1構件10。於該情形時，於提高具有發光功能之半導體元件之構裝密度之情形時，當具有發光功能之半導體元件產生不良之情形時，藉由將第1構件設為多個，可減少損失。
（4）其他構成 於本發明中，亦可於第1基材之半導體元件側之面側配置有將半導體元件及第1配線電連接之第2配線。又，於本發明中，亦可於第1基材之與半導體元件側之面相反之面側配置有將第1配線及連接構件電連接之第3配線。
作為第2配線及第3配線之材料，可使用各種導電性材料。作為導電性材料，例如可使用銅、鉬、鈦、鎢、鉭、鋁、金、銀等0價金屬、含有選自該等金屬中之至少1種之合金、或氧化銦錫（ITO）、氧化銦鋅（IZO）等導電性氧化物。藉由使用導電性高之銅或鋁，可抑制電阻增大。又，如下所述，藉由使用硬度相對較低之銅，可提供能夠構築可靠性更高之電連接之顯示裝置用配線基板。
第2配線及第3配線之厚度，例如可設為0.05 μm以上20 μm以下、0.1 μm以上15 μm以下或0.2 μm以上10 μm以下。藉此，可獲得充分之導電性。
作為第2配線及第3配線之形成方法，可使用一般之配線形成方法，例如可列舉CVD法、濺鍍法、鍍覆法等。
（5）第1構件 於本發明中，較佳為例如如圖6所示，相對於1個第2構件20排列有多個第1構件10。其原因在於，於提高具有發光功能之半導體元件之構裝密度的情形時，於具有發光功能之半導體元件產生不良之情形時，藉由將第1構件設為多個，可減少損失。又，於第1配線為貫通配線之情形時，若第1基材為大面積，則有時難以形成貫通孔。
作為第1構件相對於1個第2構件之數量，可設為1個或多個。於第1構件為多個之情形時，作為第1構件之數量，可根據本發明之顯示裝置用配線基板之用途等適當選擇。
2.第2構件 本發明中之第2構件具有： 第2基材：與上述第1基材之上述半導體元件側之面的相反面側對向地配置；及 驅動元件：配置於上述第2基材之上述第1基材側之面側，具有驅動上述半導體元件之功能，且電連接於上述配線。
以下，對本發明中之第2構件之各構成進行說明。
（1）驅動元件 本發明中之驅動元件係配置於第2基材之第1基材側之面側且具有驅動上述半導體元件之功能的元件。
作為驅動元件，只要係具有驅動上述半導體元件之功能且能夠對每一半導體元件控制發光者，則並無特別限定，例如可列舉TFT、IC等。其中，驅動元件較佳為TFT。可構成為廉價之顯示裝置用配線基板。又，可使用一般之TFT基板作為第2構件。
再者，作為本發明中之驅動元件之IC與如下所述之驅動器IC不同。
驅動元件例如可針對1個或多個半導體元件或者針對1個或多個發光單元而配置。又，亦可針對1個半導體元件或1個發光單元而配置多個驅動元件。
關於TFT及IC之細節，由於可設為與一般之顯示裝置所使用之構成相同，故省略此處之說明。
（2）第2基材 本發明中之第2基材係支持上述驅動元件之構件。
作為第2基材之材質，只要為一般之顯示裝置所使用之材質則並無特別限定。其中，於驅動元件為TFT之情形時，第2基材較佳為對於形成TFT時之加熱步驟具有耐熱性。作為此種第2基材，例如可列舉玻璃基材、聚醯亞胺基材等。再者，關於玻璃基材，由於記載於上述第1基材之項目中，故省略此處之說明。
聚醯亞胺基材就顯示裝置之薄型化、輕量化、撓性化之觀點而言較佳。又，於聚醯亞胺基材之情形時，可抑制於將第1構件及第2構件經由接著構件貼合時之壓接時於第2基材產生裂紋或缺口。具體而言，使用於載體基板上形成有聚醯亞胺基材層之積層基板製造第2構件，將第1構件及第2構件經由接著構件貼合後，利用雷射舉離（LLO）法自聚醯亞胺基材層將載體基板剝離的情形時，即便於載體基板產生裂紋，由於將載體基板剝離，故亦能夠抑制產率降低。
第2基材之厚度，只要能夠支持驅動元件則並無特別限定，可根據顯示裝置用配線基板之用途適當選擇。第2基材之厚度例如較佳為10 μm以上700 μm以下，更佳為100 μm以上500 μm以下，特佳為300 μm以上400 μm以下。
如上所述，較佳為第2基材大於第1基材。
（3）其他構成 於本發明中，亦可於第2基材之驅動元件側之面側配置有將驅動元件及連接構件電連接之第4配線。
再者，作為第4配線之材料、厚度及形成方法，可設為與上述第2配線及第3配線相同。
於本發明中，亦可於第2基材之驅動元件側之面配置有電連接於驅動元件之引出配線、或電連接於引出配線之驅動器IC等。
關於引出配線及驅動器IC之細節，由於可設為與一般之顯示裝置所使用之構成相同，故省略此處之說明。
3.連接構件 本發明之顯示裝置用配線基板較佳具有配置於上述第1構件及上述第2構件之間且將上述第1配線及上述驅動元件電連接的連接構件。
作為連接構件，只要為能夠將第1配線及驅動元件電連接者即可，例如可列舉具有各向異導電性之連接構件、或具有柱狀構造體及與柱狀構造體相接之導電膜之連接構件。以下，對各者進行說明。
（1）具有各向異導電性之連接構件 本發明之顯示裝置用配線基板較佳具有連接構件，該連接構件配置於上述第1構件及上述第2構件之間，具有各向異導電性，且將上述第1配線及上述驅動元件電連接。藉由使用具有各向異導電性之連接構件，可容易地進行具有發光功能之半導體元件及驅動元件之電連接。又，可同時進行具有發光功能之半導體元件及驅動元件之電連接、以及第1構件及第2構件之接著。進而，即便於為了提高像素密度而高密度地配置有具有發光功能之半導體元件之情形時，亦可不發生短路地進行電連接。
作為具有各向異導電性之連接構件，例如可使用各向異導電性膜（ACF）或各向異導電性膏（ACP）等各向異導電性材料。作為各向異導電性材料，例如可舉將導電性粒子分散於樹脂而成者。藉由將各向異導電性材料配置於第1構件及第2構件之間，並一面進行加熱一面施加壓力或加熱，各向異導電性材料中含有之導電性粒子可將第1配線及驅動元件之間電連接。而且，可同時將第1構件及第2構件接著。
作為各向異導電性膜及各向異導電性膏，可使用一般之配線基板所使用者。
具有各向異導電性之連接構件，只要以將第1配線及驅動元件電連接之方式配置於第1構件及第2構件之間即可，例如可配置於第1構件及第2構件之間之全部，亦可局部配置於第1構件及第2構件之間。例如可如圖1～圖6所示，連接構件31僅配置於配置有第1構件10之第3配線15及第2構件20之第4配線23的區域，亦可如圖7所示，連接構件31配置於第1構件10及第2構件20之間之全部。
於連接構件局部配置於第1構件及第2構件之間之情形時，較佳為於第1構件及第2構件之間，於連接構件以外之部分配置有樹脂膜。
樹脂膜係作為接著構件發揮功能者。作為樹脂膜之材料，例如可使用環氧樹脂、丙烯酸樹脂、聚矽氧樹脂等。
（2）具有柱狀構造體及與柱狀構造體相接之導電膜之連接構件 本發明之顯示裝置用配線基板可具有連接構件，該連接構件具有配置於上述第1構件及上述第2構件之間且含有樹脂之至少1個柱狀構造體、及與上述柱狀構造體相接且將上述第1配線及上述驅動元件電連接之導電膜。
例如於圖8（a）、（b）中，顯示裝置用配線基板1具有連接構件35，該連接構件35具有配置於第1構件10及第2構件20之間且含有樹脂之至少1個柱狀構造體33、及與柱狀構造體33相接且將第1配線13及驅動元件22電連接之導電膜34。
於圖8（a）中，於第2基材21之驅動元件22側之面側配置有柱狀構造體33，且以覆蓋柱狀構造體33之上表面及側面之方式配置有導電膜34。導電膜34可作為第4配線23發揮功能，又，於導電膜34之上表面而與第3配線15相接。於該情形時，半導體元件12及驅動元件22經由第2配線14、第1配線13、第3配線15及導電膜34而電連接。而且，於第1構件10及第2構件20之間配置有樹脂膜32。
於圖8（b）中，於第1基材11之與半導體元件12側之面相反之面側配置有柱狀構造體33，且以覆蓋柱狀構造體33之上表面及側面之方式配置有導電膜34。導電膜34於導電膜34之上表面與第4配線23相接。於該情形時，半導體元件12及驅動元件22經由第2配線14、第1配線13、第3配線15、導電膜34及第4配線23而電連接。而且，於第1構件10及第2構件20之間配置有樹脂膜32。
再者，所謂「柱狀構造體之上表面」，於柱狀構造體配置於第1基材之面側之情形時，係指柱狀構造體之與第2基材對向之面，於柱狀構造體配置於第2基材之面側之情形時，係指柱狀構造體之與第1基材對向之面。
又，所謂「導電膜之上表面」，係指導電膜之與柱狀構造體側之面為相反側之面。
柱狀構造體由於可在上表面具有平坦之面，因此，於柱狀構造體之上表面，導電膜亦具有高平坦性。又，與導電膜之上表面相接之配線由於亦配置於第1基材或第2基材之面側，故具有平坦性。因此，對於導電膜及配線間之電連接，可利用相對較大之面積進行，因此，不僅能夠抑制接觸電阻增大，而且可實現更確實之電連接。
又，即便於柱狀構造體之上表面並不平坦之情形時，亦如下所述，由於柱狀構造體可表現出彈性，故於將第1構件及第2構件貼合時柱狀構造體變形，與導電膜之上表面相接之配線之平坦的面形狀反映至柱狀構造體之上表面。因此，亦於導電膜之上表面形成平坦之面，其結果，可實現可靠性高之電連接。
又，如下所述，由於柱狀構造體可表現出彈性，故即便於將第1構件及第2構件貼合時施加壓力，柱狀構造體亦不會被破壞，又，用以於第1構件及第2構件之貼合後將導電膜朝配線方向壓抵之應力產生於內部。該應力有助於使導電膜及配線確實地作物理性地接觸。又，如下所述，對導電膜使用銅等硬度低之導電性材料之情形時，即便於將第1構件及第2構件貼合時柱狀構造體產生變形，導電膜亦會追隨柱狀構造體之變形，因此，可抑制導電膜之破損。因此，導電膜及配線間剝離之可能性大幅度降低，可構築具有高可靠性之電連接。
以下，對上述連接構件之各構成進行說明。
（a）柱狀構造體 本發明中之連接構件具有配置於上述第1構件及上述第2構件之間且含有樹脂之至少1個柱狀構造體。
柱狀構造體係含有有機化合物之絕緣體。作為有機化合物，例如可列舉樹脂。作為樹脂，例如可列舉環氧樹脂、丙烯酸樹脂、聚矽氧樹脂等。因此，柱狀構造體表現出彈性，可藉由外力而變形。
柱狀構造體之高度，例如可設為1 μm以上100 μm以下、1 μm以上80 μm以下或1 μm以上50 μm以下。
又，柱狀構造體之俯視下之最大面積，例如可設為20 μm2 以上3000 μm2 以下或100 μm2 以上1500 μm2 以下。
連接構件只要具有至少1個柱狀構造體即可，例如亦可具有多個柱狀構造體。於連接構件具有多個柱狀構造體之情形時，只要至少1個柱狀構造體與導電膜相接即可，例如可如圖9（a）所示，所有柱狀構造體33與導電膜34相接，亦可如圖9（b）所示，一部分之柱狀構造體33與導電膜34相接，其他之柱狀構造體36不與導電膜34相接。不與導電膜相接之柱狀構造體可作為緩衝材或間隔件發揮功能，可有助於維持第1構件及第2構件間之間隔。又，雖未圖示，但即便於所有柱狀構造體與導電膜相接之情形時，與以自與一部分之柱狀構造體相接之導電膜絕緣的方式分離之導電膜相接的其他柱狀構造體和不與導電膜相接之柱狀構造體同樣地，可作為緩衝材或間隔件發揮功能，可有助於維持第1構件及第2構件間之間隔。
柱狀構造體例如可如圖8（b）所示，配置於第1基材11之與半導體元件12側之面相反之面側，亦可如圖8（a）所示，配置於第2基材21之驅動元件22側之面側。
又，柱狀構造體可配置成於俯視下與第1配線重疊，亦可配置成不與第1配線重疊。
作為柱狀構造體之形狀，並無特別限定，其剖面形狀例如可設為矩形、梯形等。例如於圖8（a）、（b）中，柱狀構造體33之剖面形狀為矩形，於圖10（a）中，柱狀構造體33之剖面形狀為梯形。
又，柱狀構造體之剖面形狀例如亦可如圖10（b）所示，為具有圓角之形狀。又，柱狀構造體之側面例如可為平面，亦可含有曲面。
作為柱狀構造體之形成方法，例如可列舉光蝕刻法。
（b）導電膜 本發明中之接著構件具有與上述柱狀構造體相接且將上述第1配線及上述驅動元件電連接之導電膜。
導電膜電連接於第1配線及驅動元件。例如如圖8（a）所示，於第2基材21之驅動元件22側之面側配置有柱狀構造體33之情形時，藉由導電膜34於其上表面與第3配線15相接，而經由導電膜34將第1配線13及驅動元件22電連接。又，如圖8（b）所示，於第1基材11之與半導體元件12側之面相反之面側配置有柱狀構造體33之情形時，導電膜34藉由在上表面與第4配線23相接，而經由導電膜34將第1配線13及驅動元件22電連接。
導電膜係與柱狀構造體相接地配置，且以覆蓋柱狀構造體之上表面之至少一部分及側面之至少一部分的方式配置。
於第2基材之驅動元件側之面側配置有柱狀構造體，且與柱狀構造體相接地配置有導電膜之情形時，當驅動元件為TFT之情形時，導電膜亦可作為TFT之源極電極及汲極電極發揮功能。又，於該情形時，導電膜亦可配置於TFT之源極電極及汲極電極上。
作為導電膜之材料，可使用各種導電性材料。作為導電性材料，例如可使用銅、鉬、鈦、鎢、鉭、鋁、金、銀、錫、鉛之金屬、含有選自該等金屬中之至少1種之合金、或氧化銦錫（ITO）、氧化銦鋅（IZO）等導電性氧化物。藉由使用導電性高之銅或鋁，可抑制電阻增大。又，如下所述，藉由使用硬度相對較低之銅，可提供能夠構築可靠性更高之電連接之顯示裝置用配線基板。
導電膜之厚度例如可設為0.01 μm以上15 μm以下、0.05 μm以上10 μm以下或0.2 μm以上8 μm以下。若導電膜之厚度為上述範圍內，則可對導電膜賦予高柔軟性，即便柱狀構造體產生變形，亦可防止導電膜之破損或斷線。
作為導電膜之形成方法，例如可列舉CVD法、濺鍍法、鍍覆法等。
（3）其他構成 亦可於第1構件及第2構件之間，於配置有上述連接構件之部分以外之部分配置樹脂膜。
樹脂膜係作為接著構件發揮功能者。作為樹脂膜之材料，例如可使用環氧樹脂、丙烯酸樹脂、聚矽氧樹脂等。
又，於第1構件及第2構件之間，配置有上述連接構件之部分以外之部分亦可為空間部。例如如圖9（b）所示，於第1構件10及第2構件20之間配置有可作為緩衝材或間隔件發揮功能之柱狀構造體36之情形、或雖未圖示但像素密度高且連接構件之密度高之情形時，即便存在空間部，亦能夠維持第1構件及第2構件間之間隔。
4.顯示裝置用配線基板之製造方法 作為本發明之顯示裝置用配線基板之製造方法，並無特別限定，可設為與一般之配線基板之製造方法相同。
圖11（a）～（d）係表示本發明之顯示裝置用配線基板之製造方法一例之步驟圖。首先，如圖11（a）所示，製造第1構件10，該第1構件10具有：第1基材11、構裝於第1基材11之一面側且具有發光功能的半導體元件12、及電連接於半導體元件12且將第1基材11之正反加以電連接的第1配線13。第1構件10之構成係如上所述。其次，如圖11（b）所示，製造第2構件20，該第2構件20具有第2基材21及驅動元件22，該第2基材21與第1基材11之半導體元件12側之面的相反面側對向地配置；該驅動元件22配置於第2基材21之第1基材11側之面側，具有驅動半導體元件12之功能，且電連接於第1配線13。第2構件20之構成係如上所述。其次，如圖11（c）所示，於第2構件20之與第1構件10對向之面黏貼各向異導電性膜31a。繼而，如圖11（d）所示，於各向異導電性膜31a之上表面配置第1構件10，一面進行加熱一面施加壓力，藉由各向異導電性膜31a所含有之導電性粒子使第3配線15及第4配線23導通。與此同時，藉由各向異導電性膜31a所含有之樹脂將第1構件10及第2構件20接著。藉此，於第1構件10及第2構件20之間配置具有各向異導電性之連接構件31。以此方式，可獲得顯示裝置用配線基板1。
B.顯示裝置 本發明之顯示裝置具有上述顯示裝置用配線基板。
若根據本發明，由於具有上述顯示裝置用配線基板，故可構成為廉價之顯示裝置。
圖12係表示本發明之顯示裝置一例之概略剖面圖。如圖12所示，本發明之顯示裝置101具有顯示裝置用配線基板1，該顯示裝置用配線基板1具有第1構件10、第2構件20、以及配置於第1構件10與第2構件之間之連接構件31及樹脂膜32。於第2構件20中，於第2基材21之驅動元件22側之面側配置有電連接於驅動元件22之引出配線24。又，於TAB102構裝有驅動器IC103，顯示裝置用配線基板1與印刷基板101經由引出配線24而電連接。藉此，將自外部電路（未圖示）供給之訊號或電源賦予至驅動器IC103，各半導體元件12基於該等訊號或電源進行控制，藉此，可顯示圖像。
於本發明之顯示裝置中，關於上述顯示裝置用配線基板以外之構件，由於可設為與一般之顯示裝置所使用之構件相同，故省略此處之說明。
於本發明中，較佳為排列有多個顯示裝置用配線基板。例如於圖13中，排列有多個顯示裝置用配線基板1。顯示裝置101係藉由使多個顯示裝置用配線基板1排列而構成1個顯示畫面之顯示裝置，係所謂之拼接式（tiling）顯示裝置。藉由排列有多個顯示裝置用配線基板，可使顯示裝置大型化。
於圖13中，於各顯示裝置用配線基板1中，相對於1個第2構件20排列有多個第1構件10，但並不限定於此，各顯示裝置用配線基板亦可為具有1個第1構件與1個第2構件者。即，拼接式顯示裝置例如如圖13所示，具備具有1個以上之第1構件10及1個第2構件20之單元40，且將多個單元40拼接即可。
拼接式顯示裝置只要至少具有多個顯示裝置用配線基板即可，可適當具有必要之構成。
作為顯示裝置及拼接式顯示裝置之製造方法，並無特別限定，可設為與一般之顯示裝置及拼接式顯示裝置之製造方法相同。
本發明之顯示裝置較佳為微型LED顯示器。
再者，本發明並不限定於上述實施形態。上述實施形態係例示，具有與本發明之申請專利範圍所記載之技術思想實質上相同之構成且發揮相同之作用效果者無論為何者，均包含於本發明之技術範圍內。
II.與配線基板及其製造方法相關之態樣 接下來，對與配線基板及其製作方法相關之態樣進行說明。 半導體裝置具備半導體基板或絕緣基板等基板、及經圖案化之各種絕緣膜、半導體膜、金屬膜之積層體作為基本構成。藉由適當設計絕緣膜、半導體膜、金屬膜之形狀或積層構造，可提供具有各種功能之半導體裝置。通常，此種半導體裝置以與形成有配線之基板（配線基板）連接之狀態使用，藉由經由該配線基板供給之訊號或電力而控制、驅動半導體裝置。例如於作為上述2中揭示之半導體裝置之一種的顯示裝置中，隔著貫通設置有顯示元件之基板之貫通配線（亦稱為貫通電極）而設置有用以將顯示裝置與配線基板電連接之配線焊墊。
本發明之課題之一在於提供一種用以將形成有配線之多個基板電連接之配線構造及含有其之配線基板、以及用以製造含有該配線構造之配線基板之方法。
本發明之實施形態之一係配線基板。該配線基板具有第1基板、第1基板上之第1配線、位於第1基板上且含有樹脂之至少一個柱狀構造體、位於柱狀構造體與第1配線之上且與柱狀構造體及第1配線相接之導電膜、位於導電膜上且與導電膜電連接之第2配線、以及第2配線上之第2基板。
本發明之實施形態之一係配線基板。該配線基板具有第1基板、第1基板上之第1配線、位於第1配線上且與第1配線電連接之導電膜、位於導電膜上並與導電膜相接且含有樹脂之至少一個柱狀構造體、位於柱狀構造體上且與柱狀構造體相接之第2配線、及第2配線上之第2基板。
本發明之實施形態之一係製造配線基板之方法。該方法含有如下步驟：於第1基板上形成第1配線；於第1基板上形成含有樹脂之至少一個柱狀構造體；於柱狀構造體上形成導電膜；於第2基板上形成第2配線；及以導電膜與第2配線相互直接相接之方式將第1基板與第2基板貼合。
本發明之實施形態之一係製造配線基板之方法。該方法含有如下步驟：於第1基板上形成第1配線；於第2基板上形成第2配線；於第2基板上形成含有樹脂之至少一個柱狀構造體；於柱狀構造體上形成導電膜；及以導電膜與第2配線相互直接相接之方式將第1基板與第2基板貼合。
本發明之實施形態之一係顯示裝置。該顯示裝置具有第1基板、第1基板上之第1配線、位於第1基板上且含有樹脂之至少一個柱狀構造體、柱狀構造體上之導電膜、位於導電膜上且與導電膜電連接之第2配線、第2配線上之第2基板、位於第2基板上且與第2配線電連接之第3配線、以及第2基板上之顯示元件。第3配線構成為向顯示元件傳輸訊號。
以下，一面參照圖式等一面對本發明之各實施形態進行說明。惟，本發明可於不脫離其主旨之範圍內以多種態樣實施，並不限定於以下例示之實施形態之記載內容進行解釋。 於本說明書及請求項中，「某構造體自其他構造體露出」之表達係指某構造體之一部分未被其他構造體覆蓋之態樣，亦包含該未被其他構造體覆蓋之部分進而被其他之構造體覆蓋之態樣。
（第1實施形態） 1.基本構造 於本實施形態中，對用以將設置有配線之兩個基板電連接之配線基板100進行說明。於圖14（A）中表示配線基板100之示意性剖面圖。如圖14（A）所示，配線基板100具有第1基板102與第2基板104，於第1基板102上設置有第1配線110，於第2基板104上設置有第2配線112。第1配線110或第2配線112可如圖14（A）所示，分別以與第1基板102與第2基板104相接之方式設置，或者亦可經由未圖示之絕緣膜分別形成於第1基板102、第2基板104上。於使用絕緣膜之情形時，例如可使用具有一層或多層含有氧化矽或氮化矽、氧氮化矽、氮氧化矽等含矽無機化合物之層之膜。
配線基板100進而於第1基板102上具有至少一個柱狀構造體118。柱狀構造體118係含有有機化合物之絕緣體，作為有機化合物，可舉樹脂。作為樹脂，可例示環氧樹脂、丙烯酸樹脂、聚矽氧樹脂等。因此，柱狀構造體118表現出彈性，可藉由外力而變形。柱狀構造體118可形成為不與第1配線110重疊，或者亦可如圖14（B）所示設置成與第1配線110重疊。柱狀構造體118之高度，例如可設為1 μm以上100 μm以下、1 μm以上80 μm以下或1 μm以上50 μm以下。又，與第1基板102之上表面平行之面中的剖面（以下，記作水平剖面）之最大面積可設為20 μm2 以上3000 μm2 以下或100 μm2 以上1500 μm2 以下。
配線基板100進而具有位於柱狀構造體118上且與柱狀構造體118相接之導電膜116。導電膜116亦與第1配線110相接，藉此，將導電膜116與第1配線110電連接。導電膜116係以覆蓋柱狀構造體之上表面之至少一部分及側面之至少一部分之方式形成。
第1基板102與第2基板104係以導電膜116與第2配線112電連接之方式相互貼合。因此，第1配線110、柱狀構造體118、導電膜116及第2配線112夾於第1基板102與第2基板104之間。此時，亦可將作為接著材發揮功能之樹脂膜130設置於第1基板102與第2基板104之間。對於樹脂膜130，例如可使用環氧樹脂或丙烯酸樹脂、聚矽氧樹脂等。於圖14（A）或圖14（B）所示之配線基板100中，樹脂膜130覆蓋導電膜116之至少一部分。
上述第1配線110、第2配線112、及導電膜116可使用表現出導電性之各種材料。例如可使用銅、鉬、鈦、鎢、鉭、鋁、金、銀等0價金屬、含有選自該等金屬中之至少一種之合金、或銦錫氧化物（ITO）或銦鋅氧化物（IZO）等導電性氧化物。藉由使用導電性高之銅或鋁，可抑制由設置配線基板100引起之電阻增大。又，如下所述，藉由使用硬度相對較低之銅，可提供能夠構築可靠性更高之電連接之配線基板100。第1配線110、第2配線112之厚度，例如設為0.05 μm以上20 μm以下、0.1 μm以上15 μm以下或0.2 μm以上10 μm以下即可。藉此，可獲得充分之導電性。導電膜116之厚度，例如可設為0.01 μm以上15 μm以下、0.05 μm以上10 μm以下或0.2 μm以上8 μm以下。藉由以此種厚度形成導電膜116，可對導電膜116賦予高柔軟性，即便柱狀構造體118產生變形，亦可防止導電膜116之破損或斷線。
於將設置有配線之兩個基板電連接之情形時，通用各向異性導電膜。各向異性導電膜具有經過樹脂塗佈之鎳或銀、金等導電體粒子或焊料粒子分散於高分子所得之構造，藉由將各向異性導電膜配置於基板間並一面進行加熱一面施加壓力，使該等金屬或焊料將配線間電連接。因此，配線間之電連接係藉由粒子狀導電體與平面狀配線之接觸而進行，因此，電連接未必穩定。又，由於在高分子與導電體之間存在大的熱膨脹係數差，故於配線間之連接後之冷卻過程中會累積應力。因此，於導電體產生裂紋或產生導電體與配線之剝離，此成為使配線基板之可靠性降低之因素。
與此相對，雖會於下文敍述細節，但本實施形態之配線基板100係藉由將形成有導電膜116之第1基板102與形成有第2配線112之第2基板104貼合，並使用樹脂膜130接著而製造，藉此，第1配線110與第2配線112經由導電膜116而電連接。如圖14（A）或圖14（B）所示，柱狀構造體118可於上表面具有平坦面。因此，於柱狀構造體118上導電膜116亦具有高平坦性。又，第2配線112由於形成於第2基板104上，故其平坦性亦高。因此，導電膜116與第2配線112間之電連接可利用相對較大之面積進行，因此，不僅可抑制接觸電阻增大，而且可實現更確實之電連接。
即使為於形成柱狀構造體118之時間點其上表面並不平坦之情形時，由於柱狀構造體118表現出彈性，故於將第1基板102與第2基板104貼合時柱狀構造體118亦產生變形，第2配線112之平坦之面形狀反映至柱狀構造體118之上表面。因此，亦於導電膜116之上表面形成平坦面，其結果，可達成可靠性高之電連接。
如上所述，柱狀構造體118由於會表現出彈性，因此即便於將第1基板102與第2基板104貼合時施加壓力，柱狀構造體118亦不會被破壞，又，用以於第1基板102與第2基板104之貼合後將導電膜116朝第2配線112之方向壓抵之應力產生於內部。該應力有助於使導電膜116與第2配線112確實地作物理性地接觸。又，藉由對導電膜116採用銅等硬度低之導電材料，即便於將第1基板102與第2基板104貼合時柱狀構造體118產生變形，由於導電膜116追隨柱狀構造體118之變形，故亦能夠抑制導電膜116之破損。因此，導電膜116與第2配線112間剝離之可能性大幅度降低，可構築具有高可靠性之電連接。
2.變形例 配線基板100之構造並不限於上述構造，配線基板100可具有各種構造。例如柱狀構造體118與導電膜116之上下關係不受限制，可如圖14（C）所示，以柱狀構造體118位於導電膜116上之方式構成配線基板100。於該情形時，導電膜116配置於第1配線110與柱狀構造體118之間或第1基板102與柱狀構造體118之間，且導電膜116覆蓋樹脂膜130之一部分。第1配線110與第2配線112間之電連接係經由第1配線110與導電膜116具有之平坦面而進行，因此，可實現可靠性高之電連接。
或者，亦可如圖15（A）所示，配線基板100具有多個柱狀構造體118。於設置多個柱狀構造體118之情形時，亦可為至少1個遠離導電膜116而配置，且不與導電膜116相接。具體而言，可如圖15（B）所示，配線基板100具備與導電膜116相接之柱狀構造體118-1、以及上表面或側面未被導電膜116覆蓋之柱狀構造體118-2。於該情形時，柱狀構造體118-2亦可作為緩衝材或間隔件發揮功能，有助於維持第1基板102與第2基板104間之間隔。雖未圖示，但亦可為柱狀構造體118-2之表面之全部或其一部分被以與導電膜116絕緣之方式分離之導電性膜覆蓋。
或者，亦可如圖16（A）至圖16（C）所示，配線基板100具備貫通電極。例如如圖16（A）所示之例般，配線基板100可具有設置於第1基板102之貫通孔、及貫通該貫通孔之第1貫通電極120。第1貫通電極120與第1配線110電連接。於該情形時，第1配線110之一部分亦作為用以提供足以將導電膜116與第1貫通電極120電連接之面積之焊墊發揮功能，該部分亦稱為焊盤。作為任意之構成，配線基板100亦可進而於第1基板102之下具有與第1貫通電極120電連接之配線（第4配線）122。第4配線122之一部分亦可作為焊盤發揮功能，用於與各種半導體裝置或其他配線基板之連接。
同樣地，亦可於第2基板104形成貫通電極。例如如圖16（B）所示，配線基板100可進而具有設置於第2基板104之貫通孔、及貫通該貫通孔之第2貫通電極124。第2貫通電極124與第2配線112電連接。配線基板100亦可進而於第2基板104之上具有與第2貫通電極124電連接之配線（第3配線）126。與第1配線110或第4配線122同樣地，第2配線112或第3配線126之一部分亦可作為焊盤發揮功能，後者供於與其他半導體裝置或配線基板之連接。再者，柱狀構造體118並非必須與貫通電極重疊。例如如圖16（C）所示，第1貫通電極120可以不與柱狀構造體118重疊之方式形成。雖未圖示，但第2貫通電極124亦可以不與柱狀構造體118重疊之方式形成。
第1貫通電極120並非必須填埋貫通孔之整體，如圖17（A）所示，以藉由連續地覆蓋第1基板102之上表面與下表面之一部分、及貫通孔之側壁而可於第1基板102之上表面與下表面之間實現電連接的方式形成即可。同樣地，第2貫通電極124亦無須填埋第2基板104之貫通孔之整體，亦可如圖17（B）所示，以藉由連續地覆蓋第2基板104之上表面與下表面之一部分、及貫通孔之側壁而可於第2基板104之上表面與下表面之間實現電連接的方式形成。於採用此種構造之情形時，亦可於貫通孔填充填充材料132。作為填充材料132，可列舉環氧樹脂或丙烯酸樹脂、聚醯亞胺、聚醯胺、聚酯等高分子。再者，於不利用第1貫通電極120填埋貫通孔整體之情形時，亦可如圖17（C）所示，以第1貫通電極120亦作為第1配線110發揮功能之方式構成配線基板100。於該情形時，無須另外設置第1配線110，第1貫通電極120與樹脂膜130相接。換言之，亦可以覆蓋貫通第1基板102之貫通孔之側壁整體或至少一部分的方式，於貫通孔內形成第1配線110作為第1貫通電極120。於該情形時，第1配線110位於填充材料132與側壁之間，且第1配線110與樹脂膜130相接。柱狀構造體118亦可以與填充材料132重疊之方式設置。
雖未圖示，但亦可不形成第2配線112，而以第2貫通電極124亦作為第2配線112發揮功能之方式構成配線基板100。即，亦可以覆蓋貫通第2基板104之貫通孔之側壁整體或至少一部分的方式，於貫通孔內形成第2配線112作為第2貫通電極124。於該情形時，第2配線112位於填充材料132與側壁之間。柱狀構造體118亦可以與填充材料132之一部分重疊之方式設置。
柱狀構造體118之形狀不受限制，與第1基板102之上表面垂直之剖面（以下，記作垂直剖面）的形狀亦可為正方形、長方形、梯形。如圖14（A）所示，當柱狀構造體118之垂直剖面成為長方形之情形時，柱狀構造體118之底面積與上表面之面積會相同或實質上相同。與此相對，於圖18（A）所示之例中，垂直剖面係以下底（相互平行之邊中，相較第2基板104更靠近第1基板102之邊）較上底長之方式構成之梯形。於該情形時，柱狀構造體118之底面積大於上表面之面積。與此相對，亦可以於垂直剖面中下底較上底短之方式形成柱狀構造體118（圖18（B））。於該情形時，柱狀構造體118之底面積小於上表面之面積。
柱狀構造體118之垂直剖面並非必須為準確之多邊形，亦可如圖19（A）所示具有圓角。又，柱狀構造體118之側面無須僅由直線構成，亦可含有曲面。例如，柱狀構造體118亦可於與第1基板102之上表面平行之方向上具有錐形形狀。即，亦可以如下方式調整柱狀構造體118之形狀：柱狀構造體118之側面相對於第1基板102之上表面之傾斜度於垂直剖面中，隨著遠離第1基板102而連續地增大，隨著靠近上表面而連續地減少。於採用此種形狀之情形時，於垂直剖面中，柱狀構造體118之側面含有多個反曲點。再者，於本說明書與請求項中，柱狀構造體118之垂直剖面之角為圓形之情形時，所謂上表面之面積係指通過柱狀構造體118之高度整體之95%的位置之水平剖面118c之面積（參照圖19（B））。此處，所謂柱狀構造體118之高度，係指自柱狀構造體118之最高位置118a至底面之距離H，所謂底面118b，係指柱狀構造體118與第1配線110或第1基板102（於第1基板102上形成絕緣膜之情形時為絕緣膜）相接之面。
於上述變形例中，第1配線110與第2配線112間之電連接亦經由該等具有之平坦面及導電膜116具有之平坦面而進行。因此，可構築可靠性高之電連接。
（第2實施形態） 於本實施形態中，對配線基板100之製造方法之一例進行說明。此處，利用圖20（A）至圖22（B）所示之示意性剖面圖對圖18（A）所示之配線基板100之製造方法進行敍述。關於與第1實施形態中敍述之構成相同或類似之構成，有時省略說明。
首先，於第1基板102形成貫通孔（圖20（A））。作為第1基板102所使用之材料，可列舉玻璃或石英等氧化矽、矽、砷化鎵、氮化鎵等之半導體、陶瓷、高分子等。作為高分子，可例示具有聚醯亞胺或聚醯胺、聚酯、聚碳酸酯作為基本骨架之高分子、或環氧樹脂、酚醛樹脂、酚樹脂、苯環丁烯樹脂等。或者，第1基板102亦可含有玻璃與樹脂之複合材料，於該情形時，作為樹脂，可使用環氧樹脂等。第1基板102亦可具有可撓性。
貫通孔藉由電漿蝕刻或濕式蝕刻等蝕刻、雷射照射或噴砂或超音波鑽孔等機械加工而形成即可。貫通孔之數量或大小可根據配線基板100所要求之功能而任意地決定。
其次，形成第1貫通電極120。第1貫通電極120可藉由各種方法形成，但作為代表性之方法，可舉鍍覆法。於該情形時，首先，以覆蓋貫通孔之側壁或第1基板102之上表面與下表面之方式形成晶種層134（圖20（B））。晶種層134含有鈦或銅，可藉由濺鍍法或化學氣相沈積（CVD）法、無電電鍍、蒸鍍法等形成。尤其是藉由應用濺鍍法，可高效率地形成晶種層134。雖未圖示，但亦可於形成晶種層134之前，於貫通孔之側壁或第1基板102之兩面形成一層或多層含有聚醯亞胺或聚醯胺等有機化合物、或氧化矽或氮化矽等無機化合物之絕緣膜。
其次，於第1基板102之上表面與下表面形成用以保護不形成第1貫通電極120之區域之阻劑遮罩136（圖20（C））。阻劑遮罩136亦可藉由塗佈液體之阻劑並使之硬化而形成，但由於第1基板102具有貫通孔，故可藉由將膜狀之阻劑貼附於上表面與下表面，然後進行曝光與顯影而高效率地形成。然後，對晶種層134供電而進行電鍍，於未被阻劑遮罩136覆蓋之晶種層134上成膜金屬膜，形成第1貫通電極120（圖20（D））。
然後，將阻劑遮罩136去除（圖20（D）），藉由蝕刻將自第1貫通電極120露出之晶種層134去除（圖20（E））。作為蝕刻劑，可使用含有硫酸等酸之蝕刻劑。亦可視需要，對第1基板102之上表面與下表面進行平坦化處理。平坦化處理例如可利用基於例如金剛石車刀之物理研磨、或使用分散有研磨劑之研磨液之化學機械研磨（CMP）進行。
如圖17（A）至圖17（C）所示之配線基板100般，未將第1基板102之貫通孔整體利用第1貫通電極120填充之情形時亦同樣地，以覆蓋貫通孔之側壁或第1基板102之上表面與下表面之方式形成晶種層134（圖21（A）），然後，於第1基板102之上表面與下表面形成用以保護不形成第1貫通電極120之區域之阻劑遮罩136（圖21（B））。繼而，對晶種層134供電而進行電鍍，於未被阻劑遮罩136覆蓋之晶種層134上成膜金屬膜135，然後，藉由去除阻劑遮罩136、及利用蝕刻將自金屬膜135露出之晶種層134去除，而形成含有晶種層134與金屬膜135之積層之第1貫通電極120（圖21（C））。第1貫通電極120可作為第1配線110發揮功能。然後，藉由塗佈上述高分子或進行貼合而填充貫通孔，將填充材料132配置於貫通孔內（圖21（D））。
獲得圖20（E）之狀態後，以與第1貫通電極120電連接之方式分別於第1基板102之上下形成第1配線110與第4配線122（圖22（A））。第1配線110或第4配線122可使用CVD法或濺鍍法、無電電鍍法、電鍍法等而形成。第1配線110與第4配線122之形成順序沒有限定。又，第4配線122亦可於將第1基板102與第2基板104貼合之後形成。
然後，應用光蝕刻法而形成柱狀構造體118（圖22（B））。柱狀構造體118可藉由應用旋轉塗佈法或噴墨法、浸漬塗佈法等濕式成膜法塗佈構成柱狀構造體118之樹脂或為高分子原料之低聚物、或為前驅物之光阻劑，然後進行隔著光罩之曝光、顯影、加熱處理而形成。於低聚物或前驅物為片狀之情形時，將其設置於第1基板102上，然後，進行隔著光罩之曝光、顯影、加熱處理，藉此形成柱狀構造體118。
形成柱狀構造體118之後，形成導電膜116（圖22（B））。導電膜116亦應用CVD法或濺鍍法、鍍覆法等形成。
亦對第2基板104形成貫通孔、設置於貫通孔內之第2貫通電極124、第2配線112、第3配線126。第2基板104亦可含有第1基板102中能夠使用之材料，藉由對第1基板102與第2基板104賦予可撓性，亦可形成能夠變形之配線基板100。第2基板104之貫通孔或第2貫通電極124、第2配線112、第3配線126可利用與設置於第1基板102之貫通孔、第1貫通電極120、第1配線110相同之方法形成，因此，省略該等之形成方法之說明。第3配線126亦可於將第1基板102與第2基板104貼合之後形成。
然後，藉由塗佈或貼合將樹脂膜130形成於導電膜116上，以第1配線110、柱狀構造體118、導電膜116及第2配線112夾於第1基板102與第2基板104之間的方式，將第2基板104配置於第1基板102上。此時，亦可以導電膜116與第2配線112確實地相接之方式對第2基板104或第1基板102或兩者施加壓力。於柱狀構造體118之上表面並不平坦之情形時，藉由將第2配線112壓抵至柱狀構造體118而將第2配線112之平坦性反映至柱狀構造體118與導電膜116之上表面。因此，於導電膜116與第2配線112間形成具有相對較大之面積之接觸面，其結果，構築可靠性高之電連接。然後，藉由使樹脂膜130硬化而將第1基板102與第2基板104固定（圖18（A））。再者，亦可藉由將樹脂膜130塗佈於第2配線112並於其上配置第1基板102而進行貼合。
如上所述，柱狀構造體118可應用光蝕刻法而形成。雖省略細節，但導電膜116亦可利用通用半導體製程即光蝕刻法而形成。因此，本實施形態之配線基板100可藉由半導體製程中通用之步驟而製造，無須對配線基板100之形成使用價格相對較高之各向異性導電膜。又，藉由應用微影術，可位置精度較佳地形成柱狀構造體118或導電膜116。因此，藉由實施本實施形態，可低成本地提供具有高可靠性之配線構造及具有其之配線基板。
（第3實施形態） 於本實施形態中，作為應用第1、第2實施形態中敍述之配線基板100之半導體裝置而對顯示裝置進行說明。關於與第1實施形態中敍述之構成相同或類似之構成，有時省略說明。再者，於本說明書與請求項中，顯示元件分類為非自發光型顯示元件與自發光型顯示元件。非自發光型顯示元件包含具有液晶元件或電泳元件、MEMS（Micro Electro Mechanical Systems，微機電系統）元件之顯示元件等。自發光型顯示元件則包含由有機化合物負責發光之有機電場發光元件、及由無機半導體負責發光之無機電場發光元件。將前者稱為OLED，將後者稱為LED。於本說明書與請求項中，將OLED與LED概括地記作發光元件。
1.構造 將為本發明實施形態之一之顯示裝置150的示意性俯視圖與仰視圖分別示於圖23（A）、圖23（B）。如根據該等圖可理解般，顯示裝置150具有第1基板152、及設置於第1基板152上之第2基板154。第1基板152與第2基板154分別對應於配線基板100之第1基板102與第2基板104。
於第2基板154上積層經圖案化之各種絕緣膜、半導體膜、絕緣膜，藉由該等構成多個像素156。設置多個像素156之區域係顯示區域158。如下所述，於各像素156設置LED200。於圖23（A）、圖23（B）所示之例中，顯示裝置150於第1基板152下設置驅動電路（掃描線側驅動電路160、訊號線側驅動電路162）。此處，示出於顯示裝置150設置兩條掃描線側驅動電路160與一條訊號線側驅動電路162之例，但該等驅動電路之數量或配置不受限制。又，該等驅動電路可直接形成於第1基板152之一個面（下表面）上，亦可將形成於半導體基板等不同基板上之積體電路作為驅動電路搭載於第1基板152下。
於圖24（A）與圖24（B）中分別表示顯示裝置150之端部之示意性俯視圖與仰視圖。將一個像素156之一部分與顯示裝置150之端部附近的示意性剖面圖示於圖25中。各像素156與各種配線連接，於圖24（A）中圖示其中一條配線170及連接於其之像素156。於圖24（A）所示之例中，於配線170延伸之方向上多個像素156與配線170連接。配線170係與設置於各像素156之電晶體180或LED200（參照圖25）等半導體元件電連接，各種訊號（閘極訊號、重置訊號等）經由配線170而供給至各像素156。
配線170係於第2基板154附近連接於第3配線126。於第2基板154設置貫通孔172及配置於此處之第2貫通電極124、以及設置於第2基板154之下表面之第2配線112。該等第3配線126、第2貫通電極124及第2配線112分別對應於配線基板100之第3配線126、第2貫通電極124及第2配線112。
亦於第1基板152設置有貫通孔174，於貫通孔174形成第1貫通電極120（參照圖25）。顯示裝置150進而具有配置於第1基板152上且與第1貫通電極120電連接之第1配線110、第1基板152上之柱狀構造體118、及形成於柱狀構造體118上之導電膜116。該等第1配線110、柱狀構造體118及導電膜116亦分別對應於配線基板100之第1配線110、柱狀構造體118及導電膜116。
第4配線122配置於第1基板152之下，且與掃描線側驅動電路160電連接。因此，掃描線側驅動電路160經由第4配線122、第1貫通電極120、第1配線110、導電膜116、第2配線112、第2貫通電極124、第3配線126及配線170與像素156電連接。換言之，顯示裝置150於其基板端部具有配線基板100，藉此，自掃描線側驅動電路160供給之各種訊號被賦予至像素156。
如圖25所示，於各像素156設置LED200及連接於其之電晶體180。惟，像素156之構造並不限定於此。例如亦可於各像素156設置多個電晶體或電容元件。
電晶體180例如含有閘極電極182、閘極電極182上之閘極絕緣膜184、隔著閘極絕緣膜184而與閘極電極182重疊之半導體膜186、及與半導體膜186電連接之源極/汲極電極188、190等。LED200例如含有連接焊墊202、203、與連接焊墊202電連接之第1電極206、位於第1電極206之上之經積層的半導體膜208、半導體膜208上之第2電極210、以及將第2電極210與連接焊墊203電連接之引繞配線204等。經由源極/汲極電極188、連接焊墊202及第1電極206向半導體膜208中注入電洞，另一方面，經由連接焊墊203、引繞配線204及第2電極210向半導體膜208中注入電子。所注入之電洞與電子於半導體膜208內之活性層再結合，從而發光。於顯示裝置150進而隔著密封膜212設置對向基板214，藉由該等保護電晶體180或LED200。
雖省略詳細之說明，但與掃描線側驅動電路160同樣地，訊號線側驅動電路162與像素156間之連接亦可應用配線基板100，藉此，影像訊號或初始化訊號等各種訊號以及用於LED200之發光之電力經由配線基板100供給至各像素156。
2.變形例 顯示裝置150之構造不限於上述構造。例如亦可如圖26所示，各像素156中設置之電晶體之全部或一部分以夾於第1基板152與第2基板154之間之方式設置於第2基板154之下表面。例如可將與LED200連接之電晶體180設置於第2基板154之下。更具體而言，亦可以位於第2基板154之下且位於與第1基板152相比更靠近第2基板154之位置的方式設置電晶體180。於該情形時，電晶體180位於樹脂膜130上，藉由第2貫通電極124、及設置於第2貫通電極124之下且與第2貫通電極124電連接之焊盤128將電晶體180與LED200電連接。與像素156連接之配線170設置於第2基板154之下，且作為配線基板100之第2配線112發揮功能。
或者，亦可如圖27所示，電晶體180以位於與第2基板154相比更靠近第1基板152之位置的方式配置於第1基板152之上。於該情形時，樹脂膜130位於電晶體180之上，且於其上設置第2基板154。此時，為了電晶體180與LED200之電連接而可應用配線基板100之構造。即，可於第1基板152上形成柱狀構造體118，並於其上設置源極/汲極電極188作為配線基板100之導電膜。於第2基板154之下設置第2配線112，電晶體180係經由作為源極/汲極電極188發揮功能之導電膜116、第2配線112、第2貫通電極124而與LED200電連接。此時，半導體膜186或另一個源極/汲極電極190可視為配線基板100之第1配線110。電晶體180進而與設置於第1基板152上之配線170連接，配線170經由形成於第1基板152之第1貫通電極120而與掃描線側驅動電路160連接。再者，於圖27所示之例中，示出源極/汲極電極188兼作導電膜116之構成，但亦可於源極/汲極電極188上以覆蓋柱狀構造體118之方式設置與源極/汲極電極188相接之導電膜116。於該情形時，可將源極/汲極電極188視為配線基板100之第1配線110。
或者，亦可如圖28所示，於第1基板152之下形成電晶體180。於該情形時，與圖25所示之顯示裝置150同樣地，對設置於第1基板152與第2基板154之配線間之電連接利用配線基板100之構造。即，作為第1貫通電極120設置於第1基板152之貫通孔之第1配線110、第1配線110上之柱狀構造體118、柱狀構造體118上之導電膜116、以及位於導電膜116之上且與導電膜116電連接之第2配線112相當於配線基板100，經由該構造將LED200與電晶體180電連接。於在第1基板152之下設置電晶體180之情形時，顯示裝置150亦可進而具有保護電晶體180之保護膜131作為任意構成。保護膜131以至少覆蓋電晶體180之方式設置即可。
上述顯示裝置150係所謂微型LED顯示裝置，可應用於顯示裝置150之顯示元件亦不限於LED，例如可如圖29所示應用OLED220。於圖29所示之例中，於電晶體180上設置平坦化膜216，並於其上配置OLED220。OLED220係由第1電極222、第1電極222上之第2電極226、及設置於第1電極222與第2電極226之間之電場發光層（以下，記作EL層）224構成。第1電極222與第2電極226之至少一者係以能夠使可見光透過之方式構成。第1電極222經由平坦化膜216中所設置之開口而與源極/汲極電極190連接，因開口而產生之凹凸被間隔壁218覆蓋。EL層224之構造不受限制，可將載子注入層、載子傳輸層、發光層、載子阻擋層等各種功能層適當組合而形成。
同樣地，亦可利用液晶元件作為顯示元件。例如可如圖30所示，於平坦化膜216上形成液晶元件230。液晶元件具有第1電極232、覆蓋第1電極232之第1配向膜234、第1配向膜234上之液晶層236、液晶層236上之第2配向膜238、第2配向膜238上之第2電極240作為基本構成。作為任意構成，亦可於液晶元件230與對向基板214之間設置濾色器244或遮光膜246、及覆蓋該等之外覆層242。於此處所示之例中，液晶元件230係所謂TN（Twisted Nematic，扭轉向列）液晶元件或VA（Virtical Alignment，垂直對齊）液晶元件，但亦可將IPS（In-Plane Switching，共平面切換）液晶元件應用於顯示裝置150。
如上所述，顯示裝置150含有配線基板100。又，如第1實施形態中所敍述般，藉由應用配線基板100，而在設置於第1基板152與第2基板104之配線間構築可靠性高之電連接，因此，能夠使顯示裝置150之可靠性提高。又，於配線基板100中無須使用各向異性導電膜，因此，藉由應用本實施形態，可低成本地提供高可靠性之顯示裝置。
（第4實施形態） 於本實施形態中，對具有與顯示裝置150不同之構造之顯示裝置250進行說明。於本實施形態中，使用於各像素156設置OLED220作為顯示元件之例進行說明，但可應用之顯示元件並不限於OLED220，可應用各種自發光型顯示元件、非自發光型顯示元件。關於與第1至第3實施形態中敍述之構成相同或類似之構成，有時省略說明。
將顯示裝置250之示意性俯視圖示於圖31中，將像素156與顯示裝置250之端部附近之示意性剖面圖示於圖32中。作為顯示裝置250與顯示裝置150之不同點，可列舉於顯示裝置250中於第1基板152上設置顯示元件之方面、及相當於顯示裝置150之第2基板154之基板為撓性印刷電路基板（以下為FPC）254之方面等。
具體而言，顯示裝置250具有第1基板152，於第1基板152上形成多個像素156及用以驅動像素156之掃描線側驅動電路160。掃描線側驅動電路160配置於顯示區域158外。自顯示區域158及掃描線側驅動電路160，由經圖案化之導電膜形成之配線256（圖31中未圖示）向第1基板152之一邊延伸，配線256於第1基板152之端部附近露出而形成端子252。於端子252，於配線256上形成至少1個柱狀構造體118，進而設置覆蓋柱狀構造體118之側面與上表面之至少一部分的導電膜116。以覆蓋端子252之方式設置FPC254。於圖31所示之例中，訊號線側驅動電路162搭載於FPC254上，但訊號線側驅動電路162亦可直接形成於第1基板152上。
於FPC254形成有FPC配線258，且FPC配線258與導電膜116電連接。藉此，自外部電路（未圖示）供給之影像訊號或電源經由FPC配線258、導電膜116、配線256而賦予至顯示區域158、掃描線側驅動電路160、訊號線側驅動電路162。各像素156基於該等訊號或電源而受到控制，藉此，可於顯示區域158上顯示影像。
於顯示裝置250中，第1基板152與FPC254分別對應於配線基板100之第1基板102與第2基板，配線256與FPC配線258分別對應於配線基板100之第1配線110與第2配線112。又，柱狀構造體118與導電膜116分別對應於配線基板100之柱狀構造體118與導電膜116。換言之，於顯示裝置250中，於設置端子252之區域形成配線基板100，利用該配線基板100進行第1基板152與FPC254之電連接。
通常，顯示裝置與FPC之連接係使用各向異性導電膜，但如第1實施形態中所敍述般，各向異性導電膜之價格相對較高，且電連接之可靠性未必較高。與此相對，本實施形態之顯示裝置250與FPC254之連接係應用第1實施形態中所敍述之配線基板100。因此，該等之間之電連接的可靠性高，且不會引起成本增大。因此，藉由應用本實施形態，可低成本地製造可靠性高之顯示裝置。
再者，本發明中之配線基板及其製造方法相關之態樣包含以下之揭示。 1.一種配線基板，其具有第1基板、上述第1基板上之第1配線、位於上述第1基板上且含有樹脂之至少一個柱狀構造體、位於上述柱狀構造體與上述第1配線之上且與上述柱狀構造體及上述第1配線相接之導電膜、位於上述導電膜之上且與上述導電膜電連接之第2配線、以及上述第2配線上之第2基板。 2.如上述1.所述之配線基板，其中，上述柱狀構造體與上述第1配線重疊。 3.如上述1.或2.所述之配線基板，其中，上述導電膜覆蓋上述柱狀構造體之上表面與側面。 4.如上述1.所述之配線基板，其中，於上述第1基板與上述第2基板之間進而具有與上述導電膜相接之樹脂膜。 5.如上述1.所述之配線基板，其具有多個上述柱狀構造體。 6.如上述5.所述之配線基板，其中，上述多個柱狀構造體中之至少一個係遠離上述導電膜而配置。 7.如上述1.所述之配線基板，其中，上述第1基板具有貫通上述第1基板之貫通孔，上述第1配線覆蓋上述貫通孔之側壁之至少一部分。 8.如上述7.所述之配線基板，其中，於上述貫通孔內進而具有填充材料，上述第1配線之一部分位於上述填充材料與上述側壁之間。 9.如上述8.所述之配線基板，其中，上述柱狀構造體與上述填充材料重疊。 10.如上述1.所述之配線基板，其進而具有貫通上述第1基板且與上述第1配線電連接之第1貫通電極。
11.如上述1.所述之配線基板，其進而具有貫通上述第2基板且與上述第2配線電連接之第2貫通電極。 12.如上述1.所述之配線基板，其中，上述柱狀構造體之底面積大於上述柱狀構造體之上表面之面積。 13.如上述1.所述之配線基板，其中，上述柱狀構造體於與上述第1基板之上表面平行之方向上具有錐形形狀。 14.如上述1.所述之配線基板，其中，於上述第2基板上進而具有選自液晶元件與發光元件中之顯示元件。 15.如上述14.所述之配線基板，其進而具有與上述顯示元件電連接之電晶體。 16.如上述15.所述之配線基板，其中，上述電晶體配置於上述第2基板上。 17.如上述15.所述之配線基板，其中，上述電晶體設置於上述第2基板之下，且位於與上述第1基板相比更靠近上述第2基板之位置。 18.如上述15.所述之配線基板，其中，上述電晶體設置於上述第1基板之上，且位於與上述第2基板相比更靠近上述第1基板之位置。 19.如上述15.所述之配線基板，其中，上述電晶體位於上述第1基板之下。 20.一種製造配線基板之方法，其含有如下步驟：於第1基板上形成第1配線，於上述第1基板上形成含有樹脂之至少一個柱狀構造體，於上述柱狀構造體上形成導電膜，於第2基板上形成第2配線，以上述導電膜與上述第2配線相互直接相接之方式將第1基板與第2基板貼合。
21.如上述20.所述之方法，其中，上述柱狀構造體以覆蓋上述第1配線之方式形成。 22.如上述20.所述之方法，其中，上述導電膜以覆蓋上述柱狀構造體之上表面與側面之方式形成。 23.如上述20.所述之方法，其中，上述第1基板與上述第2基板使用樹脂膜而貼合。 24.如上述20.所述之方法，其中，上述柱狀構造體形成多個。 25.如上述24.所述之方法，其中，上述導電膜係以與至少1個柱狀構造體分離地配置之方式形成。 26.如上述20.所述之方法，其進而含有如下步驟：於形成上述第1配線之前，於上述第1基板形成貫通上述第1基板之貫通孔， 上述第1配線係以覆蓋上述貫通孔之側壁之至少一部分的方式形成。 27.如上述26.所述之方法，其進而含有如下步驟：於形成上述第1配線後且形成上述柱狀構造體之前，於上述貫通孔內形成填充材料。 28.如上述27.所述之方法，其中，上述柱狀構造體以與上述填充材料重疊之方式形成。 29.如上述20.所述之方法，其含有如下步驟：於形成上述第1配線之前，形成貫通上述第1基板之第1貫通電極， 上述第1配線係以與上述第1貫通電極電連接之方式形成。 30.如上述20.所述之方法，其含有如下步驟：於形成上述第2配線之前，形成貫通上述第2基板之第2貫通電極， 上述第2配線係以與上述第2貫通電極電連接之方式形成。
31.如上述20.所述之方法，其中，上述柱狀構造體係以底面積大於上表面之面積之方式形成。 32.如上述20.所述之方法，其中，上述柱狀構造體係以於與上述第1基板之上表面平行之方向上具有錐形形狀之方式形成。 33.如上述20.所述之方法，其進而含有如下步驟：於上述第2基板上形成選自液晶元件與發光元件中之顯示元件。 34.如上述33.所述之方法，其進而含有形成與上述顯示元件電連接之電晶體之步驟。 35.如上述34.所述之方法，其中，上述電晶體形成於上述第2基板上。 36.如上述34.所述之方法，其中，上述電晶體設置於上述第2基板之下，且以位於與上述第1基板相比更靠近上述第2基板之位置之方式形成。 37.如上述34.所述之方法，其中上述電晶體設置於上述第1基板之下，且以位於與上述第2基板相比更靠近上述第1基板之位置之方式形成。 38.如上述34.所述之方法，其中，上述電晶體係以位於上述第1基板之下之方式形成。 39.一種顯示裝置，其具有第1基板、上述第1基板上之第1配線、位於上述第1基板上且含有樹脂之至少一個柱狀構造體、上述柱狀構造體上之導電膜、位於上述導電膜上且與上述導電膜電連接之第2配線、上述第2配線上之第2基板、位於上述第2基板上且與上述第2配線電連接之第3配線、以及上述第2基板上之顯示元件，且上述第3配線係以向顯示元件傳輸訊號之方式構成。 40.如上述39.所述之顯示裝置，其中，上述柱狀構造體與上述第1配線重疊。
41.如上述39或40.所述之顯示裝置，其中，上述導電膜覆蓋上述柱狀構造體之上表面與側面。 42.如上述39.所述之顯示裝置，其中，於上述第1基板與上述第2基板之間進而具有與上述導電膜相接之樹脂膜。 43.如上述39.所述之顯示裝置，其具有多個上述柱狀構造體。 44.如上述43.所述之顯示裝置，其中，上述多個柱狀構造體中之至少一個係遠離上述導電膜而配置。 45.如上述39.所述之顯示裝置，其中，上述第1基板具有貫通上述第1基板之貫通孔，且上述第1配線覆蓋上述貫通孔之側壁之至少一部分。 46.如上述45.所述之顯示裝置，其中，於上述貫通孔內進而具有填充材料，且上述第1配線之一部分位於上述填充材料與上述側壁之間。 47.如上述46.所述之顯示裝置，其中，上述柱狀構造體與上述填充材料重疊。 48.如上述39.所述之顯示裝置，其進而具有貫通上述第1基板且與上述第1配線電連接之第1貫通電極。 49.如上述39.所述之顯示裝置，其進而具有貫通上述第2基板且與上述第2配線電連接之第2貫通電極。 50.如上述39.所述之顯示裝置，其中，上述柱狀構造體之底面積大於上述柱狀構造體之上表面之面積。
51.如上述39.所述之顯示裝置，其中，上述柱狀構造體於與上述第1基板之上表面平行之方向上具有錐形形狀。 52.如上述39.所述之顯示裝置，其進而具有與上述顯示元件電連接之電晶體。 53.如上述52.所述之顯示裝置，其中，上述電晶體配置於上述第2基板上。 54.如上述52.所述之顯示裝置，其中，上述電晶體設置於上述第2基板之下，且位於與上述第1基板相比更靠近上述第2基板之位置。 55.如上述52.所述之顯示裝置，其中，上述電晶體設置於上述第1基板之上，且位於與上述第2基板相比更靠近上述第1基板之位置。 56.如上述52.所述之顯示裝置，其中，上述電晶體設置於上述第1基板之下。
於上文作為本發明之實施形態所敍述之各實施形態只要不相互矛盾，便可適當組合而實施。又，該行業者基於各實施形態適當進行構成要素之追加、刪除或設計變更所得者只要具備本發明之主旨，亦包含於本發明之範圍內。
又，關於即便為與可藉由上述各實施形態獲得之作用效果不同之其他作用效果但根據本說明書之記載亦明確者、或者該行業者亦可容易地預測者，理解為當然可藉由本發明獲得者。
1:顯示裝置用配線基板 10:第1構件 11:第1基材 11h:貫通孔 12:具有發光功能之半導體元件 12R:紅色半導體元件 12G:綠色半導體元件 12B:藍色半導體元件 13:第1配線 14:第2配線 15:第3配線 20:第2構件 21:第2基材 22:驅動元件 23:第4配線 31、35:連接構件 32:樹脂膜 101:顯示裝置 100:配線基板 102:第1基板 104:第2基板 110:第1配線 112:第2配線 116:導電膜 118:柱狀構造體 118-1:柱狀構造體 118-2:柱狀構造體 120:第1貫通電極 122:第4配線 124:第2貫通電極 126:第3配線 128:焊盤 130:樹脂膜 131:保護膜 132:填充材料 134:晶種層 135:金屬膜 136:阻劑遮罩 150:顯示裝置 152:第1基板 154:第2基板 156:像素 158:顯示區域 160:掃描線側驅動電路 162:訊號線側驅動電路 170:配線 172:貫通孔 174:貫通孔 180:電晶體 182:閘極電極 184:閘極絕緣膜 186:半導體膜 188:源極/汲極電極 190:源極/汲極電極 200:LED 202:連接焊墊 203:連接焊墊 204:引繞配線 206:第1電極 208:半導體膜 210:第2電極 212:密封膜 214:對向基板 216:平坦化膜 218:間隔壁 220:OLED 222:第1電極 224:EL層 226:第2電極 230:液晶元件 232:第1電極 234:第1配向膜 236:液晶層 238:第2配向膜 240:第2電極 242:外覆層 244:濾色器 246:遮光膜 250:顯示裝置 252:端子 254:FPC 256:配線 258:FPC配線
圖1係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖2係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖3係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖4係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖5係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖6係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖7係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖8係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖9係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖10係例示本發明之顯示裝置用配線基板之概略剖面圖。 圖11係例示本發明之顯示裝置用配線基板之製造方法的步驟圖。 圖12係例示本發明之顯示裝置之概略剖面圖。 圖13係例示本發明之顯示裝置之概略剖面圖。 圖14係一實施形態之配線基板之示意性剖面圖。 圖15係一實施形態之配線基板之示意性剖面圖。 圖16係一實施形態之配線基板之示意性剖面圖。 圖17係一實施形態之配線基板之示意性剖面圖。 圖18係一實施形態之配線基板之示意性剖面圖。 圖19係一實施形態之配線基板之示意性剖面圖。 圖20係說明一實施形態之配線基板之製造方法的示意性剖面圖。 圖21係說明一實施形態之配線基板之製造方法的示意性剖面圖。 圖22係說明一實施形態之配線基板之製造方法的示意性剖面圖。 圖23係一實施形態之顯示裝置之示意性俯視圖與仰視圖。 圖24係一實施形態之顯示裝置之示意性俯視圖與仰視圖。 圖25係一實施形態之顯示裝置之示意性剖面圖。 圖26係一實施形態之顯示裝置之示意性剖面圖。 圖27係一實施形態之顯示裝置之示意性剖面圖。 圖28係一實施形態之顯示裝置之示意性剖面圖。 圖29係一實施形態之顯示裝置之示意性剖面圖。 圖30係一實施形態之顯示裝置之示意性剖面圖。 圖31係一實施形態之顯示裝置之示意性俯視圖。 圖32係一實施形態之顯示裝置之示意性剖面圖。
1:顯示裝置用配線基板
10:第1構件
11:第1基材
11h:貫通孔
12:具有發光功能之半導體元件
12R:紅色半導體元件
12G:綠色半導體元件
12B:藍色半導體元件
13:第1配線
14:第2配線
15:第3配線
20:第2構件
21:第2基材
22:驅動元件
23:第4配線
31:連接構件
32:樹脂膜

Claims (21)

  1. 一種顯示裝置用配線基板，其具備： 第1構件：具有第1基材、構裝於該第1基材之一面側且具有發光功能之半導體元件、以及電連接於該半導體元件且將該第1基材之正反加以電連接之配線；及 第2構件：具有第2基材及驅動元件，該第2基材係與該第1基材之該半導體元件側之面的相反面側對向地配置，該驅動元件係配置於該第2基材之該第1基材側之面側且具有驅動該半導體元件之功能並電連接於該配線。
  2. 如請求項1所述之顯示裝置用配線基板，其具有連接構件，該連接構件配置於該第1構件及該第2構件之間，具有各向異導電性，且將該配線及該驅動元件電連接。
  3. 如請求項1所述之顯示裝置用配線基板，其中，該驅動元件係薄膜電晶體。
  4. 如請求項1所述之顯示裝置用配線基板，其中，該第1基材具有貫通孔，該配線係配置於該貫通孔之貫通配線。
  5. 如請求項1至4中任一項所述之顯示裝置用配線基板，其中，該第1基材小於該第2基材。
  6. 如請求項5所述之顯示裝置用配線基板，其中，相對於1個該第2構件排列有多個該第1構件。
  7. 一種顯示裝置，其具有請求項1所述之顯示裝置用配線基板。
  8. 如請求項7所述之顯示裝置，其中，排列有多個該顯示裝置用配線基板。
  9. 一種配線基板，其具有： 第1基板； 該第1基板上之第1配線； 至少一個柱狀構造體：位於該第1基板上且含有樹脂； 導電膜：位於該柱狀構造體與該第1配線之上，且與該柱狀構造體及該第1配線相接； 第2配線：位於該導電膜之上且與該導電膜電連接；及 該第2配線上之第2基板。
  10. 如請求項9所述之配線基板，其中，該導電膜覆蓋該柱狀構造體之上表面與側面。
  11. 如請求項9所述之配線基板，其中，於該第1基板與該第2基板之間進而具有與該導電膜相接之樹脂膜。
  12. 如請求項9所述之配線基板，其中，該第1基板具有貫通該第1基板之貫通孔，該第1配線覆蓋該貫通孔之側壁之至少一部分。
  13. 如請求項9所述之配線基板，其具有貫通該第2基板且與該第2配線電連接之第2貫通電極。
  14. 如請求項9至13中任一項所述之配線基板，其中，於該第2基板上進而具有選自液晶元件與發光元件中之顯示元件。
  15. 如請求項14所述之配線基板，其進而具有與該顯示元件電連接之電晶體。
  16. 一種製造配線基板之方法，其含有如下步驟： 於第1基板上形成第1配線； 於該第1基板上形成含有樹脂之至少一個柱狀構造體； 於該柱狀構造體上形成導電膜； 於第2基板上形成第2配線； 以該導電膜與該第2配線相互直接相接之方式將第1基板與第2基板貼合。
  17. 一種顯示裝置，其具有： 第1基板； 該第1基板上之第1配線； 至少一個柱狀構造體：位於該第1基板上且含有樹脂； 該柱狀構造體上之導電膜； 第2配線：位於該導電膜上且與該導電膜電連接； 該第2配線上之第2基板； 第3配線：位於該第2基板上且與該第2配線電連接；及 該第2基板上之顯示元件， 其中該第3配線係以向顯示元件傳輸訊號之方式構成。
  18. 如請求項17所述之顯示裝置，其中，該導電膜覆蓋該柱狀構造體之上表面與側面。
  19. 如請求項17所述之顯示裝置，其中，於該第1基板與該第2基板之間進而具有與該導電膜相接之樹脂膜。
  20. 如請求項17所述之顯示裝置，其中，該第1基板具有貫通該第1基板之貫通孔，該第1配線覆蓋該貫通孔之側壁之至少一部分。
  21. 如請求項17至20中任一項所述之顯示裝置，其進而具有與該顯示元件電連接之電晶體。
TW108118060A 2018-05-25 2019-05-24 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法 TW202032780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018100602 2018-05-25
JPJP2018-100602 2018-05-25

Publications (1)

Publication Number Publication Date
TW202032780A true TW202032780A (zh) 2020-09-01

Family

ID=68617112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118060A TW202032780A (zh) 2018-05-25 2019-05-24 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法

Country Status (3)

Country Link
JP (1) JPWO2019225708A1 (zh)
TW (1) TW202032780A (zh)
WO (1) WO2019225708A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599510B (zh) * 2020-08-24 2022-11-08 錼创显示科技股份有限公司 微型发光二极管显示矩阵模块
US11990499B2 (en) 2020-08-24 2024-05-21 PlayNitride Display Co., Ltd. Display apparatus and method of fabricating the same
CN117999597A (zh) * 2021-09-30 2024-05-07 索尼集团公司 显示模块的制造方法及显示模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
CN111261639A (zh) * 2015-09-11 2020-06-09 夏普株式会社 图像显示装置以及图像显示元件的制造方法
WO2017146477A1 (ko) * 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
CN107302011B (zh) * 2016-04-14 2020-11-20 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
WO2019225708A1 (ja) 2019-11-28
JPWO2019225708A1 (ja) 2021-07-08

Similar Documents

Publication Publication Date Title
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
US11342405B2 (en) Display device having notched connection wiring
US10181507B2 (en) Display tile structure and tiled display
US10964234B2 (en) Stretchable display panel and device and manufacturing method of the same
CN107132708B (zh) 显示装置
TW202032780A (zh) 顯示裝置用配線基板及顯示裝置、以及配線基板及其製造方法
KR101961527B1 (ko) 표시 장치
JP7477647B2 (ja) 積層構造体、表示スクリーン、および表示装置
US10685930B2 (en) Driving integrated circuit and display device including the same
JP2023524192A (ja) 発光基板及びその製造方法、表示装置
US11171194B2 (en) Display apparatus
JP6076270B2 (ja) ディスプレイ装置及びパネルユニット
CN113314544A (zh) 显示设备
WO2021238443A1 (zh) 显示模组和显示装置
KR102401089B1 (ko) 표시 장치
JP2010171289A (ja) 画像表示装置
US8586155B2 (en) Display device
KR20170081058A (ko) 패드와 이를 구비하는 디스플레이 패널 및 디스플레이 장치
US11723243B2 (en) Organic light emitting display device including a connecting structure with dummy pad on flexible substrate
JP2012113216A (ja) 表示装置及びその製造方法並びにディスプレイ
CN107665873B (zh) 集成电路芯片及包括其的显示设备
JP7245889B2 (ja) 表示装置
KR102671897B1 (ko) 표시 장치 및 그 제조 방법
JP2019161155A (ja) 配線基板とその作製方法
WO2023038096A1 (ja) 表示装置およびマルチディスプレイ