CN103021964B - 半导体基板、电子器件及其制造方法 - Google Patents

半导体基板、电子器件及其制造方法 Download PDF

Info

Publication number
CN103021964B
CN103021964B CN201210374598.1A CN201210374598A CN103021964B CN 103021964 B CN103021964 B CN 103021964B CN 201210374598 A CN201210374598 A CN 201210374598A CN 103021964 B CN103021964 B CN 103021964B
Authority
CN
China
Prior art keywords
insulating barrier
silicon dioxide
semiconductor substrate
hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210374598.1A
Other languages
English (en)
Other versions
CN103021964A (zh
Inventor
关根重信
关根由莉奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN103021964A publication Critical patent/CN103021964A/zh
Application granted granted Critical
Publication of CN103021964B publication Critical patent/CN103021964B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种在硅基板、半导体电路元件或绝缘层中不产生裂纹的高可靠度的半导体基板、电子器件及其制造方法。绝缘层（3）是由二氧化硅微粒（311）和浸渗在二氧化硅微粒（311）‑（311）间产生的间隙内并将该间隙填埋的纳米晶体或纳米非晶形的二氧化硅（320）构成的纳米复合结构。

Description

半导体基板、电子器件及其制造方法
技术领域
本发明涉及半导体基板、电子器件及其制造方法。
背景技术
近年来，提出了在电路基板预先设置多个贯通电极，然后层叠该电路基板的TSV（硅直通孔：Through-Silicon-Via）技术。如果采用该TSV技术，可在小的占有面积中填入大量的功能，此外为了能够显著地缩短元件相互间的重要的电路径，而引入处理的高速化。
在应用TSV技术时，必须使贯通电极与硅基板电绝缘。作为电绝缘的手段，日本特开2008-251964号公报公开了如下技术，即：为了围住贯通硅基板的贯通电极，设置贯通硅基板的环状的分离槽，在分离槽的底面及侧面上直接形成硅膜，接着以填埋残留在分离槽内的间隙的方式在硅膜上形成绝缘膜，通过使分别与分离槽的内周侧面及外周侧面接触的硅膜的表面热氧化，形成硅热氧化膜。
可是，需要直接在分离槽的底面及侧面上形成硅膜的工序、在形成硅膜后以填埋残留在分离槽内的间隙的方式在硅膜上形成绝缘膜的工序、以及使硅膜表面热氧化的工序，工序复杂，不得不延长工序。在通过TSV技术置换以往的平面配置技术时，在工业的批量生产上，视为重要的是成本及性能，在上述的现有技术中，不能充分满足此要求。
而且，由于是通过硅热氧化膜使贯通电极和硅基板电绝缘的结构，因此难以形成充分厚的绝缘膜，难以降低相对于贯通电极的静电电容，信号传送特性的改善及消耗电力的降低具有极限。
另外，由于难以形成充分厚的绝缘膜，所以几乎不能期待通过绝缘膜缓和产生在贯通电极附近的应力的作用。因此，不得不使半导体电路元件与贯通电极分离地配置，面积效率降低。
接着，日本特开2004-31923号公报中公开了形成MOS晶体管或双极性晶体管等所用的沟槽式分离槽的技术的详细情况。其公开内容大致如下。
（a）将由二氧化硅微粒等构成的绝缘粒子分散在有机溶剂等分散介质中，将形成的悬浊液通过旋涂涂布在硅基板的形成有沟槽的表面上，然后通过从该涂膜上除去分散介质，用绝缘粒子填埋沟槽。绝缘粒子不相互结合，也不与沟槽的侧壁及底面结合。因而，此后，通过回流性电介质层封闭沟槽的上部，防止从沟槽放出绝缘粒子。
（b）公开了用与上述（a）相同的方法，在将绝缘粒子填埋在沟槽中后，通过绝缘粘合剂使绝缘粒子相互间结合，通过绝缘粒子和绝缘粘合剂形成网格结构的粒状绝缘层。作为绝缘粘合剂的材料，记载了使用将硅醇溶解于有机溶剂中而成的无机SOG及有机SOG。还有以下等记载，即：在无机SOG及有机SOG中使用的硅醇中，也可以将与Si原子结合的―OH基及―O－基的一部分置换为―H基；在有机SOG中使用的硅醇中，也可以将―CH3基置换为―C2H5基等其它烷基；另外，在有机SOG中使用的硅醇中，也可以将与Si原子结合的―OH基及―O－基的一部分置换为―CH3基或―C2H5基等烷基。
（c）通过不含粘合剂的第1粒状绝缘层和含有粘合剂的第2粒状绝缘层形成绝缘层。不含粘合剂的第1粒状绝缘层的上表面被含有绝缘粘合剂的第2粒状绝缘层被覆。
（d）构成绝缘层的粒状绝缘层含有均匀混合的第1绝缘粒子及第2绝缘粒子和交联它们的绝缘粘合剂。
可是，在日本特开2004-31923号公报中，由二氧化硅微粒等构成的绝缘粒子相互不结合，与沟槽的侧壁及底面也不结合，因此必须采用用回流电介质层封闭沟槽上部（上述a）、采用粘合剂结合绝缘粒子（上述b～d）等方法，招致绝缘结构及工序的复杂化。
而且，在上述的方法（a）的情况下，相对于硅基板不能形成密合强度高的绝缘层。在方法（b）的情况下，由于为通过绝缘粒子和绝缘粘合剂形成网格结构的粒状绝缘层，因此相对于硅基板的绝缘层的密合强度仍不充分。此外，在采用有机SOG等粘合剂的情况下，由于绝缘层含碳，因此作为要求高绝缘电阻的绝缘层，根本不是优选的。方法（c）、（d）由于含有第1绝缘粒子及第2绝缘粒子，因此密合强度仍残留问题。
另外，在使构成贯通电极等的纵向导体绝缘时，也有时在绝缘层自身中埋入纵向导体，在日本特开2004-31923号公报所记载的技术中，不能与如此的绝缘结构对应。
发明内容
发明所要解决的课题
本发明的课题是，提供一种具有相对于半导体基板的密合强度高的绝缘层的高可靠性的半导体基板、电子器件及其制造方法。
本发明的另一课题是，提供一种在硅基板、半导体电路元件或绝缘层中不发生裂纹等缺陷的高可靠性的半导体基板、电子器件及其制造方法。
本发明的又一课题是，提供一种具有成本廉价的绝缘结构的半导体基板、电子器件及其制造方法。
本发明的再一课题是，提供一种具有充分厚的绝缘膜、纵向导体和基板间的静电电容低、具有能有助于改善信号传送特性及降低消耗电力的绝缘结构的半导体基板、电子器件及其制造方法。
本发明的再一课题是，提供一种可缓和在贯通电极附近产生的应力，提高形成半导体电路元件的面积效率的半导体基板、电子器件及其制造方法。
用于解决课题的手段
为了解决上述课题，本发明的半导体基板包含纵向导体和绝缘层。所述纵向导体含有纳米复合晶体结构的金属/合金成分，且被填充在设于所述半导体基板的厚度方向的纵孔内。所述绝缘层在所述纵向导体周围形成为环状，且含有纳米尺寸的二氧化硅微粒和纳米晶体或纳米非晶形的二氧化硅，所述纳米晶体或纳米非晶形的二氧化硅填埋所述二氧化硅微粒间的间隙，并与所述二氧化硅微粒一同构成纳米复合结构。
在本发明中，所谓“纳米尺寸”及“纳米”指的是1μm以下的范围。此外，绝缘层中所含的纳米复合结构，指的是至少2种组成成分成为一体而构成复合体，这些组成成分为纳米尺寸的微粒、或纳米晶体或纳米非晶形的相。
如上所述，在本发明的半导体基板中，纵向导体含有纳米复合晶体结构的金属/合金成分，且被填充在设于半导体基板的厚度方向的纵孔内。纵孔周围被壁面封闭，因此填充在其内部的纵向导体中产生的应力直接施加给纵孔的内壁面，有在内壁面发生龟裂或裂纹的顾虑。在本发明中，由于纵向导体含有纳米复合晶体结构的金属/合金成分，因此应力减小。而且，纳米复合晶体结构具有促进纵向导体的等轴晶化的作用，因此能够起到进一步降低应力的效果。因此可缓和从纵向导体施加给纵孔的内壁面的应力，能够避免在内壁面发生龟裂或裂纹。
此外，在本发明中，由于在所述纵向导体的周围以环状形成绝缘层，因此能够通过绝缘层遮断纵向导体中流动的电流向半导体基板的漏泄。
绝缘层含有纳米尺寸的二氧化硅微粒和纳米晶体或纳米非晶形的二氧化硅，所述纳米晶体或纳米非晶形的二氧化硅填埋所述二氧化硅微粒间的间隙，并与所述二氧化硅微粒一同构成纳米复合结构，因此可得到无裂纹或空洞等缺陷的高可靠度的绝缘层。
在本发明中，绝缘层是通过使液体二氧化硅或液体Si化合物浸渗在二氧化硅微粒间而得到的，是包含纳米晶体区域和纳米非晶形区域的纳米复合结构。因此，作为纳米复合结构的特有的作用，应力减小，因而能够填塞半导体电路元件与绝缘层之间的间隔，提高形成半导体电路元件的面积效率。
绝缘层由于在纵向导体的周围形成为环状，因此产生在纵向导体中的应力为对绝缘层的应力，如果应力大则有时在绝缘层产生龟裂或裂纹。如果在绝缘层产生龟裂或裂纹，则绝缘层的本来的作用产生破绽，产生电流从纵向导体向半导体基板的漏泄。对于此问题，在本发明中，由于纵向导体如上所述具有纳米复合晶体结构的金属/合金成分，因而应力减小。而且，纳米复合晶体结构具有促进纵向导体的等轴晶化的作用，因而能够起到进一步降低应力的效果。因此，可缓和从纵向导体施加给纵孔的内壁面的应力及施加给绝缘层的应力，能够避免在内壁面及绝缘层产生龟裂或裂纹。
本发明的绝缘层在应用于TSV技术时，能够用于将在硅基板的厚度方向延伸的纵向导体与其它纵向导体及形成在硅基板上的半导体电路元件进行电绝缘。
绝缘层通过在硅基板的厚度方向以环状槽或孔状设置，在其内部填充绝缘物而形成。如此形成的绝缘层成本廉价，而且可具有与环状槽的宽度或孔的内径相称的充分的厚度。因此，纵向导体与硅基板之间的静电电容低，为可有助于改善信号传送特性及降低消耗电力的绝缘结构。
此外，绝缘层因具有与环状槽的宽度或孔的内径相称的较大的厚度，能够缓和产生在贯通电极附近的应力，提高形成半导体电路元件的面积效率。
作为具体的方式，绝缘层能够采用围住纵向导体并填埋设在所述硅基板上的环状槽的方式，即环状绝缘层的方式。
环状绝缘层也可以在环状槽的内壁面具有绝缘层。该绝缘层优选包含氧化层，更优选包含氮化层。氧化层及氮化层可以是单层，也可以是多层。此外，氧化层及氮化层可以是在环状槽的内面成膜的，也可以是对出现在环状槽的内面的硅基板的表面进行了氧化或氮化而成的。
作为其它方式，还能够采用绝缘层填埋设在硅基板的厚度方向的孔，纵向导体填埋开在该绝缘层上的孔的方式。孔也与环状槽的情况同样，也可以在其内壁面含有氧化层或氮化层。
本发明的半导体基板具体能够采用作为中介层基板（interposer）的方式。除此以外，也能够采用在硅基板的内部具有半导体元件的半导体晶片或半导体装置的方式。
另外，也可以通过层叠多片本发明的基板来作为电子器件实现。
本发明另外还对上述的半导体基板的制造方法进行了公开。该制造方法包括绝缘层形成工序和纵向导体形成工序，其中，绝缘层形成工序包括：在所述半导体基板上形成朝其厚度方向的孔或槽；向所述孔或槽内，流入将二氧化硅微粒分散在挥发性有机溶剂中而得到的悬浊液；接着，向所述孔或槽内，流入液体二氧化硅或液体Si化合物，使其浸渗在所述二氧化硅微粒间的间隙内；进而，通过热处理，促进浸渗的所述液体二氧化硅或所述液体Si化合物向二氧化硅的转化。所述热处理工序包括一边对所述孔或槽内的内容物进行加压一边加热，然后一边加压一边冷却的工序；
纵向导体形成工序包括：在被所述绝缘层围住的区域内，形成朝所述半导体基板的厚度方向的纵孔；在所述纵孔内形成含有纳米复合晶体结构的金属/合金成分的纵向导体。
根据上述的制造方法，能够低成本地批量生产本发明的半导体基板及电子器件。
在本发明的制造方法中，作为液体二氧化硅，能够使用二氧化硅溶胶等。作为液体Si化合物，能够使用具有Si-N键的液体Si化合物。这样的Si化合物的具体例子是以Si-N键作为基本单元的无机聚合物，代表性地为全氢聚硅氮烷（PHPS）。除此以外，还能够采用用通式R3SiO-（R2SiO）n-SiR3表示的硅氧烷或用通式（R3Si-OH）表示的硅醇。调制这些Si化合物的有机溶剂溶液，将其流入孔或槽内。
在采用液体Si化合物时，在将Si化合物转化为二氧化硅的工序中，能够利用残留在所述二氧化硅微粒表面的所述挥发性有机溶剂的羟基。
向所述孔或槽内注入所述悬浊液的工序可在真空室内在减压下进行。通过该工序，悬浊液中的挥发性有机溶剂大部分蒸发，但挥发性有机溶剂的羟基残留在二氧化硅微粒表面。利用该残留的羟基，能够将Si化合物转化为二氧化硅。
向所述孔或槽内流入液体二氧化硅或液体Si化合物的工序也优选在真空室内在减压下进行。因为如果在减压下，则能够使液体二氧化硅或液体Si化合物确实浸渗在二氧化硅微粒间。
优选包含在向所述孔或槽内流入了液体二氧化硅或液体Si化合物后进行热处理的工序。由此，能够促进二氧化硅转化，同时将有机物热分解，作为气体排出。
另外，热处理工序优选包含一边对所述孔或槽内的内容物进行加压一边进行加热，然后一边加压一边冷却的工序。通过该工序，能够进一步推进有机物热分解，同时使绝缘层致密化，提高对半导体基板的密合力。
发明效果
如上所述，根据本发明，能够得到如下的效果。
（a）能够提供具有对半导体基板的密合强度高的绝缘层的高可靠度的半导体基板、电子器件及其制造方法。
（b）能够提供无裂纹等缺陷的高可靠度的半导体基板、电子器件及其制造方法。
（c）能够提供具有充分厚的绝缘膜，具有能有助于改善信号传送特性及降低消耗电力的绝缘结构的半导体基板、电子器件及其制造方法。
（d）能够提供可缓和绝缘层中产生的应力，提高形成半导体电路元件的面积效率的半导体基板、电子器件及其制造方法。
（e）能够提供具有成本廉价的绝缘结构的半导体基板、电子器件及其制造方法。
对于本发明的其它的目的、构成及优点，参照附图进行更详细地说明。但是，附图只不过是例示。
附图说明
图1是表示本发明的半导体基板的一部分的剖视图。
图2是放大示意性地表示图1所示的半导体基板的绝缘层的结构的图。
图3是表示本发明的半导体基板的一部分的俯视图。
图4是图3的4-4线剖视图。
图5是示意性地表示含有本发明的纳米复合晶体结构的金属/合金成分的复合材料的图。
图6是示意性地表示含有本发明的纳米复合晶体结构的金属/合金成分的复合材料的图。
图7是示意性地表示含有本发明的纳米复合晶体结构的金属/合金成分的复合材料的图。
图8是示意性地表示含有本发明的纳米复合晶体结构的金属/合金成分的复合材料的图。
图9是表示本发明的半导体基板的另一实施方式的俯视图。
图10是图9的10-10线剖视图。
图11是表示本发明的半导体基板的整个制造工序的图。
图12是表示图11所示的制造工序的一部分的图。
图13是表示图12所示的工序后的工序的图。
图14是表示图13所示的工序后的工序的图。
图15是表示图14所示的工序后的工序的图。
图16是表示图15所示的工序后的工序的图。
图17是表示图16所示的工序后的工序的图。
图18是表示图17所示的工序后的工序的图。
图19是表示图18所示的工序后的工序的图。
图20是表示图19所示的工序后的工序的图。
图21是表示本发明的半导体基板的另一实施方式的剖视图。
图22是表示采用本发明的半导体基板的电子器件的例子的剖视图。
具体实施方式
参照图1及图2，本发明的半导体基板1具有朝厚度方向的绝缘层3。图1及图2在具有绝缘层和纵向导体的半导体基板中，只取出并示出绝缘层3。绝缘层3被填充在设于构成半导体基板1的例如硅基板的厚度方向的孔或槽（以下称为通路）30内。槽能够采用直线状、曲线状或环状等任意的形态。为孔的情况下，其孔形能够采用圆形状、方形状或椭圆形状等任意的形状。
绝缘层3包含纳米尺寸的二氧化硅微粒311和填埋二氧化硅微粒311-311间、并与二氧化硅微粒311一同构成纳米复合结构的纳米晶体或纳米非晶形的二氧化硅320。关于纳米尺寸及纳米复合结构的定义，如以上所述。具体地讲，绝缘层3是通过用液体二氧化硅或液体Si化合物填埋二氧化硅微粒311-311间的间隙而得到的，为含有纳米晶体区域和纳米非晶形区域的纳米复合结构。
二氧化硅微粒311具有作为粒子的形状，但二氧化硅320意味着填埋二氧化硅微粒311间，因此是不定形的。所以，二氧化硅微粒311和二氧化硅320作为成分即使是几乎相同的SiO2，其微观的形态也不同，所以两者具有差别。
二氧化硅微粒311具有纳米尺寸（1μm以下）的粒径。原则上讲，优选粒径为通路30的槽宽的1/10以下。在通路30的孔径或槽宽选定10μm以下，例如几微米的情况下，二氧化硅微粒311的粒径为1μm以下，例如几百纳米左右。二氧化硅微粒311在图2中以球形状示出，但其外形形状是任意的，并不限定于球形。此外，二氧化硅微粒311的粒径不需要均匀，能够在上述的纳米尺寸的区域内含有不同粒径。填埋二氧化硅微粒311周围的二氧化硅320不含有成为腐蚀原因的Na。
如上所述，在本发明的半导体基板1中，绝缘层3由于含有纳米尺寸的二氧化硅微粒311和填埋二氧化硅微粒311-311间的间隙、并与二氧化硅微粒311一同构成纳米复合结构的纳米晶体或纳米非晶形的二氧化硅320，因此可得到无裂纹或空洞等缺陷的高可靠度的绝缘层3。
如果更详细地叙述，则在只通过二氧化硅微粒311形成绝缘层3的情况下，有在二氧化硅微粒311-311间发生微小的空隙或空洞等的危险性，有因这些原因在绝缘层3发生裂纹，或者该裂纹对半导体基板1例如硅基板、及形成在硅基板上或其内部的半导体电路元件造成损伤的危险性。
在不含二氧化硅微粒311而只含二氧化硅320时，例如，达到200nm以上的尺寸时，则发生裂纹，降低绝缘的可靠性。
与此相对，在本发明中，绝缘层3由二氧化硅微粒311和填埋二氧化硅微粒311的周围的纳米晶体或纳米非晶形的二氧化硅320构成，因此可通过二氧化硅320填埋二氧化硅微粒311-311间的微小空隙或空洞等。因此，不会在绝缘层3发生裂纹，能够避免在形成在硅基板及其内部的半导体电路元件中残留裂纹等造成的损伤。
此外，对于由纳米尺寸的二氧化硅微粒311和无间隙地填埋二氧化硅微粒311的周围的纳米晶体或纳米非晶形的二氧化硅320构成的纳米复合结构，作为纳米复合结构的特有的作用减小应力，因此还有助于填塞半导体电路元件与绝缘层3之间的距离，提高形成半导体电路元件的面积效率。
另外，在与日本特开2004-31923号公报的对比中，有以下的不同之处。
（a）本发明的绝缘层3与半导体基板1密合，因此与日本特开2004-31923号公报中记载的技术不同，不需要通过回流性电介质层封闭沟槽的上部。
（b）在本发明的绝缘层3中，由于通过纳米晶体或纳米非晶形的二氧化硅320无间隙地填埋纳米尺寸的二氧化硅微粒311的周围，因此与采用无机SOG或有机SOG形成网格结构的绝缘层的日本特开2004-31923号公报的技术不同。因该结构上的差异，本发明的绝缘层3与日本特开2004-31923号公报2所记载的技术相比，电绝缘性优良，而且对半导体基板具有高的密合强度。在日本特开2004-31923号公报中，通过网格结构谋求缓和应力，而在本发明中通过纳米复合结构谋求缓和应力，这点上也不同。
（c）本发明的绝缘层3与日本特开2004-31923号公报不同，不含碳。因该结构上的差异，本发明的绝缘层3为高绝缘电阻的绝缘层。
（d）本发明的绝缘层3只含二氧化硅微粒311作为微粒，因此与含有第1绝缘粒子及第2绝缘粒子的日本特开2004-31923号公报中记载的技术不同。因该结构上的差异，本发明的绝缘层3与日本特开2004-31923号公报的绝缘层相比呈现高的密合强度。
接着，参照图3及图4，作为本发明的半导体基板1的一个例子，图示了具有绝缘层3和纵向导体2的中介层基板。在图中，对于与图1及图2中出现的构成部分对应的部分，标注同一参照符号，并将重复的说明省略。图3及图4中所示的中介层基板包含半导体基板1、纵向导体2和绝缘层3。半导体基板1例如为厚度T1的硅基板，具有晶片或从晶片切取的芯片的形态。厚度T1没有限定，为50～700μm的范围。
绝缘层3为环状，设在围住纵向导体2且设于半导体基板1上的环状槽30内。所以，半导体基板1被绝缘层3分离成其内侧的环状部分11和外侧区域。由此，可使纵向导体2与半导体基板1及其它纵向导体2电绝缘。
环状槽30能够用CVD法、激光穿孔法等公知的技术形成。环状槽30相对于半导体基板1设在其厚度方向，具有比设有纵向导体2的纵孔20的外径D1大的第1内径D2。所以，在纵孔20的内周面与具有第1内径D2的环状槽30的内周面之间，因径差分（D2－D1），半导体基板1作为环状部分11以岛状存在。环状槽30具有距第1内径D2的距离仅为槽宽的第2内径D3。即，环状槽30为槽宽（D3－D2）。虽没有限定，但环状槽30的槽宽为10μm以下，例如为几微米。
关于绝缘层3，如参照图1及图2的上述说明，但在绝缘区域也可以进一步含有绝缘层31、32。绝缘层31、32优选含有氧化层，更优选含有氮化层。氧化层及氮化层可以是单层，也可以是多层，或者也可以是它们的组合。另外，氧化层及氮化层可以成膜在环状槽30的内面，也可以是对出现在环状槽30的内面的半导体基板1的表面进行了氧化或氮化而成的。根据这样的绝缘结构，可通过绝缘层31、32遮断绝缘层3对半导体基板1的不良影响。
实施方式中所示的绝缘层31、32是通过对环状槽30的内壁面进行氧化或氮化而得到的。即，环状槽30的内侧面被绝缘层31、32覆盖，将绝缘层3填充在被绝缘层31、32围住的环状槽30的内部。
作为半导体基板1，举例采用一般的硅基板时，则氧化层为硅氧化层，氮化层为硅氮化层。硅氧化层或硅氮化层能够采用已知的技术来形成。例如，已知有从表面对硅基板进行氧化或氮化的方法，及通过化学气相沉积法（CVD法）成膜绝缘层的方法，能够采用其中的任一方法。绝缘层31、32的氧化或氮化的深度、即实质的层厚优选对照实际要求的传送特性而定。
绝缘层3可以是单层，也可以是隔开间隔地同轴状配置的多层结构。此外，其形状也可以不是图示的圆形状，而是四方形状等的方形状。另外，纵向导体2也不是必须是图示的圆形状、圆柱状，也可以是棱柱状。
纵向导体2被填充在沿半导体基板1的厚度方向延伸的纵孔20的内部。纵向导体2相对于基板表面整列地分布。这样的纵向导体2能够通过采用熔化金属填充法、导电糊剂填充法或金属/合金分散系填充法等形成。实施方式中所示的纵向导体2为贯通半导体基板1的贯通电极。
纵向导体2如图3所示，以在基板表面设想的XY平面看，在X方向及Y方向具有规定的配置间距Dx、Dy地配置。关于纵向导体2的尺度，如果作为一例子例示，配置间距Dx、Dy在4～100μm的范围，最大部的直径D1在0.5～25μm的范围。不过，配置间距Dx、Dy没有必要是固定尺寸，直径D1也不限定于上述值。
纵向导体2具有纳米复合晶体结构。纳米复合晶体结构的纵向导体2通过纳米复合晶体结构具有的作用效果，抑制柱状晶体的生长，等轴晶化进展，因此应力减小。
图5～图8是示意性地表示对纳米复合晶体结构的一般的理解的图。图5所示的方式是使纳米尺寸的第2结晶组织41分散在第1结晶组织40的内部的方式。除此以外，还能够采用以下方式，即：使纳米尺寸的第2结晶组织41分散在第1结晶组织40的晶界的方式（图6）；与此相反，使纳米尺寸的第1结晶组织40分散在第2结晶组织41的晶界的方式；使纳米尺寸的第2结晶组织41分散在第1结晶组织40的内部，同时使纳米尺寸的第2结晶组织41分散在第1结晶组织40的晶界的方式（图7）；第1结晶组织40及第2结晶组织41两者都为纳米尺寸的方式（图8）等。图示虽然省略，但也可以是组合图5～图8的方式。另外，也可以形成与上述的第1结晶组织40及第2结晶组织41形成的纳米复合晶体结构不同的其它种类的纳米复合晶体结构。
第1结晶组织40及第2结晶组织41的金属成分可以部分地重合，也可以完全不相同。第1结晶组织40及第2结晶组织41的区别可根据所含的金属元素的熔点的差异或共晶化或合金化的有无等而产生。此外，该纳米复合晶体结构能够通过纳米金属/合金粒子的熔化填充方法或溅射并用镀膜法等来实现。
第1结晶组织40及第2结晶组织41的代表性的例子为非共晶组织和共晶组织的组合。共晶为合金等的结晶组织的1种，例如在通过熔化金属A和金属B这2种来制造合金时，如果金属A和金属B的比率不在直到金属B相对于金属A的固溶限（制造固溶体的界限）的范围或不在直到金属A相对于金属B的固溶限的范围，则合金为分别不同的成分比的固溶体的结晶混杂而成的合金，构成共晶组织。在金属A和金属B没有满足上述条件时，或熔化温度没有达到共晶点时，本来是可成为共晶的金属A、B，却为非共晶组织。非共晶组织也可通过添加与用于共晶化的金属元素不同的第3金属元素来得到。
在将第1结晶组织40形成非共晶组织时，第2结晶组织41为共晶组织。关于以该组合为前提的纳米复合晶体结构，参照图5～图8可知，包含以下等结构：
（a）使由共晶组织形成的纳米粒子分散在非共晶组织的内部的结构；
（b）使由共晶组织形成的纳米粒子分散在非共晶组织的晶界的结构；
（c）使由非共晶组织形成的纳米粒子分散在共晶组织的晶界的结构；
（d）使由共晶组织形成的纳米粒子分散在非共晶组织的内部，同时使由共晶组织形成的纳米粒子分散在非共晶组织的晶界的结构；
（e）共晶组织及非共晶组织都为纳米尺寸的结构。
作为决定纵向导体2的材质特性的重要的因素，有柱状晶和等轴晶。柱状晶本来晶粒生长较大。因此，容易成为龟裂的传播路径，招致形成在周围的绝缘层的破损、裂纹等。与此相对，等轴晶的晶粒生长是各向同性的，粒径本身也小，因此基板中产生的应力也减小。
此外，纵向导体2在经过制造工序中的热工序时，根据金属一般具有的正的体积变化率，通常纵向导体2膨胀，然后收缩。伴随着热膨胀及收缩，在基板产生应力。等轴晶对于该金属膨胀导致的应力产生也具有抑制效果。
在本发明中，如上所述，纵向导体2因具有纳米复合晶体结构，而抑制柱状晶化，促进等轴晶化。因而，对施加给半导体基板1的应力或特性劣化进行抑制。
而且，纳米复合晶体结构具有促进纵向导体2的等轴晶化的作用。通过上述的纳米复合晶体结构具有的特有的特性，特别是在半导体基板1中，可抑制半导体电路的特性劣化。
此外，还能够抑制龟裂、裂纹进入绝缘层3。绝缘层3由于以环状形成在纵向导体2的周围，因此产生在纵向导体2的应力成为对绝缘层3的应力。如果该应力大，则在绝缘层3发生龟裂或裂纹。如果在绝缘层3发生龟裂或裂纹，则绝缘层3的本来的作用产生破绽，产生电流从纵向导体2向半导体基板1的漏泄。在本发明中，由于纵向导体2具有纳米复合晶体结构的金属/合金成分，因此应力减小。而且，纳米复合晶体结构具有促进等轴晶化的作用，因而能够进一步发挥降低应力的效果。因此，可缓和从纵向导体2施加给构成纵孔的内壁面的半导体基板1及施加给位于其外侧的绝缘层3的应力，能够避免在纵孔的内壁面及绝缘层3发生龟裂或裂纹。
图9及图10再示出另一方式。在该实施方式中，绝缘层3填埋设在半导体基板1的厚度方向的第1孔30，纵向导体2填埋开在绝缘层3上的第2孔20。在该实施方式中，绝缘层3如图3放大地所示，由二氧化硅微粒311和填埋二氧化硅微粒311周围的二氧化硅320构成，使纵向导体2与半导体基板1及其它纵向导体2电绝缘。
即使是图3～图10所示的中介层基板，绝缘层3也由二氧化硅微粒311和填埋二氧化硅微粒311周围的二氧化硅320构成，因此可得到参照图1及图2说明的作用效果。
由纳米尺寸的二氧化硅微粒311和填埋二氧化硅微粒311周围的纳米晶体或纳米非晶形的二氧化硅320的组合构成的纳米复合结构也具有缓和产生在贯通电极附近的应力的作用，因此也有助于填塞构成贯通电极的纵向导体2与半导体电路元件之间的距离，提高形成半导体电路元件的面积效率。
此外，绝缘层3使沿半导体基板1的厚度方向延伸的纵向导体2与半导体基板1绝缘，因此以半导体基板1及贯通电极等为代表的纵向导体2通过绝缘层3与其它纵向导体2及形成在半导体基板1上的半导体电路元件电绝缘。
而且，绝缘层3能够通过在半导体基板1的厚度方向设置环状槽或孔，并在其内部填充绝缘物而形成。如此形成的绝缘层3成本廉价，而且具有与环状槽的宽度或孔30的内径相称的充分大的厚度。因此，为纵向导体2和半导体基板1之间的静电电容低，能有助于改善信号传送特性及降低消耗电力的绝缘结构。
此外，绝缘层3由于具有与环状或孔30的内径相称的较大的厚度，因此能够缓和产生在纵向导体2附近的应力，提高形成半导体电路元件的面积效率。
接着，参照图11～图20对图1～图6所图示的半导体基板1的制造方法进行说明。图11是表示整个制造工序的图。图12～图16是对图11所图示的工序的一部分进行个别说明的图。在以下的说明中，在不特别指出的情况下，为参照图11的说明。
首先，如图11及图12所图示的，在半导体基板1上形成朝其厚度方向的通路30。如此的通路30能够通过CVD法、激光穿孔法等公知的技术来形成。通路30也可以在半导体基板1上形成半导体电路后形成（后通路，via last），也可以在形成半导体电路之前形成（先通路，via first）。从半导体基板处理的整体的工序看，优选后通路。此外，通路30也可以是贯通孔，也可以是盲孔。在通路30的开口端看到的最小宽度（或孔径）为10μm以下，例如为几微米左右。
接着，如图11及图13所图示的，将形成有通路30的半导体基板1设置在真空室5内。将半导体基板1以通路30的开口部成为上侧的方式设置在适当的支持台7上。在设置后，将真空室5抽真空，减压到低于大气压的内压。
接着，如图11及图14所图示的，在减压的真空室内，向通路30内流入使二氧化硅微粉末311分散在挥发性有机溶剂312中而成的悬浊液310A。作为挥发性有机溶剂312，采用在后道工序的二氧化硅转化工序中有助于二氧化硅转化的溶剂。作为其代表例，为具有羟基（OH）的醇类。二氧化硅微粉末311为纳米尺寸的二氧化硅微粒。将注入的悬浊液310A中的从通路30溢出的悬浊液擦去，优选以此状态进行减压处理。
关于注入到通路30的内部的悬浊液310A所含的挥发性有机溶剂312，在真空室5内的减压气氛下，其大部分蒸发，因而在二氧化硅微粒311间产生间隙G1。但是，有机室中所含的OH基313通过与SiO2的结合力，如图11中所例示的，附着在二氧化硅微粒311的表面。在使挥发性有机溶剂312蒸发后，也可以对二氧化硅微粒311的聚集体加压F1。
接着，如图11及图16所图示的，向通路30的内部流入液体二氧化硅或液体Si化合物320B。液体二氧化硅或液体Si化合物320B浸渗到二氧化硅微粒311周围的间隙G1中去。在此种情况下，接着在真空室5内的减压气氛下进行处理。也可以采用在减压处理后使真空室5的内压增压的差压填充方式。根据该差压填充，能够使液体二氧化硅或液体Si化合物320B充分浸渗到二氧化硅微粒的周围。
在采用液体二氧化硅时，其有机溶剂蒸发，产生二氧化硅转化。在采用液体Si化合物时，使Si化合物与附着在二氧化硅微粒311表面上的OH基313反应，使其转化为二氧化硅320。
作为液体Si化合物320B的例子，如前所述有硅氮烷、硅氧烷、硅醇等。这里，举例说明采用硅氮烷的无机聚合物即聚硅氮烷（PHPS）的情况。聚硅氮烷与水分及氧反应，转化为二氧化硅320。作为有机溶剂，可采用二甲苯、矿质松节油或高沸点芳香族系溶剂等。
在本发明中，如图15所图示的，在二氧化硅微粒311的表面残存OH基313，如图16所图示的，通过使聚硅氮烷与该OH基313反应，使其转化为二氧化硅320。如此得到的二氧化硅320通常为非晶形。
为了促进二氧化硅转化，如图17所图示的，优选采用压板9等进行加压、加热。加热温度因聚硅氮烷的种类而异，但一般在室温～450℃的范围选择。在该加热处理工序中，可排出有机溶剂的分解气体。
为了在上述工序后，进一步促进二氧化硅转化及排出分解气体，例如，优选在1000℃左右进行烧成。由此，可得到图1～图2所示的以及图18所示的半导体基板1。
要得到图3～图4所示的半导体基板，可在其后形成纵向导体2。绝缘层3在形成图3、图4所示的环状的情况下，在形成绝缘层3的工序与形成纵向导体2的工序之间，不会特别产生必须先形成哪个的先后关系，但在形成图9、图10所示的结构的情况下，可经由图11～图18所示的工序。然后，如图19所图示的，在绝缘层3上开第2孔20，如图20所示形成纵向导体2。
纵向导体2也可以采用镀膜成膜法形成，但优选采用将第2孔20作为铸型铸入熔化金属的熔化金属填充法、或将使金属/合金微粉末分散在分散介质中而得到的分散系铸入的金属/合金分散系填充法来形成。因为能够大幅度降低两者成本。在采用熔化金属填充法或金属/合金分散系填充法时，能够采用将半导体基板1配置在真空室5内，然后实施抽真空进行减压，在将填充物流入第2孔20内后，使真空室5内的内压增压的差压填充法。
然后，对第2孔20内的填充物，采用压板等进行加压，通过一边加压一边冷却使其硬化。由此，抑制柱状晶体的生成，以使纵向导体2具有纳米复合晶体结构。通过上述的纳米复合晶体结构的作用效果，可抑制柱状晶体的生长，进行等轴晶化，因此应力减小。
纵向导体2及绝缘层3的厚度及截面半径根据纵向导体2所要求的电流容量变化。图21中示出其一个例子。图21示出中介层基板的一个例子，在半导体基板101的表面附着有保护膜103。
在形成于半导体基板101上的2种纵向导体211、212中，在将纵向导体211作为信号路径，将纵向导体212作为例如电源供给路径时，成为电源供给路径的纵向导体212与成为信号路径的纵向导体211相比，截面半径增大。
另一方面，关于绝缘结构，在成为信号路径的纵向导体211中，增大绝缘层331的厚度，使静电电容、杂散电容降低，改善高频特性，在与信号传送无关的纵向导体212中，能够将绝缘层332形成满足所要求的电绝缘的程度的薄的厚度。
本发明的半导体基板1除了作为中介层基板的方式以外，还能够采取在半导体基板1的内部具有半导体元件的基板方式。图22中示出其一个例子。在该图中，对于与图21中出现的构成部分相当的部分，标注同一参照符号，并将重复的说明省略。
参照图22，其中图示了在图21所示的中介层基板INT上依次层叠由半导体晶片或半导体装置构成的基板LS1～LS4，然后接合而成的电子器件。这样的电子器件代表性地采用作为三维系统级封装（3D-SiP）的方式。具体而言，为系统LSI、存储器LSI、图像传感器或MEMS等。也可以是包含模拟或数字电路、DRAM这样的存储电路、CPU这样的逻辑电路等的电子器件，也可以是利用各自的工艺制作模拟高频电路和低频低耗电电路这样的异种电路、然后层叠这些电路而成的电子器件。
更具体地讲，可包含传感器模块、光电模块、单极晶体管、MOS FET、CMOS FET、存储单元或它们的集成电路部件（IC）、或各等级的LSI等一般以电子电路作为功能要素的电子器件的大部分。在本发明中，在称为集成电路LSI时，包含小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路VLSI、ULSI等全部。
在上述各种电子器件中，即使在基板层叠结构、半导体基板1的种类、通过半导体基板1的纵向导体2的形状、配置、孔径等方面与本说明书中公开的内容不同，只要在绝缘层3的结构及绝缘层3相对于纵向导体2的关系中满足本发明，就包含在本发明中。
以上，参照优选的实施例详细地说明了本发明，但本发明并不限定于这些实施例，只要是本领域技术人员，就能基于其基本的技术思想及教示，联想到各种变形例。
符号说明
1 硅基板
2 纵向导体
20 孔
3 绝缘层
30 孔或槽
311 二氧化硅微粒
320 填埋二氧化硅微粒间的二氧化硅

Claims (9)

1.一种制造方法，其是制造具有纵向导体及绝缘层的半导体基板的方法，其包括绝缘层形成工序和纵向导体形成工序，
其中，绝缘层形成工序包括：
在所述半导体基板上形成朝其厚度方向的孔或槽，
向所述孔或槽内，流入将二氧化硅微粒分散在挥发性有机溶剂中而得到的悬浊液，
接着，向所述孔或槽内，流入液体Si化合物，使其浸渗在所述二氧化硅微粒间的间隙内，
进而，通过热处理，促进浸渗的所述液体Si化合物向二氧化硅的转化；
所述热处理工序包括一边对所述孔或槽内的内容物进行加压一边加热，然后一边加压一边冷却的工序；
纵向导体形成工序包括：
在被所述绝缘层围住的区域内，形成朝所述半导体基板的厚度方向的纵孔，
在所述纵孔内形成含有纳米复合晶体结构的金属/合金成分的纵向导体。
2.根据权利要求1所述的方法，其中，所述液体Si化合物是液体二氧化硅。
3.根据权利要求1所述的方法，其中，所述向二氧化硅转化的工序利用残留在所述二氧化硅微粒表面上的所述挥发性有机溶剂的羟基。
4.根据权利要求1所述的方法，其中，所述液体Si化合物具有Si-N键。
5.根据权利要求4所述的方法，其中，所述液体Si化合物含有以Si-N键作为基本单元的无机聚合物。
6.根据权利要求5所述的方法，其中，所述无机聚合物为全氢聚硅氮烷(PHPS)。
7.根据权利要求1所述的方法，其中，向所述孔或槽内注入所述悬浊液的工序在真空室内在减压下进行。
8.根据权利要求1所述的方法，其中，向所述孔或槽内流入液体Si化合物的工序在真空室内在减压下进行。
9.根据权利要求8所述的方法，其中，所述液体Si化合物是液体二氧化硅。
CN201210374598.1A 2011-09-27 2012-09-27 半导体基板、电子器件及其制造方法 Expired - Fee Related CN103021964B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP210916/2011 2011-09-27
JP2011210916 2011-09-27
JP028669/2012 2012-02-13
JP2012028669A JP5225479B2 (ja) 2011-09-27 2012-02-13 半導体基板、電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
CN103021964A CN103021964A (zh) 2013-04-03
CN103021964B true CN103021964B (zh) 2017-04-12

Family

ID=47910395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210374598.1A Expired - Fee Related CN103021964B (zh) 2011-09-27 2012-09-27 半导体基板、电子器件及其制造方法

Country Status (5)

Country Link
US (2) US9230860B2 (zh)
JP (1) JP5225479B2 (zh)
KR (1) KR101811067B1 (zh)
CN (1) CN103021964B (zh)
TW (2) TWI620298B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297971A (zh) * 2013-07-15 2015-01-21 睿志达光电(深圳)有限公司 显示面板的基板处理方法
JP5575309B1 (ja) 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP5934752B2 (ja) * 2014-07-01 2016-06-15 有限会社 ナプラ 集積回路装置
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
DE102016119031A1 (de) * 2016-10-07 2018-04-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wärmeisoliertes Mikrosystem
JP6728252B2 (ja) * 2017-02-28 2020-07-22 株式会社東芝 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740425A (zh) * 2008-11-26 2010-06-16 纳普拉有限公司 向微细空间填充金属的方法
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456134A (ja) 1990-06-22 1992-02-24 Kawasaki Steel Corp スピンオングラス法を用いたＳｉＯ↓２膜の製造方法およびその塗布剤
JPH10270605A (ja) * 1997-03-25 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP3947127B2 (ja) 2002-04-30 2007-07-18 株式会社東芝 半導体装置
US20040016962A1 (en) 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications
JP2005216907A (ja) * 2004-01-27 2005-08-11 Osamu Takai 金属配線の作製方法および該方法に使用する金属配線転写用モールド
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP2006216793A (ja) * 2005-02-03 2006-08-17 Seiko Epson Corp 絶縁膜、絶縁膜の形成方法、半導体素子、電子デバイスおよび電子機器
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
JP5563186B2 (ja) 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7749814B2 (en) * 2008-03-13 2010-07-06 Stats Chippac, Ltd. Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate
JP5547890B2 (ja) * 2008-12-25 2014-07-16 旭化成イーマテリアルズ株式会社 ポリシロキサン系トレンチ埋め込み用反応物
JP5700615B2 (ja) 2009-02-02 2015-04-15 旭化成イーマテリアルズ株式会社 ポリシラザン系トレンチ埋め込み用組成物
JP4563506B1 (ja) * 2010-01-13 2010-10-13 有限会社ナプラ 電極材料
JP4505540B1 (ja) * 2009-06-02 2010-07-21 有限会社ナプラ 金属充填装置
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
JP4505545B1 (ja) * 2009-11-30 2010-07-21 有限会社ナプラ 回路基板及び電子デバイス
JP4704503B1 (ja) * 2010-03-03 2011-06-15 有限会社ナプラ 電子デバイス用基板及び電子デバイス
JP2011129663A (ja) 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 半導体装置およびインターポーザ
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740425A (zh) * 2008-11-26 2010-06-16 纳普拉有限公司 向微细空间填充金属的方法
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法

Also Published As

Publication number Publication date
US9460965B2 (en) 2016-10-04
KR101811067B1 (ko) 2017-12-20
JP5225479B2 (ja) 2013-07-03
TWI567914B (zh) 2017-01-21
TW201717348A (zh) 2017-05-16
CN103021964A (zh) 2013-04-03
TWI620298B (zh) 2018-04-01
US20130075930A1 (en) 2013-03-28
US9230860B2 (en) 2016-01-05
JP2013084877A (ja) 2013-05-09
US20150357273A1 (en) 2015-12-10
TW201320283A (zh) 2013-05-16
KR20130033955A (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103021964B (zh) 半导体基板、电子器件及其制造方法
TWI275145B (en) Semiconductor device fabrication method
DE102008034574B4 (de) Integrierte Schaltung mit einem Halbleitersubstrat mit einer Barrierenschicht und Verfahren zur Herstellung der integrierten Schaltung
CN104347551B (zh) 布线基板及其制造方法
KR100813591B1 (ko) 플라즈마-향상 화학 기상 증착 방법, 규소/산소/질소-포함물질 및 층 구성물
CN1832128A (zh) 制造互连结构的方法及由其制造的互连结构
CN102986014A (zh) 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法
TW201123445A (en) Lateral power MOSFET structure and method of manufacture
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102006049562A1 (de) Substrat mit Durchführung und Verfahren zur Herstellung desselben
CN103855157B (zh) Mim电容器及其制造方法
CN104347624B (zh) 集成电路装置
DE102008034693B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt
TW200524102A (en) A suspension for filling via holes in silicon and method for making the same
US9691519B2 (en) Insulating paste, electronic device and method for forming insulator
TW201426870A (zh) 半導體積體電路與其製造方法
US7262477B2 (en) Semiconductor device
CN102194687A (zh) 使用微波的低温介电流动
TWI785355B (zh) 垂直化合物半導體結構及其製造方法
EP1473770A1 (en) Low dielectric constant interconnect insulator having fullerene additive
TW202133394A (zh) 具有可編程反熔絲特徵之半導體裝置及其製造方法
JP5166507B2 (ja) 半導体装置
TW200426921A (en) Gap filling method for forming void-free dielectric layer
JPH0430525A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1183375

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1183375

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20210927

CF01 Termination of patent right due to non-payment of annual fee