JPH10270605A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10270605A
JPH10270605A JP7164197A JP7164197A JPH10270605A JP H10270605 A JPH10270605 A JP H10270605A JP 7164197 A JP7164197 A JP 7164197A JP 7164197 A JP7164197 A JP 7164197A JP H10270605 A JPH10270605 A JP H10270605A
Authority
JP
Japan
Prior art keywords
protective film
fine particles
film
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7164197A
Other languages
English (en)
Inventor
Koji Ban
弘司 伴
Masaaki Tanno
雅明 丹野
Tadao Takeda
忠雄 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7164197A priority Critical patent/JPH10270605A/ja
Publication of JPH10270605A publication Critical patent/JPH10270605A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に形成されている素子などからな
る集積回路の状態が、光学的手法によって観察できない
ようにすることを目的とする。 【解決手段】 パシベーション膜13上に、微粒子14
aがバインダ14b中に分散した状態の、保護膜14を
備えるようにしたものである。この、保護膜14は、微
粒子14aを分散しておくことで、その表面にほぼ微粒
子14aの大きさの凹凸が形成された状態とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に表面に保護膜が形成された半導体チップからな
る半導体装置に関する。
【0002】
【従来の技術】集積回路を備えた半導体チップ(半導体
装置)では、通常、半導体基板上にミクロン〜サブミク
ロンの線幅を有する金属配線層と、その上に形成される
層間絶縁膜とを交互に積層した構成を有している。ここ
で、その層間絶縁膜や、最上層に形成されるパシベーシ
ョン膜(保護膜)は光学的に透明である。また、このよ
うな積層構造の表面には多少うねりはあるものの、表面
はなめらかである。このため、光学顕微鏡等を用いれ
ば、形成されている金属配線による回路パターンは簡単
に観察できる。すなわち、半導体チップの回路パターン
情報が容易に得られるものとなっている。
【0003】ところで、実装された半導体チップは、通
常ではセラッミックなどのパッケージ内に封止材ととも
に封止され、機械的に保護されているとともに、不可視
化されている。しかしながら、封止材料として一般に用
いられているエポキシ合成樹脂は、発煙硝酸などを用い
ることで半導体チップ自体には損傷を与えることなく、
封止材のみを除去することもできる。すなわち、たとえ
実装されていたとしても、半導体チップ自体に損傷を与
えることなく、それを取り出すことが可能である。
【0004】
【発明が解決しようとする課題】従来の半導体チップ
は、以上に示すように構成されていたので、その回路が
容易に解読されてしまうという問題があった。半導体チ
ップは、知的財産の集約的産物であるため、その回路構
成が容易に観察,解読できる状況は、情報管理の観点か
ら問題である。この発明は、以上のような問題点を解消
するためになされたものであり、半導体装置に形成され
ている素子などからなる集積回路の状態が、光学的手法
によって観察できないようにすることを目的とする。
【0005】
【課題を解決するための手段】この発明の半導体装置
は、集積回路を備えた半導体チップと、この上に形成さ
れ微粒子を含んだバインダからなる保護膜を備え、保護
膜表面には微粒子による2μm以上の段差の凹凸が分布
して形成されているようにした。このように保護膜を備
えるようにしたので、この半導体装置を構成する半導体
チップでは、保護膜を通過する光は散乱されることとな
る。また、保護膜の面積に対する微粒子の保護膜厚方向
の垂直投影面積が60%未満であるようにしたので、微
粒子間にはバインダがある隙間が存在し、それら隙間が
微粒子で埋め尽くされることがない。
【0006】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図1は、この発明の実施の形態にお
ける半導体装置(集積回路を備えた半導体チップ)の構
成を示す断面図であり、DRAMの一部を概略的に示す
ものである。図1において、半導体基板1上には、フィ
ールド酸化膜2で区画された領域に、MOSFETが形
成されている。このMOSFETは、酸化膜3上に形成
されたゲートとなる電極4と半導体基板1の電極4両脇
に不純物を導入することで形成されたソース・ドレイン
5から構成されている。また、半導体基板1上には、絶
縁膜を介してメモリセルのセルプレート6が形成され、
その上に絶縁膜を介して電極7が形成されている。ここ
で、セルプレート6は高濃度の不純物が導入されたポリ
シリコンなどから構成されている。また、電極4と電極
7は同一の層で形成されている。
【0007】また、それらの上に、絶縁膜8を介してビ
ット線としての第1金属配線層9が形成されている。こ
の第1金属配線層9は、ソース・ドレイン5の片方に接
続している。また、それらの上に、層間絶縁膜10a,
10bを介して第2金属配線層11が形成され、図示し
ていないコンタクトホールを介して電極4,7に接続す
るワード線を形成している。加えて、その第2金属配線
層11上には、絶縁膜12を介してパシベーション膜1
3が形成されている。そして、この実施の形態において
は、そのパシベーション膜13上に、微粒子14aがバ
インダ14b中に分散した状態の、保護膜14を備える
ようにしたものである。この、保護膜14は、微粒子1
4aを分散しておくことで、その表面にほぼ微粒子14
aの大きさの凹凸が形成された状態とした。
【0008】ここで、微粒子14aによる保護膜14表
面の凹凸段差の平均は、以下に説明することにより2μ
m以上とする。通常、半導体チップのミクロン〜サブミ
クロンオーダの微細な構造は、可視光を用いる顕微鏡や
赤外光を用いる顕微鏡などで観察される。観察対象の半
導体チップの表面がなめらかで、光透過性のよい絶縁膜
で覆われている場合は、半導体チップの配線構造等が、
それら顕微鏡を用いることで容易に観察できる。これに
対して、図1に示したように、パシベーション膜13上
に、保護膜14を配置し、この表面に観察光の波長より
も大きい凹凸が形成されている状態とすれば、その保護
膜14を構成する材料が光透過性を有していても、保護
膜14における光屈折や反射により光路が著しく湾曲す
るため、パシベーション膜13下の構造の観察は困難な
ものとなる。なお、このように観察阻害という観点か
ら、保護膜14、特に微粒子14aは不透明であればな
およい。
【0009】ここで、上述した顕微鏡による観察では、
光源として可視光から近赤外光まで用いられるので、保
護膜14aの表面凹凸は、少なくとも近赤外光の波長よ
りも大きいことが必要となる。なお、近赤外光よりもさ
らに長波長の、例えば、波長5〜10μmの赤外光を用
いた観察も可能であるが、この波長では、観察対象の半
導体チップの回路寸法より大きすぎる。このため、その
波長を用いた観察では、レーリーの解像限界式から半導
体チップの回路構成を観察することは困難であることは
明白である。従って、保護膜14の表面凹凸の平均の大
きさは、近赤外光の波長よりも大きければ、実質的に十
分である。上述した顕微鏡による観察で、近赤外半導体
レーザ光源が用いられる場合、その光源光の波長は2μ
m未満のものが一般によく用いられるため、保護膜14
表面の凹凸の平均は、2μm以上あればよく、より好ま
しくは5μm以上あればよい。
【0010】また、保護膜14のバインダ14b中に分
散している微粒子14aは、その保護膜厚方向の垂直投
影面積が、保護膜14の形成されている面積に対して6
0%未満とする。すなわち、微粒子14aは図1に示す
ように、離散的に分布しており、粒子間にはバインダ1
4bが存在する状態となっている。微粒子14aの間隔
が狭くなりすぎ、微粒子14a同士が重なる状態となる
と、保護膜14の膜厚が必要以上に厚くなるため、好ま
しくない。ただし、微粒子14aによる表面の凸部の平
均的な間隔(隙間)が10μm以上離れてくると、現在
の配線ルールで形成されている半導体チップでは、内部
の回路パターンが観察可能な状態となってくる。従っ
て、微粒子14aによる表面の凸部の平均的な間隔は1
0μm以下とした方がよく、好ましくは、その隙間が平
均で5μm程度である。
【0011】また、微粒子14aに用いる材料は、化学
耐性などを鑑みるとセラミックを用いるのが望ましい。
また、微粒子14aの大きさは、上述したように保護膜
14の表面に段差を形成するために、平均で2μm程度
以上の大きさとする。微粒子14aすべての大きさが2
μm以上となっている必要はなく、保護膜14中に存在
する微粒子14aの中に、1μm以下の大きさの微粒子
が含まれていてもよい。また、その形状は、必ずしも球
状である必要はなく、板状や方形状であってもよい。
【0012】ところで、保護膜14のみが選択的に容易
に除去できるようでは、半導体チップの構成が観察可能
となってしまう。従って、保護膜14を構成するバイン
ダ14bとしては、例えば下層のパシベーション膜13
に対して選択的に除去できない材料を用いるようにす
る。保護膜14の剥離方法としては、まず、有機溶媒
や、酸,アルカリといった溶液に溶解させる湿式の方法
がある。また、プラズマエッチングなどの乾式の方法
や、機械的研磨による削除方法がある。これらすべての
剥離方法に対して十分な耐性を備えることは難しいの
で、実質的には、半導体チップを構成する絶縁膜材料や
配線材料に対して、保護膜14が選択的に除去できなけ
ればよい。
【0013】従って、微粒子14aとしては、シリカ,
アルミナ,マイカ,酸化チタン,炭化珪素,炭化チタ
ン,炭化タングステン,炭化タンタル,炭化ホウ素,窒
化珪素,窒化ホウ素,窒化チタン,窒化タングステンか
ら選ばれるセラミック材料がより好適である。また、性
質の異なる材料の微粒子を複数混合して用いると、単一
の剥離方法では選択的な剥離がより困難となるため、さ
らに好ましい。また、バインダ14bとしては、基本的
に硬化して不溶化する材料であればよく、無機材料でも
有機材料でも差し支えない。有機材料としては、熱硬化
性樹脂を用いるようにすればよく、無機材料としては、
ポリシラザンの類、あるいは、ゾル・ゲル法により形成
したガラス状物質などが好適である。
【0014】有機材料の熱硬化性樹脂としては、ポリイ
ミド,ポリアミド,ポリエーテルスルフォン,フッ素樹
脂,ポリエステル,スチレン樹脂,ノボラック樹脂,ア
クリル樹脂,シリコーン樹脂など、広範囲な有機高分子
が使用可能である。そして、フッ素樹脂,ポリフェニレ
ンエーテル,ポリイミド,シリコーン樹脂は、化学耐性
が高いために特に好ましい。そして、材料自信に架橋性
置換基を有するものはそのまま硬化させて用いればよ
く、また、材料自信に架橋性置換基を持たないものは、
適宜架橋材を加えるようにすればよい。そして、上述し
たバインダ材料を溶媒に溶かし、この溶液に上述した微
粒子を分散させ、この分散した溶液をスプレー法,ディ
ッピング法,スピン法などにより塗布すれば、所望とす
る保護膜が形成できる。
【0015】一方、バインダとして、ゾル・ゲル法を用
いて無機酸化物を形成する場合には、Si(OR)4
(ただし、Rは炭素の数が1〜5のアルキル基、特に好
適にはエチル基)で示されるアルコキシシランを、単独
あるいは混合の際の主成分として用いるのが好適であ
る。この材料を用いる場合、保護膜は次に示すことによ
り作製すればよい。まず、その材料をアルコールやケト
ンなどの適当な溶媒に溶かした溶液に、微粒子を分散さ
せて、塗布溶液を作製する。次に、この塗布溶液を、ス
プレー法,ディッピング法,スピン法などの方法により
所望の半導体チップ上に塗布する。そして、それらを5
0〜200℃の熱処理により縮合させて、塗布膜(バイ
ンダ)中のアルコキシシランをSiO2 化させる。
【0016】その、熱硬化の際に、縮合を促進させるた
め、塗布溶液に水,酸,アルカリなどを適宜加えておい
てもよい。あるいは、Si(OR)4 の溶液に変えて、
Si(OR)4 を部分的にゲル化してオリゴマーあるい
はコロイダルシリカとし、さらにはORの一部または全
部がOHに置換されたものの溶液を、塗布溶液として用
いるようにしてもよい。なお、このようなゾル(塗布溶
液)に、チタン,ジルコニウム,イットリウム,タング
ステン,アルミニウムなどの類の金属アルコキサイドな
どを加えて、複合的なガラス状バインダを形成させるこ
とも差し支えない。無機酸化物材料は、特に硫酸や硝酸
に対して高い耐性を有する長所がある。
【0017】なお、無機の硬化性材料として、上述した
ポリシラザンが市販されている。これは、熱硬化におい
て、ゾル・ゲル法とは異なる酸化反応によって、ポリシ
ラザンがSiO2 に変化するものであり、通常は200
℃以下の比較的穏和な条件によってその酸化反応(硬化
反応)が進行する。この方法によって形成されるSiO
2 膜はゾル・ゲル法によるSiO2 膜よりも緻密で堅牢
な膜になる特徴があるため、バインダ材料として好適で
ある。
【0018】また、図1に示す保護膜14は、半導体チ
ップ上に形成するため、電極間の短絡を防ぐために、電
気絶縁性の高い材料を用いるようにした方がよい。従っ
て、形成するバインダ材料自体は絶縁性を有していた方
がよい。また、分散させる微粒子は必ずしも絶縁性材料
である必要はないが、微粒子が半導体もしくは導電性の
場合、微粒子の混合量が増加することによって、保護膜
全体の導電性を増大させることもある。従って、微粒子
に導電性を有する材料を用いる場合、その混合量を制限
する必要が生じる。従って、微粒子も絶縁性材料の方が
好ましい。
【0019】ところで、半導体チップにおいては、層間
絶縁膜にSiO2 もしくはそれにリンやホウ素をドープ
したガラス系材料が用いられている。また、半導体チッ
プの最上層のパシベーション膜には、ガラス系材料を用
いる場合もあるが、防湿性に優れた窒化珪素による膜を
CVD法で形成しているのがより一般的である。ここ
で、パシベーション膜に用いられる窒化珪素膜は比較的
低温で形成されるために、現状では、化学量論的な組成
であるSi34とは若干異なる組成とならざるを得な
い。化学量論的なSi34ならば、弗酸には難溶である
が、上述したようにパシベーション膜に用いられる窒化
珪素は弗酸に浸食されうる状態である。例えば、概略的
には、パシベーション膜として用いられている窒化珪素
膜は、SiO2 の1/10程度の速度で弗酸に溶解す
る。また、それを形成するCVDにおける温度によって
は、さらに速い速度で弗酸に溶解する。また、窒化珪素
は、燐酸に可溶であるが、逆に、SiO2 は燐酸には不
溶である。
【0020】従って、この発明による保護膜の弗酸に対
する溶解性に関しては、全くの不溶であるのが最善であ
るが、弗酸に可溶なSiO2 の材料を用いるようにして
も、現在の半導体チップにおいては、十分に機能を発揮
しうることは明白である。すなわち、適切な厚さで形成
したこの発明における保護膜は、それを剥離しようとす
れは、パシベーション膜を浸食せざるを得ないようにす
ることが可能であり、この場合、保護膜のみの選択的な
除去は困難になる。例えば、図1において、微粒子14
aが溶解する前に、微粒子間のバインダ14b底部が溶
解し始める結果、微粒子14aが除去される前に、下層
のパシベーション膜13が浸食される。
【0021】また、ドライエッチングを用いた場合にお
いても、図1に示したこの発明による保護膜14の構成
は、その選択的な除去を困難にしている。例えば、バイ
ンダ14b及び微粒子14aにガラス系材料を用いる
と、この保護膜14はパシベーション膜13や層間絶縁
膜10a,10bとほとんど等速でエッチングされるこ
とになる。従って、保護膜14表面の凹凸は、ドライエ
ッチングによってほぼそのまま転写される。また、微粒
子14aおよびバインダ14bが異なる材料の組み合わ
せの場合には、それぞれのエッチングレートに応じて、
転写される凹凸段差がさらに増幅されるようにすること
も可能である。また、機械研磨に対する剥離に対して
も、保護膜14の凹凸高低差が大きいと、保護膜14の
みを研磨・除去することが困難となる。特に、微粒子に
硬質材料を用いると、研磨がより困難になり、無理をし
て研磨をしようとすれば、半導体チップを破損させるこ
とにもなり、選択的な除去に対する耐性がより高くな
る。
【0022】ところで、半導体チップにおいて、通常、
層間絶縁膜は0.5μm程度が標準的な膜厚であり、膜
形成における所要時間や基板の反りまたコストなどの多
角的な観点からして、その厚さは1μmが上限である。
同様に、パシベーション膜においても、その厚さは通常
は0.5μm程度であり、せいぜい1μmまでである。
従って、ガラス材料やセラミックなどの硬質な材料をバ
インダに用いる場合、バインダのみの部分の厚さをあま
り厚くすると、下層の半導体チップに過度の応力が加わ
ったり、保護膜自身にクラックが生じやすくなる。この
ため、硬質な材料をバインダに用いる場合は、バインダ
のみの部分の厚さを5μm以下とした方がよい。
【0023】また、保護膜は、半導体チップの表面上に
形成するだけでなく、加えて、半導体チップの裏面に備
えるようにしてもよい。シリコン基板は、赤外線の透過
率が高いため、集積回路裏面からでも赤外線を用いる
と、半導体チップ構成が観察可能である。従って、保護
膜は、半導体チップの裏面に備えるようにしても、表面
に形成した場合と同様な効果を有するものである。ま
た、上述した保護膜上に、さらに他の層を形成するよう
にしてもよい。また、保護膜を2層以上で構成するよう
にしてもよい。例えば、上述した保護膜上に、より硬質
の薄膜を被覆することで機械的強度を高めたり、化学的
性質の異なる被膜を2層以上形成することで、選択的な
剥離に対する耐性や光遮断特性をさらに向上させること
も可能である。
【0024】なおまた、封止材との接着性などの他の目
的で、保護膜上にさらに他の膜を形成することも差し支
えない。また、この発明による保護膜は、必ずしも半導
体チップ全面を覆う必要はない。その半導体チップの中
で所望とする部分のみに形成するようにしてもよい。ま
た、形成する保護膜が、島状に配置されていてもよい。
すなわち、図1において、微粒子14a間の中央部分の
バインダ14b膜厚が0となるような状態であってもよ
い。
【0025】
【実施例】
実施例1 以下、この発明の第1の実施例について説明する。この
実施例1では、まず、バインダとしては、重量平均分子
量が1500のアセチル化フェニルシルセスキオキサン
オリゴマー(末端基はOH基)を含むメチルエチルケト
ン溶液を用いた。また、微粒子として、粒径が約8μm
のSiO2粉末を5重量%をそのバインダに加え、超音
波を30分間照射して分散させた。そして、この分散溶
液を保護膜形成対象の半導体チップ上に、スピンコート
により塗布し、180℃で30分間熱処理を行い、塗布
膜を硬化させた。
【0026】以上の結果、半導体チップ表面には微粒子
としてのSiO2 粉末によって隆起した8μm程度の凸
部が形成された。そして、微粒子間の底部では、バイン
ダによる膜厚が約1μmであった。また、微粒子による
被覆面積は約20%であった。光学顕微鏡でこの半導体
チップを上部から観察すると、倍率50倍では光の屈折
により凸部が黒く不透明に見え、倍率1000倍では、
SiO2 の微粒子を通した光は見えるものの、屈折によ
り下地の集積回路の像は著しく歪み、実際上、像をなし
ていなかった。
【0027】実施例2 次に、この発明の第2の実施例について説明する。この
実施例2では、バインダとしてテトラエトキシシランを
20重量部、溶媒としてイソプロピルアルコール80重
量部、水10重量部、硝酸0.1重量部とした溶液を用
いた。この溶液に、微粒子としてメッシュ400のSi
C粉末を加え、超音波を30分間照射して分散させた
後、保護膜形成対象の半導体チップ上に、スピンコート
により塗布した。そして、150℃のホットプレートに
その半導体チップを3分間載置することで加熱し、バイ
ンダの硬化を行った。ここで、この実施例2では、半導
体チップのパシベーション膜上においてバインダの濡れ
性が悪いために、形成された保護膜は部分的に微細な島
状となった。そして、上記実施例1よりも堅い被膜が得
られた。なお、微粒子による被覆面積は約25%であっ
た。そして、集積回路の像の遮蔽性は、実施例1と同様
であった。
【0028】実施例3 次に、この発明の第3の実施例について説明する。この
実施例3では。バインダとしてジエトキシシロキサン−
S−ブチルアルミネートコポリマーを用いた。また、微
粒子としてマイカ粉末を加えた。そして、上記実施例2
と同様にして保護膜を形成した。この保護膜は、アルミ
ノシリケートにマイカが分散した被膜が得られた。マイ
力粒子は板状構造のために、下層との接触面積が広くな
り、保護膜の密着力が強かった。また、この実施例3に
おいては、微粒子による被覆面積は約30%であった。
【0029】実施例4 次に、この発明の第4の実施例について説明する。この
実施例4においては、実施例1のSiO2 粉末に、粒径
が0.1μmの窒化珪素粉末をSiO2 に対して30重
量%加えたものを微粒子として用いた。バインダは実施
例1と同様とした。この結果、この実施例4の保護膜に
おいては、その表面形状には、実施例1に比較してあま
り変化が無かった。しかし、形成した保護膜中の微粒子
間の底部がざらついたようなモフォロジーとなり、保護
膜の光透過性が低下した。
【0030】実施例5 次に、この発明の第5の実施例について説明する。この
実施例5においては、バインダとしての市販の熱硬化型
ポリエーテルサルフォンの溶液に、平均粒径が約15μ
mのシリカ粉末を微粒子として分散させ、これらを半導
体チップ上に塗布した。そして、その半導体チップを1
50℃で30分間加熱して、塗布した保護膜を乾燥させ
て硬化させた。この結果、この実施例5においては、保
護膜の微粒子間のバインダの底部の膜厚が約2μmで、
表面に凹凸のある被膜が得られた。そして、微粒子によ
る被覆面積は約15%であった。
【0031】実施例6 次に、この発明の第6の実施例について説明する。この
実施例6においては、バインダとしての市販の熱硬化型
フッ素樹脂溶液に、粒径が約4μmのアルミナ微粉末を
微粒子として分散させ、これらを半導体チップ上に塗布
した。そして、その半導体チップを180℃で30分間
加熱乾燥して、塗布した保護膜を硬化させた。この結
果、この実施の形態6においては、微粒子の被覆面積は
約50%であった。
【0032】実施例7 次に、この発明の第7の実施例について説明する。この
実施例7においては、バインダとしての市販の低温硬化
ポリイミドワニスに、微粒子としてのメッシュ400の
窒化チタン粉末を分散させ、これらを半導体チップ上に
塗布した。そして、その半導体チップを180℃で30
分間加熱することで、保護膜を乾燥して硬化した。この
結果、この実施例7では微粒子による被覆面積は約25
%であった。
【0033】
【発明の効果】以上説明したように、この発明では、集
積回路を備えた半導体チップと、この上に形成され微粒
子を含んだバインダからなる保護膜を備え、保護膜表面
には微粒子による2μm以上の段差の凹凸が分布して形
成されているようにした。また、保護膜の面積に対する
微粒子の保護膜厚方向の垂直投影面積が60%未満であ
るようにした。この結果、保護膜においては、微粒子間
には隙間が存在し、そこにはバインダしか存在しない状
態となり、この半導体装置を構成する半導体チップで
は、保護膜を通過する光は散乱されることとなる。従っ
て、この発明によれば、半導体装置に形成されている素
子などからなる集積回路の状態が、光学的手法によって
観察できないという効果を有する。
【図面の簡単な説明】
【図1】 この発明の実施の形態における半導体装置の
構成を示す断面図である。
【符号の説明】
1…半導体基板、2…フィールド酸化膜、3…酸化膜、
4…電極、5…ソース・ドレイン、6…セルプレート、
7…電極、8…絶縁膜、9…第1金属配線層、10a,
10b…層間絶縁膜、11…第2金属配線層、12…絶
縁膜、13…パシベーション膜、14…保護膜、14a
…微粒子、14b…バインダ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 集積回路を備えた半導体チップと、この
    上に形成され微粒子を含んだバインダからなる保護膜を
    備え、 前記保護膜表面には前記微粒子による2μm以上の段差
    の凹凸が、分布して形成されていることを特徴とする半
    導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記保護膜の面積に対する前記微粒子の前記保護膜厚方
    向の垂直投影面積が、60%未満であることを特徴とす
    る半導体装置。
  3. 【請求項3】 請求項1または2記載の半導体装置にお
    いて、 前記微粒子は、セラミックからなり、その平均粒径が2
    μm以上であることを特徴とする半導体装置。
  4. 【請求項4】 請求項3記載の半導体装置において、 前記セラミックは、シリカ,アルミナ,マイカ,酸化チ
    タン,炭化珪素,炭化チタン,炭化タングステン,炭化
    タンタル,炭化ホウ素,窒化珪素,窒化ホウ素,窒化チ
    タン,もしくは窒化タングステンから構成されているこ
    とを特徴とする半導体装置。
  5. 【請求項5】 請求項1〜4いずれか1項記載の半導体
    装置において、 前記バインダは、熱硬化性樹脂、無機硬化性材料、ある
    いは、無機ガラス材料から構成されていることを特徴と
    する半導体装置。
  6. 【請求項6】 請求項5記載の半導体装置において、 前記無機硬化性材料が、ポリシラザンの酸化によって形
    成されるSiO2 から構成されていることを特徴とする
    半導体装置。
  7. 【請求項7】 請求項5記載の半導体装置において、 前記熱硬化性樹脂が、フッ素樹脂,ポリフェニレンエー
    テル,ポリイミド,もしくは,シリコーン樹脂から構成
    されていることを特徴とする半導体装置。
JP7164197A 1997-03-25 1997-03-25 半導体装置 Pending JPH10270605A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7164197A JPH10270605A (ja) 1997-03-25 1997-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7164197A JPH10270605A (ja) 1997-03-25 1997-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH10270605A true JPH10270605A (ja) 1998-10-09

Family

ID=13466478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7164197A Pending JPH10270605A (ja) 1997-03-25 1997-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH10270605A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
JP2010043030A (ja) * 2008-08-13 2010-02-25 Az Electronic Materials Kk アルカリ可溶性シルセスキオキサン及び感光性組成物
JP2010043200A (ja) * 2008-08-13 2010-02-25 Az Electronic Materials Kk アルカリ可溶性シルセスキオキサン及び感光性組成物
JP2013084877A (ja) * 2011-09-27 2013-05-09 Napura:Kk 半導体基板、電子デバイス及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
WO2000024058A1 (fr) * 1998-10-16 2000-04-27 Schlumberger Systemes Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
JP2002528896A (ja) * 1998-10-16 2002-09-03 シュラムバーガー システムズ 電磁放射の作用に対し保護されるよう製造された集積回路チップ
JP4694693B2 (ja) * 1998-10-16 2011-06-08 ゲマルト ソシエテ アノニム 電磁放射の作用に対し保護されるよう製造された集積回路チップ
US8138566B1 (en) 1998-10-16 2012-03-20 Gemalto Sa Integrated circuit chip made secure against the action of electromagnetic radiation
JP2000243871A (ja) * 1999-02-19 2000-09-08 Towa Corp 回路基板
JP2010043030A (ja) * 2008-08-13 2010-02-25 Az Electronic Materials Kk アルカリ可溶性シルセスキオキサン及び感光性組成物
JP2010043200A (ja) * 2008-08-13 2010-02-25 Az Electronic Materials Kk アルカリ可溶性シルセスキオキサン及び感光性組成物
JP2013084877A (ja) * 2011-09-27 2013-05-09 Napura:Kk 半導体基板、電子デバイス及びその製造方法
US9230860B2 (en) 2011-09-27 2016-01-05 Napra Co., Ltd. Semiconductor substrate, electronic device and method for manufacturing the same
US9460965B2 (en) 2011-09-27 2016-10-04 Napra Co., Ltd. Semiconductor substrate, eletronic device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7816280B2 (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
JP2589950B2 (ja) 金属バイア形成方法
EP0176977A2 (en) Method for preparing semiconductor structures and devices which utilize trenches filled with polymeric dieletric materials
US6198155B1 (en) Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device
KR20090071538A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH10270605A (ja) 半導体装置
JP4642949B2 (ja) シリカ系被膜形成用塗布液、その製造法、シリカ系被膜及び半導体装置
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
CA1308609C (en) Planarization through silylation
KR100853789B1 (ko) 반도체 소자 및 그 제조 방법
JPH10270583A (ja) 半導体装置
JPS58135645A (ja) 半導体装置の製造方法
JPS6165459A (ja) 半導体装置の製造方法
JP4982813B2 (ja) アモルファススピンオングラス膜の形成方法
KR100257151B1 (ko) 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20030052411A1 (en) Semiconductor device and method for manufacturing the same
KR101087184B1 (ko) 반도체 소자의 가드 링 영역에 금속 배선을 형성하기 위한방법
JPH01307227A (ja) 微細加工方法
JPH03204953A (ja) 半導体装置
JPS63137433A (ja) 半導体装置の製造方法
JPS58223334A (ja) 凹凸基板の平担化方法
JPS62235737A (ja) 半導体基板上への絶縁性膜の形成方法
JPS60180143A (ja) 半導体装置
JPS61260638A (ja) 半導体装置の製造方法