FR2784768A1 - Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques - Google Patents

Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques Download PDF

Info

Publication number
FR2784768A1
FR2784768A1 FR9813029A FR9813029A FR2784768A1 FR 2784768 A1 FR2784768 A1 FR 2784768A1 FR 9813029 A FR9813029 A FR 9813029A FR 9813029 A FR9813029 A FR 9813029A FR 2784768 A1 FR2784768 A1 FR 2784768A1
Authority
FR
France
Prior art keywords
chip
layer
silicon
electromagnetic radiation
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9813029A
Other languages
English (en)
Inventor
Robert Leydier
Beatrice Bonvalot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger SA filed Critical Schlumberger SA
Priority to FR9813029A priority Critical patent/FR2784768A1/fr
Priority to CN998122238A priority patent/CN1217411C/zh
Priority to US09/807,686 priority patent/US8138566B1/en
Priority to EP99947524A priority patent/EP1127376A1/fr
Priority to PCT/FR1999/002428 priority patent/WO2000024058A1/fr
Priority to JP2000577713A priority patent/JP4694693B2/ja
Publication of FR2784768A1 publication Critical patent/FR2784768A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)
  • Non-Volatile Memory (AREA)
  • Light Receiving Elements (AREA)

Abstract

L'invention concerne une puce (5) pour objet portatif à puce notamment au format carte, comprenant une couche de substrat silicium (12) à la face active (13) de laquelle sont intégrés des circuits définissant une unité centrale de traitement ainsi que des mémoires. L'invention se caractérise en ce que la puce (5) comporte en outre des moyens physiques (17, 19) de protection contre l'action de rayonnements électromagnétiques du domaine infrarouge dont la longueur d'onde est supérieure à 1 m. L'invention s'applique en particulier aux cartes à puce.

Description

PUCE A CIRCUITS INTEGRES SECURISEE CONTRE L'ACTION DE
RAYONNEMENTS ELECTROMAGNETIQUES
La présente invention concerne des puces à circuits intégrés destinées à tre incorporés dans des objets portatifs notamment au format carte.
Les cartes à puce sont en général utilisées dans des applications dans lesquelles la sécurité du stockage et du traitement d'informations confidentielles sont essentielles. Il s'agit par exemple d'applications du domaine de la santé, de la téléphonie, de la télévision à péage ou du domaine bancaire comme les applications porte-monnaie électronique.
Ces cartes se composent d'un corps de carte plastique dans lequel est incorporé un dispositif à circuit intégré ou puce.
Dans la puce, le circuit intégré forme une structure d'assemblage complexe de cellules logiques dans laquelle une unité centrale de traitement CPU distribue et gère, par l'intermédiaire d'un bus de données et d'un bus d'adresses, des informations stockées dans des mémoires RAM, ROM ou EEPROM.
Classiquement, les cellules logiques sont du type CMOS. Elles sont constituées d'un premier transistor MOS de type P et d'un second transistor MOS de type N montés en série et commandés par un signal logique de commande commun issu de l'action concomitante des signaux électriques présents sur les entrées du circuit et des signaux électriques générés par les programmes embarqués dans les mémoires
ROM ou EEPROM ou par des circuits électroniques associés. En fonction de ce signal logique de commande, la répartition des charges dans les bandes de valence et de conduction se trouve modifiée, ce qui induit une commutation contrôlée desdits transistors.
Toutefois, certaines sources d'énergie peuvent aussi modifier cette répartition. C'est le cas en particulier des rayonnements électromagnétiques notamment des domaines allant des ultraviolets à l'infrarouge. De ce fait, en éclairant une zone de la puce, par exemple un ensemble de cellules logiques, avec un tel rayonnement, on peut faire commuter les transistors de cet ensemble de cellules indépendamment de tout contrôle électrique ordonné par les circuits logiques.
C'est la raison pour laquelle des fraudeurs, en éclairant une zone appropriée des circuits d'une puce connectée par ses plots Vdd, Vss,
Clock, I/O et Reset avec un rayonnement électromagnétique focalisé du domaine ultraviolet, visible ou infrarouge à un temps t de leur choix, ont pu faire commuter les transistors de cette zone et ainsi modifier le déroulement normal des opérations programmées dans les mémoires de la puce et notamment faire exécuter par celle-ci des opérations normalement non autorisées leur permettant d'accéder à des secrets sans destruction des circuits.
Des moyens connus de protection du circuit intégré contre l'action de ces rayonnements électromagnétiques ont cependant été développés. Il s'agit de moyens logiciels se caractérisant par le fait que les programmes embarqués dans les mémoires ROM et EEPROM de la puce sont multiples et complétés par des moyens de vérification.
Toutefois, ces moyens connus ne pallient pas efficacement aux attaques dites en lumière et présentent les inconvénients d'exiger un espace mémoire important dans la puce et de ralentir sensiblement le déroulement des opérations demandées à celle-ci.
Compte tenu de ce qui précède, un problème technique que se propose de résoudre l'invention est de réaliser une puce pour objet portatif à puce notamment au format carte, comprenant une couche de substrat silicium à la face active de laquelle sont intégrés des circuits définissant une unité centrale de traitement ainsi que des mémoires qui ne soit pas sensible à l'action des rayonnements électromagnétiques des domaines ultraviolets, visible et infrarouge.
Une solution à ce problème technique posé consiste, selon l'invention, en ce que la puce comporte en outre des moyens de protection physiques contre l'action de rayonnements électromagnétiques du domaine infrarouge dont la longueur d'onde est supérieure à lpm.
Notamment, ces moyens physiques de protection contre l'action des rayonnements électromagnétiques sont des dopants du silicium, ou formés par des irrégularités de surface ou d'au moins une couche métallique.
L'invention sera mieux comprise à la lecture de l'exposé non limitatif qui suit, rédigée au regard des dessins annexés, dans lesquels :
la figure 1 montre, en perspective, une carte à puce selon l'invention ;
la figure 2 montre, en perpective, un module comportant une puce selon l'invention ;
les figures 3A et 3B montrent, en perspective, deux types de puce selon l'invention ;
les figures 4A, 4B et 4C montrent, en coupe transversale, trois variantes d'un premier mode de réalisation d'une puce selon l'invention
les figures 5A et 5B sont des courbes représentatives de la mesure de l'effet des moyens selon l'invention sur la protection de la puce contre l'action de la lumière ;
les figures 6A, 6B, 6C et 6D montrent, en coupe transversale, quatre variantes d'un second mode de réalisation d'une puce selon l'invention ; et
les figures 7A, 7B, 7C et 7D montrent, en coupe transversale, quatre variantes d'un troisième mode de réalisation d'une puce selon l'invention.
Le présent exposé de l'invention a trait à 1'exemple des cartes à puce. I1 est néanmoins bien entendu que l'invention s'applique de manière générale à tout dispositif à circuit intégré destiné à tre incorporé dans un objet portatif tel qu'un module d'identification abonné SIM au format mini-carte ou une étiquette électronique.
Une carte à puce est un objet portable standard fonctionnant avec et/ou sans contact qui est défini notamment dans les normes ISO 7810 et 7816 dont le contenu est incorporé au présent exposé, par citation de référence.
Ainsi que cela est montré à la figure 1, une carte 1 à puce comprend, d'une part, un corps 2 de carte plastique et, d'autre part, un module 3 électronique dont des plages 4 de contact sont placées affleurantes à la surface du corps 2 de carte.
Le corps 2 de carte est plastique, thermoplastique ou thermodurcissable. Il se présente sous la forme d'un parallélépipède rectangle plat dont les dimensions sont de l'ordre de 85 mm de longueur, 54 mm de largeur et 0,76 mm d'épaisseur.
Le module 3 électronique montré à la figure 2 comprend un dispositif à circuits intégrés ou puce 5 fixée par sa face 6 arrière à une épaisseur 7 d'époxy portant les plages 4 de contact. Des plots 8 de contact de cette puce 5 sont connectés électriquement auxdites plages 4 au moyen de fils 9 métalliques via des trous 10 débouchants ménagés au travers de l'épaisseur 7 d'époxy. L'ensemble, puce 5 et fils 9, est enrobé dans une résine 11 protectrice.
Les puces 5 selon l'invention se présentent sous la forme de parallélépipèdes rectangles de petites dimensions, en pratique de l'ordre de 2 mm de côté et de quelques centaines de microns d'épaisseur, par exemple 200 m. Elles sont de deux types principaux.
Dans un premier type présenté à la figure 3A, la puce 5 comprend une couche de substrat silicium 12. Cette couche 12 montre une face 13 active à laquelle sont intégrés les circuits et une face opposée à cette face 13 active, c'est-à-dire la face arrière 6. Les plots 8 de contact, en général au nombre de cinq, sont intégrés à la face active 13.
Dans un second type présenté à la figure 3B, la puce 5 comprend de mme une couche de substrat silicium 12 amincie par sa face arrière 6. Cette couche de substrat silicium 12 montre de mme une face active 13, qui comporte des circuits intégrés, et une face opposée à cette face active ou face arrière 6. La face active 13 est cependant couverte d'une couche complémentaire 14 de silicium scellée à ladite face 13 par une couche de scellement 15. Le couche complémentaire 14 comporte une face de dessus 18 et une face de dessous 19 en contact avec la couche de scellement. Les couches de scellement 15 et complémentaire 14 recouvrent avantageusement la totalité ou alors une grande partie de la face active 13 de la puce 5 à l'exception des plots 8 de contact qui restent accessibles au travers d'ouvertures 16 ou vias ménagées dans lesdites couches 14 et 15. En pratique, les épaisseurs des différentes couches sont les suivantes. Couche de substrat amincie : de l'ordre de 50 zm ; couche complémentaire : de l'ordre de 150 um ; et couche de scellement : de l'ordre de 10 pm.
Quel que soit son type, la puce 3 selon l'invention comporte des moyens physiques de protection contre l'action de la lumière, c'est-à- dire contre l'action de rayonnements électromagnétiques des domaines ultraviolet, visible et infrarouge, lesdits domaines étant définis comme suit par leur longueur d'onde. Ultraviolet : 10 nm < Â < 400 nm ; : 400 nm < ), < 700 nm et infrarouge : 0,7 um < ). < O, I mm.
Dans un premier mode de réalisation de l'invention montré aux figures 4A, 4B et 4C ces moyens sont des dopants 17 du silicium.
Dans un cristal de silicium intrinsèque, les atomes sont en totalité ou en quasi-totalité des atomes de silicium. Ainsi que cela est montré à la figure 5A, un tel cristal de silicium intrinsèque est, à 300 degrés Kelvin, opaque aux rayonnements électromagnétiques de la majeure partie du spectre visible et ultraviolet dont la longueur d'onde est supérieure à 0,7 um avec un coefficient d'absorption supérieur à 100 cm-1. Toutefois, ce coefficient d'absorption décroît largement pour des valeurs de longueur d'onde supérieures à 1 pm, c'est-à-dire pour la partie du spectre électromagnétique correspondant sensiblement au domaine des infrarouges. Les rayonnements infrarouges pénètrent donc le silicium intrinseque.
Or, ainsi que cela est montré à la figure 5B, en présence de dopants 17 à raison de Nd = 1019 atomes par cm3, le coefficient d'absorption de la lumière reste supérieur à 100 cm-', non seulement pour les longueurs d'onde inférieures à 1 pm, mais aussi, pour les longueurs d'onde supérieures à cette valeur. On note mme que le coefficient d'absorption augmente pour des longueurs d'onde croissantes de 1 à 10 zm.
Aussi, les dopants, utilisés classiquement pour modifier les propriétés semi-conductrices du silicium, sont à mme de modifier les propriétés d'absorption d'un cristal intrinsèque de silicium de manière que son coefficient d'absorption augmente sensiblement pour des longueurs d'onde supérieures à 1 pm, c'est-à-dire en particulier pour des longueurs d'onde du domaine infrarouge.
Selon l'invention, les dopants 17 sont des atomes de nature chimique différente de celle du silicium dont la présence est à l'origine de défauts dans sa maille cristalline. Il s'agit par exemple du Phosphore ou du Bore. Le nombre d'atomes dopants présents dans le silicium est compris entre 1017 et 1020 atomes par cm3 préférentiellement de l'ordre de 1019 atomes par cm3. L'absorption de la lumière pour une longueur d'onde et une épaisseur données est d'autant plus efficace que le niveau de dopage est élevé.
Ces dopants 17 peuvent tre incorporés dans la maille cristalline lors de la croissance du cristal de silicium, ou alors, faire l'objet d'une diffusion à haute température sous atmosphère neutre ou encore par implantation ionique.
Ces dopants 17 peuvent tre présents dans la couche de substrat silicium 12 d'une puce 5 du premier type ou d'une puce 5 du second type. Ils peuvent aussi tre incorporés dans la couche complémentaire 14 d'une puce 5 du second type.
A la variante de la figure 4A, qui montre une puce 5 du second type, les dopants 17 sont présents dans la couche complémentaire 14 de la puce 5. Ils sont répartis dans cette couche 14 de manière homogène. Ils peuvent néanmoins tre localisés uniquement dans une partie de l'épaisseur de ladite couche 14, en particulier dans la partie de cette couche proche de sa face de dessus 18.
A la variante de la figure 4B, qui montre une puce 5 du premier type, les dopants 17 sont présents dans la couche de substrat 12 de la puce 5. Ces dopants sont localisés dans la partie arrière de ladite couche 12. Ainsi, les effets des dopants sur la conduction électrique ne perturbent pas le bon fonctionnement des circuits intégrés à la face active 13 de la puce 5.
A la variante de la figure 4C, qui montre une puce 5 du second type, les dopants 17 sont présents à la fois dans la couche de substrat 12 de la puce et dans sa couche complémentaire 14.
Dans un second mode de réalisation de l'invention montré aux figures 6A, 6B et 6C les moyens de protection physique contre l'action de la lumière sont formés d'irrégularités de surface 20 apparentes à une face d'une couche de silicium. Ces irrégularités de surface peuvent tre apparentes à la face arrière du substrat silicium ou à l'une ou aux deux faces de dessus et de dessous de la couche complémentaire 14 pour les puces 5 du second type.
Ces irrégularités de surface 20 sont constituées par exemple par des creux et bosses ménagées sur toute la surface considérée de la couche de substrat ou complémentaire. La hauteur de ces creux et bosses est de l'ordre de quelques microns.
En pratique, ces irrégularités 20 sont formées par gravure du silicium par exemple au moyen de techniques sèches, comme l'abrasion mécanique, ou humides, comme l'usinage KOH.
Les rayonnements électromagnétiques focalisés incidents et notamment lesdits rayonnements électromagnétiques dont la longueur d'onde est supérieure à 1 m, en particulier les rayonnements infrarouges, se réfléchissent en partie sur les parois irrégulières du silicium et font l'objet, en partie, d'une réfraction. Ainsi réfléchis, atténués et diffusés, les rayonnements n'atteignent plus les cibles recherchées par le fraudeur sans que ce dernier puisse prévoir quelles sont les cibles finalement atteintes. Les attaques sont rendues impossibles.
A la variante de la figure 6A, qui montre une puce 5 du second type, les irrégularités 20 sont ménagées à la face de la couche complémentaire 14 en contact avec la couche de scellement 15.
A la variante de la figure 6B, qui montre une puce 5 du premier type, les irrégularités 20 sont ménagées à la face arrière de la couche substrat silicium.
A la variante de la figure 6C, qui montre une puce 5 du second type, les irrégularités 20 sont ménagées à la face 18 de la couche complémentaire.
A la variante de la figure 6D, qui montre une puce 5 du second type, les irrégularités 20 sont ménagées à la face de dessus 18 de la couche complémentaire 14, à sa face de dessous 19 et à la face arrière 6 de la puce 3.
Dans un troisième mode de réalisation de l'invention montré aux figures 7A, 7B et 7C, les moyens de protection physiques sont formés par une couche métallique 21 assemblée sur au moins une des faces des couches de substrat 12 ou complémentaire 14 silicium et dont l'épaisseur est supérieure à 50 Angström, par exemple de l'ordre de 100
Angströms.
Il s'agit par exemple d'une couche d'aluminium, de palladium ou d'une couche formée d'une superposition de sous-couches métalliques par exemple de Nickel, de chrome et d'or.
La métallisation d'une face peut tre effectuée par dépôt sous vide.
La couche de métal réfléchit ou absorbe l'ensemble de la lumière incidente destinée à éclairer le circuits. II n'est plus possible d'inspecter à l'aide d'un microscope optique la surface active du circuit intégré ni mme d'observer à l'aide de techniques infrarouges.
A la variante de la figure 7A, qui montre une puce du second type, la couche métallique 21 est placée entre la couche complémentaire 14 et la couche de scellement 15.
A la variante de la figure 7B, qui montre une puce du premier type, la couche métallique 21 est placée a la face arriere de la couche substrat 12.
A la variante de la figure 7C, qui montre une puce 3 du second type, la couche métallique 21 est placée à la face de dessus 18 de la couche complémentaire 14.
A la variante de la figure 7D, qui montre une puce 3 du second type, une première couche métallique est placée entre le couche complémentaire 14 et la couche scellement 15 et à la face arrière de la couche de substrat 12.
Bien entendu, l'invention ne se limite pas aux variantes précitées.
En outre, il est possible d'utiliser différents moyens de protection dans une meme puce 5.
On notera que la mise en place d'une couche complémentaire sur la face active d'une puce de type 1 et/ou la mise en place des moyens physiques précités de protection des circuits contre l'action de la lumière peuvent intervenir dans des étapes ultérieures à celles classique de production des circuits intégrés. De ce fait, les filières de productions classiques des puces sont conservées. Par ailleurs, une puce de l'invention, qu'elle soit du premier type ou du second, a sensiblement les mmes dimensions que les puces classiques de l'état de la technique. Aussi, les filières de fabrication de modules avec des puces de l'invention sont de mme conservées.
On notera par ailleurs que les moyens physiques de protection contre l'action de la lumière sont susceptibles de recouvrir l'ensemble des circuits intégrés, ou alors, certaines parties desdits circuits. Dans le cas où seulement certaines parties desdits circuits sont recouvertes, il s'agira avantageusement de parties clés, c'est-à-dire sensibles aux attaques par la lumière et dont une perturbation par ladite lumière pourrait s'avérer dangereuse pour l'intégrité de la puce et des secrets qu'elle comporte. Notamment, de telles parties clés sont constituées par le multiplieur de tension utilisé pour la programmation des cellules mémoires EEPROM, les amplificateurs de lecture du contenu des mémoires et certains registres de la mémoire volatile (RAM) ou de l'unite centrale de traitement (CPU).

Claims (18)

  1. 1. Puce (5) pour objet portatif à puce notamment au format carte, comprenant une couche de substrat silicium (12) à la face active (13) de laquelle sont intégrés des circuits définissant une unité centrale de traitement ainsi que des mémoires, caractérisée en ce qu'elle comporte en outre des moyens physiques (17,20,21) de protection contre l'action de rayonnements électromagnétiques du domaine infrarouge dont la longueur d'onde est supérieure à 1 pm.
    REVENDICATIONS
  2. 2. Puce (5) selon la revendication 1, caractérisée en ce que les moyens physiques (17,20,21) sont des moyens physiques de protection contre l'action de rayonnements électromagnétiques du domaine infrarouge.
  3. 3. Puce (5) selon la revendication 2, caractérisée en ce que les moyens physiques (17,20,21) sont des moyens physiques de protection contre l'action de rayonnements électromagnétiques des domaines ultraviolet, visible et infrarouge.
  4. 4. Puce (5) selon l'une des revendications 1,2 ou 3, caractérisée en ce qu'elle comporte en outre une couche complémentaire (14) de silicium scellée à la face active (13) de la couche de substrat silicium (12) par une couche de scellement (15).
  5. 5. Puce (5) selon l'une des revendications précédentes, caractérisée en ce que les moyens physiques de protection contre l'action de rayonnements électromagnétiques sont des dopants (17) du silicium.
  6. 6. Puce (5) selon la revendication 5, caractérisée en ce que le nombre de dopants (17) du silicium présents est compris entre 1017 et 102 atomes par cm3, préférentiellement de l'ordre de 1019 atomes par cm3.
  7. 7. Puce (5) selon l'une des revendications 5 ou 6, caractérisée en ce que les dopants (17) du silicium sont le Phosphore ou le Bore.
  8. 8. Puce (5) selon l'une des revendications 5,6 ou 7, caractérisée en ce que les dopants (17) du silicium sont présents dans la couche de substrat silicium (12), dans sa partie opposée à sa face active (13).
  9. 9. Puce (5) selon l'une des revendications 5 à 8, caractérisée en ce que les dopants (17) du silicium sont présents dans la couche complémentaire (14) de silicium.
  10. 10. Puce (5) selon l'une des revendications précédentes, caractérisée en ce que les moyens physiques de protection contre l'action des rayonnements électromagnétiques sont formés d'irrégularités de surface (20).
  11. 11. Puce (5) selon la revendication 10, caractérisée en ce que les irrégularités de surface (20) sont ménagées à la face arrière (6) de la couche de substrat silicium (12) opposée à sa face active (13).
  12. 12. Puce (5) selon l'une des revendications 10 ou 11, caractérisée en ce que les irrégularités de surface (20) sont ménagées à la face de dessous (19) de la couche complémentaire (14).
  13. 13. Puce (5) selon l'une des revendications 10,11 ou 12, caractérisée en ce que les irrégularités de surface (20) sont ménagées à la face de dessus (18) de la couche complémentaire (14).
  14. 14. Puce (5) selon l'une des revendications précédentes, caractérisée en ce que moyens physiques de protection contre l'action des rayonnements électromagnétiques sont formés d'au moins une couche métallique (21).
  15. 15. Puce (5) selon la revendication 14, caractérisée en ce que la couche métallique (21) a une épaisseur supérieure à 50 Angström, préférentiellement de l'ordre de 100 Angströms.
  16. 16. Puce (5) selon l'une des revendications 14 ou 15, caractérisée en ce que la couche métallique (21) est placée à la face de dessous (19) de la couche complémentaire (14).
  17. 17. Puce (5) selon l'une des revendications 14,15 ou 16, caractérisée en ce que la couche métallique (21) est placée à la face de dessus (18) de la couche complémentaire (14).
  18. 18. Puce (5) selon l'une des revendications 14 à 17, caractérisée en ce que la couche métallique (21) est placée à la face arrière (6) de la couche de substrat silicium (12).
FR9813029A 1998-10-16 1998-10-16 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques Pending FR2784768A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR9813029A FR2784768A1 (fr) 1998-10-16 1998-10-16 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
CN998122238A CN1217411C (zh) 1998-10-16 1999-10-08 具有防止电磁辐射作用的集成电路芯片
US09/807,686 US8138566B1 (en) 1998-10-16 1999-10-08 Integrated circuit chip made secure against the action of electromagnetic radiation
EP99947524A EP1127376A1 (fr) 1998-10-16 1999-10-08 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
PCT/FR1999/002428 WO2000024058A1 (fr) 1998-10-16 1999-10-08 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
JP2000577713A JP4694693B2 (ja) 1998-10-16 1999-10-08 電磁放射の作用に対し保護されるよう製造された集積回路チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9813029A FR2784768A1 (fr) 1998-10-16 1998-10-16 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques

Publications (1)

Publication Number Publication Date
FR2784768A1 true FR2784768A1 (fr) 2000-04-21

Family

ID=9531682

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9813029A Pending FR2784768A1 (fr) 1998-10-16 1998-10-16 Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques

Country Status (6)

Country Link
US (1) US8138566B1 (fr)
EP (1) EP1127376A1 (fr)
JP (1) JP4694693B2 (fr)
CN (1) CN1217411C (fr)
FR (1) FR2784768A1 (fr)
WO (1) WO2000024058A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1801874A2 (fr) * 2005-12-16 2007-06-27 Eudyna Devices Inc. Dispositif électronique et dispositif semi-conducteur avec une couche de blindage sur la face arrière
FR3027705A1 (fr) * 2014-10-27 2016-04-29 Oberthur Technologies Module a microcircuit, procede de fabrication d'un module a microcircuit, dispositif electronique comportant un tel module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147140A1 (de) 2001-09-25 2003-04-17 Giesecke & Devrient Gmbh Chipkarte mit Display
JP2004341895A (ja) * 2003-05-16 2004-12-02 Sony Corp Ｉｃカード
CN104376357A (zh) * 2014-08-27 2015-02-25 北京中电华大电子设计有限责任公司 一种智能卡抗光攻击方法
CN105715032B (zh) * 2016-04-15 2017-09-29 中国五冶集团有限公司 一种具有跨越移动功能的施工吊篮及跨越移动方法
CN113228270A (zh) 2019-08-08 2021-08-06 深圳市汇顶科技股份有限公司 安全芯片、安全芯片的制备方法和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394014A (en) * 1990-11-28 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device improved in light shielding property and light shielding package
US5804827A (en) * 1995-10-27 1998-09-08 Nikon Corporation Infrared ray detection device and solid-state imaging apparatus
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JPH10270605A (ja) * 1997-03-25 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4821363B1 (fr) * 1967-12-31 1973-06-28
US4712129A (en) * 1983-12-12 1987-12-08 Texas Instruments Incorporated Integrated circuit device with textured bar cover
US4970565A (en) * 1988-09-01 1990-11-13 Atmel Corporation Sealed charge storage structure
US5714802A (en) * 1991-06-18 1998-02-03 Micron Technology, Inc. High-density electronic module
JP3048429B2 (ja) 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
US5213989A (en) * 1992-06-24 1993-05-25 Motorola, Inc. Method for forming a grown bipolar electrode contact using a sidewall seed
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US5534056A (en) * 1993-10-28 1996-07-09 Manfred R. Kuehnle Composite media with selectable radiation-transmission properties
FR2727227B1 (fr) 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
JPH09148620A (ja) * 1995-09-20 1997-06-06 Sharp Corp 光反射型検出器及びその製造方法
US6229165B1 (en) * 1997-08-29 2001-05-08 Ntt Electronics Corporation Semiconductor device
US6245663B1 (en) * 1998-09-30 2001-06-12 Conexant Systems, Inc. IC interconnect structures and methods for making same
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394014A (en) * 1990-11-28 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device improved in light shielding property and light shielding package
US5804827A (en) * 1995-10-27 1998-09-08 Nikon Corporation Infrared ray detection device and solid-state imaging apparatus
JPH10270605A (ja) * 1997-03-25 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 099, no. 001 29 January 1999 (1999-01-29) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1801874A2 (fr) * 2005-12-16 2007-06-27 Eudyna Devices Inc. Dispositif électronique et dispositif semi-conducteur avec une couche de blindage sur la face arrière
EP1801874A3 (fr) * 2005-12-16 2013-05-01 Eudyna Devices Inc. Dispositif électronique et dispositif semi-conducteur avec une couche de blindage sur la face arrière
FR3027705A1 (fr) * 2014-10-27 2016-04-29 Oberthur Technologies Module a microcircuit, procede de fabrication d'un module a microcircuit, dispositif electronique comportant un tel module

Also Published As

Publication number Publication date
WO2000024058A1 (fr) 2000-04-27
JP2002528896A (ja) 2002-09-03
EP1127376A1 (fr) 2001-08-29
CN1217411C (zh) 2005-08-31
CN1323448A (zh) 2001-11-21
US8138566B1 (en) 2012-03-20
JP4694693B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
US20230019869A1 (en) Optically occlusive protective element for bonded structures
EP2194491B1 (fr) Carte électronique ayant des moyens de commande
EP0800209B1 (fr) Dipositif de sécurité d&#39;une pastille semi-conductrice
FR2727227A1 (fr) Dispositif de securite actif a memoire electronique
FR2938953A1 (fr) Dispositif de protection d&#39;un boitier de circuit integre electronique contre les intrusions par voie physique ou chimique.
CH619310A5 (en) Portable card for signal processing system and method of manufacturing this card
EP0845755B1 (fr) Carte à puce et programme pour cartes à puces
FR2686172A1 (fr) Carte enfichable pour microordinateur formant lecteur de carte a contacts affleurants.
FR2784768A1 (fr) Puce a circuits integres securisee contre l&#39;action de rayonnements electromagnetiques
EP2241997B1 (fr) Lecteur de carte mémoire
EP0306395A1 (fr) Circuit de détection de lumière
EP0776498B1 (fr) Dispositif de clavier securise
EP1691413A1 (fr) Composant électronique protégé contre les attaques.
EP1053531B1 (fr) Dispositif a circuit integre securise par attenuation de signatures electriques
FR2644268A1 (fr) Jeton electronique circulaire et procede et appareil de lecture
EP1183642B1 (fr) Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d&#39;une couche complementaire
FR2474204A1 (fr) Dispositif electronique portatif, notamment pour l&#39;identification de son porteur
FR2857113A1 (fr) Boitier securise renfermant un clavier permettant d&#39;introduire des donnees confidentielles
WO2022038033A1 (fr) Systeme d&#39;acquisition d&#39;images
FR2801999A1 (fr) Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
FR3060811A1 (fr) Dispositif d&#39;acquisition d&#39;empreintes digitales
FR2727226A1 (fr) Dispositif de securite actif a memoire electronique
EP3739622A1 (fr) Procédé de détection d&#39;une atteinte éventuelle à l&#39;intégrité d&#39;un substrat semi-conducteur d&#39;un circuit intégré depuis sa face arrière, et circuit intégré correspondant
FR2892544A1 (fr) Detection de tentative d&#39;effraction sur une puce a travers sa structure support
FR2823887A1 (fr) Dispositif electronique, notamment carte a circuit(s) integre(s) muni d&#39;une protection contre les intrusions

Legal Events

Date Code Title Description
TP Transmission of property