JPH10270562A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH10270562A
JPH10270562A JP9075241A JP7524197A JPH10270562A JP H10270562 A JPH10270562 A JP H10270562A JP 9075241 A JP9075241 A JP 9075241A JP 7524197 A JP7524197 A JP 7524197A JP H10270562 A JPH10270562 A JP H10270562A
Authority
JP
Japan
Prior art keywords
wiring
shielding film
layer
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9075241A
Other languages
English (en)
Inventor
Masaaki Tanno
雅明 丹野
Tadao Takeda
忠雄 竹田
Koji Ban
弘司 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9075241A priority Critical patent/JPH10270562A/ja
Publication of JPH10270562A publication Critical patent/JPH10270562A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路のリバースエンジニアリング
を防止するために、光学的にも電気的にも内部観測を阻
止する防御機構を有する半導体集積回路を提供する。 【解決手段】 不透明な導電性遮蔽膜(82)を半導体
集積回路内部の配線層と同一層に配線(6)とギャップ
を保って形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路に関
し、詳しくは半導体集積回路の回路情報を不正に観測す
ることを阻害する技術に関するものである。
【0002】
【従来の技術】一般的な半導体集積回路(IC)の構造
は、半導体チップ表面にトランジスタ、ダイオード等の
素子を形成すると共に、チップ表面上に絶縁層と導体層
を交互に積み上げた積層構造の配線から成る。ICの回
路構造は高度な知的財産が集約されていると共に、IC
内部の記憶素子には機密情報が電気的に記憶されている
可能性もあり、違法なリバースエンジニアリングから保
護する必要がある。しかしICの導体層はポリシリコン
及びアルミニウム等の金属が用いられ、絶縁層にはシリ
コン酸化膜、シリコン窒化膜といった光学的に透明な材
料が用いられている。従って、第三者が表面の露出した
ICを入手できたならば、光学顕微鏡等の光学観測手段
を用意することでIC内部を容易に観察でき、回路情報
を解読するいわゆるリバースエンジニアリングが可能と
なる。また、電子ビームテスタ等を利用することでIC
内部の電気的状態も観測可能となる。
【0003】従来のICは、ICチップ自体に内部観測
を阻害する構造を有していないものの、一般的にはセラ
ミック製あるいはプラスチック製のパッケージに封止さ
れているため、故意にパッケージを開封しない限りIC
チップ表面を観測することはできない。また、ICチッ
プをパッケージに封止せずに直接プリント基板等に取り
付けるベアチップ実装に於いて、電気的な接続にワイヤ
ーボンディングを用いる場合は、ICチップ並びにボン
ディングワイヤーを保護する目的で、不透明なエポキシ
樹脂を用いてICチップ全体を封止するため、外部にI
Cチップが露出することはない。導電性のバンプを用い
て電気的な接続を行うフリップチップ方式を用いる場合
は、ICチップ表面が実装基板側に向くため、実装状態
ではICチップ表面が露出することはない。
【0004】
【発明が解決しようとする課題】しかしながら、これら
の従来技術は、ICの耐環境性、耐久性、耐衝撃性、取
扱い容易性を向上させることが主目的であり、第三者に
よるIC封止部分の開封に対する防御は考えられていな
い。したがって、セラミックパッケージに封止されたI
Cの場合、鋭利な刃物状のもの用いるか加熱することで
封止部分を剥離することが可能であり、容易にICチッ
プ表面を露出させることができる。プラスチックパッケ
ージに封止されたIC及びベアチップ実装されたICに
於いても、アセトン等の有機溶剤や発煙硝酸を用いて封
止材をICチップから剥離させることが可能である。こ
のような場合、従来技術のICチップは内部観測に対す
る防御機構が搭載されていないため、ICチップの開封
後、容易にICチップのリバースエンジニアリングが可
能となる。本発明の目的は、上記従来の問題点を解決す
るために、光学的にも電気的にもIC内部の観測を阻止
する構造を有するICを提供することにある。
【0005】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は光学的かつ電気的な遮蔽手段を半導体集
積回路内部の配線層と同一層に形成したものであり、具
体的には、請求項1に記載されたように、本発明にかか
る半導体集積回路は、不透明な導電性遮蔽膜を絶縁膜上
の配線とギャップを保って同一層に形成したことを特徴
とする。上記遮蔽膜は不透明であるので、たとえ第三者
が不法にICの封止構造を剥離しICチップを露出させ
ても、遮蔽膜の下にあるICのデバイスや回路構造を光
学顕微鏡等の光学的な手段によって観察することを阻止
する。また導電性を有することから、電子ビームテスタ
等の電気的手段にてIC内部を観測しようとしても、導
電性遮蔽膜全体が同一電位となるため遮蔽膜より下層の
電位分布を観測不可能とする。したがって、本発明にか
かる半導体集積回路のリバースエンジニアリングを防止
することができる。なお、この導電性遮蔽膜は電気的に
フローティング状態になくてもよく、電源または接地電
位を有する配線と電気的に接続されていても良い。
【0006】さらに上記遮蔽膜と配線は同一層に形成さ
れているため、遮蔽膜のみを除去することが困難であ
る。換言するならば、第三者がIC内部の遮蔽膜を剥離
しようと企てた場合、遮蔽膜の剥離と同時に同一層内の
信号配線や電源配線が寸断される。その結果、遮蔽膜を
剥離されたICチップは、既に内部回路が破壊されてい
るため、第三者によって不法に内部回路を観測されるこ
とはない。これにより、半導体集積回路が持つ知的財産
並びに機密情報の漏洩を防ぐことが可能となる。
【0007】上記遮蔽膜には、配線に用いられる材料、
たとえば多結晶シリコンやAl、Au、WSiN等の金
属を用いることができるが、不透明でかつ導電性を有す
るならばこれらに限定されるものではない。ただし、配
線に用いられる材料を使用すれば、半導体集積回路の製
造プロセスと親和性は非常に良好であるという利点があ
る。また、遮蔽膜と配線を異なる材料を用いて形成して
もよいが、同一の材料で形成すれば、半導体集積回路製
造プロセスが簡単で済むという利点があると同時に、機
械的手段または化学的手段を用いて遮蔽膜のみを除去す
ることが一層困難となる。
【0008】本発明にかかる半導体集積回路は、一層の
配線層を有するものであっても多層配線構造を有するも
のであっても良い。その中でも、請求項2に記載された
発明は、特に多層配線構造を有する半導体集積回路に関
するものであり、複数の配線層のうち2以上の配線層
が、前記配線層が形成された絶縁膜上に配線とギャップ
を保って形成された不透明な導電性遮蔽膜を備えること
を特徴とする。複数の配線層のうち一つの配線層に上記
遮蔽膜を設ければ、それより下のICの構造を光学的に
も電気的にも観測することを阻害することができるが、
上記遮蔽膜を2以上の配線層に設けるようにすれば、上
層にある遮蔽膜が剥離されても下層の遮蔽膜によってそ
れより下の回路構造や電位分布が不法に観測されること
を防ぐことができ、リバースエンジニアリングをより効
果的に防止することができる。
【0009】さらに請求項3に記載された発明は、多層
配線構造を有する半導体集積回路において、上記不透明
な導電遮蔽膜を備えた配線層の配線が、その配線層の下
の配線と接続され、かつ前記他の配線層の回路の一部を
形成していることを特徴とする。このような構成を有す
る半導体集積回路では、上記遮蔽膜を備えた配線層の配
線およびその下の配線層の配線とで回路を構成するた
め、半導体集積回路の機能を分析する上で各配線層の配
線単独は意味をなさない。したがって、上記遮蔽膜を除
去することによってその配線層の配線が失われた場合、
もはや半導体集積回路の内部情報を観測することは不可
能となり、リバースエンジニアリングをより効果的に防
止することができる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図1は、本発明の第1
の実施の形態にかかる半導体集積回路の構造を示す断面
図である。本実施の形態にかかる半導体集積回路は、シ
リコン基板1上にポリシリコンのゲート及び配線2が形
成され、絶縁膜3,5の上にそれぞれ金属第1層配線
4、金属第2層配線6が形成された多層配線構造を有す
る。なお、金属第2層配線はパッシベーション膜7によ
って覆われている。本実施の形態においては、絶縁膜6
上には金属第2層配線6と同一金属からなる不透明な導
電性遮蔽膜82が形成されている。この遮蔽膜82は、
電気的にフローティング状態になくてもよく、電源また
は接地電位を有する配線と電気的に接続されていても良
い。
【0011】図2は、上記第1の実施の形態にかかる半
導体集積回路の構造を示す平面図である。これにより絶
縁膜6上における金属第2層配線と遮蔽膜82の配置を
示す。遮蔽膜82は、金属第2層配線6の周辺にギャッ
プ10を介して導電遮蔽膜の金属が接近している。この
ギャップ10は、金属第2層配線6と遮蔽膜82との間
の電気的絶縁を確保するための微小間隔とする。すなわ
ち、絶縁膜7の遮蔽すべき領域のうちギャップ10を除
く部分を遮蔽膜82で覆う構造である。したがって、遮
蔽すべき領域のうちギャップ10以外の領域は遮蔽膜8
2によって光学的にも電気的にも完全に遮蔽され、IC
チップ外からチップ内部の観測は困難となる。
【0012】本実施の形態にかかる半導体集積回路を製
造する際には、上述のような遮蔽膜82は、一般的に行
われているフォトリソグラフィとエッチングによって金
属第2層配線6と同時に形成することができる。すなわ
ち、絶縁膜5上にスパッタリングやCVDにより金属材
料層を一様に形成する。上記金属材料層にレジストを塗
布しマスクを用いて配線パターンを露光する。このマス
クは、遮蔽膜に相当する部分も配線部分と同様に光を透
過または遮光するものである。このようなマスクを用い
て得られたレジストパターンに対してエッチングを施
し、上記金属材料層のうちギャップ10に相当する部分
を除去することにより、金属第2層配線6および遮蔽膜
82を形成することができる。
【0013】なお、本実施の形態では、最上金属配線層
に、すなわち金属第2層配線と同一層6に遮蔽膜82を
形成したが、下層配線層、すなわち絶縁膜3上に金属第
1層配線と同一層に遮蔽膜を形成してもよい。
【0014】次に本発明の第2の実施の形態について説
明する。図3は、第2の実施の形態にかかる半導体集積
回路の構造を示す断面図である。図3によれば、本実施
の形態にかかる半導体集積回路は、図1に示したのと同
様に、シリコン基板1上にポリシリコンのゲート及び配
線2が形成され、その上に金属第1層配線4、金属第2
層配線6が形成された多層配線構造を有する。ただし、
本実施の形態においては、絶縁膜5上に遮蔽膜82が設
けられているのに加え、絶縁膜3上にも遮蔽膜81が設
けられているのが特徴である。換言するならば、多層配
線構造を有する半導体集積回路において、金属第1層配
線4および金属第2層配線と同一層にそれぞれ遮蔽膜8
1および82が形成されている。このように複数の配線
層に不透明な導体性遮蔽膜を設けることによって、仮に
遮蔽膜82が剥離されても遮蔽膜81によってそれより
下の回路構造や電位分布が不法に観測されることを防ぐ
ことができる。
【0015】次に本発明の第3の実施の形態として、遮
蔽膜と同一層にある配線が下層の配線の一部を形成する
構成を図4の断面図に示す。図4は、金属第2層配線の
上に設けた絶縁膜9上に遮蔽膜83と金属第3層配線1
1を形成した半導体集積回路の構成を示している。ここ
で、図4を図1と比較すると、本実施の形態にかかる半
導体集積回路においては、絶縁膜5上では切断されてい
る金属第2層配線6a,6bが絶縁膜9上に引き上げた
配線11によって接続されている。すなわち、遮蔽膜8
3と同一層の金属第3層配線は、絶縁膜5上に形成され
た金属第2層配線6a,6bとともに一つの回路を形成
しているところに特徴がある。
【0016】このような構造において仮に遮蔽膜83を
剥離した場合、金属第2層以下の信号配線層から遮蔽膜
と同一層に引き上げた金属第3層配線11もともに除去
される結果、IC内部配線が寸断され、内部回路が原型
を留めない。したがって、不法なリバースエンジニアリ
ングを阻止することができる。さらに、下層配線から遮
蔽膜と同一層に引き上げた金属第3層配線11を適宜設
けることにより、遮蔽膜83はICの配線レイアウトに
左右されることなくICチップのほぼ全面を遮蔽でき
る。
【0017】
【発明の効果】本発明によれば、半導体集積回路内の配
線層に不透明な導電性遮蔽膜を設けたので、遮蔽膜の下
にあるICのデバイスや回路構造や電位分布を第三者が
光学顕微鏡等の光学的な手段や電子ビームテスタ等の電
気的手段によって観測することを阻止することができ
る。また、上記遮蔽膜と配線は同一層に形成されるた
め、遮蔽膜を除去することによって同一層内の信号配線
や電源配線が寸断される。したがって、本発明にかかる
半導体集積回路のリバースエンジニアリングを防止する
ことができ、IC外部の封止状態や実装状態に左右され
ることなく、IC内部の存在する知的財産並びに機密情
報の漏洩を防止できるという効果を有する。
【0018】特に、請求項2に記載された発明によれ
ば、複数の配線層に不透明な導電性遮蔽膜を設けること
により、IC内部の観測を光学的にも電気的にも一層効
果的に阻害することができる。また、第三者が不法に一
の配線層の遮蔽膜を剥離しても、他の配線層の遮蔽膜に
よってその遮蔽膜より下層の構造を観測することを阻害
することができる。
【0019】また、請求項3に記載された発明によれ
ば、上記遮蔽膜を備えた配線層の配線がその下の配線層
の回路の一部を形成しているので、上記遮蔽膜を除去す
ることによってその配線層の配線が失われた場合、もは
や半導体集積回路の内部情報を観測することは不可能と
なり、リバースエンジニアリングをより効果的に防止す
ることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態にかかる半導体集
積回路の構造を示す断面図である。
【図2】 本発明の第1の実施の形態にかかる半導体集
積回路の構造を示す平面図である。
【図3】 本発明の第2の実施の形態にかかる半導体集
積回路の構造を示す断面図である。
【図4】 本発明の第3の実施の形態にかかる半導体集
積回路の構造を示す断面図である。
【符号の説明】
1…シリコン基板、2…ポリシリコンゲート及び配線、
3、5、9…絶縁膜、4…金属第1層配線、6、6a、
6b…金属第2層配線、7…パッシベーション膜、8
1、82、83…遮蔽膜、10…ギャップ、11…金属
第3層配線。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 不透明な導電性遮蔽膜を絶縁膜上の配線
    とギャップを保って同一層に形成したことを特徴とする
    半導体集積回路。
  2. 【請求項2】 絶縁膜で絶縁分離された複数の配線層を
    備えた半導体集積回路において、 前記複数の配線層のうち2以上の配線層は、 前記配線層が形成された絶縁膜上に前記配線層の配線と
    ギャップを保って形成された不透明な導電性遮蔽膜を備
    えることを特徴とする半導体集積回路。
  3. 【請求項3】 請求項2に記載された半導体集積回路に
    おいて、 前記不透明な導電遮蔽膜を備えた配線層の配線は、 絶縁膜を挟んで前記配線層の下の他の配線層の配線と接
    続され、かつ前記他の配線層の回路の一部を形成してい
    ることを特徴とする半導体集積回路。
JP9075241A 1997-03-27 1997-03-27 半導体集積回路 Pending JPH10270562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9075241A JPH10270562A (ja) 1997-03-27 1997-03-27 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9075241A JPH10270562A (ja) 1997-03-27 1997-03-27 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH10270562A true JPH10270562A (ja) 1998-10-09

Family

ID=13570538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9075241A Pending JPH10270562A (ja) 1997-03-27 1997-03-27 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH10270562A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
EP1102320A1 (de) * 1999-11-16 2001-05-23 Infineon Technologies AG Sicherheits-ROM-Speicherzelle und Verfahren zu deren Herstellung
EP1067604A3 (en) * 1999-07-09 2002-03-27 Oki Electric Industry Company, Limited Semiconductor apparatus with self-security function
WO2002043147A1 (de) * 2000-11-23 2002-05-30 Infineon Technologies Ag Integrierte schaltungsanordnung mit analysierschutz und verfahren zur herstellung der anordnung
US6545371B1 (en) 2000-06-02 2003-04-08 Sharp Kabushiki Kaisha Semiconductor device wherein detection of removal of wiring triggers impairing of normal operation of internal circuit
JP2006517053A (ja) * 2002-10-21 2006-07-13 エイチアールエル ラボラトリーズ,エルエルシー 無関係な導電トレースを有する多層集積回路
JP2006216683A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 半導体装置
WO2009031057A3 (en) * 2007-09-04 2009-06-04 Nds Ltd Security chip
JP2013238724A (ja) * 2012-05-15 2013-11-28 Seiko Epson Corp 電気光学装置および電子機器
JP2018186271A (ja) * 2017-04-25 2018-11-22 新唐科技股▲ふん▼有限公司 攻撃検知機能を備える電子装置、その設計方法及びその製造方法
WO2023276520A1 (ja) * 2021-06-29 2023-01-05 ローム株式会社 電子部品

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
WO2000024058A1 (fr) * 1998-10-16 2000-04-27 Schlumberger Systemes Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
US8138566B1 (en) 1998-10-16 2012-03-20 Gemalto Sa Integrated circuit chip made secure against the action of electromagnetic radiation
EP1067604A3 (en) * 1999-07-09 2002-03-27 Oki Electric Industry Company, Limited Semiconductor apparatus with self-security function
EP1610382A3 (en) * 1999-07-09 2008-05-28 Oki Electric Industry Company, Limited Semiconductor apparatus with self-security function
WO2001037344A1 (de) * 1999-11-16 2001-05-25 Infineon Technologies Ag Sicherheits-rom-speicherzelle und verfahren zu deren herstellung
EP1102320A1 (de) * 1999-11-16 2001-05-23 Infineon Technologies AG Sicherheits-ROM-Speicherzelle und Verfahren zu deren Herstellung
US6545371B1 (en) 2000-06-02 2003-04-08 Sharp Kabushiki Kaisha Semiconductor device wherein detection of removal of wiring triggers impairing of normal operation of internal circuit
WO2002043147A1 (de) * 2000-11-23 2002-05-30 Infineon Technologies Ag Integrierte schaltungsanordnung mit analysierschutz und verfahren zur herstellung der anordnung
US7288786B2 (en) 2000-11-23 2007-10-30 Infineon Technologies A.G. Integrated circuit configuration with analysis protection and method for producing the configuration
JP2006517053A (ja) * 2002-10-21 2006-07-13 エイチアールエル ラボラトリーズ,エルエルシー 無関係な導電トレースを有する多層集積回路
JP2006216683A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 半導体装置
WO2009031057A3 (en) * 2007-09-04 2009-06-04 Nds Ltd Security chip
US8410583B2 (en) 2007-09-04 2013-04-02 Nds Limited Security chip
JP2013238724A (ja) * 2012-05-15 2013-11-28 Seiko Epson Corp 電気光学装置および電子機器
JP2018186271A (ja) * 2017-04-25 2018-11-22 新唐科技股▲ふん▼有限公司 攻撃検知機能を備える電子装置、その設計方法及びその製造方法
WO2023276520A1 (ja) * 2021-06-29 2023-01-05 ローム株式会社 電子部品

Similar Documents

Publication Publication Date Title
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP3287346B2 (ja) 半導体装置
US5366589A (en) Bonding pad with circular exposed area and method thereof
US6630736B1 (en) Light barrier for light sensitive semiconductor devices
US5861658A (en) Inorganic seal for encapsulation of an organic layer and method for making the same
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
KR100656229B1 (ko) 반도체 장치 및 그의 제조 방법
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
JPH10270562A (ja) 半導体集積回路
KR20100094943A (ko) 반도체 장치
US4005455A (en) Corrosive resistant semiconductor interconnect pad
KR100306858B1 (ko) 반도체장치및그제조방법
US4920402A (en) Integrated circuit device
US6919618B2 (en) Shielding device for integrated circuits
US8062974B2 (en) Semiconductor device with grounding structure
JP2006318988A (ja) 半導体装置
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
US11640946B2 (en) Protection of integrated circuits
US6137173A (en) Preventing backside analysis of an integrated circuit
JPS59232424A (ja) 半導体装置とその製造法
JPH0677315A (ja) 半導体装置
KR100361601B1 (ko) 반도체 장치
JPS60145628A (ja) 半導体装置
JP7495551B2 (ja) 半導体装置
US20220384373A1 (en) Chip package and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420