JP2018186271A - 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 - Google Patents
攻撃検知機能を備える電子装置、その設計方法及びその製造方法 Download PDFInfo
- Publication number
- JP2018186271A JP2018186271A JP2018082788A JP2018082788A JP2018186271A JP 2018186271 A JP2018186271 A JP 2018186271A JP 2018082788 A JP2018082788 A JP 2018082788A JP 2018082788 A JP2018082788 A JP 2018082788A JP 2018186271 A JP2018186271 A JP 2018186271A
- Authority
- JP
- Japan
- Prior art keywords
- active
- electronic equipment
- layer
- routing
- active shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000009434 installation Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 9
- 239000000945 filler Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
[システムの説明]
[裏面攻撃に対するICの標準セルの保護]
[標準セル間の裏面攻撃に対する保護]
20:標準セル
22:トランジスタ
24A、24B、24C、26、28、30、32A、32B、32C:トレース
34:接続位置
36:S/D
38:ゲート
40A、40B、44A、44B:コンタクト
42:スペース
48:基板
49:下面
50、51:誘電体層
Claims (20)
- 能動装置を備える基板と、
前記能動装置と電気的に接続され、前記能動装置との間で電気信号をルーティングするように構成された1つ以上のルーティング層と、
前記基板に最も近いルーティング層内に配置された能動シールド層と、
を備える電子設備であって、
前記能動シールド層は、前記電子設備への攻撃の兆候を提供する能動シールド信号を生成するように構成された金属トレースを備えることを特徴とする、電子設備。 - 前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項1に記載の電子設備。
- 前記能動装置の少なくとも一部および前記能動シールド層の対応するセクションは、複数の標準セルに配置されることを特徴とする、請求項1に記載の電子設備。
- 前記ルーティング層は、前記電気信号を前記複数の標準セルとの間でルーティングするように構成されることを特徴とする、請求項3に記載の電子設備。
- 前記複数の標準セルの少なくとも2つの標準セルの能動シールド層の前記セクションは、互いに電気的に接続されることを特徴とする、請求項3に記載の電子設備。
- 前記能動シールド層は、前記能動装置および前記ルーティング層から電気的に絶縁されることを特徴とする、請求項1に記載の電子設備。
- 1つ以上の前記能動装置と1つ以上の前記ルーティング層を電気的に接続するように構成された相互接続トレースを備えることを特徴とする、請求項1に記載の電子設備。
- 前記相互接続トレースおよび前記能動シールド層は、同一層内に構成され、互いに電気的に切断されることを特徴とする、請求項7に記載の電子設備。
- 前記能動シールド層の前記金属トレースに接続され、前記能動シールド信号に基づいて前記攻撃を検出するように構成された保護回路を備えることを特徴とする、請求項1に記載の電子設備。
- 電子設備を設計する方法であって、以下のステップを含む:
標準セルのライブラリを提供し、前記標準セルのライブラリは複数の標準セルを保持するステップと、前記標準セルのライブラリから引き出された1つ以上の標準セルを使用して前記電子設備を設計するステップとを含み、
前記複数の標準セルの各標準セルの少なくとも1つのサブセットは、
能動装置を備える基板と、
前記能動装置と電気的に接続され、前記能動装置との間で電気信号をルーティングする1つ以上のルーティング層と、
前記基板に最も近いルーティング層内に配置された能動シールド層とを備え、
前記能動シールド層は、前記電子設備への攻撃の兆候を提供する能動シールド信号を生成する金属トレースを備えることを特徴とする、電子設備の設計方法。 - 前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項10に記載の電子設備の設計方法。
- 前記電子設備を設計する方法は、前記ルーティング層を使用して前記標準セルとの間で電気信号をルーティングするステップを含むことを特徴とする、請求項10に記載の電子設備の設計方法。
- 前記電子設備を設計する方法は、前記標準セルの少なくとも2つの標準セルの能動シールド層を互いに電気的に接続するステップを含むことを特徴とする、請求項10に記載の電子設備の設計方法。
- 前記能動シールド層は、前記能動装置および前記ルーティング層から電気的に絶縁されることを特徴とする、請求項10に記載の電子設備の設計方法。
- 前記電子設備を設計する方法は、前記能動シールド層の金属トレースを保護回路に電気的に接続するステップを含む、請求項10に記載の電子設備の設計方法。
- 基板上に能動装置を形成するステップと、
前記能動装置に電気的に接続された1つまたは複数のルーティング層を配置するステップと、
前記基板に最も近いルーティング層内に、設備への攻撃の兆候を提供する能動シールド信号を生成する金属トレースを備える能動シールド層を配置するステップと、
を含むことを特徴とする、電子設備の製造方法。 - 前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項16に記載の電子設備の製造方法。
- 前記能動装置の少なくとも一部および前記能動シールド層の対応するセクションは、複数の標準セル内に配置されることを特徴とする、請求項16に記載の電子設備の製造方法。
- 1つ以上の能動装置と1つ以上のルーティング層との間には、前記1つ以上の能動装置と前記1つ以上のルーティング層を電気的に接続するように構成された相互接続トレースを配置するステップを含むことを特徴とする、請求項16に記載の電子設備の製造方法。
- 前記相互接続トレースおよび前記能動シールド層は、同一層内に構成され、互いに電気的に切断されることを特徴とする、請求項19に記載の電子設備の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/496,017 US10249579B2 (en) | 2017-04-25 | 2017-04-25 | Active shield for protecting a device from backside attacks |
US15/496,017 | 2017-04-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018186271A true JP2018186271A (ja) | 2018-11-22 |
JP6635276B2 JP6635276B2 (ja) | 2020-01-22 |
Family
ID=63852416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018082788A Active JP6635276B2 (ja) | 2017-04-25 | 2018-04-24 | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10249579B2 (ja) |
JP (1) | JP6635276B2 (ja) |
TW (1) | TWI665581B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190244891A1 (en) * | 2018-02-02 | 2019-08-08 | Seagate Technology Llc | Hardware fallback for non-configurable features |
US11544383B2 (en) * | 2018-03-29 | 2023-01-03 | Red Bend Ltd. | Method for runtime mitigation of software and firmware code weaknesses |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
EP3937055A1 (en) * | 2020-07-10 | 2022-01-12 | Nagravision SA | Integrated circuit device with protection against malicious attacks |
US20230036441A1 (en) * | 2021-08-02 | 2023-02-02 | Invensas Bonding Technologies, Inc. | Protective semiconductor elements for bonded structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270562A (ja) * | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
JP2006228910A (ja) * | 2005-02-16 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2011258693A (ja) * | 2010-06-08 | 2011-12-22 | Panasonic Corp | 保護回路と半導体装置及び電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040212017A1 (en) | 2001-08-07 | 2004-10-28 | Hirotaka Mizuno | Semiconductor device and ic card |
US7154161B1 (en) * | 2004-04-16 | 2006-12-26 | Newport Fab, Llc | Composite ground shield for passive components in a semiconductor die |
GB0410975D0 (en) * | 2004-05-17 | 2004-06-16 | Nds Ltd | Chip shielding system and method |
EP2615641B1 (en) | 2006-01-24 | 2015-07-01 | Nds Limited | Chip attack protection |
JP2007266083A (ja) * | 2006-03-27 | 2007-10-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP5009576B2 (ja) * | 2006-09-19 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置の製造方法 |
EP2188838B1 (en) * | 2007-09-04 | 2015-04-01 | NDS Limited | Security chip |
FR2991083A1 (fr) | 2012-05-24 | 2013-11-29 | St Microelectronics Grenoble 2 | Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere |
KR20160090582A (ko) | 2015-01-22 | 2016-08-01 | 삼성전자주식회사 | 스마트 카드 및 상기 스마트 카드의 제조 방법 |
EP4216274A3 (en) * | 2015-12-29 | 2023-09-27 | Secure-IC SAS | System and method for protecting an integrated circuit (ic) device |
-
2017
- 2017-04-25 US US15/496,017 patent/US10249579B2/en active Active
-
2018
- 2018-04-24 JP JP2018082788A patent/JP6635276B2/ja active Active
- 2018-04-25 TW TW107114095A patent/TWI665581B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270562A (ja) * | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
JP2006228910A (ja) * | 2005-02-16 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2011258693A (ja) * | 2010-06-08 | 2011-12-22 | Panasonic Corp | 保護回路と半導体装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20180308808A1 (en) | 2018-10-25 |
TW201839652A (zh) | 2018-11-01 |
JP6635276B2 (ja) | 2020-01-22 |
US10249579B2 (en) | 2019-04-02 |
TWI665581B (zh) | 2019-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6635276B2 (ja) | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 | |
US11264990B2 (en) | Physically unclonable camouflage structure and methods for fabricating same | |
Vijayakumar et al. | Physical design obfuscation of hardware: A comprehensive investigation of device and logic-level techniques | |
Helfmeier et al. | Breaking and entering through the silicon | |
US10236262B2 (en) | System and method for protecting an integrated circuit (IC) device | |
JP6905473B2 (ja) | 物理的及び/又は電気的変化に対する集積回路チップ保護 | |
US8581251B2 (en) | Device for protecting an electronic integrated circuit housing against physical or chemical ingression | |
Wang et al. | Probing assessment framework and evaluation of antiprobing solutions | |
US20100031376A1 (en) | Continuity Check Monitoring for Microchip Exploitation Detection | |
CN112204728A (zh) | 集成电路中的故障注入攻击检测 | |
CN111095534A (zh) | 背面网格连接的封装技术 | |
US20100026336A1 (en) | False connection for defeating microchip exploitation | |
Knechtel et al. | 3D integration: Another dimension toward hardware security | |
Gao et al. | iprobe: Internal shielding approach for protecting against front-side and back-side probing attacks | |
US9892966B1 (en) | Metal only post-mask ECO for integrated circuit | |
US20210224449A1 (en) | Prevention of front-side probing attacks | |
JP2007035729A (ja) | 半導体集積回路装置 | |
US9824984B2 (en) | Individualised voltage supply of integrated circuits components as protective means against side channel attacks | |
Covic et al. | Contact-to-silicide probing attacks on integrated circuits and countermeasures | |
US11894315B2 (en) | Electronic system in package comprising protected side faces | |
KR20210083272A (ko) | 와이어 본드 볼 그리드 어레이 패키지형 집적 회로 칩의 보호 | |
Shakya et al. | Leveraging Circuit Edit for Low-Volume Trusted Nanometer Fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6635276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |