TWI665581B - 具有攻擊偵測功能的電子設備、其設計方法及其製造方法 - Google Patents

具有攻擊偵測功能的電子設備、其設計方法及其製造方法 Download PDF

Info

Publication number
TWI665581B
TWI665581B TW107114095A TW107114095A TWI665581B TW I665581 B TWI665581 B TW I665581B TW 107114095 A TW107114095 A TW 107114095A TW 107114095 A TW107114095 A TW 107114095A TW I665581 B TWI665581 B TW I665581B
Authority
TW
Taiwan
Prior art keywords
active
electronic device
shielding layer
active shielding
item
Prior art date
Application number
TW107114095A
Other languages
English (en)
Other versions
TW201839652A (zh
Inventor
科斯納爾 尤佛
夏林 阿納
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Publication of TW201839652A publication Critical patent/TW201839652A/zh
Application granted granted Critical
Publication of TWI665581B publication Critical patent/TWI665581B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Abstract

本發明提供一種具有攻擊偵測功能的電子設備及其產生方法，電子設備包括：基板、一個或複數個佈線層、以及主動遮蔽層，基板包括主動元件。佈線層電性連接到主動元件，並被配置為將電性訊號傳送到主動元件及從主動元件傳送出電性訊號。主動遮蔽層設置在最靠近基板的佈線層內，且主動遮蔽層包括金屬跡線，其用於產生表示該裝置被攻擊的主動遮蔽訊號。

Description

具有攻擊偵測功能的電子設備、其設計方法及其製造方法
本發明主要涉及數據安全性，特別是涉及用於保護積體電路（IC）免受背面(backside)攻擊的設備和方法。
電子元件，如積體電路（IC），可能遭受各種安全性攻擊，其中未授權方試圖存取在IC中處理或儲存的機密信息。可以使用各種技術來減少此類攻擊。
例如，美國專利申請公開號2009/0001821，其公開內容以引用方式併入本文，描述了一種用於保護晶片具有設置在第一表面上的積體電路的系統。該系統包括設置在該第一表面的第一天線、訊號分析儀、晶片控制器和訊號發生器，其可操作以提供透過第一天線傳輸的出站訊號(outbound signal)。 一電路設置在該晶片的第二表面上且包括遮蔽裝置和第二天線，用以接收所述出站訊號。
美國專利申請公開號2013/0314121，其公開內容以引用方式併入本文，描述了一種用於檢測從基板的背面(backside)例如經由雷射對電子微電路的攻擊，該方法包括：在半導體基板上形成微電路，此微電路包含需對抗攻擊而待保護的電路；在待保護電路的元件之間形成光感測器(photodiode)；形成用於將每個光感測器提供之訊號與門檻值進行比較的電路；以及形成用於在光感測器中的一個的輸出訊號越過門檻值時觸發檢測訊號的電路。
美國專利申請公開號2016/0218071，其公開內容以引用方式併入本文，描述了一種積體電路，包括檢測器電路，其包括用於感測基板的物理特徵變化並產生指示此變化的警報訊號之感測器，以及配置以通過實施對策來回應該警報訊號的產生的電路。智能卡可以包括這樣的電路來抵抗此種背面攻擊。
本文所描述的本發明的一實施例提供了一種電子設備，其包括基板、一個或複數個佈線層、以及主動遮蔽層。基板包括複數個主動元件。佈線層電性連接到複數個主動元件，且佈線層用以傳送電性訊號至複數個主動元件以及從複數個主動元件傳送出電性訊號。主動遮蔽層設置在最靠近基板的佈線層內，主動遮蔽層包括金屬跡線(metallic trace)，金屬跡線係用以產生主動遮蔽訊號，主動遮蔽訊號用以提供在電子設備內的攻擊指示。
在一些實施例中，複數個主動元件以及主動遮蔽層之金屬跡線的覆蓋區(footprint) 的組合介於攻擊與佈線層中的任何電性訊號之間。在其他實施例中，複數個主動元件中的至少一些以及主動遮蔽層的對應部分佈置在複數個標準單元中。在又一些其它實施例中，佈線層被配置以將電性訊號傳送至標準單元或是從標準單元傳送出電性訊號。
在一實施例中，至少兩個標準單元的主動遮蔽層的一部分彼此電性連接。在另一實施例中，主動遮蔽層係與複數個主動元件和佈線層電性隔離。在又一實施例中，電子設備包括互連跡線(interconnecting trace)，互連跡線被配置為在一個或複數個主動元件與一個或複數個佈線層之間電性連接。
在一些實施例中，互連跡線和主動遮蔽層被製造在同一層，並且彼此電性斷開(disconnected)。在其它實施例中，本發明之電子設備包括保護電路，該保護電路連接到主動遮蔽層的金屬跡線並且被配置為基於主動遮蔽訊號來檢測攻擊。
根據本發明的一實施例，另外提供了一種用於設計電子設備的方法，此方法包括：提供紀錄複數個標準單元的標準單元庫(library of standard cells)，每一標準單元的至少一個子集(subset)包括：基板，其包括複數個 主動元件；一個或複數個佈線層，其被電性連接到複數個主動元件且傳送電性訊號進出複數個主動元件；以及主動遮蔽層，其佈置在最靠近基板的佈線層內，主動遮蔽層包括金屬跡線用以產生主動遮蔽訊號，主動遮蔽訊號用以提供在電子設備內的攻擊指示。該電子設備使用從標準單元庫中提取的一個或複數個標準單元來設計。
根據本發明的實施例，還提供了一種用於製造電子設備的方法，該方法包括在基板上形成複數個主動元件，設置電性連接到複數個主動元件的一個或複數個線層，以及在最靠近該基板的該佈線層內設置主動遮蔽層，其包括用以產生主動遮蔽訊號的金屬跡線，該主動遮蔽訊號用以提供在電子設備內的攻擊指示。
本發明根據其下述實施例的詳細描述並結合圖式將可以更全面地被理解。
概述
積體電路（IC）可能會受到數據的安全性攻擊，在攻擊中未授權方會試圖存取（例如，讀取、修改或刪除）在IC中的機密信息或在其中注入故障訊號。例如，攻擊者可以將聚焦離子束（FIB）或電子或雷射光束引導到IC上的預定位置，試圖滲透到IC的內層。
根據深次微米（例如，小於100nm）設計規則設計的IC通常包括多個（例如3-12個）金屬互連層，其被放置在基板（例如，矽）上並且以高密度圖案化。這些金屬層（也稱為“佈線層”）有時可有效阻止施加到IC上側的攻擊。原則上，積體電路也可以藉由在其頂部表面加一個遮蔽物來保護。
在上下文中，術語“頂側 (top side)”和“上側(upper side)”是指離IC製造在其上的基板最遠的IC的表面。類似地，術語“底側 (bottom side)”、“下側(lower side)”和“背面 (backside)”是指IC的基板側(substrate side)。因此，這些術語與IC在空間中(例如安裝在某個主機組件或系統中時)的實際方位無關。
在某些情況下，攻擊者可以透過IC背面的基板進行攻擊，這種攻擊被稱為“背面攻擊(backside attacks)”。例如，在覆晶封裝(flip-chip packaging)技術中，IC的頂側面向主電子系統的印刷電路板（PCB），在這種結構中，難以進入頂面，但是可透過基板攻擊暴露的IC背面。
攻擊者可進行背面攻擊，例如，藉由引導FIB到位於IC的標準單元之間的填充單元，並形成互連至標準單元，藉此該攻擊者可以修改IC功能或注入故障訊號到IC中。其他形式的背面攻擊也是可能的。
在下文中描述的本發明的實施例提供了一種使用主動遮蔽層來保護IC免受背面攻擊的改進技術。在一些實施例中，主動遮蔽層設置在複數個佈線層的其中之一內，例如第一佈線層（本文中稱為“第一金屬層(metal 1 (layer))”），其設置在最靠近IC的基板。在一實施例中，主動遮蔽層包括金屬跡線，金屬跡線被設計用於設計IC的標準單元中現有的第一金屬層的一部分。因此，IC可以使用現有的設計和生產工具和流程進行設計和生產。
在此實施例中，除了主動遮蔽跡線之外，第一金屬層通常還包括將IC的主動元件(例如電晶體)連接到較高佈線層的短互連(short interconnection)。 採用這種設計，主動元件和主動遮蔽線的覆蓋區的組合完全插入在較高佈線層（第二金屬層(metal 2)及以上）中的攻擊和電性訊號之間。這樣，對IC的較高佈線層中的訊號的背面攻擊很可能被主動遮蔽層和/或IC的主動元件阻擋和/或檢測到。
所公開的技術使用主動遮蔽來保護IC免於背面攻擊不需要額外的設計或生產步驟，並且不會顯著增加IC的相關生產成本。此外，所公開的技術使得能夠在少量或不增加標準單元的尺寸與IC的總尺寸的情況下加入主動遮蔽能力。系統描述
第1圖是根據本的一實施例的積體電路（IC）10的示意性截面圖。在各種實施例中，IC 10儲存和/或交換敏感信息(sensitive information)，並且保護免於企圖訪問這種信息的背面攻擊。IC 10可以例如作為安全晶片，像是提供安全服務到主機或任何其他電子設備和/或系統的安全控制器。
在一些實施例中，IC 10包括基板48，位於IC 10的背面，並以矽或任何其他合適的材料製成。主動元件，例如電晶體22，通常形成於基板48的上表面。電晶體22是主動元件的一個示意性例子，係為了清楚起見而被簡化。在其它實施例中，本文描述的技術可適用於任何其他類型的主動元件，諸如二極管、功率電晶體、如三維（3D）NAND的記憶體單元、鰭式場效(fin-FET)電晶體等等。
在一實施例中，電晶體22包括源極和汲極，稱為S/D 36，以及閘極38。S/D 36通常是藉由注入離子至基板48中，從而形成形成電荷載子(electrical charge carrier)於其中。
在一些實施例中，導電互連件的一個或複數個支柱(pillar)，如接觸點(contact) 40A和40B，被配置為經由作為接觸點40和電晶體22之間的界面之矽化物層（未示出）而傳送功能性電性訊號進出電晶體22。
在一些實施例中，IC 10包括複數個佈線層。第一佈線層(稱為第一金屬層)為最靠近基板48的佈線層，第一金屬層包含導電材料，如銅和/或鋁的合金，且配置為經由接觸點40A和40B傳送功能性電性訊號進出電晶體22。
在一些實施例中，第一金屬層包括短佈線跡線(short routing trace) 28和26，其配置為分別經由接觸點40A和40B與閘極38和S/D 36交換功能電性訊號。在其它實施例中，接觸點40A和40B以及短佈線跡線28和26可以使用任何其它合適的連接配置而連接到閘極38和/或S/D 36。
在一些實施例中，IC 10包括稱為“第二金屬層(metal 2 (layer))”的第二佈線層。第二金屬層包括由導電材料，例如銅，製成的佈線跡線32A和24A，並且被配置以經由導電互連(conductive interconnects)，例如接觸點44A和44B，分別傳送功能性電性訊號進出跡線28和26。需注意金屬層之間的導電互連（例如，接觸點44A和44B）也可以稱為“通孔(via)”或“接頭(plug)”。保護積體電路 (IC) 的標準單元免受背後攻擊的機制
在某些情況下，攻擊者可以例如藉由引導穿透IC 10的聚焦離子束（Focused Ion Beam, FIB）通過基板48的下表面49對IC 10進行背面攻擊。 FIB通常修改IC 10的佈線跡線（例如，跡線28和26），並且以這種方式，攻擊者可修改IC 10的功能，從外部探測或者從內部網絡的外部強制，例如，儲存在IC10中的存取信息(access information)和/或注入操作故障(inject operation faults)，或是造成可有利於攻擊者的IC 10的功能改變。
在一些實施例中，第一金屬層還包括金屬跡線30，其被配置作為IC 10的主動遮蔽層。在一實施例中，跡線30藉由位於其間的空間42而與佈線跡線28和26電性隔離。
在一些實施例中，IC 10包括介電層50和51，由介電材料如氧化矽或任何其他合適的材料製成。在一實施例中，介電層50被配置為在第一金屬層的跡線（例如，跡線26、28和30）與基板48的電晶體22之間電性隔離。類似地，介電層51配置在第一金屬層和第二金屬層之間，配置以於其間電性隔離。
在一實施例中，層50、層51或兩者進一步被配置為在跡線26、28和30之間電性隔離。例如，空間42被圖案化在第一金屬層中並填充有層51，以便在佈線跡線 （例如，跡線26和28）和主動遮蔽的跡線30之間隔離。
在另一實施例中，跡線26、28和30可以填充蝕刻於層50和/或51中各自的溝槽。此實施例提供跡線26、28和30之間的電性隔離。
通常，在IC 10的表面上的電路編排FIB點的最小有效直徑係在10-20奈米（nm）的等級(order)上。在表面上的光束的定位精度係在附加30-40奈米的等級上。此外，沿著矽晶片的通常厚度（例如，750~800μm）增加這些孔的金屬化的限制可能導致由FIB形成的互連（interconnection）的最小有效寬度至100奈米的等級。
在一些實施例中，空間42的寬度小於由FIB形成的有效互連或用於背面攻擊的任何其它射束（beam）的有效點尺寸（effective spot size）。通過這種設計，照射(impinge)在表面49上的任何位置的FIB將撞擊主動元件（例如，S/D 36或閘極38）或任一的主動遮蔽的軌跡（軌跡30）。換句話說，（i）主動元件和（ii）主動遮蔽跡線的覆蓋區的組合是完全介於第二金屬層佈線的訊號（例如，跡線26、28、24A和32A）和任何可能的FIB點(FIB spot)之間。 因此，甚至通過空間42的背面攻擊的嘗試可能被電晶體22和/或金屬跡線30阻擋或檢測到。透過使用本發明的實施例，攻擊者必須應用複雜和/或昂貴的方法才能進行攻擊，從而提升 IC 10的保護效果。
在一些實施例中，金屬跡線30被配置為傳送主動遮蔽電性訊號進出保護電路（圖中未示出），以便提供關於IC 10的攻擊指示。
在一些實施例中，例如，主動遮蔽電性訊號是數位訊號是傳送在IC 10中的八個平行主動遮蔽跡線30，在這些實施例中，保護電路驅動預定的測試訊號在跡線的第一端以檢查是否預定義的測試訊號在跡線的第二端被正確地檢測到，在其它實施例中，保護電路驅動模擬脈衝在金屬跡線30的第一端，並且檢查在第二端檢測到的相應的脈衝的電特性（例如，等待時間）。
下文中，第2圖中會更詳細地描繪了主動遮蔽層及其功能。
在一些實施例中，IC 10的第一金屬層和第二金屬層的跡線(trace)傳送如本文中所描述的兩種類型的訊號。第一金屬層的佈線跡線28和26以及第二金屬層的佈線跡線32A和24A被配置為可以傳送機密信息的功能性電性訊號，並被用於IC 10的操作。第一金屬層的金屬跡線30被配置以傳送與功能電性訊號不同的主動遮蔽電性訊號，並在與IC 10的功能通道互相電性隔離的主動遮蔽通道中傳送。在一些實施例中，填充有介電層 50和/或51的空間42被配置為在功能性電性訊號和主動遮蔽電性訊號之間互相電性隔離。
如上所述，照射(impinge)在基板上的FIB將撞擊電晶體22或主動遮蔽跡線30任一個。在任一情況下，攻擊很可能被檢測和緩解。如果FIB撞擊電晶體22，則FIB與電晶體之間的相互作用引起電晶體22的電子特性的立即改變（例如，改變閾值電壓，或導致完全失效）。
在一個實施例中，IC10將這種變化識別為由外部干預引起的，並將相應的訊號傳輸至保護電路，保護電路進而採取保護措施，例如關閉IC10的選定操作或功能，移除記憶體內容，以及/或輸出可疑攻擊的通知。 在另一個實施例中，IC 10可以包括邏輯內置自檢（BIST）硬件，其在加電序列期間被配置為檢測由攻擊引起的IC 10的電晶體22的主要部分中的變化。而且，為了實現IC10的功能，大量電晶體22是必不可少的。因此，在對一個或複數個電晶體22造成損害的情況下，IC10可能變得不起作用。
如果FIB撞擊任何主動遮蔽跡線30，FIB與跡線30之間的相互作用被保護電路本身識別，此觸發上述的保護測定。
第2圖是根據本發明實施例的IC 10的兩個標準單元20的示意性俯視圖， 在第2圖的示例中，為了清楚起見，沒有示出基板48以及介電層和金屬層（除了第一金屬層和第二金屬層的一部分）。
在本上下文中，術語“標準單元(standard cell)”（也稱為“庫單元(library cell)”）是指由IC設計者使用的電子電路的基本預定義構建塊。在通常的設計過程中，設計者從預定義的庫中選擇合適的標準單元，並將它們放置在基板上的適當佈局中。隨後，設計者指定適當的訊號佈線(routing)進出標準單元。
每個標準單元可以包括一個或複數個主動元件、一個或複數個被動元件以及/或一個或複數個互連(interconnections)。 一個給定的標準單元實現了一些基本的構建塊的功能，如記憶體元件、觸發器(Flip-Flop)、一個正反器或其它合適的元件。
在一些實施例中，IC 10包括複數個標準單元20。在一些實施例中，標準單元20以任何合適的配置佈置，例如包含大量（例如，數百萬個）單元20的陣列，其中填充單元 （未示出）在相鄰的標準單元之間分開。
在所公開的實施例中，每個標準單元20具有如第1圖所示的分層結構。特別地，每個標準單元20包括第一金屬層中的一個或複數個主動遮蔽跡線30的部分(section)。如圖所示，當標準單元20彼此相鄰放置時，相鄰單元20的主動遮蔽跡線30的部分彼此連接，以在整個IC 10兩端傳送主動遮蔽訊號。
在第2圖的示例中，每個標準單元20包括三個電晶體22。在第1圖中描繪其截面圖的左電晶體互連到第二金屬層的跡線24A和32A。類似地，位於中間的電晶體與第二金屬層的跡線24B和32B互連，且位於右側的電晶體互連到第二金屬層的跡線24C和32C。
在一個實施例中，第二金屬層的跡線24A、24B、24C、32A、32B和32C僅傳送功能性電性訊號，其中至少一些訊號攜帶加密數據。如第1圖中所詳細描述，第二金屬層的跡線與電晶體22交換訊號，經由第一金屬層的跡線26和 28，並且接觸點40A、40B、44A和44B。
在一個實施例中，跡線26和28的長度和寬度是最小的（受到IC 10的設計規則），以便減少功能性電性訊號暴露至可能的背面攻擊，如上所述。在本實施例中，功能性電性訊號被佈線在第二金屬層內，並可能經由位於第二金屬層和IC 10的頂側之間之更高的金屬層（例如，第三金屬層）。
在一些實施例中，IC 10可以在其上表面上包括額外的主動或被動遮蔽，以保護免於頂測攻擊，在這些實施例中，在第二金屬層及較高金屬層內佈線的功能性電性訊號被保護以防止頂測和背面的攻擊。保護免於標準單元之間的背面攻擊
在一些情況下，攻擊者可以藉由將FIB引導到位於標準單元20之間的一個或複數個填充單元（未示出）來執行背面攻擊。這種攻擊中的FIB被應用以在標準單元20的至少一些佈線跡線與該攻擊者使用於進行攻擊的外部電路之間形成互連。
在一些實施例中，主動遮蔽層的金屬跡線30以密集圖案橫跨佈置於標準單元20，並且介於用於背面攻擊的任何設備與在第二金屬層及較高金屬層的跡線中傳送的任何功能電性訊號之間，而電晶體22介於攻擊與跡線26和28之間。
在一些實施例中，相鄰金屬跡線30之間的間隔的寬度係在空間42的寬度的等級(order)（第1圖所示），其係小於由FIB形成的有效互連，或者可用於背面攻擊的任何其他類型的射束的有效光尺寸（在金屬跡線30的底表面）。
在一實施例中，相鄰的標準單元20的金屬跡線30在連接位置34處彼此電性連接。在本實施例中，金屬跡線30在一些或全部標準單元20之間互連，並且被配置為在每個標準單元20內以及標準單元20之間，例如在填充單元中，傳送主動遮蔽電性訊號。
在另一實施例中，金屬跡線30是在任何合適的圖案佈置，例如，跨越IC 10的整個區域。
在一些實施例中，上述所描述的技術可在IC 10的設計期間實現。例如，IC 10的設計者可以選擇（例如，從儲存在一個設計工作站的記憶體中的單元庫(library)）且設置一個或複數個標準單元20 。在一實施例中，單元庫中的每個標準單元包括：基板48的部分(section)、一個或複數個電晶體22、接觸點40A、40B、44A和44B，如第一金屬層的跡線26和28以及第二金屬層和附加的金屬層的跡線之佈線跡線、以及作為主動遮蔽層的一部分(part)的第一金屬層的跡線30的部分(section)。
在一些實施例中，IC 10的生產流程可以包括以下步驟：在第一步驟，在基板48上形成主動元件，例如電晶體22；在第二步驟中，在一層50上形成包括跡線26、28和30的第一金屬層，將如下所述。在一實施例中，跡線26和28僅用於傳送功能電性訊號，而主動遮蔽跡線30僅用於傳送主動遮蔽電性訊號。注意，藉由使用任何合適的超大規模集成（VLSI）生產技術，跡線26、28和30形成在相同的第一金屬層中（因此在相同的處理步驟中），但是彼此被電性隔離。
在第三步驟中，在層51上產生另外的金屬層，例如第二金屬層的跡線24A和32A，將如下所述。在一實施例中，這些跡線僅用於傳送IC 10的功能電性訊號。
在一些實施例中，在第一步驟和第二步驟之間以及在第二步驟和第三步驟之間形成介電層（例如層50和51）以及接觸點40A、40B、44A和44B。在一實施例中，介電層被配置為在金屬層之間以及在電晶體22的各個圖案特徵以及相鄰的金屬層之間被電性隔離。接觸點被配置為在電晶體22、第一金屬層和第二金屬層之間在預選位置處互連，從而形成用於傳送各自電性訊號的期望路徑。
在這些實施例中，層50和接觸點40A和40B係在產生電晶體22（在第一步驟）後且產生第一金屬層（在第二步驟）前產生，並且層51和接觸點44A和44B是在產生第一金屬層後（在第二步驟）且產生第二金屬層（在第三步驟）前產生。
注意上述用於製造IC 10所描述的設計和生產流程是保護免於背面攻擊，使用所需的相同或相似的步驟以設計和生產不具有主動或被動遮蔽層的常規IC。金屬跡線30在IC 10的設計階段被添加作為標準單元的一部分。因此，製造主動遮蔽層並不會顯著增加IC 10的生產成本且不會修改設計過程。此外，所公開的技術能夠在不顯著增加標準單元的尺寸和/或IC 10的總尺寸而增加主動遮蔽能力。
第3圖是根據本發明實施例的標準單元20的示意性透視仰視圖。在第3圖的例子中，為了清楚起見，圖中省略了基板48以及介電層和金屬層（除了第一金屬層和部分第二金屬層）。第3圖示出了在試圖對IC10執行背面攻擊期間將FIB（或任何其它射束）引導到表面49（第1圖中所示）上的透視圖。
如第3圖所示，電晶體22和金屬跡線30介於FIB和傳送功能性電性訊號的佈線層的跡線（例如跡線26和28）之間。在一些實施例中，諸如第3圖中所示的跡線32A，32B和32C的功能性電性訊號的佈線層被相同標準單元20或相鄰標準單元（未示出）的電晶體22和/或金屬跡線30從FIB阻擋。
在一實施例中，相鄰標準單元20的金屬跡線30在連接位置34處彼此電性連接，以便形成跨越複數個單元20的連續的主動遮蔽層並且如上所述地介於FIB和填充單元之間。
上述實施例主要集中於用於數據安全應用的IC。第1至3圖中的IC10的配置被簡化並且純粹以舉例的方式描繪，用於展示其中一個或複數個主動遮蔽層和/或被動遮蔽層可以被集成並用於保護任何 IC從背面攻擊。可替代地，也可以使用任何其他合適的構造。
儘管這裡描述的實施例主要涉及用於個人計算機的安全微控制器，但是這裡描述的方法和系統還可以用於其他應用中，諸如在任何電子設備的控制器中，集成電路管理數字權限管理（DRM） 例如在DVD和遊戲控制器，車輛黑匣子，發動機控制單元（ECU），打印機中使用和/或複制原始媒體，以強制使用原裝墨水/碳粉和物聯網傳感器。
因此將意識到，上述實施例是作為例子引用的，並且本發明不限於上文已經特別示出和描述的內容。當然，本發明的範圍包括上文描述的各種特徵的組合和子組合，以及該領域具有通常知識者在閱讀前述描述時將會想到的變化和修改，其並未揭示於習知技術。除了這些併入的文件中所定義的用語與本說明書中明確或隱含地所做的定義有衝突的情況下，應該只考慮本說明書中的定義外，在本專利申請中通過引用併入的文件被認為是本申請的組成部分。
10‧‧‧積體電路
20‧‧‧標準單元
22‧‧‧電晶體
30‧‧‧金屬跡線
34‧‧‧連接位置
36‧‧‧源極和汲極
38‧‧‧閘極
42‧‧‧空間
48‧‧‧基板
49‧‧‧上表面
50、51‧‧‧介電層
24A、24B、24C、26、28、32A、32B、32C‧‧‧跡線
40A、40B、44A、44B‧‧‧接觸點
第1圖是根據本發明的一實施例的積體電路（IC）的示意性截面圖。
第2圖是根據本發明的一實施例的具有集成主動遮蔽的標準單元的示意性俯視圖。
第3圖是根據本發明的一實施例的集成在標準單元中的主動遮蔽的示意性透視仰視圖。

Claims (20)

  1. 一種具有攻擊偵測功能的電子設備，包括： 一基板，包括複數個主動元件； 一個或複數個佈線層，電性連接到該複數個主動元件，並被配置為將電性訊號傳送到該複數個主動元件及從該複數個主動元件傳送出電性訊號；以及 一主動遮蔽層，設置在最靠近該基板的佈線層內，其中該主動遮蔽層包括一金屬跡線用以產生一主動遮蔽訊號，該主動遮蔽訊號用以提供在該電子設備內的攻擊指示。
  2. 如申請專利範圍第1項所述之電子設備，其中該複數個主動元件以及該主動遮蔽層之該金屬跡線的覆蓋區的組合係介於攻擊以及該一個或複數個佈線層中的任何電性訊號之間。
  3. 如申請專利範圍第1項所述之電子設備，其中該複數個主動元件的至少一些，以及該主動遮蔽層的對應部分係佈置在複數個標準單元中。
  4. 如申請專利範圍第3項所述之電子設備，其中該一個或複數個佈線層係配置於傳送電性訊號進出該複數個標準單元。
  5. 如申請專利範圍第3項所述之電子設備，其中至少兩個該標準單元之該主動遮蔽層的一部分彼此電性連接。
  6. 如申請專利範圍第1項所述之電子設備，其中該主動遮蔽層係與該複數個主動元件和該一個或複數個佈線層電性隔離。
  7. 如申請專利範圍第1項所述之電子設備，其更包含複數個互連跡線，配置以電性連接在一個或複數個該主動元件與一個或複數個該佈線層之間。
  8. 如申請專利範圍第7項所述之電子設備，其中該複數個互連跡線和該主動遮蔽層被製造在同一層，且彼此電性斷開。
  9. 如申請專利範圍第1項所述之電子設備，其更包含一保護電路，該保護電路係連接到該主動遮蔽層的該金屬跡線並被配置為基於該主動遮蔽訊號檢測攻擊。
  10. 一種電子設備的設計方法，包括： 提供一標準單元庫，其中該標準單元庫紀錄複數個標準單元，該複數個標準單元中的每一個標準單元的至少一子集包括： 一基板，包括複數個主動元件； 一個或複數個佈線層，電性連接到該複數個主動元件並且將電性訊號傳送到該主動元件及從該主動元件傳送出電性訊號；以及 一主動遮蔽層，設置在最靠近基板的該佈線層內，其中該主動遮蔽層包括一金屬跡線用以產生一主動遮蔽訊號，該主動遮蔽訊號用以提供在該電子設備內的攻擊指示；以及 使用從該標準單元庫中提取的一個或複數個該標準單元來設計該電子設備。
  11. 如申請專利範圍第10項所述之設計方法，其中該複數個主動元件以及該主動遮蔽層之該金屬跡線的覆蓋區的組合係介於攻擊以及該一個或複數個佈線層中的任何電性訊號之間。
  12. 如申請專利範圍第10項所述之設計方法，其中設計該電子設備的步驟包括： 使用該一個或複數個佈線層以傳送電性訊號進出該複數個標準單元。
  13. 如申請專利範圍第10項所述之設計方法，其中設計該電子設備之步驟包括： 將至少兩個該標準單元的該主動遮蔽層彼此電性連接。
  14. 如申請專利範圍第10項所述之設計方法，其中該主動遮蔽層與該複數個主動元件和該一個或複數個佈線層電性隔離。
  15. 如申請專利範圍第10項所述之設計方法，其中設計該電子設備之步驟包括： 將該主動遮蔽層的該金屬跡線電性連接到一保護電路。
  16. 一種製造電子設備的方法，包括： 在一基板上形成複數個主動元件； 設置電性連接到該複數個主動元件的一個或複數個佈線層；以及 在最靠近該基板的該佈線層內設置一主動遮蔽層，該主動遮蔽層包括用以產生一主動遮蔽訊號的一金屬跡線，該主動遮蔽訊號用以提供在該電子設備內的攻擊指示。
  17. 如申請專利範圍第16項所述之方法，其中該複數個主動元件以及該主動遮蔽層之該金屬跡線的覆蓋區的組合係介於攻擊以及該一個或複數個佈線層中的任何電性訊號之間。
  18. 如申請專利範圍第16項所述之方法，其中該複數個主動元件的至少一些，以及該主動遮蔽層的對應部分係佈置在複數個標準單元中。
  19. 如申請專利範圍第16項所述之方法，其更包含： 在一個或複數個該主動元件與一個或複數個該佈線層之間設置一個或複數個互連跡線，配置以電性連接在其間。
  20. 如申請專利範圍第19項所述之方法，其中該一個或複數個互連跡線和該主動遮蔽層被製造在同一層，且彼此電性斷開。
TW107114095A 2017-04-25 2018-04-25 具有攻擊偵測功能的電子設備、其設計方法及其製造方法 TWI665581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/496,017 US10249579B2 (en) 2017-04-25 2017-04-25 Active shield for protecting a device from backside attacks
US15/496,017 2017-04-25

Publications (2)

Publication Number Publication Date
TW201839652A TW201839652A (zh) 2018-11-01
TWI665581B true TWI665581B (zh) 2019-07-11

Family

ID=63852416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114095A TWI665581B (zh) 2017-04-25 2018-04-25 具有攻擊偵測功能的電子設備、其設計方法及其製造方法

Country Status (3)

Country Link
US (1) US10249579B2 (zh)
JP (1) JP6635276B2 (zh)
TW (1) TWI665581B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190244891A1 (en) * 2018-02-02 2019-08-08 Seagate Technology Llc Hardware fallback for non-configurable features
US11544383B2 (en) * 2018-03-29 2023-01-03 Red Bend Ltd. Method for runtime mitigation of software and firmware code weaknesses
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
EP3937055A1 (en) * 2020-07-10 2022-01-12 Nagravision SA Integrated circuit device with protection against malicious attacks
KR20240036698A (ko) * 2021-08-02 2024-03-20 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 결합 구조체를 위한 보호 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104814A2 (en) * 2004-04-16 2005-11-10 Newport Fab, Llc Dba Jazz Semiconductor Composite ground shield for passive components in a semiconductor die
US20060214280A1 (en) * 2001-08-07 2006-09-28 Hirotaka Mizuno Semiconductor device and IC card
CN101047152A (zh) * 2006-03-27 2007-10-03 株式会社瑞萨科技 半导体器件及其制造方法
US7732321B2 (en) * 2004-05-17 2010-06-08 Nds Limited Method for shielding integrated circuits
CN101803018A (zh) * 2007-09-04 2010-08-11 Nds有限公司 安全芯片
TWI409884B (zh) * 2006-09-19 2013-09-21 Shinko Electric Ind Co 半導體裝置之製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
WO2007086046A2 (en) 2006-01-24 2007-08-02 Nds Limited Chip attack protection
JP2011258693A (ja) * 2010-06-08 2011-12-22 Panasonic Corp 保護回路と半導体装置及び電子機器
FR2991083A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
KR20160090582A (ko) 2015-01-22 2016-08-01 삼성전자주식회사 스마트 카드 및 상기 스마트 카드의 제조 방법
EP4216274A3 (en) * 2015-12-29 2023-09-27 Secure-IC SAS System and method for protecting an integrated circuit (ic) device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214280A1 (en) * 2001-08-07 2006-09-28 Hirotaka Mizuno Semiconductor device and IC card
WO2005104814A2 (en) * 2004-04-16 2005-11-10 Newport Fab, Llc Dba Jazz Semiconductor Composite ground shield for passive components in a semiconductor die
US7732321B2 (en) * 2004-05-17 2010-06-08 Nds Limited Method for shielding integrated circuits
CN101047152A (zh) * 2006-03-27 2007-10-03 株式会社瑞萨科技 半导体器件及其制造方法
TWI409884B (zh) * 2006-09-19 2013-09-21 Shinko Electric Ind Co 半導體裝置之製造方法
CN101803018A (zh) * 2007-09-04 2010-08-11 Nds有限公司 安全芯片

Also Published As

Publication number Publication date
JP2018186271A (ja) 2018-11-22
US20180308808A1 (en) 2018-10-25
TW201839652A (zh) 2018-11-01
US10249579B2 (en) 2019-04-02
JP6635276B2 (ja) 2020-01-22

Similar Documents

Publication Publication Date Title
TWI665581B (zh) 具有攻擊偵測功能的電子設備、其設計方法及其製造方法
US11264990B2 (en) Physically unclonable camouflage structure and methods for fabricating same
Vijayakumar et al. Physical design obfuscation of hardware: A comprehensive investigation of device and logic-level techniques
Quadir et al. A survey on chip to system reverse engineering
CN106960842B (zh) 用于保护集成电路器件的系统和方法
EP3549305B1 (en) Backside security shield
Wang et al. Probing assessment framework and evaluation of antiprobing solutions
EP3295379B1 (en) Integrated circuit chip protection against physical and/or electrical alterations
Yu et al. Exploiting hardware obfuscation methods to prevent and detect hardware trojans
JP2006228910A (ja) 半導体装置
CN111095534A (zh) 背面网格连接的封装技术
US7701244B2 (en) False connection for defeating microchip exploitation
Dofe et al. Security threats and countermeasures in three-dimensional integrated circuits
Khan et al. Secure interposer-based heterogeneous integration
Gao et al. iprobe: Internal shielding approach for protecting against front-side and back-side probing attacks
US11087058B1 (en) Prevention of front-side probing attacks
JP2007035729A (ja) 半導体集積回路装置
US9824984B2 (en) Individualised voltage supply of integrated circuits components as protective means against side channel attacks
Covic et al. Contact-to-silicide probing attacks on integrated circuits and countermeasures
Chen et al. Transformable electronics implantation in ROM for anti-reverse engineering
Hsu et al. Security-aware Physical Design against Trojan Insertion, Frontside Probing, and Fault Injection Attacks
US11894315B2 (en) Electronic system in package comprising protected side faces
Liu et al. Security Advantages and Challenges of 3D Heterogeneous Integration
US9741671B1 (en) Semiconductor die with backside protection
Zamiri Azar et al. Multilayer Approach to Logic Locking