JP2589950B2 - 金属バイア形成方法 - Google Patents

金属バイア形成方法

Info

Publication number
JP2589950B2
JP2589950B2 JP6049993A JP4999394A JP2589950B2 JP 2589950 B2 JP2589950 B2 JP 2589950B2 JP 6049993 A JP6049993 A JP 6049993A JP 4999394 A JP4999394 A JP 4999394A JP 2589950 B2 JP2589950 B2 JP 2589950B2
Authority
JP
Japan
Prior art keywords
layer
polyimide
metal
polyaminoalkylalkoxysilane
silsesquioxane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6049993A
Other languages
English (en)
Other versions
JPH07135185A (ja
Inventor
ジーン オコナー ロレッタ
アン プレビッティーケリー ローズマリー
ジョセフ リーン トマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07135185A publication Critical patent/JPH07135185A/ja
Application granted granted Critical
Publication of JP2589950B2 publication Critical patent/JP2589950B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板上のポリイミド層
に金属化バイアを形成する手段に関する。この方法は半
導体デバイスの製造に有用である。また、本発明は、金
属化をほどこしたポリイミド層とその上に配置されたシ
ルセスキオキサン層を有する半導体デバイスに関する。
【０００２】
【従来の技術】集積回路チップ製造の後半の工程におい
て、チップ表面に誘電性の低い絶縁体で分離した金属導
体を適切にパターン付けしてデバイスの配線を行うこと
が一般的に行われている。絶縁体の比誘電率が低ければ
低い程、電気的整合性を犠牲にせず配線の密度を上げる
ことができる。比誘電率が低いこと、および製造上の便
利さから、ポリイミドが適切な物質とされている。
【０００３】ポリイミド誘電体に金属化をほどこす特に
好ましいプロセスは、ポリイミド層を付着させ、一連の
トレンチをパターン付けし、トレンチに導電性の高い金
属を充填して接続を形成する方法である。このプロセス
の有利な応用では、金属は銅または銅の合金で、蒸着ま
たはスパッタリングによって付着されたものである。ポ
リイミドの上にある、トレンチの間の余分な金属は化学
的／機械的ポリッシングによって除去される（参照：図
１から図４）。
【０００４】
【発明が解決しようとする課題】しかし、上記の理論的
には好ましいプロセスは実際上はうまく行かない。化学
的／機械的ポリッシングに起因する２つの問題がある。
１つは、トレンチの銅が化学的／機械的ポリッシングに
よって抜けてしまい、２つには、ポリイミドの表面が化
学的／機械的ポリッシングによって刻み目が入ってしま
うことである。この問題を避ける１つの方法は、ポリイ
ミドの代わりに酸化ケイ素または窒化ケイ素のような別
の誘電物質を使うことである。この場合、銅はよりよく
粘着するのでトレンチから抜けにくくなり、酸化物ある
いは窒化物は化学的／機械的ポリッシングによる機械的
な損傷を受けにくい。しかし、この方法の１つの欠点
は、酸化物も窒化物もその比誘電率がポリイミドよりも
有意に高いことである。この欠点は、ポリイミド層を付
着し、その後ポリイミドを酸化物または窒化物でコーテ
ィングすることによって解決することもできるが、酸化
物あるいは窒化物の付着は高温で行われ、この温度によ
りポリイミドが付着ツールの中で除気し変質するため、
ポリイミドが望ましい層にならない。さらに、ポリイミ
ドと酸化物層あるいは窒化物層の間に強い応力がはたら
き、層が割れる原因にもなる。
【０００５】従って、高い信頼性と製造可能な方法でポ
リイミド層に金属化が行えるプロセスが必要になる。ま
た、ポリイミド層に付着された金属を化学的／機械的ポ
リッシングで処理できるプロセスも必要になる。
【０００６】
【課題を解決するための手段】本発明は、ポリイミド層
に信頼性と製造可能性のある方法で金属がパターン付け
できるプロセスを提供することを目的とする。さらに、
ポリイミド層に付着された金属に化学的／機械的ポリッ
シング処理ができるようにすることを目的とする。
【０００７】本発明は、上記の目的を達成し、基板上の
ポリイミド層に複数の金属バイアを作成するプロセスに
関連する。このプロセスは以下のステップを有する。 １. 不活性溶剤中に溶解されたポリイミド前駆物質の
溶液を基板に適用する。 ２. 第１の加熱サイクルで、不活性溶剤を揮発させる
には十分だがポリイミド前駆物質をポリイミドに変える
には不十分な温度と圧力の組み合わせでポリイミド前駆
物質を加熱し、機械的に安定した層ができるまでこの熱
サイクルを続ける。 ３. 不活性非水溶媒中に溶解されたポリアミノアルキ
ルアルコキシシラン （polyaminoalkylalkoxysilane: P
AAS）（以下PAASと略す場合あり）を有する溶液を機械
的に安定した上記ポリイミド前駆物質層に適用する。ポ
リアミノアルキルアルコキシシランの望ましい部類は以
下の化学式を持つ。
【０００８】
【化３】 上式において、 R1は１個ないし４個の炭素を持つ 水素
あるいはアルコキシ（alkoxy）、R2は１個ないし１１個
の炭素、５個ないし２６個の水素、および、２個または
３個の窒素を持つ線状、あるいは、枝分かれした、ある
いは、環式のポリアミノアルキル（polyaminoalkyl）残
基、R3は１個ないし４個の炭素を持つアルキル、あるい
は、アリルである。 ４. 第２の加熱サイクルで、上記不活性非水溶媒を揮
発させるには十分だが、ポリイミド前駆物質を完全にイ
ミド化（imidize）し、PAAS中のアミノ官能基を含む部
分を開裂するには不十分な温度と圧力の組み合わせで、
PAASの溶液を加熱し、機械的に安定したシラン層ができ
るまで加熱サイクルを続ける。 ５. 両層に複数のトレンチを形成する。 ６. トレンチを充填するために金属を十分付着させ
る。 ７. 第３の加熱サイクルで、ポリイミド層をイミド化
し、シラン層をシルセスキオキサン重合体層に転化させ
るに十分な温度と時間で層全体を加熱する。 ８. シルセスキオキサン層をポリッシュ・ストップに
使用して、層を化学的／機械的ポリッシングし、トレン
チの外側に付着している金属全てを除去する。
【０００９】第１と第２の加熱サイクルは100℃から200
℃の間で行うのが最適で、第３の加熱サイクルは350℃
から450℃の間で行うのが最適である。望ましいプロセ
スとして、ポリイミド前駆物質はポリアミック・アシド
（polyamic acid）で、金属は銅または銅の合金であ
る。ポリアミノアルキルアルコキシシラン（PAAS）はN-
[3-(トリメトキシシリル)-プロピル]-1,2-エタンジアミ
ン（N-[3-(trimethoxysilyl)-propyl]-1,2-ethanediami
ne）が望ましい。シルセスキオキサン層は200Åから500
Åの厚さが望ましい。
【００１０】PAASを含む溶液はアリルアルコキシシラン
（arylalkoxysilanes）およびアリルシラザン（arylsil
azanes）からなるグループから選択される１つまたはそ
れ以上の有機ケイ素化合物を含有してもよい。PAASを含
む望ましい溶液は、基本的に、N-[3-(トリメトキシシリ
ル)プロピル]-1,2-エタンジアミン（N-[3-trimethoxysi
lyl)propyl]-1,2-ethanediamine）とフェニルトリエト
キシシラン（phenyltriethoxysilane）の１ないし５％
溶液からなるものである。
【００１１】もう１つの側面として、本発明は、基板上
に前もって形成されたポリイミド層に複数の金属バイア
を作成するプロセスに関連する。このプロセスは以下の
ステップを有する。 １. 不活性非水溶媒中に溶解されたポリアミノアルキ
ルアルコキシシラン（PAAS）を含む溶液をポリイミド層
に適用する。 ２. 第１の加熱サイクルで、不活性非水溶媒を揮発さ
せるに十分だが、PAAS中のアミノ官能基を含む部分を開
裂させるには不十分な温度と圧力の組み合わせで、PAAS
溶液を加熱し、機械的に安定したシラン層ができるまで
加熱を続ける。 ３. 両層に複数のトレンチを形成する。 ４. トレンチを充填するために金属を十分付着させ
る。 ５. 第２の加熱サイクルで、シラン層をシルセスキオ
キサン重合体層に転化させるに十分な温度と時間で、金
属、シラン層、およびポリイミド層を加熱する。 ６. 基板に化学的／機械的ポリッシングをして、シル
セスキオキサン層をポリッシュ・ストップに使用し、ト
レンチの外側に付着している金属全てを除去する。望ま
しい金属と条件は先述と同じである。
【００１２】もう１つの側面において、本発明は、ポリ
イミド層に複数の金属バイアを作成するプロセスに関連
する。ポリイミド層は上表面と下表面を持ち、プロセス
はポリイミド層の上表面の上に200から500Åの厚さのシ
ルセスキオキサン層を用意することと、シルセスキオキ
サン層をポリッシュ・ストップに使用することを有す
る。シルセスキオキサン層は少なくとも部分的にポリア
ミノアルキルアルコキシシラン（PAAS）層から得られ
る。ポリッシュ・ストップがあるために、化学的／機械
的ポリッシングによってシルセスキオキサン層上に付着
した金属は除去できるが、ポリイミド層の低くなった構
造の中に付着している金属はそのまま残る。上記で上表
面と下表面という用語を用いたが、重力に関連した絶対
的な意味の上下ではなく、チップが通常の方向即ち基板
が下部にある時の上下であり、従って、下表面とは基板
に接触している表面のことである。
【００１３】もう１つの側面として、本発明は、上述の
プロセスで作成された金属バイアを持つ半導体デバイ
ス、特に具体的には、以下を含む層状の半導体デバイス
に関連する。 １. 複数の金属含有物を有する少なくとも１つのポリ
イミド層。 ２. ポリイミド層の上に配置され、 ジアミノアルキル
トリアルコキシシラン（diaminoalkyltrialkoxysilan
e）から少なくとも部分的に得られた厚さが200から500
Åのシルセスキオキサン層。
【００１４】
【実施例】図１から図４に示すように、本発明のプロセ
スにより、ポリイミド層１にシルセスキオキサン２をオ
ーバ・コーティングし、ポリイミド層とシルセスキオキ
サン層をパターン付けしてトレンチ３を作成し、金属４
を付着し、化学的／機械的ポリッシングでシルセスキオ
キサン層２まで平坦化することによって、金属化バイア
を形成することができる。このプロセスは、特に、シル
セスキオキサンが、ポリイミドの付着と適合できるスピ
ン・コーティングのような単純なプロセスで、付着でき
る利点がある。さらに、シルセスキオキサン層は、ポリ
イミド層と極めて近い機械的特性があるので、ひび割れ
や層間剥離の問題がない。
【００１５】本プロセスでは、ポリイミドは、前もって
形成されているか、または、付着させた後加熱による硬
化即ちキュア（cure）を行ってもよい。ふさわしいポリ
イミド前駆物質には、芳香族ジアンヒドリド（aromatic
dianhydrides）とジアミン、より好ましくは芳香族ジ
アミンとの凝結に基づくポリアミック・アシド重合体
（polyamic acid polymers）、および、それに対応する
ポリアミック・エステル重合体（polyamic ester polym
ers）がある。ふさわしい芳香族ジアンヒドリドには、
ピロメリト酸・ジアンヒドリド（pyromellitic dianhyd
ride）、2,2ービス(3,4ージカルボキシフェニル)プロパン
・ジアンヒドリド（2,2ーbis(3,4ーdicarboxyphenyl）pro
pane dianhydride）、2,3,6,7ーナフタレンテトラカルボ
キシリック・ジアンヒドリド（2,3,6,7ーnaphthalenetet
racarboxylic dianhydride）、2,2'3,3'ージフェニルテ
トラカルボキシリック・ジアンヒドリド（2,2'3,3'ーdip
henyltetracarboxylic dianhydride）、および、ベンゾ
フェノン・テトラカルボキシリック・ジアンヒドリド
（benzophenone tetracarboxylic dianhydride）があ
る。ふさわしいジアミンには、mーフェニレン・ジアミン
（mーphenylene diamine）、pーフェニレン・ジアミン（p
ーphenylene diamine）、および、4,4'ージアミノフェニ
ル・エーテル（4,4'ーdiaminophenyl ether）がある。本
発明の目的に有用な例証的ポリイミド前駆物質とその準
備の方法は、米国特許3,179,614、 3,264,250、およ
び、 4,612,210 に開示されていて、本発明がこれを参
照し包含する。特に望ましいポリアミック・アシド重合
体はデュポン社（E.I.DuPont deNemours and Company,
Wilmington, Del.）から、商品番号PIー5810、PIー2545、
および、PIー2525として入手可能である。
【００１６】典型的には、ポリイミド前駆物質は適切な
不活性溶剤で溶解し、その後、所望の厚さにより、約10
00から7000rpmで、スピン・コーティングにより溶液が
基板に塗られる。溶剤は限られていなく、例えば、Nーメ
チルピロリジノン（Nーmethylpyrrolidinone(NMP)）、ジ
メチルアセトアミド（dimethylacetamide(DMAc)）、ジ
メチルホルムアミド（dimethylformamide(DMF)）、ジメ
チルスルホキシド（dimethylsulfoxide(DMSO)）のよう
な溶剤またはその混合物、または、これらの溶剤と通常
のさまざまな炭化水素溶剤との適切な混合物が使用でき
る。
【００１７】溶液を適用した後、表面を加熱してポリイ
ミド前駆物質から溶剤を除去する。加熱の条件、即ち、
温度、圧力、および時間は、広い範囲で変えることが出
来、一般的には、有機溶剤に使用されている単量体とそ
のモル比、使用されているポリイミド前駆物質、作成中
のキュアされた層の所望の厚さ、その他当業者には明ら
かな諸要素に依存する。典型的には、厚さは0.5から0.2
μｍである。一般的には、温度は200℃以下で、大気中
で約15分から60分加熱すると、機械的に安定したポリイ
ミド層が得られる。機械的に安定したという意味は、層
が漸伸せず、寸法を変えず、後工程において除気しない
ことである。除気は金属層の層間剥離の原因になるから
特に注意が必要である。
【００１８】望ましい具体例では、熱処理を大気圧下で
一連のステップで行うことである。この方法で、基板を
約85℃から160℃の間またはその間の連続した温度に露
出させ、溶剤を除去する。
【００１９】場合によっては、シルセスキオキサン前駆
物質溶液を付着する前に、ポリイミド層を完全にキュア
することが望ましい場合がある。これは350℃から450℃
まで加熱し、ポリアミック・アシドからポリイミド重合
体を形成することによって達成できる。ポリアミック・
アシドまたはエステルの前駆物質をポリイミドに環化
（cyclization）するプロセスを「イミド化」（imidizi
ng）と称する。シランをシルセスキオキサン重合体に転
化する前に完全にイミド化することは、以下に述べるポ
リイミドとシルセスキオキサンを同時に最終的にキュア
する方法に較べて、一般的に利点は少ない。望ましいプ
ロセスでは、溶液が揮発している間に、ポリアミック・
アシドの80％以下がイミド化される。
【００２０】ポリイミド前駆物質層が付着され安定した
後、所望の厚さにより、500から10000rpmでスピン・コ
ーティングによってシラン層が付着される。本発明の目
的には、200から500Åの厚さの層が最適である。共重合
体は、ポリアミノアルキルアルコキシシラン（PAAS）に
加え、アリルアルコキシシラン、あるいは、アリルシラ
ザンを含めることによって作成できる。シランは不活性
な有機溶剤中で、1から5％の溶液としてコーティングで
きる。アミノアルキルシランはポリイミドと酸化物の基
板の間の接着剤として使えることが知られているが、そ
の場合、アミノアルキルシランは測定できる厚さの別個
の層としては使用しない。この種のアミノアルキルシラ
ンは単分子層を作るための0.1％溶液として使用され
る。
【００２１】ポリアミノアルキルアルコキシシラン（PA
AS）とアリルアルコキシシランまたはアリルシラザンを
溶解できる適切な溶剤が使用できる。典型的な溶剤とし
ては、例えばメタノール、エタノール、プロパノール、
イソプロパノール、ブタノール、イソブタノール、イソ
アミル・アルコール等のアルコール類があり、エーテル
類として、セロソルブ、メチル・セロソルブ、ジグリ
ム、ジオキサン、ブチルカルビトール、テトラヒドロフ
ラン等があり、芳香族アルコールにはフェノール等、多
価アルコールとしては、エチレングリコール、テトラメ
チレングリコール等があり、ケトン類には、メチル・エ
チル・ケトン、メチル・イソブチル・ケトン、ジエチル
・ケトン等、またはこれらの混合物がある。望ましい溶
剤にはメタノール、エタノール、イソプロパノールがあ
る。
【００２２】ポリアミノアルキルアルコキシシランは下
記の部類を持つ。
【００２３】
【化４】 上式において、 R1は１個ないし４個の炭素を持つ 水素
あるいはアルコキシ、R2は実験式C1-11H5-26N2-3を持つ
線状、あるいは、枝分かれした、あるいは、環式のポリ
アミノアルキル残基、および、R3は前述の通りである。
【００２４】望ましいポリアミノアルキルアルコキシシ
ラン（PAAS）は、Nー[3ートリメトキシシリル)プロピル]ー
1,2ーエタンジアミン（Nー[3ーtrimethoxysilyl)propyl]ー
1,2ーethanediamine）（登録番号1760ー24ー3）で、これは
Nーβーアミノエチルーγーアミノプロピルトリメトキシーシ
ラン（Nーβーaminoethylーγーaminopropyltrimethoxyーsil
ane）としても知られ、ユニオン・カーバイド社（Union
Carbide, Danbury,CT）から商品番号Z6020、ヒュルズ
・アメリカ社（Huls America, Piscataway, NJ）から商
品番号A0700として入手できる。
【００２５】他の代表的なPAASとしては、Nーβーアミノ
エチルーγーアミノプロピルトリスー(βーエチルヘキソキ
シ)シラン（Nーβーaminoethylーγーaminopropyltrisー(βー
ethylhexoxy)silane）、トリメトキシシリルプロピルー
ジエチレントリアミン（trimethoxysilylpropylーdiethy
lenetriamine）、（アミノエチルアミノメチル）ーフェ
ネチルトリメトキシシラン（(aminoethylaminomethyl)ー
phenethyltrimethoxysilane）、（アミノエチルアミノ
メチル）フェニルトリメトキシシラン（(aminoethylami
nomethyl)phenyltrimethoxysilane）、Nー(2ーアミノエチ
ル)ー3ーアミノプロピルメチルジメトキシシラン（Nー(2ーa
minoethyl)ー3ーaminopropylmethyldimethoxysilane）、
および、1,4ービス[3ー(トリメトキシシリル)プロピル]ー
エチレンジアミン（1,4ーbis[3ー(trimethoxysilyl)propy
l]ーethylenediamine）がある。
【００２６】本発明の目的にとって大切な特性は、少な
くとも２つのアミノ官能性が存在することである。従っ
て、Nー[3ー(トリメトキシシリル)プロピル]ー1,2ーエタン
ジアミン（Nー[3ー(trimethoxysilyl)propyl]ー1,2ーethane
diamine）の代わりに、市販の接着性の 3ーアミノプロピ
ルートリエトキシシラン（aminopropylーtriethoxysilane
:ATS）を使って、本発明と同じプロセスを適用した場
合には、金属層に有意な層間剥離が見られた。仮説とし
て役に立つのは、金属特に銅をきつく接合して接着をよ
くするには、少なくとも２つのアミノ官能性が必要であ
るということである。
【００２７】アミンを含む側鎖は、高温で、熱分解して
除去されるようである。これらが失われると、金属に接
合するサイトが有意に減る。できるだけ多くの接合用の
サイトを確保するために、特に金属付着前のベーキング
の温度と時間を制御しなければならないのは、この理由
による。ベーキングの後、金属付着の前に、少なくとも
アミノ官能性部分の半分はシランの中に必ず残るように
しなければならない。
【００２８】PAASを加熱すると反応を起こし、はしご状
シルセスキオキサン重合体に見える物質を形成する（本
発明はこの解釈に限定されるものではないが）。いわゆ
るはしご状シルセスキオキサン重合体と称されるもの、
および、本発明の重合体に相似する共重合体（水の存在
がある時はモノアミンから作られる）については、米国
特許4,981,530に記載されていて、本発明はこれを包含
する。本発明のシルセスキオキサン重合体と前駆物質
は、ヒドロキシルの代わりにアルコキシル官能性を使
い、モノアミン側鎖の代わりにジアミンおよびトリアミ
ンを使う点において、米国特許4,981,530とは異なる。
【００２９】シルセスキオキサン共重合体を用意するた
めに添加される任意のアリルアルコキシシラン、あるい
はアリルシラザン単量体は次の式によって表される。
【００３０】
【化５】R4Si(OR3)3 上式で、R4は置換されていない、あるいは、置換された
フェニルまたはベンジルの残基を表す。また、この種の
アリルアルコキシシランとアリルシラザンの混合物も使
用できる。代表的なアリルアルコキシシランおよびアリ
ルシラザンの単量体には以下のものがある。フェニルト
リエトキシシラン（phenyltriethoxysilane）、トリス
（ジメチルアミノ）フェニシラン（tris(dimethylamin
o)phenysilane）、ビス（ジメチルアミノ）ジフェニシ
ラン（bis(dimethylamino)diphenysilane）、4ーピリジ
ルトリメトキシシラン（4ーpyridyltrimethoxysilan
e）、および、ビス（ジメチルアミノ）メチル・フェニ
ル・シラン（bis(dimethylamino)methyl phenyl silan
e）がある。特にアリルアルコキシシランとアリルシラ
ザンの望ましい単量体には、R4が置換されていない、あ
るいは、置換されたフェニル群である単量体が含まれ
る。フェニルトリアルコキシシラン（phenyltrialkoxys
ilane）のようなアリルアルコキシシラン単量体は最も
望ましい（例えばフェニルトリエトキシシラン(phenylt
riethoxysilane)）。
【００３１】この後、コーティングされた表面が、溶剤
を取り除き部分的にキュアされた層を形成するに十分な
温度で加熱される。この時点で、層を完全にキュアする
必要はなく、次のステップで行うパターン付けと金属化
を行うのに十分な整合性が持てる状態までキュアするこ
とが望ましい。一般的に、温度は約85℃から200℃の範
囲、望ましくは約90℃から180℃、時間は約0.5分から20
分の範囲、望ましいのは約5分から約10分である。しか
し、部分的にキュアする条件は、有機溶剤に使用されて
いる具体的な単量体やそのモル比等の諸要因によって大
きく変わり得る。一般的には、機械的に安定した層を作
成するには、少なくとも約90％の溶剤を除去することが
望ましい。ベーキングは不活性雰囲気（窒素）のもとで
行うのが望ましく、温度が150℃以上の場合には不活性
雰囲気の中で行わなければならない。
【００３２】次に、図１に示すように、公知の方法によ
って、フォトレジスト６が付着され、平坦化され、露出
され、現像される。フォトレジストをマスクに使用し
て、トレンチ３がポリイミド１とシラン２を通り抜けて
基板８に達するまでエッチングされる（図２）。基板８
は通常導電層を含み、作成されるバイアの部分と電気的
接触を持つ。
【００３３】図３に示すように、金属層４が、蒸着、ス
パッタリング、または、基板および層に適合する他の方
法で付着される。殆どの用途には、銅またはその合金の
ような導電性の高い金属の使用が望ましい。他の金属も
使用でき、代表的な金属として、遷移金属またはその合
金、耐火性金属またはそのケイ化物があり、例えば、
銅、アルミニウム、銀、クロム、鉛、錫、金、およびチ
タン、タングステン等のＩＶＡ、ＶＡ、ＶＩＡ族の金属
がある。より低温で付着できるので、アルミニウム、ニ
ッケル、およびチタンは、タングステンのような耐火性
金属よりも望ましい。
【００３４】金属層４を付着した後、層全体を、ポリイ
ミドをキュア（即ちイミド化）し、シラン層からシルセ
スキオキサンを形成し、金属をアニールするのに十分な
温度と圧力と時間をかけて加熱する。
【００３５】明らかに、キュアのステップの間に、共重
合体がアミノ基を介して金属に配位結合（coordinate）
する。さらに、共重合体はポリイミド前駆物質に反応し
て、通常の方法でイミド化するアミン塩を形成し、アミ
ノ基を介して共有結合を形成する。いずれにせよ、キュ
アされたシルセスキオキサンの共重合体の層は、ポリイ
ミド層と金属表面の間を強力に接着する。PAASからのシ
ルセスキオキサンは、優れた機械的性質と望ましい電気
的特性（即ち低い比誘電率）を示すことが実証された。
比誘電率はアリルシラン（arylsilane）の割合を増すこ
とによってさらに低くできる。別途のキュアのステップ
を行うことなく、接合を強める層が形成されるのは、本
プロセスの利点である。
【００３６】最後のステップとして、図４に示すよう
に、誘電物質の層から余分な金属４が化学的／機械的ポ
リッシングにより除去される。化学的／機械的ポリッシ
ングは公知の技術で、例えば米国特許4,954,142 および
4,944,836に記載されており、これらの特許の開示は本
発明が参照し包含する。化学的／機械的ポリッシングの
混合物は通常、シリカあるいはアルミナのような研磨
剤、界面活性剤、酸化防止剤（金属表面を保護する）、
および、最適な選択性と効力を得るために混合物のpHを
調整するための緩衝剤を有する。
【００３７】本発明のプロセスにおいて、ポリイミド１
の上のシルセスキオキサン２と金属４（参照：図３）の
間の接着があるために、化学的／機械的ポリッシングを
行っても層間剥離が起こらない。化学的／機械的ポリッ
シングがシルセスキオキサンの表面に達すると、シルセ
スキオキサンがポリッシュ・ストップの作用をし、ポリ
イミド層１の表面が化学的／機械的ポリッシングの研磨
剤によって機械的損傷を受けないように作用する。金属
層が研磨されトレンチの頂面のレベルまでエッチングさ
れた時には、研磨剤はトレンチから金属を取り去る作用
はせず、トレンチ内にシルセスキオキサン層がないにも
かかわらず、付着した金属はトレンチ内に残る。
【００３８】シルセスキオキサンの物理的特性は水性の
環境中（化学的／機械的ポリッシングのスラリーは水が
基礎）でのポリイミドの特性に良く合っているので、ポ
リイミドに化学的／機械的ポリッシングを使用する上で
特に利点が多い。化学的／機械的ポリッシング中にポリ
イミドは化学的／機械的ポリッシングのスラリーから4
％までの水を吸収するが、酸化物は吸収しないので、酸
化物はポリイミドから層間剥離するかひび割れを起こ
す。本発明によるシルセスキオキサンもポリイミドと同
じ程度に水を吸収するので、ひび割れあるいは剥離を起
こさない。
【００３９】以下は１つの実例である。水に0.1％の3ー
アミノプロピルトリエトキシシラン（3ーaminopropyltri
ethoxysilane）を溶かした通常のモノアミン溶液をシリ
コン基板ウェーハに適用し、15秒そのままにし、その
後、3,000rpmの速さで30秒間スピンにかけた。その後、
余分なメタノールを除去するために、基板を100℃で10
分間加熱した。
【００４０】引き続き、N-メチルピロリジノン（N-meth
ylpyrrolidinone(NMP)）溶剤の中で、ポリアミック・ア
シド（ビフェニレン・テトラカルボキシリック・ジアニ
ドリド(biphenylene tetracarboxylic dianydride)およ
びpーフェニレン・ジアミン(pーphenylene diamine)に基
づいた11％の固体、商品番号PIー5810としてデュポン社
から市販されている）の溶液を、最初の速さ500rpmで15
秒間スピンにかけ、続いて、3000rpmで30秒間最終スピ
ンをかけた。その後、ウェーハを空気中で８個の位置の
ある加熱板上で、95℃／105℃／105℃／115℃／115℃の
温度でそれぞれ2.5分間ベークし、その後、環境圧力で1
35℃で20分間ベークした。メタノールに2％のN-[3-(ト
リメトキシシリル)プロピル]-1,2-エタンジアミン（N-
[3-(trimethoxysilyl]propyl]-1,2-ethanediamine）を
溶かした溶液を適用し、15秒間そのままにし、その後、
2000から4000rpmで30秒間スピンした。ウェーハを不活
性雰囲気中で、100℃で10分間、および、185℃から200
℃で20分間ベークした。フォトレジストを標準的プロセ
スで付着し、露出し、現像し、 ベークし、80:20 CF4/O
2 続いて100％ O2で反応性イオンエッチングを使って、
一連のトレンチをエッチングした。抵抗加熱した熱源お
よび熱していない基板を使って、銅を蒸着によって付着
させた。付着の速さは、 1x10-7トールの背景圧力で秒
あたり50Åであった。層全体を10:90 H2/N2の雰囲気中
で、400℃で45分間アニールした。アルミナ、酸化物防
止剤、界面活性剤からなるpH 4.0の水性スラリーを用
い、化学的／機械的ポリッシングで余分な銅を除去し
た。
【００４１】キュアした構造物を視覚的に検査し、抵抗
性と線のつながりのテストを行った。顕微鏡写真を図５
と図６に示す。図５は、上例に示したように、シルセス
キオキサン層２によってコーティングされたポリイミド
表面１を化学的／機械的ポリッシングした後の１つの端
を斜めから見た写真で、銅がトレンチに残っている。図
６はシルセスキオキサン層のないポリイミド表面１の写
真で、シルセスキオキサン層がない結果、化学的／機械
的ポリッシングによりトレンチ３から殆ど全ての銅４が
剥がされて様子を示す。
【００４２】
【発明の効果】上述のように、本発明は、基板上のポリ
イミド層に金属バイアを形成する方法であり、ポリイミ
ド層にシルセスキオキサン層をオーバ・コーティング
し、両層にトレンチをパターン付けし、金属を付着させ
てトレンチを充填し、化学的／機械的ポリッシングでシ
ルセスキオキサン層まで平坦化し余分に付着した金属を
除去するステップを有する。本方法により、層間剥離や
ひび割れを起こさず、化学的／機械的ポリッシングを行
ってもポリイミド表面に刻み目が入らず、金属がトレン
チから剥がれず、高い信頼性を備えた製造可能なプロセ
スが提供できる。
【図面の簡単な説明】
【図１】基板の上のポリイミド層およびシラン層上にフ
ォトレジストを付着した断面図。
【図２】基板に達するまでトレンチがエッチングされた
断面図。
【図３】金属層を付着した後の断面図。
【図４】誘電物質層の表面から余分な金属を化学的／機
械的ポリッシングで除去した断面図。
【図５】本発明の方法の従い作成され銅がトレンチに残
っているバイアを示す顕微鏡写真。
【図６】本発明の方法を使わずに作成され、銅が剥がさ
れたバイアを示す顕微鏡写真。
【符号の説明】
１ ポリイミド層 ２ シルセスキオキサン層 ３ トレンチ ４ 付着された金属 ６ フォトレジスト ８ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローズマリー アン プレビッティーケ リー アメリカ合衆国 05477 バーモント州 リッチモンド アール・ディー１ ボ ックス213ー７ (72)発明者 トマス ジョセフ リーン アメリカ合衆国 05452 バーモント州 エセックスジャンクション ウィリア ムズストリート14 (56)参考文献 特開 平７−258607（ＪＰ，Ａ) 特開 平６−15770（ＪＰ，Ａ) 特開 平５−222193（ＪＰ，Ａ) 特開 昭62−26825（ＪＰ，Ａ) 特開 昭59−5648（ＪＰ，Ａ)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上のポリイミド層に複数の金属バイア
    を形成する方法であって、 不活性溶剤中に溶解されたポリイミド前駆物質の溶液を
    上記基板に適用し、 第１の加熱サイクルで、上記不活性溶剤を揮発させるに
    は十分だが上記ポリイミド前駆物質をポリイミドに完全
    に転化させるには不十分な温度と圧力の組み合わせで、
    上記ポリイミド前駆物質の溶液を加熱し、少なくとも機
    械的に安定した層を形成するのに十分な時間、上記第１
    の加熱サイクルを続け、 不活性非水溶媒中に溶解されたポリアミノアルキルアル
    コキシシランを含む溶液を上記ポリイミド前駆物質の上
    記の機械的に安定した層に適用し、 第２の加熱サイクルで、上記不活性非水溶媒を揮発させ
    るには十分だが上記ポリイミド前駆物質を完全にイミド
    化するには不十分でかつ上記ポリアミノアルキルアルコ
    キシシラン上のアミノ基を含む側鎖部分を開裂するには
    不十分な温度と圧力の組み合わせで、上記ポリアミノア
    ルキルアルコキシシランの溶液を加熱し、少なくとも機
    械的に安定したシラン層を形成するのに十分な時間、上
    記第２の加熱サイクルを続け、 ポリイミド前駆物質およびシランの上記両層に複数のト
    レンチを形成し、 上記基板に十分な金属を付着して、上記トレンチを充填
    し、 第３の加熱サイクルで、上記ポリイミド前駆体の層を完
    全にイミド化し、上記シラン層をシルセスキオキサン重
    合体層に転化するのに十分な温度と時間で、上記金属、
    上記シラン層、および上記ポリイミド前駆物質層を加熱
    し、 上記シルセスキオキサン重合体層をポリッシュ・ストッ
    プに使い、上記トレンチの外の上記金属の全てを除去す
    るために上記基板を化学的／機械的ポリッシングする、 ステップを含む方法。
  2. 【請求項２】上記第１および第２の加熱サイクルが200
    ℃以下の温度で行なわれる、請求項１に記載の方法。
  3. 【請求項３】基板上に前もって形成されたポリイミド層
    に複数の金属バイアを形成する方法であって、 不活性非水溶剤中に溶解されたポリアミノアルキルアル
    コキシシランを含む溶液を上記ポリイミド層に適用し、 第１の加熱サイクルで、上記不活性非水溶媒を揮発させ
    るには十分だが上記ポリアミノアルキルアルコキシシラ
    ン中のアミノ基を含む側鎖部分を開裂するには不十分な
    温度と圧力の組み合わせで、上記ポリアミノアルキルア
    ルコキシシランの溶液を加熱し、少なくとも機械的に安
    定したシラン層を形成するのに十分な時間、上記第１の
    加熱サイクルを続け、 上記ポリイミド層および上記シラン層に複数のトレンチ
    を形成し、 上記トレンチを充填するために十分な金属を付着し、 第２の加熱サイクルで、上記シラン層をシルセスキオキ
    サン重合体層に転化するに十分な温度と時間で上記金
    属、上記シラン層、および上記ポリイミド層を加熱し、 上記シルセスキオキサン重合体層をポリッシュ・ストッ
    プに使い、上記トレンチの外の上記金属の全てを除去す
    るために上記基板を化学的／機械的ポリッシングする、 ステップを含む方法。
  4. 【請求項４】上記第１の加熱サイクルが200℃以下の温
    度で行なわれる、請求項２に記載の方法。
  5. 【請求項５】上記ポリアミノアルキルアルコキシシラン
    が以下の式で表され、 【化１】 =上＞)1は１個ないし４個の炭素を持つ水素あるいはア
    ルコキシ基であり、R2は１個ないし１１個の炭素、５個
    ないし２６個の水素、および、２個または３個の窒素を
    持つ線状、あるいは、枝分かれした、あるいは、環式の
    ポリアミノアルキル残基であり、R3は１個ないし４個の
    炭素を持つアルキル、あるいはアリールである、請求項
    １または３に記載の方法。
  6. 【請求項６】上記ポリアミノアルキルアルコキシシラン
    は、N-[3-トリメトキシシリル)プロピル]-1,2-エタンジ
    アミン、N-β-アミノエチルーγーアミノプロピルトリス-
    (β-エチルヘキソキシ)シラン、トリメトキシシリルプ
    ロピルージエチレントリアミン、（アミノエチルアミノ
    メチル）-フェネチルトリメトキシシラン、（アミノエ
    チルアミノメチル）フェニルトリメトキシシラン、N-(2
    -アミノエチル)-3-アミノプロピルメチルジメトキシシ
    ラン、および、1,4-ビス[3-(トリメトキシシリル)プロ
    ピル]-エチレンジアミンからなるグループから選択され
    る、請求項１または３に記載の方法。
  7. 【請求項７】上記シルセスキオキサン重合体層の厚さが
    200から500Åである請求項１または３に記載の方法。
  8. 【請求項８】ポリアミノアルキルアルコキシシランを含
    む上記溶液が、アリルアルコキシシランおよびアリルシ
    ラザンからなるグループから選択される１つまたはそれ
    以上の有機ケイ素化合物をさらに含む、請求項１または
    ３に記載の方法。
  9. 【請求項９】上表面と下表面を持つポリイミド層中に複
    数の金属バイアを形成する方法で、少なくとも部分的に
    ポリアミノアルキルアルコキシシランから得られた厚さ
    200から500Åのシルセスキオキサン層を上記ポリイミド
    層の上表面の上に用意し、上記シルセスキオキサン層を
    ポリッシュ・ストップに使い、上記ポリイミド層中の複
    数の低くなった構造中に付着した金属を残し、上記シル
    セスキオキサン層上に付着した金属を化学的／機械的ポ
    リッシングで除去することを含む方法。
  10. 【請求項１０】複数の金属含有物を有する少なくとも１
    つのポリイミド層と、 少なくとも部分的にポリアミノアルキルアルコキシシラ
    ンから得られ、上記ポリイミド層を覆う200から500Åの
    厚さを持つシルセスキオキサン層、 を有する、層状の半導体デバイス。
JP6049993A 1993-03-29 1994-02-24 金属バイア形成方法 Expired - Fee Related JP2589950B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/038,407 1993-03-29
US08/038,407 US5397741A (en) 1993-03-29 1993-03-29 Process for metallized vias in polyimide

Publications (2)

Publication Number Publication Date
JPH07135185A JPH07135185A (ja) 1995-05-23
JP2589950B2 true JP2589950B2 (ja) 1997-03-12

Family

ID=21899773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6049993A Expired - Fee Related JP2589950B2 (ja) 1993-03-29 1994-02-24 金属バイア形成方法

Country Status (4)

Country Link
US (2) US5397741A (ja)
EP (1) EP0618617B1 (ja)
JP (1) JP2589950B2 (ja)
DE (1) DE69433769D1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5952243A (en) * 1995-06-26 1999-09-14 Alliedsignal Inc. Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US5760480A (en) * 1995-09-20 1998-06-02 Advanced Micro Devics, Inc. Low RC interconnection
US5780358A (en) * 1996-04-08 1998-07-14 Chartered Semiconductor Manufacturing Ltd. Method for chemical-mechanical polish (CMP) planarizing of cooper containing conductor layers
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US5916453A (en) * 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
US5897371A (en) * 1996-12-19 1999-04-27 Cypress Semiconductor Corp. Alignment process compatible with chemical mechanical polishing
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
US6322600B1 (en) 1997-04-23 2001-11-27 Advanced Technology Materials, Inc. Planarization compositions and methods for removing interlayer dielectric films
KR19990004568A (ko) * 1997-06-28 1999-01-15 김영환 반도체 소자의 평탄화 방법
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
US6200896B1 (en) 1998-01-22 2001-03-13 Cypress Semiconductor Corporation Employing an acidic liquid and an abrasive surface to polish a semiconductor topography
EP1019954B1 (en) 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6232231B1 (en) 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US5972124A (en) 1998-08-31 1999-10-26 Advanced Micro Devices, Inc. Method for cleaning a surface of a dielectric material
US6326687B1 (en) * 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
SG99289A1 (en) * 1998-10-23 2003-10-27 Ibm Chemical-mechanical planarization of metallurgy
US6566249B1 (en) 1998-11-09 2003-05-20 Cypress Semiconductor Corp. Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
JP4095731B2 (ja) 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6509259B1 (en) * 1999-06-09 2003-01-21 Alliedsignal Inc. Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US7335965B2 (en) 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US7276788B1 (en) * 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6551924B1 (en) 1999-11-02 2003-04-22 International Business Machines Corporation Post metalization chem-mech polishing dielectric etch
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6890847B1 (en) 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6635566B1 (en) 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6969684B1 (en) 2001-04-30 2005-11-29 Cypress Semiconductor Corp. Method of making a planarized semiconductor structure
US6835616B1 (en) 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US7026235B1 (en) 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
US6828678B1 (en) 2002-03-29 2004-12-07 Silicon Magnetic Systems Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer
US6893476B2 (en) * 2002-12-09 2005-05-17 Dupont Air Products Nanomaterials Llc Composition and associated methods for chemical mechanical planarization having high selectivity for metal removal
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US20050139292A1 (en) * 2003-12-31 2005-06-30 Suresh Ramarajan Method and apparatus for minimizing thickness-to-planarity and dishing in CMP
KR100613375B1 (ko) * 2004-08-13 2006-08-17 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 및 그 형성 방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
DE102011075888B4 (de) * 2011-05-16 2014-07-10 Robert Bosch Gmbh Halbleitervorrichtung mit mindestens einem Kontakt und Herstellungsverfahren für eine Halbleitervorrichtung mit mindestens einem Kontakt

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030948A (en) * 1975-07-21 1977-06-21 Abe Berger Polyimide containing silicones as protective coating on semiconductor device
DE2638799C3 (de) * 1976-08-27 1981-12-03 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
JPS5760330A (en) * 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
DE3278567D1 (en) * 1981-10-03 1988-07-07 Japan Synthetic Rubber Co Ltd Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
US4430153A (en) * 1983-06-30 1984-02-07 International Business Machines Corporation Method of forming an RIE etch barrier by in situ conversion of a silicon containing alkyl polyamide/polyimide
JPS60254035A (ja) * 1984-05-30 1985-12-14 Fujitsu Ltd パタ−ン形成方法
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4723978A (en) * 1985-10-31 1988-02-09 International Business Machines Corporation Method for a plasma-treated polysiloxane coating
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5114757A (en) * 1990-10-26 1992-05-19 Linde Harold G Enhancement of polyimide adhesion on reactive metals
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
EP0568476B1 (en) * 1992-04-30 1995-10-11 International Business Machines Corporation Silicon-containing positive resist and method of using the same in thin film packaging technology
US5451655A (en) * 1994-05-27 1995-09-19 International Business Machines Corporation Process for making thermostable coating materials

Also Published As

Publication number Publication date
DE69433769D1 (de) 2004-06-17
JPH07135185A (ja) 1995-05-23
EP0618617B1 (en) 2004-05-12
EP0618617A2 (en) 1994-10-05
US5397741A (en) 1995-03-14
EP0618617A3 (en) 1997-04-16
US5552638A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
JP2589950B2 (ja) 金属バイア形成方法
US5976710A (en) Low TCE polyimides as improved insulator in multilayer interconnect structures
US6225238B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP3418458B2 (ja) 半導体装置の製造方法
KR100516534B1 (ko) 향상된 접착력 및 저 결함 밀도를 갖는 ｂｅｏｌ인터커넥트를 위한 저 유전 상수 레벨간 유전체 필름의제조 방법
US8912050B2 (en) Capping coating for 3D integration applications
JPH03200329A (ja) スピンオンガラスをシリレートする方法
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
JP2003518191A (ja) 低誘電率高分子材料のためのポリカルボシラン密着性促進剤
JP2008511711A5 (ja)
JP5585133B2 (ja) 半導体素子及び半導体素子の製造方法
JP5428964B2 (ja) 半導体素子及び半導体素子の製造方法
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH0925179A (ja) シリカと金の付着方法
JPH07307114A (ja) ポリイミド絶縁膜の形成方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
EP0204631A2 (en) Semiconductor structures having polysiloxane leveling film
JPH01313942A (ja) 半導体装置
KR100531466B1 (ko) 반도체 소자의 다층 층간절연막 형성 방법
JPH0362588A (ja) 配線基板とその製造方法
JPH04252230A (ja) 有機燐珪素重合体およびそれを用いた半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees