JPH0362588A - 配線基板とその製造方法 - Google Patents

配線基板とその製造方法

Info

Publication number
JPH0362588A
JPH0362588A JP19699289A JP19699289A JPH0362588A JP H0362588 A JPH0362588 A JP H0362588A JP 19699289 A JP19699289 A JP 19699289A JP 19699289 A JP19699289 A JP 19699289A JP H0362588 A JPH0362588 A JP H0362588A
Authority
JP
Japan
Prior art keywords
coating layer
wiring board
wiring
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19699289A
Other languages
English (en)
Inventor
Yoshio Honma
喜夫 本間
Shunichiro Uchimura
内村 俊一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP19699289A priority Critical patent/JPH0362588A/ja
Publication of JPH0362588A publication Critical patent/JPH0362588A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、微細な配線パターンを形成するに好適なセラ
ミックス等からなる配線基板とその製造方法及び多層構
造配線基板に関する。
【従来の技術】
近年のエレクトロニクス機器の発展に伴い、半導体集積
回路のみならず、それを搭載する配線基板についても配
線パターンの高密度化が要求されている。基板を構成す
る主材料としてはアルミナやシリカを主成分とするセラ
ミックス(焼結体)や高分子樹脂が用いられる場合が多
い、特に前者は耐熱性が高く、機械的強度が強い等信頼
性の高いことが特徴であり、上記の高密度配線基板を構
成する材料として期待されている。 微細な配線パターンを形成する方法としては、従来、導
体粉末を印刷によって塗布する技術や、メツキにより形
成する技術、いわゆる厚膜技術が用いられていたが、近
年、いわゆる薄膜技術が用いられる方向にある。この薄
膜技術は、真空蒸着法やスパッタリング法、化学気相成
長法等を用いて形成した薄膜を、写真蝕刻法(リソグラ
フィ法)を用いて所定のパターンに形成することを骨子
とする技術である。従来の厚膜技術を用いた場合、最小
パターン寸法はたかだか100μm程度が限界とされて
いるが、薄膜技術を用いると50μm以下の微細なパタ
ーンも容易に形成でき、配線の密度を飛躍的に向上させ
ることができる。 しかしセラミック基板には、従来まで薄膜プロセスが適
用されてきたSi基板等と異なり、表面に多数の、極め
て大きく、不規則な凹凸が存在する。深さが10μmを
超える様な凹みが多数存在するばかりでなく、深さが3
0μmを超える様な極めて大きな凹みも珍しくは無い。 またその表面に印刷技術やメツキ技術によって形成され
た配線パターンが形成されている場合、その配線パター
ンにより段差が形成されるばかりでなく、配線パターン
を構成する個々の粒子が粗く、配線パターンの内部や周
辺部にアスペクト比(溝や孔の幅に対する溝や孔の深さ
の比)の大きな溝や段差がさらに加わることになる。 一方写真触刻法等の薄膜技術は、Si基板の様な極めて
平坦性の優れた基板に対して適用すべく開発されてきた
技術であるためK、この技術をセラミック基板に適用し
たとき、上記の凹凸によって配線パターンが断線したり
、相互に短絡したりする故障が発生してしまう。加えて
基板表面の無数の微細な凹凸は大気中の水分や基板洗浄
の際の洗浄液等を吸着しやすい。これらの水分の存在は
基板上に形成する配線パターンの信頼性低下の原因とな
る。 これらの問題点に対し、薄膜技術による配線パターンの
形成に先立って、ポリイミド樹脂等の高分子樹脂を塗布
してセラミック基板表面を平坦化もしくはなだらかにし
、しかる後に配線パターンを形成する等の試みもなされ
ている。しかしポリイミド等の高分子樹脂は吸湿性が高
く、大気に露出した雰囲気下で使用するには信頼性の点
で十分でなく、さらに機械的強度が十分でない等の欠点
を有している。またこれらの高分子樹脂はセラミック基
板の上に形成される多層配線の層間絶縁膜としても用い
られるために1層間接続孔を開口する際K、基板表面に
塗布された高分子樹脂等の層も同時にエツチングされる
等の問題がある。 さらにいわゆるシリカフィルムもしくはSOG(Spi
n−on−glass ;シラノールの水、アルコール
溶液で、塗布し、加熱することにより容易にガラス化す
る物質)を塗布して表面を平坦化することも考えうる。 しかしこのSOGの塗布膜厚の上限はたかだか0.2μ
ITI程度である。−方セラミック基板表面には、通常
10μmを越える段差が存在し、また従来の厚膜技術で
形成した配線パターンが基板表面に存在する場合、この
厚さも数μmを超える場合がほとんどであるから、SO
G膜によってこれらの段差や凹凸を平坦化もしくはなだ
らかにしようとするのは現実的でない。 逆に厚膜技術の側から基板表面を平坦化しようとする技
術も提案されている。いわゆるグレーズガラス技術と呼
ばれるもので、低融点ガラスの粉末を基板表面に塗布し
、加熱溶融させることによって表面を平坦化する。この
ガラスには炭素成分はほとんど含まれていない。 なお、この種の技術に関連するものとして、例えば特開
昭62−106632号が挙げられる。
【発明が解決しようとする課題】
上記従来技術は焼結体表面の凹凸等に対する配慮が十分
でなく、微細な配線を安定に形成することは困難である
という問題があった。すなわち、低融点ガラスを用いた
平坦化方法は、はとんどの段差を平坦化するが、平坦部
膜厚を薄くすることが困難である。従来の例では平坦部
膜厚が20μm以下の厚さのグレーズガラス層を安定に
形成することは困難とされている。従ってこのグレーズ
ガラス層に微細な接続孔を形成することが困難になる。 そのため平坦化されても、配線を多層化する際に層間接
続部の高密度化が困難で、実質的な配線密度向上が困難
である。 すなわち平坦部膜厚が薄く、段差部において厚く形成で
きるような固い塗布層を表面層として備えた配線基板は
得られなかった。 本発明の目的は、基板表面の凹凸を平坦化し、かつ平坦
部膜厚が薄い表面層を有する配線基板及びその製造方法
提供することにある。
【課題を解決するための手段】
上記目的は、(1)セラミック基板の表面の少なくとも
一部に必要熱処理温度が600℃以下のシリコン化合物
からなる塗布層を設け、該セラミック基板表面の凹凸を
軽減したことを特徴とする配線基板、(2)上記塗布層
が10H子%以上の炭素を含むことを特徴とする上記1
項記載の配線基板、(3)上記塗布層がその表面近傍に
実質的に炭素を含まない層を有することを特徴とする上
記1項記載の配線基板、(4)上記塗布層がシリコン化
合物中K、B、P、Mn、K、Zn、Sn及びAlから
なる群から選ばれた少なくとも一種の元素を1原子%以
上の含むことを特徴とする上記1項記載の配線基板、(
5)セラミック基板上K、必要熱処理温度が600℃以
下のシリコン化合物の溶液を塗布し、100℃以上の熱
処理を施して該セラミック基板表面の少なくとも一部に
上記シリコン化合物からなる塗布層を形成することを特
徴とする配線基板の製造方法、(6)上記塗布層を形成
後にその表面を研磨し、その後基板に300℃以上の熱
処理を施すことを特徴とする上記5項記載の配線基板の
製造方法、(7)上記塗布層は10原子%以上の炭素を
含み、該塗布層の形成後にその表面を200℃以下の温
度で酸素プラズマにさらし、該塗布層の表面に実質的に
炭素を含まない層を形成することを特徴とする上記5項
記載の配線基板の製造方法、(8)上記1項がら4項ま
でののいずれかに記載の配線基板上K、有機高分子樹脂
と金属層とからなる複数層の配線構造を有することを特
徴とする多層構造配線基板によって遠戚される。 本発明の配線基板は第1図(a)に示すようにセラミッ
ク基板1上に必要熱処理温度が600℃以下のシリコン
(Si)化合物からなる塗布層3を形成し、少なくとも
凹凸の凹部4a、4bや配線パターン2による段差の下
部5にその塗布WI3を埋め込み、表面の平坦性を大幅
に改善した構造を有する。この平坦化により、微細な配
線層は安定に形成できる。 この必要熱処理温度が600℃以下のシリコン化合物と
は、一般にオルガノシロキサンと総称される物質で、シ
ロキサン結合の繰り返し、すなわち−(Si−0)n−
結合を主鎖とし、側鎖としてアルキル基、アリール基等
を持つ化合物である。 その中でも非ラダー型の化合物が好ましく、また、炭素
を10at%以上含む材料が十分な厚さの膜を形成する
のに適している。この化合物は、有機系Spin−on
−glass (以下有機SOGと記す)として用いら
れている。また、上記必要熱処理温度とは、塗布膜中に
当初含まれている水酸基(−OH)が熱処理によって除
去され、塗布膜の化学構造からほぼ消失する温度に相当
する。膜中に元々水酸基が少なくその変化が測定しにく
い材料では、熱処理によって塗布膜の誘電率が減少し、
はぼ安定な状態に移る温度と定義してもよい。 塗布層の形成の一般的な方法として以下の手順が知られ
ている。まず基板の上に所定の有機S○Gの溶液を滴下
し、基板を回転することによって所定の厚さの層を形成
する。次に1ないし2段階程度の中間的な熱処理をおこ
なって溶液の層を乾燥するか、もしくは中間的な化合物
の層を形成する。中間的な熱処理とは、一般に100な
いし300℃程度であり、その材料の必要熱処理温度よ
りも低い温度である。最後に400℃程度の必要熱処理
温度にほぼ対応する最終熱処理を行うことによって所定
の塗布層を形成する。最終熱処理温度は基板の信頼度向
上のためにはできるだけ高くすることが要求されるが、
有機SOGの収縮率が急激に増加し始める温度と同程度
であることが望ましい。 なおこれらの技術も主に半導体集積回路製造技術の一環
として開発されてきたもので、素子や配線を形成した集
積回路基板表面を平坦化することを目的とする。従来の
適用例ではSi基板上に塗布、形成された場合が多い。 なおこれらの化合物を用いた塗布層の厚さは一般には1
μm程度が限界と考えられてきた。本発明においては、
前記のような大きさの凹凸の凹部や厚膜技術により形威
された配線パターンの下部の凹みの平坦性を改善できる
。 また、第1図(b)に示すように塗布層形成後に研磨等
の方法によって、配線パターン2の表面を露出させるこ
ともできる。研磨の方法としては公知の機械的もしくは
化学的研磨法に加えて特開昭51−66778や特開昭
52−131471に示されているようK、イオンやプ
ラズマを用いる方法もある。 本発明によれば、従来検討されたポリイミド樹脂等を塗
布した後に平坦化する方法と異なり、有機SOG膜は固
いためK、研磨の際に下地から剥離したり変形したりす
ることがない。また有機SOGの塗布層は有機成分を含
む為K、従来の有機成分をほとんど含まないSOGを用
いる場合よりも厚い膜を形成することができ、より優れ
た平坦化効果を実現できる。 塗布層は、第1図(a)、(b)に示すようK、配線基
板の凹部4a、4bでは10μmを超える厚さの部分も
現れるが、炭素を10%以上含む有機SOGを用いた場
合、実用上問題となる亀裂等が発生することもなく、凹
部を平坦化もしくはなだらかな形状とすることができた
。これはSi基板等の平坦な基板と異なり、大きな凹凸
に加えて表面に微小な凹凸が無数に存在し、接着力を高
めている効果によるものと考えられる。 また厚膜技術によって形成された配線パターン2による
段差の下部5では配線パターンの熱膨張係数が塗布層の
それよりも大きいために最終熱処理(400℃程度)の
過程で塗布層3に亀裂が発生しやすい。十分に厚い膜を
形威し、しかも亀裂の発生を防ぐためには、中間的熱処
理後K、基板を200℃以下の温度に保ちながら、高エ
ネルギーの酸素イオン等にさらすことが有効である。こ
の処理を行ったあとでは最終熱処理の際にも亀裂の発生
が非常に少なくなる。
【作用】
有機SOG膜はは、ポリイミド樹脂等の高分子樹脂とは
異なり固いためK、研磨を行なっても変形したり、基板
から剥離したりすることなく、良好な研磨表面を実現で
きる。従来Si基板表面に同一の条件で形成した際に実
現できる膜厚(以下換算膜厚という)を目安にした場合
、換算膜厚で1μm程度が厚膜化の限界と考えられてい
た。しかしセラミックスの様に凹凸の激しい基板に形成
した場合は換算膜厚が1μm程度の条件であっても凹部
には10μmを超える厚さに塗布され、しかも実用上問
題となる様な亀裂を発生させることはない。 さらK、必要に応じて前記のように表面を酸化する処理
等を行なうことにより、表面に実質的に炭素を含まない
層を形成することによって亀裂の発生の防止はより安定
に行なえる。この様な塗布層を形成することによって基
板表面の大きな凹凸は平坦化もしくはなだらかな形状と
なり、この上に薄膜技術によって微細な配線パターンを
形成することを容易にする。また段差の下部や微細な凹
凸も塗布層を埋め込むことによって大気中の水分が吸着
したり、基板の洗浄の際に洗浄液が凹部に染み込む等の
問題も大幅に低減され、基板の信頼性は大幅に向上でき
た。
【実施例】
実施例1 第2図を用いて説明する0本実施例は塗布層を形成した
後、機械的研磨法を適用する場合である。 第2図(a)はアルミナを主成分とする厚さ1μmのセ
ラミック基板1表面にメツキ法によって厚さ4μmのN
iからなる配線パターン2を形成した状態を示す。この
上に換算膜厚が2μmとなる条件で有機SOGの塗布層
3を形成した。有機SOGとしてはH8G2200 (
(株)日立化成商品名)を用いた。濃度10%の溶液を
用い、200Orpmの回転数で膜を塗布形成した。つ
いで窒素雰囲気中で200℃の熱処理を行なった。 つぎに上記塗布層K、200℃以下の基板温度のもとで
酸素イオンを照射した。イオンのエネルギーはせいぜい
100eV程度でよい、この照射を行なうと、塗布層の
表面にはほとんど炭素の存在しないち密なほぼ構造がS
in、に相当する薄い層が形成された。このようなち密
化処理は塗布層に亀裂が発生することを防止する効果が
ある。 この後塗布層の熱処理として、窒素雰囲気中で450℃
30分の熱処理を行なった。なお、セラミック基板lの
表面には数μm程度の幅や深さの比較的小さな凹凸(図
示せず)に加えて、凹部4aや4bを例として示すよう
に多数の凹凸が存在する。その大きいものは深さが30
μmを超えるものも珍しくはない、凹部4aや4bには
塗布層3を形成する有機SOGが厚く塗布され、厚さ1
0μmを超える部分もある。またメツキによる配線パタ
ーン2による段差の下部5にもやはり厚く塗布層3が形
成される。 次に同図(b)に示すようにセラミック基板1の表面を
機械研磨する。研磨によって表面はなだらかとなり、凹
部4aや4b及び段差の下部5にのみ塗布層3が残る。 これらの段差部においては、従来考えられていた有機S
OGの厚膜化の限界を遥かに超える厚さに塗布されてい
る部分もあるが、実用上問題となる亀裂の発生等は見ら
れなかった。 なぜ亀裂等の発生抑制されるかの理由は明らかでないが
、セラミック基板の表面に存在する凹凸は極めて入り組
んでいて複雑なためK、塗布層に加わる応力が分散され
、結果として亀裂の発生が抑制されるのではないかと推
定される。また、配線パターン2の表面も平坦化される
という効果も加わった。ただし過度に研磨すると配線パ
ターン2が薄くなりすぎる場合がある。 この配線基板上にポリイミド膜とAl薄膜を交互に形成
し相互に結線された薄膜多層配線構造を形成した。配線
用Al薄膜の厚さは約4μm、層間絶縁膜として用いら
れたポリイミド膜の換算膜厚は約8μmとした。従来の
平坦化していない多層配線構造ではセラミック基板表面
の凹凸が大きいためにAl薄膜からなる配線パターンは
いたる所で断線したり、逆に層間絶縁膜の平坦化効果が
十分でないために短絡したりして最小配線パターンが2
0μm以下に微細化されている場合にはほとんど良品は
得られなかった。これに対して本発明を適用して表面を
平坦したもしくは表面がテーパー化された基板を用いた
場合には、このような問題は発生せず、10μm以下の
幅の配線パターンまで形成された。 実施例2 第3図を用いて本実施例を説明する。実施例1と同様の
条件でセラミック基板1上に有機SOGからなる塗布層
3を第3図(a)の様に形成する。 さらにその上に熱可塑性のポリイミド樹脂層6を厚さ3
μmに形成した。このポリイミド樹脂層6は表面の平坦
性をより向上させるために形成した。 次に有機SOGの塗布層3とポリイミド樹脂層6のエツ
チング速度がほぼ等しくなる条件で、同図(b)のよう
K、少なくともメツキ法による配線パターン2の表面の
突起部が露出するまで全面をエツチングした。このよう
な選択性のないエツチング条件は一般にガス状の炭化水
素のフルオルクロル置換体(CF4等)と酸素との混合
ガスを用いた反応性スパッタエツチング(以下RIEと
略す)によって実現できる。RIEは、平行平板型RI
E装置により、CF、に8%の酸素を加えた混合ガスを
用い、ガス圧力0.5torrで、13.56MHz、
200wの高周波電力を加えて行なった。 エツチング速度は約1100n/分であった。これによ
りセラミック基板1の表面の凹部4a、4bや、配線パ
ターン2の段差の下部5には少なくとも有機SOGより
なる塗布膜3が残る構造が実現された。 この実施例では配線パターン2の表面は平坦化されない
が、機械研磨の場合と異なり、研磨による微粒子の付着
等もなく、セラミック基板全面にわたって均一に有機S
OGの埋め込みがなされた。 この方法は特にセラミック基板にそりやうねりがあり、
機械研磨が困難な場合に有効である。またそれほどの平
坦性を必要としない場合には、ポリイミド樹脂層6を塗
布せず、有機5OGti−塗布したのみの状態で全面を
エツチングすることによっても実用上問題ない平坦性が
得られる。このような平坦な基板であれば、実施例1と
同様に微細な多層配線を上に形成することができる。 実施例3 第4図は、実施例1〜2と同様に有@SOaの塗布層3
を表面に塗布したセラミック基板1を表わす。ただし塗
布後のセラミック基板全面をエツチングもしくは研磨し
て配線パターン2を露出させるのでなく、配線パターン
2上とその周辺部7をホトレジストマスクを用いて選択
的に異方性エツチングして配線パターン2とその周辺部
7を露出させた。異方性エツチングとしては公知のCH
F1ガスを用いたRIEを用いる。すなわち、RIEは
、平行平板型RIE装置により、CHF3ガスを用い、
ガス圧力0.1torrで、100Wの条件で加工した
。これにより、エツチングした配線パターン2とその周
辺部7を除いたさらにその周辺の領域の平坦性はより一
層改善された。 厚く塗布された部分での亀裂の発生は、塗布前のセラミ
ック基板表面の清浄化を徹底して塗布膜の接着性を改善
することによって抑制した。 また、塗布層として上記のSiと炭素や水素等からなる
有機SOGにホウ素(B)を1〜4at%加えた材料を
用いるとさらに厚い塗布層(換算膜厚5μm程度まで)
を形成することが可能である。Bが4at%含まれるこ
とにより膜の熱膨張係数が6X10″″I / ℃とB
を含まない場合に比べて約3倍に増加したために膜に加
わる応力がさらに低減されたためと考えられる。塗布層
の形成条件は、液の濃度が14%であったことを除けば
実施例1とほぼ同様な条件を用いることができる。 なお、有機SOGに含有させる成分としてはBの他にA
l、P、Mn、K、Zn、Sn等またはこれらの組合せ
を用いても同様な効果を得ることができる。これらの成
分の濃度は1〜4at%であることが好ましく、2〜4
at%であることが特に好ましい。 なおこれらの実施例においてはセラミック基板上に炭素
を含むSi化合物の層を形成する過程を述べたが、この
様な平坦化された基板上であれば、ポリイミド樹脂等の
有機高分子樹脂とAl合金やCu等の薄膜金属層の配線
とからなる複数層の薄膜配線構造が容易に形成できる。 上記塗布層を備えたセラミック基板上でなければ、この
配線構造は配線層間の短絡や、配線パターンの断線等が
多発するために良品率は極めて低くなってしまう。 これに対して、塗布層を表面に備えたセラミック基板上
に上記配線構造を形成した場合は、良品率が数倍に向上
する。また薄膜配線層の配線パターンも従来の172以
下の微細化が図れる。
【発明の効果】
本発明によって、セラミック基板の表面に存在した数μ
mを超える激しい凹凸の凹部や、基板上に形成された配
線パターンによる段差の下部に有機SOGからなる塗布
層が埋め込まれるため、その表面を平坦にもしくはなだ
らかなテーパー形状にすることができた。また、セラミ
ック基板の平坦部における塗布層の膜厚は薄くすること
ができた。 本発明の塗布層形成によって焼結体等の凹凸の多い材料
からなる基板であってもSi基板に近い。 良好な平坦性が実現され、配線の微細化、高信頼化が可
能となった。 この様な配線基板を用いた場合、以後の多層配線形成工
程におけるエツチングや基板洗浄などの際にエツチング
液や洗浄液が基板の凹部に残留することがなくなり、上
層の配線の不良発生や信頼性劣化を招くことがない。 さらに有機SOGは吸湿性が少ないためK、大気中等の
水分を含む環境下で使用しても信頼性劣化等を招くこと
も少ない。
【図面の簡単な説明】
第1図、第2図、第3図及び第4図は、本発明の配線基
板の部分断面図である。 1・・・セラミック基板 2・・・配線パターン 3・・・塗布層 4a、4b・・・凹部 5・・・段差の下部 6・・・ポリイミド樹脂層 7・・・周辺部

Claims (8)

    【特許請求の範囲】
  1. 1.セラミック基板の表面の少なくとも一部に必要熱処
    理温度が600℃以下のシリコン化合物からなる塗布層
    を設け、該セラミック基板表面の凹凸を軽減したことを
    特徴とする配線基板。
  2. 2.上記塗布層が10原子%以上の炭素を含むことを特
    徴とする請求項1記載の配線基板。
  3. 3.上記塗布層がその表面近傍に実質的に炭素を含まな
    い層を有することを特徴とする請求項1記載の配線基板
  4. 4.上記塗布層がシリコン化合物中に、B、P、Mn、
    K、Zn、Sn及びAlからなる群から選ばれた少なく
    とも一種の元素を1原子%以上の含むことを特徴とする
    請求項1記載の配線基板。
  5. 5.セラミック基板上に、必要熱処理温度が600℃以
    下のシリコン化合物の溶液を塗布し、100℃以上の熱
    処理を施して該セラミック基板表面の少なくとも一部に
    上記シリコン化合物からなる塗布層を形成することを特
    徴とする配線基板の製造方法。
  6. 6.上記塗布層を形成後にその表面を研磨し、その後基
    板に300℃以上の熱処理を施すことを特徴とする請求
    項5記載の配線基板の製造方法。
  7. 7.上記塗布層は10原子%以上の炭素を含み、該塗布
    層の形成後にその表面を200℃以下の温度で酸素プラ
    ズマにさらし、該塗布層の表面に実質的に炭素を含まな
    い層を形成することを特徴とする請求項5記載の配線基
    板の製造方法。
  8. 8.請求項1から4までののいずれかに記載の配線基板
    上に、有機高分子樹脂と金属層とからなる複数層の配線
    構造を有することを特徴とする多層構造配線基板。
JP19699289A 1989-07-31 1989-07-31 配線基板とその製造方法 Pending JPH0362588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19699289A JPH0362588A (ja) 1989-07-31 1989-07-31 配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19699289A JPH0362588A (ja) 1989-07-31 1989-07-31 配線基板とその製造方法

Publications (1)

Publication Number Publication Date
JPH0362588A true JPH0362588A (ja) 1991-03-18

Family

ID=16367027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19699289A Pending JPH0362588A (ja) 1989-07-31 1989-07-31 配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JPH0362588A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909052A (en) * 1986-03-12 1999-06-01 Hitachi, Ltd. Semiconductor device having plural chips with the sides of the chips in face-to-face contact with each other in the same crystal plane
US5968150A (en) * 1986-03-12 1999-10-19 Hitachi, Ltd. Processor element having a plurality of CPUs for use in a multiple processor system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909052A (en) * 1986-03-12 1999-06-01 Hitachi, Ltd. Semiconductor device having plural chips with the sides of the chips in face-to-face contact with each other in the same crystal plane
US5968150A (en) * 1986-03-12 1999-10-19 Hitachi, Ltd. Processor element having a plurality of CPUs for use in a multiple processor system
US6379998B1 (en) * 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
KR100434929B1 (ko) 공극이없는연속평탄화기판표면형성방법
JP2589950B2 (ja) 金属バイア形成方法
KR900004264B1 (ko) 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
JP3418458B2 (ja) 半導体装置の製造方法
KR100612064B1 (ko) 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능
KR20010031049A (ko) 하이드로겐-실세스퀴옥산(hsq)으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들
CA2057490C (en) Laminated diamond substrate
KR100572037B1 (ko) Hsq로 갭이 충전된 패터닝된 금속층을 갖는 높은 완전성의 보더리스 비아
EP0644590B1 (en) Method for planarizing a semiconductor surface and devices manufactured by the method
JPH0362588A (ja) 配線基板とその製造方法
US6086947A (en) Method of depositing materials on a wafer to eliminate the effect of cracks in the deposition
US4710264A (en) Process for manufacturing a semiconductor arrangement
CA1257154A (en) Planarized ceramic substrates
WO1987002828A1 (en) Glass intermetal dielectric
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
CA1308609C (en) Planarization through silylation
JP2829301B2 (ja) 絶縁膜の形成方法
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JPH0430524A (ja) 半導体装置の製造方法
US6806182B2 (en) Method for eliminating via resistance shift in organic ILD
JPH0265256A (ja) 半導体装置の製造方法
EP0204631A2 (en) Semiconductor structures having polysiloxane leveling film
JPH11274296A (ja) 多層配線構造及びその形成方法