JPS63137433A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63137433A
JPS63137433A JP28482886A JP28482886A JPS63137433A JP S63137433 A JPS63137433 A JP S63137433A JP 28482886 A JP28482886 A JP 28482886A JP 28482886 A JP28482886 A JP 28482886A JP S63137433 A JPS63137433 A JP S63137433A
Authority
JP
Japan
Prior art keywords
film
insulating film
vacuum
semiconductor substrate
cracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28482886A
Other languages
English (en)
Other versions
JPH07111968B2 (ja
Inventor
Taku Inagaki
稲垣 卓
Kiyoshi Watabe
渡部 潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61284828A priority Critical patent/JPH07111968B2/ja
Publication of JPS63137433A publication Critical patent/JPS63137433A/ja
Publication of JPH07111968B2 publication Critical patent/JPH07111968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 液状の絶縁膜を塗布した半導体基板を真空中に保持し、
次いで、真空中で加熱して、前記絶縁膜を固化させる。
そうすれば、絶縁膜にクランク(割れ)が入らない。
[産業上の利用分野] 本発明は半導体装置の製造方法に係り、そのうち、特に
平坦化絶縁膜の形成方法に関する。
ICなどの半導体装置は、多数の素子それぞれに電極が
設けられ、その電極を接続するための配線が多層に形成
されるが、2層、3層と多層に積層する程、凹凸が激し
くなって、配線の断線や短絡の恐れが増大する。これを
防止するために、現在、ICでは表面の平坦化が重要な
問題となっており、そのため、液状の絶縁膜を塗布して
平坦化し、その上に配線層を形成する方法が採られてい
る。
しかし、液状の絶縁膜は通常、溶媒が含まれていて、そ
の固化には溶媒の気散に十分配慮した処゛理が望ましい
[従来の技術と発明が解決しようとする問題点]さて、
従前、多層配線を形成する場合、第3図に示す断面図の
よ、うに、半導体基板1上に一層目のアルミニウム配線
2を形成し、その上に気相成長(CVD)法で燐シリケ
ートガラス(PSG)膜3を被覆し、更に、その上に二
層目のアルミニウム配線4を被着する形成方法Iが採ら
れていた。
しかし、アルミニウム配線はスパッタ法で被着して被覆
性(カバレージ)が良くなく、且つ、ICの微細化が進
展するに伴って、二層目のアルミニウム配&j14がコ
ーナ一部(矢印で示す)での被着量が少なく、断線を起
こし易くなってきた。
従って、第4図(a)〜(blの工程順断面図に示すよ
うな平坦化形成方法■が考案された。まず、同図(a)
に示すように、半導体基板l上に一層目のアルミニウム
配線2を形成し、その上にCVD法でPSG膜3を被覆
し、更に、その上の全面にレジスト膜5を塗布する。次
いで、レジスト膜5とPsG膜3に対するエツチングレ
イトが同じエツチング剤を用いて、レジスト膜5とPS
G膜3との両方を同時に一様にエツチングして、同図(
b)に示すように平坦化させる。
しかし、それより一層微細化・高集積化が進行すると、
一層目のアルミニウム配線2はその相互間隙が狭くなっ
て、PSG膜3を被覆性の良いCVD法で被着しても、
第5図に示すように、一層目のアルミニウム配線2の間
隙をPSG膜3で埋めることができなく (矢印で示す
)なってきた。
間隙が埋められなければ、一様にエツチングしてもレジ
スト膜5が残って、そのレジスト膜は爾後の処理で変質
してICに悪影響を与える。
そこで、第6図に示すように、半導体基板1上に一層目
のアルミニウム配線2を形成し、その上にCVD法でP
SG膜3を被覆し、次に、その上面に液状の絶縁膜、例
えば、PLO3膜6をスピンナーで塗布し、加熱して固
化させる方法を用いるようになってきた。ここに、Pu
O3とはポリラダーオルガノシロキサンの略で、5i0
2を含む有機樹脂膜として著名な耐熱性絶縁材料である
また、液状の絶縁膜として、その他にOCD (商品名
、PuO3と同系統)、5OG(スピンオンガラス;同
じ(Si02を含む有機樹脂)やPI(ポリイミド)な
どがある。
ところが、このような液状の絶縁膜は溶媒を含んだ溶液
であり、そのため、加熱して溶媒を気散させて固化させ
る必要がある。例えば、PuO2膜はイソプロピルアル
コールまたはイソブチルアルコールを溶媒としており、
従って、ドライ窒素中で350〜450℃に加熱して、
溶媒を気発させて固化させる処理が必要になる。
しかし、加熱すると溶媒が気発して収縮が起こるために
、クラックが発生すると云う問題を起こす。このクラッ
クは気発固化させる絶縁膜だけでなく、その下地のPS
G膜にも影響を与えて、そのPSG膜もクラックが生じ
、その結果、アルミニウム配線が酸化等のために断線し
易くなると云う信頬性上の重大な問題を生じる。
本発明はこのような問題点を除去させる平坦化絶縁膜の
形成方法を提案するものである。
[問題点を解決するための手段] その目的は、半導体基板上に溶媒を含む液状の絶縁膜を
塗布し、次いで真空中に保持し、次いで、該真空中で加
熱して、前記絶縁膜を固化させるようにした半導体装置
の製造方法によって達成される。
[作用〕 即ち、本発明は、真空中に保持し、真空中で加熱して、
液状の絶縁膜を固化させる。そうすれば、液状の絶縁膜
は溶媒を蒸発した後、固化するための重合がおこなわれ
、クラックが発生しなくなる。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図(a)、 (b)は本発明にかかる処理方法を説
明する図で、同図(a)は真空処理装置、同図(blは
処理時間に対する温度、真空度の図表を示している。
例えば、半導体基板上にPuO2膜をスピンナーで塗布
し、約150℃でプリベーク(予備加熱)した後、同図
(a)に示すような真空処理装置に装入する。同図にお
いて、1は半導体基板(ウェハー)、11は真空ポンプ
、12はランプヒータである。
そして、真空排気した後、装置内の真空度が10−’T
orr以上になるまで常温に保持する。この時点で、は
ぼ溶剤が気散するものと考えられる。
次いで、10=Torr程度の真空度に到達し、その真
空度が維持されると、ランプヒータ12を入力して加熱
する。その加熱による変化状況を第1図(b)の図表に
示している。即ち、ランプヒータでは急速に加熱される
ため、1分間程度で半導体基板は約300°Cに到達す
るが、その温度で数分間維持する。図中の実線は温度曲
線を示しており、その時の真空度を破線で示している。
図表のように、加熱によって一時的に10’ Torr
程度まで真空度が低下し、次いで3分位で元の真空度に
回復する。か(して、樹脂の重合がおこなわれて準安定
状態になる。
第2図は本発明にかかる多層配線の断面図を示しており
、工は半導体基板、2は一層目のアルミニウム配線(膜
厚1μm)、3はPSG膜(膜厚0.7 μm) 、 
20はPLO3膜(膜厚の厚い部分で1μm程度)であ
る。上記のような処理をすれば、PLO3膜20にはク
ラックが入らず、また、PSG膜に応力がかかつてクラ
ンクを発生させることもなくなる。
従って、本発明にかかる処理法によれば、従来の処理方
法に比べて、加熱温度が低く (350〜450’C−
300℃)なり、処理時間も短<(30分−数分)なっ
て、而も、クランクがなくなり、ICは高信頼化される
なお、上記の加熱温度、真空度に対する処理時間のデー
タは一例であり、真空装置の型式、処理する半導体基板
数(ウェハ一枚数)によって相異することは云うまでも
ない。また、液状絶縁膜の種類によっても加熱温度の上
限が相異することは当然である。
[発明の効果] 以上の説明から判るように、本発明によれば多層配線を
有するICの信頼性向上に大きく役立つものである。
【図面の簡単な説明】
第1図(a)、 (b)は本発明にかかる処理方法を説
明する図、 第2図は本発明にかかる多層配線の断面図、第3図は従
前の形成方法■の断面図、 第4図は従前の形成方法■の工程順図、第5図はその問
題点を示す図、 第6図は従来の多層配線の断面図である。 図において、 1は半導体基板、   2はアルミニウム配線、3はP
SG膜、    6,20はPLO3膜、11はランプ
ヒータ、  12は真空ポンプを示している。 第1図 木tν助1\)ろ本場lq#を動図 第2図 従泊め形成方法LすV斤db図 83vlJ 第4図 第5!!I 4足1(り多眉吉己慶り荀面し八 第6図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に溶媒を含む液状の絶縁膜を塗布し、次い
    で、真空中に保持し、次いで、該真空中で加熱して、前
    記絶縁膜を固化させるようにしたことを特徴とする半導
    体装置の製造方法。
JP61284828A 1986-11-28 1986-11-28 半導体装置の製造方法 Expired - Fee Related JPH07111968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284828A JPH07111968B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284828A JPH07111968B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63137433A true JPS63137433A (ja) 1988-06-09
JPH07111968B2 JPH07111968B2 (ja) 1995-11-29

Family

ID=17683533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284828A Expired - Fee Related JPH07111968B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07111968B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181927A (ja) * 1989-01-09 1990-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH02291129A (ja) * 1989-04-28 1990-11-30 Nec Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120330A (ja) * 1984-07-09 1986-01-29 Sony Corp パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120330A (ja) * 1984-07-09 1986-01-29 Sony Corp パタ−ン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181927A (ja) * 1989-01-09 1990-07-16 Fujitsu Ltd 半導体装置の製造方法
JPH02291129A (ja) * 1989-04-28 1990-11-30 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH07111968B2 (ja) 1995-11-29

Similar Documents

Publication Publication Date Title
US20070178712A1 (en) Planarization for Integrated Circuits
JPS62219923A (ja) 半導体装置の製造方法
JPS63137433A (ja) 半導体装置の製造方法
JPH06267943A (ja) 半導体装置の製造方法
JPH0329298B2 (ja)
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
JPS63202939A (ja) 多層配線の製造方法
JPH03257850A (ja) 半導体装置の製造方法
JPS6046036A (ja) 半導体装置の製造方法
JPH0534839B2 (ja)
JPS5969950A (ja) 多層配線形成方法
JPH06244286A (ja) 半導体装置の製造方法
JPH02164097A (ja) 多層配線層間絶縁膜の形成方法
JP2557916B2 (ja) 半導体装置の製造方法
JPH0119255B2 (ja)
JPS6227745B2 (ja)
JPS60121738A (ja) 半導体装置の製造方法
TW473919B (en) Plasma postprocessing technology of organic low-k material
JPH09167761A (ja) Sog膜の形成方法
JPS5831558A (ja) 半導体装置の製造方法
JPS61260638A (ja) 半導体装置の製造方法
JPS6142412B2 (ja)
JPH0497547A (ja) 平坦化方法
JPH06349951A (ja) 半導体装置の製造方法
JPH0330453A (ja) 平坦化絶縁膜の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees