CN104425052B - 功能性材料 - Google Patents

功能性材料 Download PDF

Info

Publication number
CN104425052B
CN104425052B CN201410415257.3A CN201410415257A CN104425052B CN 104425052 B CN104425052 B CN 104425052B CN 201410415257 A CN201410415257 A CN 201410415257A CN 104425052 B CN104425052 B CN 104425052B
Authority
CN
China
Prior art keywords
metal composite
composite particle
functional material
fusing point
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410415257.3A
Other languages
English (en)
Other versions
CN104425052A (zh
Inventor
关根重信
关根由莉奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013171259A external-priority patent/JP5599497B2/ja
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN104425052A publication Critical patent/CN104425052A/zh
Application granted granted Critical
Publication of CN104425052B publication Critical patent/CN104425052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/09—Mixtures of metallic powders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/02—Alloys based on copper with tin as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供可形成不会产生空洞、裂纹等的高品质、高可靠度的配线、电极、填充构造、密封构造或接合构造的功能性材料及电子设备。本发明所涉及的功能性材料含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子中的至少2种。第1金属复合粒子、第2金属复合粒子及第3金属复合粒子分别含有多种金属成分。第1金属复合粒子的熔点T1(℃)、第2金属复合粒子的熔点T2(℃)与第3金属复合粒子的熔点T3(℃)满足T1＞T2＞T3的关系。

Description

功能性材料
技术领域
本发明涉及功能性材料。本发明中，功能性材料是指基于材料所具有的电性质、电介质特性、磁性、光学特性、接合特性、密封特性等固有特性来实现所期待的功能的材料。本发明所涉及的功能性材料可作为配线材料、电极材料、填充材料、密封材料或接合材料等进行利用。
背景技术
在各种规模的集成电路、各种半导体元件或其芯片等电子设备中，作为实现三维电路配置的方法，提出了在电路基板中预先设置多个贯通电极，层叠该电路基板的TSV(硅穿孔、Through-Silicon-Via)技术。在三维电路配置中使用TSV技术时，将大量的功能填满在很小的占有面积中。而且，由于元件之间的重要电路能够戏剧性地缩短，因此可以谋求处理的高速化。专利第3869859号公报中公开了对于TSV技术是不可欠缺的通路孔构造体。
专利第3869859号公报中公开的通路孔构造体含有高熔点金属、低熔点金属或金属合金及交联剂，且还必须含有粘合剂及/或反应性单体或聚合物。在通路孔内的固化状态下，合金化金属网与通过导电性粘合剂的有机成分的交联所产生的聚合物网并存。
专利第3869859号公报中记载的通路孔构造体根据其说明书的记载，在通路孔内的固化状态下，合金化金属网与聚合物网并存，因此导电性仅变差到那样程度。
而且，作为金属扩散接合中固有的问题，有产生柯肯德尔空洞(Kirkendall void)所导致的空洞、裂纹等的问题。柯肯德尔空洞因为相互扩散的不均衡所产生的原子空孔(晶格)没有消失而是集聚而产生。例如，为Sn/Cu的界面时，由于Sn的扩散相对于Cu的扩散少，因此空孔在金属间化合物与Cu界面集聚，形成柯肯德尔空洞。该柯肯德尔空洞还会发展成更大的空洞或裂纹，降低电极的可靠性或品质，进而有时发生断线等。专利第3869859号公报并未公开其对策手段。
当在晶片的面上与贯通电极一起或者独立于贯通电极形成配线用的平面状导体图案时，或者在采用三维系统-包装(3D-SiP)等形态的电子设备中连接半导体芯片间时，进而在液晶设备等中进行密封时等，也会产生同样的问题。
发明内容
发明所要解决的问题
本发明的课题是：提供在不会产生空洞、裂纹等的情况下，可形成配线、电极、填充构造、密封构造或接合构造的功能性材料及应用了其的电子设备。
本发明的另一个课题是：提供可形成熔融温度低、凝固后具有高熔点的配线、电极、填充构造、密封构造或接合构造的功能性材料及应用了其的电子设备。
用于解决问题的手段
为了解决上述课题的至少一个，本发明公开了功能性材料、具有由该功能性材料形成的配线的基板、使用了该基板的电子设备。
本发明的功能性材料含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子中的至少2种。所述第1金属复合粒子、所述第2金属复合粒子及所述第3金属复合粒子分别含有多种金属成分。所述第1金属复合粒子的熔点T1(℃)、所述第2金属复合粒子的熔点T2(℃)和所述第3金属复合粒子的T3(℃)满足T1＞T2＞T3的关系。
将上述功能性材料用于配线、电极、填充构造、密封构造或接合构造的实现时，通过熔点T1、T2、T3互不相同的第1金属复合粒子、第2金属复合粒子及第3金属复合粒子的组合，缓和了相互扩散的不均衡，结果回避了原子空孔(晶格)的集聚，抑制了柯肯德尔空洞的发生，形成没有柯肯德尔空洞等的配线、电极、填充构造、密封构造或接合构造。扩散接合区域通常成为膜厚或层厚为纳米尺寸(1μm以下)的纳米复合结构。
另外，例如可以将第3金属复合粒子的熔点T3(℃)设定得较低，另一方面，将第1金属复合粒子的熔点T1(℃)设定得较高。因此，可形成熔融温度低、凝固后具有高熔点的配线、电极、填充构造、密封构造或接合构造。
所述第1金属复合粒子、所述第2金属复合粒子及所述第3金属复合粒子分别含有多种金属成分，因此通过选择应该含有的金属成分，能够将其熔点T1、T2、T3调整为满足T1＞T2＞T3。
本发明的功能性材料只要含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子的至少2种即可，可以不含3种。例如，可以是含有第1金属复合粒子及第2金属复合粒子的类型，也可以是含有第1金属复合粒子及第3金属复合粒子的类型，还可以是含有第2金属复合粒子及第3金属复合粒子的类型。它们的组合根据第1金属复合粒子、第2金属复合粒子及第3金属复合粒子中的组成成分的种类、组成成分的相对量等进行选择。
作为符合上述目的的第1金属复合粒子的具体例子，可举出含有Cu和选自Si、B、Ti、Al或Ag中的至少1种的复合粒子。
接着，作为第2金属复合粒子的具体例子，可举出含有Sn和Cu和选自Si、B、Ti、Al或Ag中的至少1种的复合粒子。
进而，第3金属复合粒子具体可以含有Sn和Bi和Ga和选自所述Si、B、Ti、Al或Ag中的至少1种的复合粒子。
作为另一个选择项，第3金属复合粒子还可含有Sn和Bi和In和Sb和选自Ga、Si、B、Ti、Al或Ag中的至少1种。
本发明的功能性材料可以是将所述第1金属复合粒子、所述第2金属复合粒子及所述第3金属复合粒子分散在流动性分散介质中的材料。具体地说，可作为配线用糊剂、填充用糊剂、电极用糊剂、密封用糊剂或接合糊剂等具有流动性的功能性材料进行使用。
本发明公开了使用了上述功能性材料的电子设备。本发明中，电子设备可以包含应用了电子工程学的技术的全部电气制品。代表性地为插入器(interposer)、各种半导体芯片或三维系统-包装(3D-SiP)。
发明效果
如上所述，通过本发明可获得以下效果。
(a)能够提供不产生柯肯德尔空洞等，能够形成配线、电极、填充构造、密封构造或接合构造的功能性材料以及应用了其的电子设备。
(b)能够提供可形成熔融温度低、凝固后具有高熔点的配线、电极、填充构造、密封构造或接合构造的功能性材料以及应用了其的电子设备。
参照附图对本发明的其他目的、构成及优点进行更加详细的说明。但附图仅仅只不过是例示。
附图说明
图1是表示使用了本发明的功能性材料的电子设备的一例的图。
图2是表示使用了本发明的功能性材料的电子设备的另一例的图。
图3是表示使用了本发明的功能性材料的电子设备的又一例的图。
图4是表示使用了本发明的功能性材料的电子设备的再一例的图。
图5是表示使用了本发明的功能性材料的电子设备的另一例的图。
图6是图5所示的电子设备的部分放大剖视图。
图7是表示使用了本发明的功能性材料的电子设备的再一例的图。
图8表示使用以往的Sn-Cu系导电糊剂形成的配线的SEM像。
图9表示使用本发明的功能性材料形成的金属化层的SEM像。
图10是表示300℃的高温剪切强度试验结果的图。
具体实施方式
本发明的功能性材料采用含有选自第1金属复合粒子、第2金属复合粒子及第3金属复合粒子中的至少2种的粉体的形态。当然，可选择的成分并非限定于第1金属复合粒子～第3金属复合粒子这3种，也可含有4种或其以上的金属粒子或金属复合粒子。
第1金属复合粒子、第2金属复合粒子及第3金属复合粒子分别含有多种金属成分。第1金属复合粒子～第3金属复合粒子优选具有纳米复合结构。所谓纳米复合结构，是指金属/合金的晶体、非晶体或它们的化合物以纳米尺寸被一体化、复合化而成的结构。第1金属复合粒子～第3金属复合粒子的粒子形状可以不一致，也可以统一。另外，可以采取球状、鳞片状、扁平状等任意的形状。
本发明的功能性材料中，第1金属复合粒子～第3金属复合粒子作为整体的组成成分互不相同，各自的熔点T1(℃)、T2(℃)、T3(℃)满足T1＞T2＞T3的关系。
第1金属复合粒子～第3金属复合粒子的具体例子如下所述。
1.第1金属复合粒子
作为第1金属复合粒子的具体例子，可举出含有Cu和选自Si、B、Ti、Al或Ag中的至少1种的复合粒子。各组成成分的组成比可以设定为以下的范围。
Cu：99.9wt％以下
Sn：50wt％以下
Si、B、Ti、Al或Ag：0.01wt％以下
Cu或其合金粒子优选其表面被氧化抑制膜覆盖。作为氧化抑制膜，适合的是镀覆于Cu或其合金粒子表面的Ag或Sn的镀膜，另外，还可以是在150℃以上发生升华的树脂的覆膜。
2.第2金属复合粒子
作为第2金属复合粒子的具体例子，可以举出含有作为主成分的Sn和Cu和选自Si、B、Ti、Al或Ag中的至少1种的复合粒子。各组成成分的组成比可以设定为以下的范围。
Sn：98wt％以下
Cu：30wt％以下
Si、B、Ti、Al或Ag：0.01wt％以下
3.第3金属复合粒子
(1)作为1个选择项，第3金属复合粒子可以含有Sn和Bi和Ga和选自Si、B、Ti、Al或Ag中的至少1种。此时的各组成成分的组成比可以设定为以下的范围。
Sn：40～80wt％
Bi：15～60wt％
Ga：0.1wt％以下
Al：1wt％以下
Si、B、Ti或Ag：0.01wt％以下
(2)作为另一个选择项，第3金属复合粒子还可以含有Sn和Bi和In和Sb和选自Ga、Si、B、Ti、Al或Ag中的至少1种。此时的各组成成分的组成比可以设定为以下的范围。
In：相对于Sn为20wt％以下
Bi：相对于Sn为20wt％以下
Sb：相对于Sn为20wt％以下
Ga、Si、B、Ti、Al或Ag：1wt％以下
根据上述具体例子，熔点T1、T2、T3如下所示。
T1＝1100℃～500℃
T2＝400℃～250℃
T3＝250℃以下
上述第1金属复合粒子～第3金属复合粒子中，只要含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子的至少2种即可，可以不含3种。例如，可以是以Cu为主成分的第1金属复合粒子和以Sn为主成分的第2金属复合粒子的组合，也可以是第1金属复合粒子和以Sn为主成分的第3金属复合粒子的组合。
本发明的功能性材料可以是将第1金属复合粒子、第2金属复合粒子及第3金属复合粒子分散于流动性分散介质中而得到的材料。作为流动性分散介质，可以使用各种有机粘合剂、水性分散介质或挥发性有机分散介质等。作为这样的分散介质，由于已知各种物质，因此将它们选择使用即可。具体地说，可以例示出配线用导电糊剂、填充用糊剂、电极用糊剂、密封用糊剂或接合糊剂等流动性功能性材料。
上述本发明的功能性材料在各种电子设备中可作为配线材料、电极材料、填充材料、接合材料或密封材料进行使用。参照图1～图7说明其具体例。
首先，参照图1时，显示在基板51中设有柱状导体52的电子设备。图1所示的电子设备代表性地有插入器。另外，如图2所示，可以是在基板51的内部形成有半导体电路元件54的半导体芯片。作为这样的半导体芯片，例如可举出存储芯片、逻辑芯片等。
图1及图2中，基板51可以由Si基板、SiC基板或SOI基板等半导体基板构成。可以是无机或有机的绝缘基板、电介质基板、磁性基板或将它们复合得到的复合基板。基板51的厚度例如为数十微米。
基板51在面向其厚度方向的纵孔55的内部含有柱状导体52。纵孔55及柱状导体52并无限定，例如还包含孔径为60μm以下、进一步小径化的10μm以下的情况。
柱状导体52通过设置在纵孔55内壁面的电绝缘层53与Si基板等半导体基板构成的基板51电绝缘。
电绝缘层53可以是对纵孔55的内壁面进行了改性的氧化膜或氮化膜，也可以是由填充在纵孔55内部的无机或有机或这些功能性材料构成的绝缘层。由无机绝缘层构成的电绝缘层53具体地说可以将含有绝缘性微粒、Si微粒及有机Si化合物的绝缘性糊剂填充在纵孔55的内部使其固化而形成。为了形成电绝缘层53，在纵孔55的内部使有机Si化合物及Si微粒相互间反应，形成包埋绝缘性微粒周围的Si-O键的网络。有机Si化合物及Si微粒的反应优选通过在真空气氛中例如在130℃～150℃的温度范围进行加热来进行。
柱状导体52由本发明的功能性材料构成。为图1时，将其熔融金属填充在纵孔55的内部。在填充时，优选在真空室内的减压气氛中进行处理。在减压处理后，还可以采用对真空室的内压进行增压的压差填充方式。
接着，一边对填充于纵孔55内的熔融金属进行加压一边使其凝固。由此，可以形成没有缝隙或空洞的高品质的导电路。柱状导体52还可以使用将本发明的功能性材料分散在分散介质中得到的分散系功能性材料来形成。
使用本发明的功能性材料来形成柱状导体52时，通过作为整体的组成成分及熔点T1、T2、T3互不相同的第1金属复合粒子、第2金属复合粒子及第3金属复合粒子的至少2种的组合，缓和了相互扩散的不均衡，结果回避了原子空孔(晶格)的集聚，抑制了柯肯德尔空洞的发生，形成没有柯肯德尔空洞等的柱状导体52。
接着，图3所示的电子设备在基板71的一个面上形成有经图案化的平面状的配线72。配线72含有金属化层721和合成树脂膜722。金属化层721的金属成分相互间扩散接合。扩散接合根据所采用的工艺，可以采用液相扩散接合或固相扩散接合的形态。
合成树脂膜722将金属化层721的表面覆盖。合成树脂膜722根据其厚度如何，可以成为绝缘膜，也可成为绝缘性低的保护膜。合成树脂膜722可以由感光性树脂构成。
金属化层721含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子。第1金属复合粒子～第3金属复合粒子分别含有上述多种金属成分。通过选择应该含有的金属成分，可以调整以使其熔点T1、T2、T3满足T1＞T2＞T3。
配线72的金属化层721中，由于可以在不发生柯肯德尔空洞的情况下，使金属复合粒子、第2金属复合粒子及第3金属复合粒子中所含的金属成分相互间扩散接合，因此可以实现具有没有空洞、裂纹、断线的金属化层721的电子设备。
另外，由于形成没有空洞、裂纹、断线的连续的金属化层721，因此金属化层721的填充度、致密性提高，可获得具有导电性高、机械、物理性强度优异的金属化层721的电子设备。
另外，合成树脂膜722将金属化层721的表面覆盖，因此除了可以回避金属化层721的外部损伤，耐氧化性、耐久性、耐候性也提高。而且，除了产生金属化层721本身相对于基板71的密合力、粘接力之外，还产生合成树脂膜722所带来的密合力、粘接力，因此作为金属化配线的全体的密合力、粘接力有所提高。
在电子部件的实际安装时，如图4所示，在金属化配线72上连接外部导体或电子部件73的电极731等。连接部分的外侧被合成树脂膜722覆盖，因此不会损害合成树脂膜722所产生的抗氧化功能。即，能够实现外部导体及电子部件73相对于金属化层721的电连接的可靠性高、且具有对金属化层721的抗氧化功能的金属化配线。
优选合成树脂膜722与金属化层721同时形成。此时，与金属化层721和树脂层不同时形成的情况不同，金属化层721不会与空气接触。因此，可获得具有不受到氧化的高品质金属化层721的电子设备。
作为同时形成合成树脂膜722和金属化层721的手段，将第1金属复合粒子、第2金属复合粒子及第3金属复合粒子和由合成树脂构成的有机粘合剂及溶剂混合得到的导电糊剂使用印刷技术，按照形成规定图案的方式，涂布在基板71上，进行热处理而获得。通过该热处理，第1金属复合粒子、第2金属复合粒子及第3金属复合粒子通过连续的工艺而溶解，发生扩散接合。通过该扩散接合，形成金属化层721。金属化层721由于其比重差，沉降到合成树脂膜722的更下侧。由此，形成用合成树脂膜722覆盖了附着于基板71的金属化层721外表面的金属化配线72。合成树脂膜722可以制成适合于绝缘膜发挥功能的膜厚，相比较于作为绝缘膜的功能，更应该重视作为抗氧化膜的功能时，也可以制成薄的膜厚。
图5表示将层叠有多个半导体芯片921～923的层叠体920搭载在本发明的插入器910上，将插入器910安装在主板900上的三维电子设备。插入器910及半导体芯片921～923的柱状导体52通过接合材料931接合。插入器910通过球栅950等接合在主板900上。
接合材料931可以由本发明的功能性材料构成。优选接合材料931使用纳米复合结构合金焊料或纳米复合结构微粉末。而且，如图6放大所示，利用接合材料931，将作为其他导体的柱状导体52液相扩散接合或固相扩散接合941在柱状导体52的一端面上。图示虽然省略，但对于图1、图2的柱状导体与图3、图4所示的金属化层的扩散接合而言，可以适用上述的液相扩散接合或固相扩散接合。
半导体芯片921～923代表性地为存储芯片、逻辑芯片。另外，还可以是系统LSI、存储LSI、图像传感器或MEMS等，也可以是含有模拟或数字的电路、CPU那样的逻辑电路等的电子设备，也可以是利用不同的工艺制作模拟高频率电路和低频率、低耗电的电路等不同种的电路、并将它们层叠而成的电子设备。进而，可包含传感器模块、光电模块、单极晶体管、MOS FET、CMOS FET、存储单元或它们的集成电路部件(IC)或各种规模的LSI等大体上以电子电路为功能元件的大部分电子设备。
进而，图7表示作为密封材料使用本发明的功能性材料的例子。参照图7时，例如在液晶显示装置的电子设备中，用密封层113将前面板111与背面板112之间的边缘部密封，将前面板111及背面板112之间的内部空间114自外部遮挡。密封层113由本发明所涉及的功能性材料构成。由此，可以构成不仅发挥气密性、水密性等原本的密封功能，还发挥电磁屏蔽或静电屏蔽等功能的密封层113。
上述图1～图7的任何实施方式中，作为柱状导体52(图1、图2)、金属化层721(图3、图4)、接合材料931(图5、图6)及密封材料113(图7)，使用本发明的功能性材料。通过本发明的功能性材料，由第1金属复合粒子的熔点T1(℃)与第3金属复合粒子的熔点T3(℃)之间的熔点差所引起的相互扩散的不均衡被具有中间的熔点T2(℃)的第2金属复合粒子缓和，结果回避了原子空孔(晶格)的集聚、抑制了柯肯德尔空洞的发生。
对于该点，参照图8及图9所示的SEM(扫描电子显微镜，Scanning ElectronMicroscope)像进行说明。图8表示使用以往的Sn-Cu系导电糊剂所形成的配线的SEM像，图9表示使用本发明的功能性材料所形成的金属化层(图3、图4)的SEM像。
首先，参照表示使用以往的Sn-Cu系导电糊剂所形成的配线的SEM像的图8时，在Cu结晶与Sn结晶之间的界面上具有Cu3Sn的扩散层，沿着Cu3Sn层与Cu结晶的界面的大致全体产生空洞。
与此相对，参照图9时，使用本发明的功能性材料形成的金属化层、产生于Cu晶粒与Sn晶粒间的界面的Cu3Sn的扩散层相对于Cu晶粒及Sn晶粒的任一者，均具有对应于其晶粒形状的仿形形状，不会产生空洞，是连续的。Cu3Sn的扩散层构成层厚为700nm以下的纳米复合结构成为一个特征。此外，图9中，Cu晶粒区域中的图像色差异体现了晶体取向的差异。
另外，使用本发明的功能性材料形成的金属化层在高温剪切强度试验中具有很高的高温保持可靠性。对于该点，参照图10进行说明。图10是表示300℃的高温剪切强度试验结果的图，横轴为时间(h)，纵轴为剪切强度(MPa)。曲线A表示使用了本发明的功能性材料的金属化层(图3、图4)的剪切强度特性，曲线B表示使用了专利第3869859号公报所记载的导电糊剂的配线的剪切强度特性，曲线C表示使用了Au-12Ge系导电糊剂的以往配线的剪切强度特性。
首先，使用专利第3869859号公报所记载的导电糊剂形成的配线如曲线B所示，剪切强度低到初期值30(MPa)，经过400小时后降低至10(MPa)。
另外，使用了Au-12Ge系导电糊剂的以往的配线如曲线C所示，剪切强度特性虽然初期值就显示高达80(MPa)的值，但随着时间经过，急剧地降低，经过500小时后降低至约20(MPa)。
与此相对，使用了本发明的功能性材料的金属化层如曲线A所示，剪切强度特性显示初期值为57(MPa)的高值，之后经过500小时后也保持几乎不变的剪切强度特性。
这表示使用了本发明的功能性材料的金属化层成为没有空洞、裂纹、断线的连续的金属化层，金属化层的填充度、致密性提高，可形成导电性高、机械、物理强度高的金属化层。
图8～图10由于显示本发明的功能性材料其自身的特征，因此图8～图10的实验数据对于使用了相同功能性材料的柱状导体(图1、图2)、接合材料(图5、图6)及密封材料(图7)也是妥当的。
即，在图1、图2的柱状导体52的内部，如图9所示，产生于Cu晶粒与Sn晶粒之间的界面的Cu3Sn的扩散层相对于Cu晶粒及Sn晶粒的任一者，均具有对应于其晶粒形状的仿形形状，不会产生空洞，是连续的。
以上参照优选的实施例详细地说明本发明，但本发明并非限定于这些，只要是本领域技术人员，显然可以基于其基本的技术思想及指示来想到各种变形例。
符号说明
51 基板
52 柱状导体
53 电绝缘层
71 基板
72 金属化配线
721 金属化层
73 电子部件
900 主板
910 插入器
921～923 半导体芯片
931 接合材料
113 密封材料

Claims (6)

1.一种功能性材料，其为含有第1金属复合粒子、第2金属复合粒子及第3金属复合粒子的功能性材料，
其中，所述第1金属复合粒子、所述第2金属复合粒子及所述第3金属复合粒子分别含有多种金属成分，
第1金属复合粒子的熔点T1、第2金属复合粒子的熔点T2与第3金属复合粒子的熔点T3满足T1＞T2＞T3的关系，所述熔点的单位为℃；
选择所述T1＝1100℃～500℃的范围、所述T2＝400℃～250℃的范围、所述T3＝250℃以下的范围，所述第2金属复合粒子作为将所述第1金属复合粒子与所述第3金属复合粒子之间的熔点差所引起的相互扩散的不均衡进行缓和的扩散层而起作用。
2.根据权利要求1所述的功能性材料，其中，
所述第1金属复合粒子含有Cu和选自Si、B、Ti、Al或Ag中的至少1种，
所述第2金属复合粒子含有Sn和Cu和选自Si、B、Ti、Al或Ag中的至少1种，
所述第3金属复合粒子(a)含有Sn和Bi和Ga和选自Si、B、Ti、Al或Ag中的至少1种，或者(b)含有Sn和Bi和In和Sb和选自Ga、Si、B、Ti、Al或Ag中的至少1种。
3.根据权利要求1所述的功能性材料，其是使所述第1金属复合粒子、所述第2金属复合粒子及所述第3金属复合粒子分散于流动性分散介质中而成的。
4.一种电子设备，其含有半导体基板和柱状导体，
其中，所述柱状导体使用权利要求1所述的功能性材料而形成，且以电绝缘的方式填充在所述半导体基板中。
5.根据权利要求4所述的电子设备，其含有电子元件，
所述电子元件是配线导体、其他电子设备或电子部件，该导体部分的至少一部分扩散接合在所述柱状导体的两端面的至少一端面上。
6.根据权利要求5所述的电子设备，其使用纳米复合结构合金焊料或纳米复合结构微粉末，将其他的导体液相扩散接合或固相扩散接合在所述柱状导体的两端面的至少一端面上。
CN201410415257.3A 2013-08-21 2014-08-21 功能性材料 Active CN104425052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013171259A JP5599497B2 (ja) 2012-08-29 2013-08-21 機能性材料
JP2013-171259 2013-08-21

Publications (2)

Publication Number Publication Date
CN104425052A CN104425052A (zh) 2015-03-18
CN104425052B true CN104425052B (zh) 2017-06-13

Family

ID=51357881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410415257.3A Active CN104425052B (zh) 2013-08-21 2014-08-21 功能性材料

Country Status (2)

Country Link
EP (1) EP2839904B1 (zh)
CN (1) CN104425052B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885351B2 (ja) * 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
JP6958434B2 (ja) * 2018-03-06 2021-11-02 三菱マテリアル株式会社 金属粒子凝集体及びその製造方法並びにペースト状金属粒子凝集体組成物及びこれを用いた接合体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2004363052A (ja) * 2003-06-06 2004-12-24 Asahi Kasei Corp 導電性材料、導電性成形体、導電性成形体の製造方法
CN101878509A (zh) * 2007-11-28 2010-11-03 松下电器产业株式会社 导电糊及使用该导电糊的电气电子设备
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法
CN102642095A (zh) * 2011-02-17 2012-08-22 富士通株式会社 导电接合材料、接合导体的方法以及制造半导体器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US8221518B2 (en) * 2009-04-02 2012-07-17 Ormet Circuits, Inc. Conductive compositions containing blended alloy fillers
EP2756913A4 (en) * 2011-09-16 2015-09-23 Murata Manufacturing Co ELECTROCONDUCTIVE MATERIAL, AND BONDING METHOD AND BINDING STRUCTURE USING THE SAME
JP5124693B1 (ja) * 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2004363052A (ja) * 2003-06-06 2004-12-24 Asahi Kasei Corp 導電性材料、導電性成形体、導電性成形体の製造方法
CN101878509A (zh) * 2007-11-28 2010-11-03 松下电器产业株式会社 导电糊及使用该导电糊的电气电子设备
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法
CN102642095A (zh) * 2011-02-17 2012-08-22 富士通株式会社 导电接合材料、接合导体的方法以及制造半导体器件的方法

Also Published As

Publication number Publication date
CN104425052A (zh) 2015-03-18
EP2839904B1 (en) 2020-12-16
EP2839904A1 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
CN104553133B (zh) 接合部和电配线
CN108352361A (zh) 用于干扰屏蔽的引线接合线
CN108431952A (zh) 内嵌的引线接合线
US20070131912A1 (en) Electrically conductive adhesives
DE102008028757B4 (de) Verfahren zur Herstellung einer Halbleiterchipanordnung
US10478924B2 (en) Metal particle and electroconductive paste formed therefrom
TW201010533A (en) Core layer structure having voltage switchable dielectric material
JP5599497B2 (ja) 機能性材料
TW201133657A (en) Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
EP2763518A1 (en) Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
JP2008218643A (ja) 半導体装置及びその製造方法
DE102012104067A1 (de) Integrierte-Schaltung-Gehäuse und Einhäusungsverfahren
CN105723506A (zh) 贯通电极及使用该贯通电极的多层基板的制造方法
CN104425052B (zh) 功能性材料
US20110127080A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
WO2009018586A2 (en) Electronic assemblies without solder and methods for their manufacture
Das et al. Nano‐and micro‐filled conducting adhesives for z‐axis interconnections: new direction for high‐speed, high‐density, organic microelectronics packaging
CN104332447A (zh) 电极的构造,构成材料及其制造方法
US20080277151A1 (en) Electronic Assemblies without Solder and Methods for their Manufacture
JP5822977B2 (ja) 電子デバイス、その製造方法、金属粒子及び導電性ペースト
TWI529853B (zh) 電子機器
US9515044B1 (en) Electronic device, method of manufacturing the same, metal particle, and electroconductive paste

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant