TWI455284B - Semiconductor device and semiconductor integrated circuit device - Google Patents
Semiconductor device and semiconductor integrated circuit device Download PDFInfo
- Publication number
- TWI455284B TWI455284B TW098109600A TW98109600A TWI455284B TW I455284 B TWI455284 B TW I455284B TW 098109600 A TW098109600 A TW 098109600A TW 98109600 A TW98109600 A TW 98109600A TW I455284 B TWI455284 B TW I455284B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- internal circuit
- wiring
- semiconductor device
- supply line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 230000002093 peripheral effect Effects 0.000 claims description 103
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000010408 film Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本發明涉及半導體裝置以及半導體積體電路裝置，尤其涉及具有內部電路和週邊電源配線的半導體裝置以及半導體積體電路裝置。
目前，已知一種具備電阻電容(RC)濾波器和電路部的半導體裝置，其中，所述RC濾波器由配線間電容和配線電阻形成，該配線間電容被設置在形成於電介質層上作為最上位配線的電源配線、和作為與電源配線分離形成的最上位配線層的接地配線之間，該配線電阻由電源配線以及接地配線構成；所述電路部，使用在最上位配線下層的配線連接電路以及元件，經由導通孔(via)將電源配線與高電位電源電氣連接，經由導通孔將接地配線與低電位側電源電氣連接，在該半導體裝置中，通過由寄生的電阻以及電容構成的RC濾波器，降低電磁波干擾(Electro Magnetic Interface，EMI)雜訊，同時抑制晶圓面積的增大(例如參照專利文獻1)。
【專利文獻1】特開2006-196803號公報
但是，在上述專利文獻1記載的結構中存在以下問題：在平面上，在RC濾波器的中途連接了電路部，因此存在無法使RC濾波器發揮作用的部分、存在無法得到足夠的EMI雜訊降低的電路部。
另外，在專利文獻1記載的結構中，在同一RC濾波器上連接了多個電路部，因此，無法針對各個電路部獨立地形成發揮最大效果的RC濾波器。因此，在最上位配線上鋪設電源配線以及接地配線來構成RC濾波器，經由電路部上的導通孔僅與RC濾波器的可連接的位置連接，難以對於各個電路部實現足夠的EMI雜訊降低。
因此，本發明的目的在於，提供一種半導體裝置以及半導體積體電路裝置，具有最大限度地發揮EMI雜訊降低效果的配線圖形。
為了達成上述目的，本發明第1方式的半導體裝置(100、100a~100d)具有：內部電路(10、10c、15~18)；配置在比該內部電路(10、10c、15~18)靠外側、與外部連接用的電源端子墊(Pdv、Pdv1、Pdv2)以及接地端子墊(Pdg、Pdg1、Pdg2)連接、被供給電源電位以及接地電位的週邊電源配線(20、20d、20e)；設置在所述內部電路(10、10c、15~18)和所述週邊電源配線(20、20d、20e)之間、從所述週邊電源配線(20、20d、20e)向所述內部電路(10、10c、15~18)供給所述電源電位的內部電路電源電位供給用配線(31、31a、31e)以及供給所述接地電位的內部電路接地電位供給用配線(32、32a~32e)，該半導體裝置(100、100a~100d)的特徵在於，所述內部電路電源電位供給用配線(31、31a~31e)和所述內部電路接地電位供給用配線(32、32a~32e)接近地配置以產生配線間電容(C、Ca~Ce)，與所述內部電路(10、10c、15~18)的連接點(Yv、Yv1、Yv2、Yg、Yg1、Yg2)以及與所述週邊電源配線(20、20d、20e)的連接點(Xv、Xv1、Xv2、Xg、Xg1、Xg2)分別僅為一個部位。
由此，可以使與內部電路連接的電源配線發揮降低EMI雜訊的作用，並且可以固定向內部電路供給電流的路徑，並可靠地降低EMI雜訊。
第2方式的特徵在於，在第1方式的半導體裝置(100、100a~100d)中，所述內部電路電源電位供給用配線(31、31a~31e)以及所述內部電路接地電位供給用配線(32、32a~32e)是比所述週邊電源配線(20、20d、20e)線寬度細、長度長的配線，通過配線電阻(Rv、Rva~Rve、Rg、Rga~Rge)和所述配線間電容(C、Ca~Ce)構成RC濾波器。
由此，可以在內部電路和週邊電源配線之間設置RC濾波器，並且使流過內部電路的電流可靠地通過該RC濾波器，可以最大限度地發揮RC濾波器的效果。
第3方式的特徵在於，在第1或第2方式的半導體裝置(100、100a~100d)中，所述內部電路電源電位供給用配線(31)以及所述內部電路接地電位供給用配線(32)，在與所述內部電路(10)的連接點(Yv、Yg)以及與所述週邊電源配線(20)的連接點(Xv、Xg)間，各自構成了並聯電路。
由此，可以幾乎不使供給的電源電壓降低地實現EMI雜訊的降低。
第4方式的特徵在於，在第1或第2方式的半導體裝置(100、100a~100d)中，所述內部電路電源電位供給用配線(31a~31e)以及所述內部電路接地電位供給用配線(32a~32e)，在與所述內部電路(10、15~18)的連接點(Yv、Yg)和與所述週邊電源配線(20、20d、20e)的連接點(Xv、Xv1、Xv2、Xg、Xg1、Xg2)之間，各自構成了RC分佈常數電路。
由此，向內部電路供給的電力全部在經過EMI雜訊應對用的電路被提供給內部電路，可以使EMI雜訊應對之電路充分發揮作用。
第5方式的特徵在於，在第4方式的半導體裝置(100a~100d)中，以螺旋狀地圍繞所述內部電路(10)的周圍的方式來配置所述RC分佈常數電路。
由此，可以將RC分佈常數電路的路徑設置得較長，在節省空間的同時，可以使EMI雜訊降低之應對充分地發揮作用。
第6方式的特徵在於，在第4方式的半導體裝置(100、100a~100d)中，與所述週邊電源配線(20)相鄰地配置所述內部電路(10b、10c、15、16)，所述RC分佈常數電路蛇形地配置在與所述內部電路(10b、10c、15、16)的連接點(Yv、Yg)和與所述週邊電源配線(20)的連接點(Xv、Xg)之間。
由此，即使在靠近半導體裝置的一側來配置內部電路時，也
可以將電源配置的路徑設置得較長，可以充分地進行EMI雜訊的降低。
第7方式的特徵在於，在第1至第6的任意一種方式的半導體裝置(100、100a~100d)中，具有多個所述內部電路(15、16)，所述內部電路(15、16)間彼此進行了用於供給所述電源電位以及所述接地電位的連接。
由此，即使存在多個內部電路時，也可以固定電源配線的路徑，並且充分地進行EMI雜訊之應對。
第8方式的特徵在於，在第1至第6的任意一種方式的半導體裝置(100、100a~100d)中，具有被供給的所述電源電位不同的多個所述內部電路(17、18)，對應於多個所述內部電路(17、18)，分別獨立地設置所述電源端子墊(Pdv1、Pdv2)以及所述接地端子墊(Pdg1、Pdg2)、所述週邊電源配線(20d、20e)、所述內部電路電源電位供給用配線(31d、31e)以及所述內部電路接地電位供給用配線(32d、32e)。
由此，在設置了多個內部電路、需要獨立的電源供給時，通過對各個內部電路進行EMI雜訊之應對，可以使設置的EMI雜訊應對用的電路分別充分發揮作用，可以有效地抑制EMI雜訊。
第9方式的特徵在於，在第1至第7的任意一種方式的半導體裝置(100、100a、100d)中，在相互最接近地配置的所述電源端子墊(Pdv、Pdv1、Pdv2)以及所述接地端子墊(Pdg、Pdg1、Pdg2)的附近，設置所述內部電路電源電位供給用配線(31、31a~31e)以及所述內部電路接地電位供給用配線(32、32a~32e)與所述週邊電源配線(20、20d、20e)的連接點(Xv、Xv1、Xv2、Xg、Xg1、Xg2)。
由此，可以簡單地構成輸入輸出電路，EMI雜訊應對用的電源配線的配置也變得容易。
第10方式的半導體積體電路裝置(100、100a~100d)的特徵在於，具有第1至第9的任意一種方式的半導體裝置(100、100a~100d)，該半導體裝置被封裝。
由此，可以向用戶提供降低EMI雜訊的半導體積體電路裝置，不需要在用戶側進行EMI雜訊的降低應對，可以削減部件數量以及縮短將半導體積體電路裝置作為部件的其他產品的開發時間。
此外，上述括弧內的參照符號是為了易於理解而附加的，僅是一例，並不限定於圖示的形態。
根據本發明，可以充分地發揮電源配線的EMI雜訊的降低效果，可以抑制EMI雜訊。
以下，參照附圖，說明用於實施本發明的最佳方式。
圖1是應用了本發明實施例1的半導體裝置100的整體結構圖的一例。實施例1的半導體裝置100，在半導體晶圓(wafer)40上具有內部電路10、電源端子墊(pad)Pdv、接地端子墊Pdg、週邊電源配線20和內部電路供給用電源配線30。週邊電源配線20具有電源電位用週邊電源配線21和接地電位用週邊電源配線22。另外，內部電路供給用電源配線30具有內部電路電源電位供給用配線31和內部電路接地電位供給用配線32。
內部電路10是具有半導體裝置100預定的處理功能的電路。內部電路10被配備在半導體晶圓40上，執行預定的功能。內部電路10具有應該供給電源電位的內部電路電源配線11、和應該供給接地電位的內部電路接地配線12。內部電路10通過向內部電路電源配線11以及內部電路接地配線12供給電力而進行動作，執行預定的功能。
電源端子墊Pdv以及接地端子墊Pdg是用於進行與半導體裝置100的外部電源的電氣連接的外部連接用端子。半導體裝置100通過從外部電源向電源端子墊Pdv以及接地端子墊Pdg供給電力，來進行半導體裝置100內的電力供給。對電源端子墊Pdv供給電源電位、即高電位側的電位。另一方面，對接地端子墊Pdg
供給接地電位的0[V]、即低電位側的電位。
在半導體裝置100內可以配備多個電源端子墊Pdv以及接地端子墊Pdg。為了不產生由於半導體裝置100內的位置而導致的不均衡地、向半導體裝置100均勻地供給電力，最好儘量沿著半導體裝置100的週邊等間隔地對稱地配置電源端子墊Pdv以及接地端子墊Pdg。因此，為了進行均勻的電力供給，可以配備多個電源端子墊Pvd以及接地端子墊Pdg。
電源端子墊Pdv以及接地端子墊Pdg，只要比內部電路10靠外側，則可以配置在任何位置，但為了容易與外部電源連接，最好設置在半導體裝置100的週邊邊緣附近。由此，可以縮短外部電源與半導體裝置100的連接配線，另外還可以廣泛地使用半導體裝置100。
週邊電源配線20是用於使得可以將提供給分散設置的電源端子墊Pdv以及接地端子墊Pdg的電力，提供給半導體裝置100內部全體的電源供給用配線。因此，週邊電源配線20與電源端子墊Pdv以及接地端子墊Pdg連接。週邊電源配線20具備：供給電源電位的電源電位用週邊電源配線21、和供給接地電位的接地電位用週邊電源配線22。電源電位用週邊電源配線21與電源端子墊Pdv連接，接地電位用週邊配線22與接地端子墊Pdg連接。
週邊電源配線20是用於向內部電路10供給電力的配線，因此被配置在比內部電路10靠外側，理想的是如圖1所示，沿著半導體裝置100的週邊來配置。週邊電源配線20具以下效果：作為半導體裝置100內的電源供給配線，成為容易利用從在半導體裝置100的表面分散配置地設置的電源端子墊Pdv以及接地端子墊Pdg供給的電源的配置。因此，理想的是將週邊電源配線20配置在電源端子墊Pdv以及接地端子墊Pdg的附近、並且易於進行向內部電路10的電源供給的位置。考慮這樣的問題，週邊電源配線20例如可以如圖1所示，在電源端子墊Pdv以及接地端子墊Pdg與內部電路10之間，配置在接近電源端子墊Pdv以及接地端子墊Pdg儘量外側的週邊位置。
週邊電源配線20，為了作為半導體裝置100內的電源供給線而起作用，最好電阻盡可能低。因此，在週邊電源配線20中可以應用線寬度大到某種程度的配線圖形(pattern)。具體的線寬度，可以根據半導體裝置100的用途等個別具體地被設定，但最好應用電力供給的損耗小的配線。
另外，週邊電源配線20也被用作向輸出緩衝器電路(未圖示)供給電源的配線，該輸出緩衝器電路與在半導體裝置100的表面上分散配置地設置的輸出端子墊(未圖示)連接。
內部電路供給用電源配線30是用於從週邊電源配線20向外部電路10供給電力的電源配線。因此，內部電路供給用電源配線30將週邊電源配線20和內部電路10電氣連接。內部電路供給用電源配線30具有：向內部電路10供給電源電位的內部電路電源電位供給用配線31、和向內部電路10供給接地電位的內部電路接地電位供給用配線32。內部電路電源電位供給用配線31與週邊電源配線20的電源電位用週邊電源配線21相連。另一方面，內部電路接地電位供給用配線32與週邊電源配線20的接地電位用週邊電源配線22相連。
同樣地，內部電路電源電位供給用配線31與內部電路10的內部電路電源配線11相連，內部電路接地電位供給用配線32與內部電路10的內部電路接地配線12相連。於是，內部電路供給用電源配線30進行用於實現內部電路10和週邊電源配線20間的電力供給的電氣連接。
內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32，為了作為降低半導體裝置100內EMI雜訊的RC濾波器而作用，具有以下結構。
內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32具有構成RC濾波器所需要的電阻成分。如圖1所示，內部電路電源電位供給用配線31具有電阻Rv的寄生電阻。另外，內部電路接地電位供給用配線32具有電阻Rg的寄生電阻。電阻Rv以及電阻Rg，不特別設置個別的電阻體，而是內部電路電源電
位供給用配線31以及內部電路接地電位供給用配線32分別自身具有的配線電阻。因此，內部電路供給用配線30可以不設置個別的電阻體地具備RC濾波器的R成分。
當使用通常的配線圖形來形成內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32，並得到了適當的電阻Rv、Rg時，可以直接對其進行應用，但當電阻Rv、Rg的值較小、不足以構成適當的RC濾波器時，可以如下之構成。
為使電阻Rv、Rg成為適當的電阻值，能夠以比週邊電源配線20小的線寬的配線來構成內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32。由此，可以使內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32的電阻值增加，可以得到構成RC濾波器所需要的電阻成分。另外，內部電路電源電位供給用配線31以及內部電路接地電位供給配線32，為使電阻Rv、Rg的電阻值增加，以及為了以足夠長度來設置RC濾波器，可以在週邊電源配線20和內部電路10之間形成往復的配線結構。在這種情況下，內部電路供給用電源配線30至少構成得比週邊電源配線20長，理想的是構成為週邊電源配線20的1.5倍以上，更理想的是構成為2倍以上。根據半導體裝置100的內部電路10和週邊電源配線20間的空間大小等決定內部電路供給用電源配線30長度的上限，但例如構成為週邊電源配線20長度的10倍以下。
這樣，通過將內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32構成得比電源電位用週邊電源配線21以及接地電位用週邊電源配線22長且細，可以使配線自身具有的寄生的配線電阻Rv、Rg增加，可以設置良好寄生的RC濾波器。
此外，內部電路電源電位供給用配線31具有的電阻Rv、和內部電路接地電位供給用配線32具有的電阻Rg成為大體相同的值。內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32，形成為相同的配線圖形，因此其配線電阻Rv、Rg也大體相同。
將內部電路電源電位供給用配線31和內部電路接地電位供給用配線32接近地配置，以便在兩配線間產生配線間電容C。由此，通過內部電路電源電位供給用配線31和內部電路接地電位供給用配線32可以產生寄生的RC濾波器，可以實現EMI雜訊的降低。配線間電容C，通過調整內部電路電源電位供給用配線31和內部電路接地電位供給用配線32的距離，可以調整其電容值。例如，若減小內部電路電源電位供給用配線31和內部電路接地電位供給用配線32的間隔距離，則可以增大配線間電容C的電容值，反之，若增大間隔距離，則配線間電容C的電容值減小。
此外，產生配線間電容C的內部電路電源電位供給用配線31和內部電路接地電位供給用配線32彼此相鄰地配置，但例如也可以在整體上構成為在半導體晶圓40上交替地配置內部電路電源電位供給用配線31和內部電路接地電位供給用配線32的配線圖形。在圖1中，以交替地配置內部電路電源電位供給用配線31和內部電路接地電位供給用配線32的平面形狀來構成。
如此形成的寄生的RC濾波器作為使低頻成分通過、使高頻成分衰減的低通濾波器來工作，可以降低在半導體裝置100中產生的高頻成分的EMI雜訊。在圖1中，內部電路10是EMI雜訊的產生源，因此，在從內部電路10產生的EMI雜訊通過內部電路供給用電源配線30的期間，得到充分的衰減。
接著，說明用於使所述RC濾波器充分發揮功能的內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32的結構。
如上所述，內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32，將內部電路10的內部電路電源配線11以及內部電路接地配線12、和週邊電源配線20的電源電位用週邊配線21以及接地電位用週邊配線22之間連接，但與內部電路10的連接點以及與週邊電源配線20的連接點都僅是1個部位。具體來說，內部電路電源電位供給用配線31與內部電路10僅通過內部電路電源配線11和連接點Yv來進行連接，與週邊電源配線20僅
通過電源電位用週邊電源配線21和連接點Xv來進行連接。同樣地，內部電路接地電位供給用配線32與內部電路10僅通過內部電路接地配線12和連接點Yg來進行連接，與週邊電源配線20僅通過接地電位供給用週邊電源配線22和連接點Xg來進行連接。
這樣，通過使週邊電源配線20和內部電路供給用電源配線30間的連接點Xv、Xg在電源線和接地線上各僅為一個部位，並使內部電路供給用電源配線30和內部電路10的連接點Yv、Yg也在電源線和接地線上各僅為一個部位，可以使得在外部電源配線20和內部電路10之間流過的電流流過內部電路供給用電源配線30的全部導線。
例如在圖1中，被供給電源端子墊Pdv的電源電位VCC導致的電流，從電源電位用週邊電源配線21的連接點Xv被供給，流入內部電路電源電位供給用配線31。內部電路電源電位供給用配線31具有從連接點Uv起左右分支的配線路徑，流過這些配線的電流從對角線相對側的連接點Wv流入內側的連接點Zv。內部電路電源電位供給用配線31也具有從連接點Zv左右分支的配線路徑，流過這些配線路徑的電流也流入對角線相對側的連接點Yv。並且，電流從連接點Yv經由內部電路電源配線11流過內部電路10內的處理電路，實現預定的電路功能。同樣地，在接地線中，從內部電路10的內部電路接地配線12流出的電流，也從內部電路接地電位供給用配線32的連接點Yg通過左右的內側的配線路徑，流入對角線相對側的連接點Zg。並且，電流從連接點Zg向連接點Wg流動，經由左右的外側的配線路徑，電流流向對角線相對側的連接點Ug，通過連接點Xg，電流從接地端子墊Pdg流出。
這樣，通過使內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32與週邊電源配線20的連接點Xv、Xg、和與內部電路10的連接點Yv、Yg分別僅為一個部位，可以將由內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32構成的RC濾波器設置成，向內部電路10供給的電流必定通過
全部配線路徑。由此，可以最大限度地發揮由內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32構成的RC濾波器的功能，能夠可靠地期待EMI雜訊的降低。
此外，在圖1的實施例1的半導體裝置100中，以並聯連接的RC電路為2段的形態，在週邊電源配線20和內部電路10之間設置了內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32。通過設置並聯電路的部分，可以減小電阻Rv、Rg的值，減小電力供給的損耗。
另外，在實施例1的半導體裝置100中，內部電路電源電位供給用配線31以及內部電路接地電位供給用電位32與週邊電源配線20的連接點Xv、Xg，選擇了相互接近地配置了電源端子墊Pdv和接地端子墊Pdg的左下角的位置。內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32與週邊電源配線20的連接點Xv、Xg可以選擇任意位置，但從減小電力損耗的觀點出發，最好是與電源端子墊Pdv以及接地端子墊Pdg接近的位置。在此，電源端子墊Pdv以及接地端子墊Pdg在圖1中表示了4個部位，但最好選擇與電源端子墊Pdv和接地端子墊Pdg最接近的組合的端子墊接近的位置。例如，在圖1中，最好不在右下角的電源端子墊Pdvf以及接地端子墊Pdgf的附近配置連接點Xv、Xg，而選擇除此以外的電源端子Pdv以及接地端子Pdg的組。電源端子墊Pdv和接地端子墊Pdg接近則電力供給穩定，因此，當在半導體裝置100中電源端子墊Pdv以及接地端子墊Pdg的組合有多個時，可以選擇相互最接近的組合的電源端子墊Pdv以及接地端子墊Pdg的附近。
接著，使用圖2說明用於實現實施例1的半導體裝置100的電路結構的半導體裝置100的平面結構以及截面結構的一例。圖2是表示實施例1的半導體裝置100的平面結構以及截面結構的一例的圖。圖2(a)是表示實施例1的半導體裝置100的平面結構的一例的圖。圖2(b)是表示實施例1的半導體裝置100的截面結構的一例的圖，表示圖2(a)中的A-A’截面。
在圖2(b)中，在最下層配置局部氧化矽(LOCOS)50，與其下面的層進行元件分離。LOCOS 50例如可以應用在矽基板上形成氮化膜等光罩(mask)，熱氧化來作為元件分離用的氧化膜而形成的LOCOS。在LOCOS 50的上層形成了第1多晶矽(polysilicon)61。第1多晶矽61是導電性膜，被供給電源電位VCC。經由絕緣膜71在比第1多晶矽61更上的層形成的第2多晶矽62也由與第1多晶矽61相同的材料形成，是導電性膜。向第2多晶矽62供給接地電位GND。介於被供給電源電位VCC的第1多晶矽61和被供給接地電位的第2多晶矽62之間來配置絕緣膜71，第1多晶矽61和第2多晶矽62具有作為用於形成配線間電容C的電介質的功能。於是，可以在半導體裝置100的立體結構中形成配線間電容C。在這種情況下，在第1多晶矽61和第2多晶矽61之間，絕緣膜71形成為薄膜以產生配線間電容C。此外，絕緣膜71例如可以應用由二氧化矽(SiO2)和氮化矽(SiN)形成的絕緣膜71等在通常的半導體裝置100中使用的材料。
層間膜70是用於填充配線層的間隙來絕緣的絕緣膜。層間膜70例如可以使用二氧化矽(SiO2)等絕緣膜。
配線層30是用於在半導體晶圓40上平面地形成電路配線的導電層。配線層30應用鋁或銅等配線用金屬。在本實施例的半導體裝置100中，供給電源電位的內部電路電源電位供給用配線31、供給接地電位的內部電路接地電位供給用配線32作為不同的配線而成組地形成，因此，在圖2中，內部電路電源電位供給用配線31和內部電路接地電位供給用配線32也各自並且每兩條交替地形成。
接觸孔(contact hole)80是用於實現上下層的導電層間的電氣導通的電氣連接手段。在本實施例的半導體裝置100中，需要向內部電路電源電位供給用配線31供給電源電位VCC，向內部電路接地電位供給用配線32供給接地電位GND，因此，為了可以進行各個電位供給而形成了接觸孔80。具體來說，內部電路電源電位供給用配線31與供給了電源電位VCC的第1多晶矽61實現
了導通，內部電路接地電位供給用配線32與供給了接地電位GND的第2多晶矽62實現了導通。
配線層30，在配線層30彼此間也平面地產生配線間電容C。即，在內部電路電源電位供給用配線31和內部電路接地電位供給用配線32之間也產生配線間電容C。因此，內部電路電源電位供給用配線31和內部電路接地電位供給用配線32的間隔，最好在水平方向也狹窄地配置，以產生配線間電容C。
圖2(a)是與圖2(b)對應的俯視圖，通過俯視圖可知，在層間膜70上平行地、每兩條交替地配置向同一方向延伸的內部電路電源電位供給用配線31以及內部電路接地電位供給用配線32。當著眼於與圖2(b)對應的斷開線A-A’的部位時，在中央部分和兩端部進行了供給電源電位VCC的第1多晶矽61和內部電路電源電位供給用配線31的導通。並且，在中央部和端部夾著的部分進行了供給接地電位GND的第2多晶矽62和內部電路接地電位供給用配線32的導通。在圖2(a)中，為了易於理解，以除去在中央部和兩端部的接觸孔80存在的區域的層間膜70、露出第1多晶矽61的狀態進行了表示。另外，在內部電路接地電位供給用配線32的下層，經由層間膜70存在供給接地電位GND的第2多晶矽62，因此可知經由接觸孔80供給接地電位的情況與圖2(b)對應。
於是，從圖2(a)可知，內部電路電源電位供給用配線31和內部電路接地電位供給用配線32相向的區域，形成了延伸的配線間電容。如此，在本實施例的半導體裝置100中，可以通過平面以及立體結構來產生配線間電容C。並且如圖1所示，通過使內部電路供給用電源30與週邊電源配線20以及與內部電路10的連接點Xv、Xg、Yv、Yg分別為一個部位，可以使向內部電路10供給的電流全部通過由配線間電容C和電阻Rv、Rg形成的RC濾波器，可以使EMI雜訊有效地降低。
圖3是應用了本發明的實施例2的半導體裝置100a的整體結
構圖的一例。實施例2的半導體裝置100a中，電源端子墊Pdv、接地端子墊Pdg、週邊電源配線20以及內部電路10的配置結構與實施例1的半導體裝置100相同，因此賦予相同的參照符號，省略其說明。
實施例2的半導體裝置100a中，在半導體晶圓40a上形成的內部電路供給用電源配線30a沒有並聯電路部分，全部由RC分佈常數電路構成，並且平面結構成為螺旋狀，這一點與實施例1的半導體裝置100不同。
在實施例2中，內部電路供給用電源配線30a中，內部電路電源電位供給用配線31a在連接點Xv與電源電位用週邊電源配線21相連，在連接點Yv與內部電路電源配線11相連。同樣地，內部電路接地電位供給用配線32a在連接點Xg與接地電位用週邊電源配線22相連，在連接點Yg與內部電路接地配線12相連。從連接點Xv到連接點Yv以及從連接點Xg到連接點Yg，內部電路電源電位供給用配線31a以及內部電路接地電位供給用配線32a互相平行地，螺旋狀地維持1條而被配置構成。並且，內部電路電源電位供給用配線31a作為配線電阻而具有電阻Rva，內部電路接地電位供給用配線32a作為配線電阻而具有電阻Rga。另外，將內部電路電源電位供給用配線31a和內部電路接地電位供給用配線32a配置地足夠接近，產生配線間電容Ca，形成了寄生的RC濾波器。
通過成為這樣的結構，從電源端子墊Pdv以及接地端子墊Pdg向內部電路10供給的電流全部通過由螺旋狀的內部電路電源電位供給用配線31a以及內部電路接地電位供給用配線32a形成的RC濾波器，能夠可靠地降低EMI雜訊。另外，內部電路電源電位供給用配線31a以及內部電路接地電位供給用配線32a成為了螺旋狀地包圍內部電路10的周圍的平面形狀，因此，與實施例1同樣地，在將內部電路10配置在中央時，在內部電路10和週邊電源配線20間的空間中，能夠以沿著空間形狀的形態有效地配置RC濾波器，因此能夠設置最大限度地利用了空閒空間的RC濾波器，
可以提高RC濾波器的能力。
這樣，根據實施例2的半導體裝置100a，通過串聯地螺旋狀地配置內部電路電源電位供給用配線31a以及內部電路接地電位供給用配線32a，可以提高RC濾波器的雜訊降低能力本身，並且可以使所設置的RC濾波器可靠地發揮EMI雜訊降低功能。
圖4是應用了本發明的實施例3的半導體裝置100b的整體結構圖的一例。在圖4中，實施例3的半導體裝置100b中，關於電源端子墊Pdv、接地端子墊Pdg以及週邊電源配線20的配置以及結構，與實施例1以及實施例2的半導體裝置100、100a相同，因此賦予相同的參照符號，省略其說明。
實施例3的半導體裝置100b中，內部電路10b不在半導體晶圓40b的中央部，而成為了靠近與週邊電源配線20鄰接的一側的配置，這一點與實施例1以及實施例2的半導體裝置100、100a不同。如此，當內部電路10b的配置位置不是半導體晶圓40b的中央位置時，也可以恰當地應用本實施例的半導體裝置100b。
在圖4中，靠右地接近週邊電源配線20來配置內部電路10b，在半導體晶圓40b的左側產生了空間。因此，在實施例3中，使用半導體晶圓40b的左側的空間，形成內部電路供給用電源配線30b。在圖4中，從週邊電源配線20內的左側到內部電路10b的左側之間的空間，是可以形成內部電路供給用電源配線30b的區域，因此在該空間的區域中可以使內部電路供給用電源配線30b最長的結構，是可以最有效地形成RC濾波器的結構。
在圖4中成為從左到右蛇形地配置內部電路供給用電源配線30b的結構。內部電路電源電位供給用配線31b作為配線電阻而具有電阻Rvb，內部電路接地電位供給用配線32b作為配線電阻而具有電阻Rgb。並且，內部電路電源電位供給用配線31b和內部電路接地電位供給用配線32b足夠接近地大體平行地配置，產生了配線間電容Cb。並且，內部電路電源電位供給用配線31b與週邊電源配線20僅在連接點Xv這一個部位連接，與內部電路10b
也僅在連接點Yv這一個部位電氣連接。同樣地，內部電路接地電位供給用配線32b與週邊電源配線20僅在連接點Xg這一個部位連接，與內部電路10b也僅在連接點Yg這一個部位連接。
通過成為這樣的結構，在內部電路10和週邊電源配線20之間可以形成RC分佈常數電路具有蛇形地較長形狀的RC濾波器。於是，當提供了四角形的空間時，通過構成為蛇形地配置內部電路電源電位供給用配線31b以及內部電路接地電位供給用配線32b來延長RC濾波器，可以提高RC濾波器的能力，降低EMI雜訊。另外，內部電路電源電位供給用配線31b以及內部電路接地電位供給用配線32b與週邊電源配線20以及內部電路10的連接點Xv、Xg、Yv、Yg都僅是一個部位，因此，流過內部電路10b的電流全部通過RC濾波器，能夠可靠地發揮濾波器的功能。
此外，在實施例3中說明了靠近右側來配置內部電路10b的例子，但也可以靠近左側來配置內部電路10b，當然配置在遠側或近側也同樣可以應用本實施例的半導體裝置100b。
圖5是應用了本發明的實施例4的半導體裝置100c的整體結構圖的一例。在圖5中，實施例4的半導體裝置100c中，電源端子墊Pdv、接地端子墊Pdg以及週邊電源配線20的配置以及結構與實施例3的半導體裝置100b相同，因此賦予相同的參照符號，省略其說明。
在圖5中，實施例4的半導體裝置100c，在半導體晶圓40c上形成的內部電路15、16為多個，具有第1內部電路15以及第2內部電路16，這一點與實施例3的半導體裝置100b不同。內部電路15、16，根據半導體裝置100c的用途，有時在一個半導體裝置100c內設置有多個。即使在這種情況下也可以應用本發明的半導體裝置。
在圖5中，與週邊電源配線20鄰接地靠近一側來配置多個內部電路15、16，但第1內部電路15和第2內部電路16彼此通過內部電路電源配線11以及內部電路接地配線12相連。即，使用
公共的內部電路電源配線11以及內部電路接地配線12來進行第1內部電路15和第2內部電路16的電源供給，供給了相同的電位。在這種情況下，例如，若進行向第1內部電路15的電源供給，則也經由第1內部電路15進行向第2內部電路16的電源供給，因此，成為向第1內部電路15供給電源的結構即可。於是，實施例4的半導體裝置100c，可以將第1內部電路15和第2內部電路16合併捕捉為一個內部電路10c，可以認為與實施例3一樣。
因此，在實施例4中，內部電路供給用電源配線30的結構與實施例3大體相同。具體而言，內部電路電源電位供給用配線31c具有作為配線電阻的電阻Rvc，內部電路接地電位供給用配線32c具有作為配線電阻的電阻Rgc。內部電路電源電位供給用配線31c和內部電路接地電位供給用配線32c足夠接近地被配置，產生配線間電容Cc。並且，通過內部電路電源電位供給用配線31c和內部電路接地電位供給用配線32c形成寄生的RC濾波器。內部電路電源供給用配線31c與週邊電源配線20僅在連接點Xv這一個部位連接，與內部電路15僅在連接點Yv這一個部位連接。同樣地，內部電路接地電源供給用配線32c與週邊電源配線20僅在連接點Xg這一個部位連接，與內部電路15僅在連接點Yg這一個部位連接。第1內部電路15與第2內部電路16彼此連接，電力供給也可以從一方進行全部的供給。並且，將內部電路電源電位供給用配線31c以及內部電路接地電位供給用配線32c作為整體，在連接點Xv、Xg和連接點Yv、Yg之間配置成蛇形的形狀，連接點Xv和Yv，連接點Xg和Yg彼此相連。由此，在四角形的空間中有效地將RC濾波器構成得較長，可以成為使全部RC濾波器起作用的結構。
如此，即使內部電路15、16為多個，在向內部電路15、16供給相同電位即可時，也可以作為與實施例1至3相同的結構來進行電力供給。
另外，在實施例4中，說明了內部電路15、16為兩個的情況，但即使在具備3個以上的若供給相同的電位則動作的內部電路
15、16時，也可以同樣地應用實施例4。
圖6是應用了本發明的實施例5的半導體裝置100d的整體結構圖的一例。實施例5的半導體裝置100d具有：第1內部電路17、第2內部電路18、第1電源端子墊Pdv1、第1接地端子墊Pdg1、第2電源端子墊Pdv2、第2接地端子墊Pdg2、第1週邊電源配線20d、第2週邊電源配線20e、第1內部電路供給用電源配線30d、第2內部電路供給用電源配線30e。
第1內部電路17與第2內部電路18是在功能上相互獨立的內部電路，是需要不同電位的電源供給的電路。於是，即使在具有供給電位不同的多個內部電路17、18時，也可以應用本發明的半導體裝置。
第1內部電路17和第2內部電路18，作為電源而供給的電位不同，因此從外部連接用的外部電源供給不同的電位。因此，也對應於各內部電路17、18來獨立地設置外部連接用的端子墊。
第1電源端子墊Pdv1以及第1接地端子墊Pdg1是用於接收向第1內部電路17供給的電力的端子墊。另外，第2電源端子墊Pdv2以及第2接地端子墊Pdg2是用於接收向第2內部電路18供給的電力的端子墊。
同樣地，第1週邊電源配線20d是用於向第1內部電路17進行電力供給的電源配線，第2週邊電源配線20e是用於向第2內部電路18進行電力供給的電源配線。第1週邊電源配線20d和第2週邊電源配線20e與實施例1~4不同，不包圍全部週邊而在中途被切斷，在電氣上獨立地形成。由此，可以向第1內部電路17和第2內部電路18獨立地供給不同電位的電力。
第1內部電路供給用電源配線30d具有第1內部電路電源電位供給用配線31d和第1內部電路接地電位供給用配線32d。第1內部電路電源電位供給用配線31d作為配線電阻而具有電阻Rvd，第1內部電路接地電位供給用配線32d作為配線電阻而具有電阻Rgd。並且，第1內部電路電源電位供給用配線31d和第1
內部電路接地電位供給用配線32d接近地配置，以產生配線間電容Cd，形成寄生的RC濾波器。
第1內部電路電源電位供給用配線31d與第1週邊電源配線20d僅在連接點Xv1這一個部位連接，與第1內部電路17僅在連接點Yv1這一個部位連接。同樣地，第1內部電路接地電位供給用配線32d與第1週邊電源配線20d僅在連接點Xg1這一個部位連接，與第1內部電路17僅在連接點Yg1這一個部位連接。並且，第1內部電路電源電位供給用配線31d作為整體而具有蛇形的平面結構，使用半導體晶圓40d上左側的空間構成較長的RC濾波器。通過該結構，向第1內部電路17供給的電流必定全部經由RC濾波器，能夠使RC濾波器的EMI雜訊降低功能充分發揮。
關於第2內部電路18也相同，第2內部電路供給用電源配線30e具有第2內部電路電源電位供給用配線31e和第2內部電路接地電位供給用配線32e。第2內部電路電源電位供給用配線31e作為配線電阻而具有電阻Rve，第2內部電路接地電位供給用配線32e作為配線電阻而具有電阻Rge。並且，將第2內部電路電源電位供給用配線31e和第2內部電路接地電位供給用配線32e接近地配置，以產生配線間電容Ce，從而形成寄生的RC濾波器。
另外，第2內部電路電源電位供給用配線31e與第2週邊電源配線20e僅在連接點Xv2這一個部位連接，與第2內部電路18僅在連接點Yv2這一個部位連接。同樣地，第2內部電路接地電位供給用配線32e與第2週邊電源配線20e僅在連接點Xg2這一個部位連接，與第2內部電路18僅在連接點Yg2這一個部位連接。並且，第2內部電路電源電位供給用配線31e作為整體也具有蛇形的平面結構，使用半導體晶圓40d上右側的空間構成較長的RC濾波器。通過該結構，向第2內部電路18供給的電流必定全部通過RC濾波器，可以使RC濾波器的EMI雜訊降低的效果充分地發揮。
於是，即使存在多個內部電路17、18，在內部電路17、18彼此中應該供給的電源電壓不同時，根據實施例5的半導體裝置
100d，通過使電源供給系統獨立，還獨立地設置RC濾波器，可以個別地降低在內部電路17、18中產生的EMI雜訊，結果是可以抑制作為半導體裝置100d整體的EMI雜訊。
另外，在圖6中舉了內部電路17、18為兩個的情況為例進行了說明，但即使在具有更多內部電路17、18時，通過對應於電源電位不同的數量來獨立地設置RC濾波器等，也可以同樣地降低EMI雜訊。
此外，實施例1~5的半導體裝置100、100a、100b、100c、100d，通過進行封裝而收容在封裝內，可以作為半導體積體電路裝置來產品化。應用了本實施例的半導體裝置100、100a~100d的半導體積體電路裝置，已經進行了EMI雜訊應對，因此，不需要用戶進行EMI雜訊應對。因此，用戶在使用應用了本發明的半導體積體電路裝置的情況下，可以削減EMI雜訊應對所需要的工作量和部件數量，因此可以縮短將半導體積體電路裝置作為部件來使用的產品的開發期間。
以上詳細說明了本發明的優選實施例，但本發明不限於上述實施例，在不脫離本發明的範圍的情況下，可以對上述實施例進行各種變形以及替換。尤其，在實施例1中說明的、當將內部電路供給用電源配線30的線寬構成得比週邊電源配線20為小時，選擇電源端子墊Pdv和接地端子墊Pdg最接近的組合的端子墊，在其附近配置內部電路供給用電源配線30和週邊電源配線20的連接點Xv、Xg，這種結構可以與實施例2~5組合起來應用。另外，在實施例1的圖2中說明的、當產生配線間電容C時，不僅利用在平面的內部電路電源電位供給用配線31和內部電路接地電位供給用配線32之間產生的配線間電容，也可以利用在截面結構中、在電源電位VCC供給用的第1多晶矽61和接地電位GND供給用的第2多晶矽62之間產生的配線間電容C，以上內容也可以同樣應用於實施例2~5。本發明只要在平面結構等方面不產生矛盾，便可以將實施例彼此組合。
10、10b、10c、15、16、17、18‧‧‧內部電路
11‧‧‧內部電路電源配線
12‧‧‧內部電路接地配線
20、20d、20e‧‧‧週邊電源配線
21、21d、21e‧‧‧電源電位用週邊電源配線
22、22d、22e‧‧‧接地電位用週邊電源配線
30、30a、30b、30c、30d、30e‧‧‧內部電路供給用電源配線
31、31a、31b、31c、31d、31e‧‧‧內部電路電源電位供給用配線
32、32a、32b、32c、32d、32e‧‧‧內部電路接地電位供給用配線
40、40a、40b、40c、40d‧‧‧半導體晶圓
50‧‧‧LOCOS
61、62‧‧‧多晶矽
70‧‧‧層間膜
71‧‧‧絕緣膜
80‧‧‧接觸孔
100、100a、100b、100c、100d‧‧‧半導體裝置
Pdv、Pdvf、Pdv1、Pdv2‧‧‧電源端子墊
Pdg、Pdgf、Pdg1、Pdg2‧‧‧接地端子墊
Rv、Rva、Rvb、Rvc、Rvd、Rve、Rg、Rga、Rgb、Rgc、Rgd、Rge‧‧‧配線電阻
C、Ca、Cb、Cc、Cd、Ce‧‧‧配線間電容
Xv、Xg、Yv、Yg、Uv、Ug、Wv、Wg、Zv、Zg‧‧‧連接點
圖1是實施例1半導體裝置100整體結構圖的一例；圖2是表示實施例1半導體裝置100平面結構以及截面結構的一例之圖，圖2(a)是表示實施例1半導體裝置100平面結構的一例之圖、圖2(b)是表示實施例1半導體裝置100截面結構的一例之圖；圖3是實施例2半導體裝置100a整體結構圖的一例；圖4是實施例3半導體裝置100b整體結構圖的一例；圖5是實施例4半導體裝置100c整體結構圖的一例；以及圖6是實施例5半導體裝置100d整體結構圖的一例。
10‧‧‧內部電路
11‧‧‧內部電路電源配線
12‧‧‧內部電路接地配線
20‧‧‧週邊電源配線
21‧‧‧電源電位用週邊電源配線
22‧‧‧接地電位用週邊電源配線
30‧‧‧內部電路供給用電源配線
31‧‧‧內部電路電源電位供給用配線
32‧‧‧內部電路接地電位供給用配線
40‧‧‧半導體晶圓
100‧‧‧半導體裝置
Claims (10)
- 一種半導體裝置，具有：內部電路；配置在比該內部電路靠外側、與外部連接用的電源端子墊以及接地端子墊連接、被供給電源電位以及接地電位的週邊電源配線；設置在所述內部電路和所述週邊電源配線之間、從所述週邊電源配線向所述內部電路供給所述電源電位的內部電路電源電位供給用配線以及供給所述接地電位的內部電路接地電位供給用配線，該半導體裝置的特徵在於，所述內部電路電源電位供給用配線和所述內部電路接地電位供給用配線接近地配置以產生配線間電容，與所述內部電路的連接點以及與所述週邊電源配線的連接點分別僅為一個部位。
- 如申請專利範圍第1項所述的半導體裝置，其中，所述內部電路電源電位供給用配線以及所述內部電路接地電位供給用配線是比所述週邊電源配線線寬度細、長度長的配線，通過配線電阻和所述配線間電容構成電阻電容(RC)濾波器。
- 如申請專利範圍第1或2項所述的半導體裝置，其中，所述內部電路電源電位供給用配線以及所述內部電路接地電位供給用配線，在與所述內部電路的連接點以及與所述週邊電源配線的連接點間，各自構成了並聯電路。
- 如申請專利範圍第1項或第2項所述的半導體裝置，其中，所述內部電路電源電位供給用配線以及所述內部電路接地電位供給用配線，在與所述內部電路的連接點和與所述週邊電源配線的連接點之間，各自構成了RC分佈常數電路。
- 如申請專利範圍第4項所述的半導體裝置，其中，以螺旋狀地圍繞所述內部電路的周圍的方式來配置所述RC分佈常數電路。
- 如申請專利範圍第4項所述的半導體裝置，其中，所述內部電路與所述週邊電源配線相鄰地配置，所述RC分佈常數電路蛇形地配置在與所述內部電路的連接點和與所述週邊電源配線的連接點之間。
- 如申請專利範圍第1項或第2項所述的半導體裝置，其中，具有多個所述內部電路，所述內部電路彼此間進行了用於供給所述電源電位以及所述接地電位的連接。
- 如申請專利範圍第1項或第2項所述的半導體裝置，其中，具有所供給的所述電源電位不同的多個所述內部電路，對應於多個所述內部電路，分別獨立地設置所述電源端子墊以及所述接地端子墊、所述週邊電源配線、所述內部電路電源電位供給用配線以及所述內部電路接地電位供給用配線。
- 如申請專利範圍第1項或第2項所述的半導體裝置，其中，在相互最接近地配置的所述電源端子墊以及所述接地端子墊的附近，設置所述內部電路電源電位供給用配線以及所述內部電路接地電位供給用配線與所述週邊電源配線的連接點。
- 一種半導體積體電路裝置，具有如申請專利範圍第1項至第9項任一項所述的半導體裝置，其中該半導體裝置係被封裝者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136059A JP5396746B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置及び半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001671A TW201001671A (en) | 2010-01-01 |
| TWI455284B true TWI455284B (zh) | 2014-10-01 |
Family
ID=41372031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098109600A TWI455284B (zh) | 2008-05-23 | 2009-03-24 | Semiconductor device and semiconductor integrated circuit device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5396746B2 (zh) |
| KR (1) | KR101330683B1 (zh) |
| CN (1) | CN101587876B (zh) |
| TW (1) | TWI455284B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015083289A1 (ja) * | 2013-12-06 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JPWO2015083281A1 (ja) * | 2013-12-06 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN107508455A (zh) | 2017-08-25 | 2017-12-22 | 惠科股份有限公司 | 缓冲电路及其显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483165B2 (en) * | 1998-05-26 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation |
| US6489850B2 (en) * | 2001-03-16 | 2002-12-03 | International Business Machines Corporation | Crosstalk suppression in differential AC coupled multichannel IC amplifiers |
| US20040058506A1 (en) * | 2002-08-08 | 2004-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
| US20050218959A1 (en) * | 2004-03-30 | 2005-10-06 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2006196803A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Lsi System Support Kk | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251639A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路装置 |
| JPH0629395A (ja) * | 1992-03-18 | 1994-02-04 | Nec Corp | 半導体集積回路装置 |
| JPH0774322A (ja) * | 1993-08-31 | 1995-03-17 | Toppan Printing Co Ltd | Ｃｍｏｓインバータを備えた集積回路 |
| JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
| JP2834034B2 (ja) * | 1995-06-22 | 1998-12-09 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
| JP2004241696A (ja) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Ｅｍｉ를 고려한 인쇄회로기판 |
| JP5196868B2 (ja) * | 2006-06-16 | 2013-05-15 | キヤノン株式会社 | プリント回路板 |
-
2008
- 2008-05-23 JP JP2008136059A patent/JP5396746B2/ja active Active
-
2009
- 2009-03-13 KR KR1020090021571A patent/KR101330683B1/ko active IP Right Grant
- 2009-03-24 TW TW098109600A patent/TWI455284B/zh active
- 2009-03-31 CN CN200910130699.2A patent/CN101587876B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483165B2 (en) * | 1998-05-26 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device including logic gate that attains reduction of power consumption and high-speed operation |
| US6489850B2 (en) * | 2001-03-16 | 2002-12-03 | International Business Machines Corporation | Crosstalk suppression in differential AC coupled multichannel IC amplifiers |
| US20040058506A1 (en) * | 2002-08-08 | 2004-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
| US20050218959A1 (en) * | 2004-03-30 | 2005-10-06 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2006196803A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Lsi System Support Kk | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101587876B (zh) | 2013-07-31 |
| KR20090122112A (ko) | 2009-11-26 |
| JP2009283792A (ja) | 2009-12-03 |
| KR101330683B1 (ko) | 2013-11-18 |
| CN101587876A (zh) | 2009-11-25 |
| JP5396746B2 (ja) | 2014-01-22 |
| TW201001671A (en) | 2010-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW488061B (en) | Apparatus for current ballasting ESD sensitive devices | |
| JP4955077B2 (ja) | 半導体装置 | |
| US9401602B2 (en) | Semiconductor integrated circuit device | |
| CN101937916A (zh) | 半导体器件 | |
| JP2003124336A (ja) | Ｃｍｏｓ出力段用ｅｓｄ保護装置 | |
| CN105957712B (zh) | 用于多电压的分裂式薄膜电容器 | |
| CN105701440A (zh) | 具静电防护的指纹感测器 | |
| TWI455284B (zh) | Semiconductor device and semiconductor integrated circuit device | |
| CN107851635B (zh) | 用于配电的导电密封环 | |
| TWI658552B (zh) | Semiconductor device | |
| WO2016170913A1 (ja) | オンチップノイズ保護回路を有する半導体チップ | |
| KR20060036451A (ko) | 스태거형 본드 패드들을 갖는 집적 회로용 최적화 드라이버레이아웃을 포함하는 반도체 장치 | |
| JP2005005654A (ja) | インダクタンスおよび抵抗の小さい電力グリッドおよびバンプ・パターン | |
| TWI575747B (zh) | 半導體裝置 | |
| JP2004165246A (ja) | 半導体装置 | |
| JP2014064044A (ja) | 半導体集積回路装置 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JP5092766B2 (ja) | 半導体装置 | |
| US9142540B2 (en) | Electrostatic discharge protection semiconductor device | |
| JP2003152091A (ja) | 半導体集積回路 | |
| JPH03270067A (ja) | 半導体集積装置 | |
| JP2003229428A (ja) | 半導体装置 | |
| JP2003124333A (ja) | 半導体ｉｃチップ | |
| JP2015008320A (ja) | 半導体集積回路装置 | |
| JP2011023538A (ja) | 半導体装置 |