JPH08316330A

JPH08316330A - 半導体集積回路のレイアウト方法

Info

Publication number: JPH08316330A
Application number: JP13852595A
Authority: JP
Inventors: Kei Kato; 圭加藤; Satoshi Oguchi; 聡小口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-05-12
Filing date: 1995-05-12
Publication date: 1996-11-29

Abstract

(57)【要約】【目的】機能モジュールに応じた周回電源配線のレイ
アウト方法を提供する。【構成】機能モジュールに応じて周回電源配線を構成
するＶＣＣ配線用のセル１０１の幅ａ２とＧＮＤ配線用
のセル１０２の幅ａ４を求める手段と、上記セル１０１
と１０２との所定の座標を求める手段とを備えた半導体
集積回路のレイアウト方法は、機能モジュールに対して
必用最小限の周回電源配線のレイアウトを実行可能にす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路のレイ
アウト方法に関し、詳しくは半導体集積回路の電源配線
のレイアウト方法に適用して有効な技術に関する。

【０００２】

【従来の技術】通常、半導体集積回路（以下、チップと
記載する）の電源配線はチップの周回部とチップを構成
する種々の機能モジュールとの間に配置されるようにレ
イアウトされている。例えば機能モジュールの電源端子
からの電源配線は、チップの周回部の電源配線に接続す
るようにレイアウトされる。また、チップが高集積化さ
れるにつれて、機能モジュールの周回部に電源配線を設
け、機能モジュールの周回部の電源配線で機能モジュー
ルを構成する回路の電源端子からの電源経路を受け、機
能モジュールの周回部の電源配線とチップの周回部の電
源配線とを接続し、電源配線経路数を簡素化するような
レイアウト方法がある。

【０００３】

【発明が解決しようとする課題】チップの高集積化に伴
ってチップ内部に配置される電源配線を簡素化するため
に、機能モジュールの周回部に電源配線を設けるレイア
ウト方法が用いられるようになっている。しかし、従来
の機能モジュールの周回部に配置させる電源配線のレイ
アウトでは、機能モジュールの寸法等に関係なく一律に
同じ幅の電源配線が配置されるようにプログラムされて
いる。これでは、機能モジュールに対して不所望な電源
配線の幅が設定されることがあり、チップの高集積化を
効率的に行うことを阻害してしまう。本発明者らは、こ
れら電源配線のレイアウトに関する問題点を解消する技
術の必要性を見出した。

【０００４】本発明の目的は、チップを構成する機能モ
ジュールを周回するように配置される電源配線のレイア
ウトを、当該機能モジュールの電気消費量に応じて調整
可能にする技術を提供することにある。

【０００５】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００７】すなわち、複数の機能モジュールと機能モ
ジュールの周回領域に配置され、当該機能モジュールに
電源を供給する周回電源配線を備えた半導体集積回路の
レイアウト方法は、機能モジュールの消費電力量に応じ
て周回用電源配線のレイアウトの構成要素である電源配
線用セルの寸法を定め、上記周回電源配線の幅を設定す
る処理と、得られた上記電源用配線セルを上記機能モジ
ュールの所定の周回領域に配置するために、上記電源配
線用セルに所定の座標を設定する処理と、を含んで構成
する。上記レイアウト方法では、上記周回電源配線を高
電位側電源を供給する第１の配線と低電位側電源を供給
する第２の配線とから構成するようにして、所定の機能
モジュールの周回領域に形成されたガードリングに、上
記第１の配線と上記第２の配線とを固有の上記ガードリ
ングに結合することができる。また、上記第１の配線と
第２の配線と間には所定のカップリング容量を形成させ
ることができる。

【０００８】

【作用】上記した手段によれば、所定の機能モジュール
に配置する周回電源配線のレイアウトの構成要素である
電源配線用セルは、上記機能モジュールの消費電力量が
大きければ周回電源配線の幅が太くなるように、消費電
力が小さければ周回電源配線の幅が狭くなるように、例
えば上記消費電力量を示すパラメータを供給する処理に
て寸法が決めるられる。また、寸法が決められた電源配
線用セルは、機能モジュールの所定の周回領域に配置さ
れるように座標を設定する処理により、電源配線セルを
機能モジュールの周回領域に配置することができる。上
記周回電源配線のレイアウトは、周回電源配線を構成す
る第１の配線と第２の配線とを周回領域に形成された固
有のガードリング結合することができる。また、上記第
１の配線と第２の配線とは、配線間に所定のカップリン
グ容量を形成するように配置することができる。

【０００９】

【実施例】図２の（Ａ）には、周回に電源配線が設けら
れた機能モジュールの搭載された半導体集積回路の一例
ブロック図が示される。同図の（Ａ）によれば、チップ
２００は公知の半導体集積回路製造技術によって単結晶
シリコンなどの１個の半導体基板に形成されている。上
記チップ２００は、機能モジュールとして、例えばＲＡ
Ｍ２０１、ＲＯＭ２０２、乗算器２０３、入出力回路２
０４、制御回路２０５とを備える。チップ２００内に配
置される電源配線は、チップ２００の外周に設けられる
外周電源配線２０８と、上記機能モジュール２０１〜２
０４を周回する周回電源配線２０７と、各機能モジュー
ル２０１〜２０４と周回電源配線２０７とを接続するモ
ジュール電源配線２１０（図１の（Ｂ）参照）と、外周
電源配線２０８と周回電源配線２０７とを接続するリン
ク電源配線２０６とから構成される。上記電源配線は、
接地電位を供給する電源配線とＶＤＤを供給する電源配
線との対から構成され、夫々所定の電源配線層に設けら
れる。また、上記チップ２００の最外周には各種信号線
の入出力パッド２０９が設けられている。本発明は、上
記機能モジュール２０１〜２０４の周回に設けられた周
回電源配線２０７のレイアウト方法を提供するものであ
る。以下、本発明のレウアウト方法にてレイアウト配置
される周回電源配線２０７の持つ特性について説明す
る。

【００１０】図２の（Ｂ）には、上記ＲＡＭ２０１の近
傍の電源配線が示される。同図の（Ｂ）によれば、周回
電源配線２０７は、所定の間隔をもってＲＡＭ２０１を
囲むように配置されている。周回電源配線２０７から
は、ＲＡＭ２０１を構成するメモリセルやセンスアンプ
等電源配線を必要とする箇所に電源を供給するようにモ
ジュール電源配線２１０が配置されている。また、周回
電源配線２０７の４隅からは、外周電源配線２０８と周
回電源配線２０７を接続するためのリンク電源配線２０
６が配置されている。このように、ＲＡＭ２０１に周回
電源配線２０７を設けることによって、ＲＡＭ２０１か
ら導出されるモジュール電源配線２１０を直接外周電源
配線２０８に接続する必要がなくなり、周回電源配線２
０７から所望のリンク電源配線２０６を用いて接続すれ
ばよい。よって、外周電源配線２０８とＲＡＭ２０１と
の間の電源配線をスペース的に有効に配置することがで
きる。

【００１１】図３の（Ａ）には、上記周回電源配線２０
７の接続構成が示される。チップ２００に設けられる電
源配線は、特に限定されないが、アルミニウム等からな
り第１の配線層と第２の配線層との２層の配線層によっ
て形成される。同図の（Ａ）によれば、周回電源配線２
０７は、外周電源配線２０８側に接地電圧が供給される
ＧＮＤ配線３０１が設けられ、ＲＡＭ２０１側にＶＣＣ
を供給するＶＣＣ配線３０２が設けられて構成される。
上記ＧＮＤ配線３０１とＶＣＣ配線３０２の配線領域に
対応して、基板には夫々の電源に固有のガードリングが
ＲＡＭ２０１を周回するように施されている。上記ＧＮ
Ｄ配線３０１とＶＣＣ配線３０２には配線間の接続に用
いられる複数のスルーホールと、配線とガードリングを
とを接続するための複数のコンタクトホールが設けられ
ている。上記周回電源配線２０７を構成する上記ＧＮＤ
配線３０１とＶＣＣ配線３０２とは、例えば第１の配線
層に並行に配置されている。一方、上記モジュール電源
配線２１０は、２層の配線層から構成されている。具体
的には、モジュール電源配線２１０を構成するＶＣＣ配
線３０４は、第１の配線層に形成され、周回電源配線２
０７のＶＣＣ配線３０２に結合される。モジュール電源
配線２１０を構成するＧＮＤ配線３０３は、第２の配線
層に構成され、上記周回電源配線２０７のＧＮＤ配線３
０１とモジュール電源配線のＧＮＤ配線３０３とはスル
ーホールによって接続されている。

【００１２】図３の（Ｂ）には、図３の（Ａ）における
周回電源配線２０７とモジュール電源配線２１０の接続
部３０５の一例が詳しく示される。周回電源配線２０７
のＧＮＤ配線３０１とモジュール電源配線２１０のＧＮ
Ｄ配線３０３は３個のスルーホール３１０で接続されて
いる。周回電源配線２０７のＧＮＤ配線３０１のコンタ
クトホール３２０は、例えばＰ型基板３０９に設けられ
たガードリングを構成するＰ型拡散層３０６との結合に
用いられている。また、周回電源配線２０７のＶＣＣ配
線３０２は、コンタクトホール３２０を介してＰ型基板
３０９のガードリングを形成するＮ型ウエル３０７に設
定されたＮ型拡散層３０８に結合されている。周回電源
配線２０７のＶＣＣ配線３０２と結合されるＮ型拡散層
３０８はＮ型ウエル３０７を介してＰ型基板３０９と高
抵抗で隔絶されている。また、周回電源配線２０７のＧ
ＮＤ配線３０１と結合されるＰ型拡散層３０６はＰ型基
板３０９と高抵抗で隔絶されている。また、基板には上
記Ｐ型基板３０９の代わりにＮ型基板を設けることがで
き、その場合には上記Ｐ型拡散層３０６にはＰ型ウエル
が設けられ、上記Ｎ型ウエル３０７は不要とされる。

【００１３】図４には、図３の（Ｂ）の一点鎖線Ｘ、Ｙ
で示されるＲＡＭ２０１の周回電源配線２０７とモジュ
ール電源配線２１０との接続箇所の断面構造図が示され
る。各層に配置された上記電源配線は層間絶縁されてい
る。同図の（Ａ）には一点鎖線Ｘにおける断面構造が示
される。この図によれば、断面箇所おいて、周回電源配
線２０７のＧＮＤ配線３０１とモジュール電源配線のＧ
ＮＤ配線３０３は、３個のスルーホール３１０で接続さ
れている（４０１）。この接続箇所４０１では、特に制
限されないがＰ型基板３０９と周回電源配線２０７のＧ
ＮＤ配線３０１との結合はされていない。また、周回電
源配線２０７のＶＣＣ配線３０２は、コンタクトホール
３２０によってＰ型基板３０９のＮ型ウエル３０７に設
けられた高濃度不純物領域であるＮ型拡散層３０８と結
合されている。同図の（Ｂ）には一点鎖線Ｙにおける断
面構造が示される。この図によれば、断面箇所おいて、
周回電源配線２０７のＧＮＤ配線３０１とＰ型基板３０
９に設けられた高濃度不純物領域であるＰ型拡散層３０
６とコンタクトホール３２０で結合されている。また、
モジュール電源配線２１０のＶＣＣ配線３０４と同一層
で結合される周回電源配線２０７のＶＣＣ配線３０２
は、コンタクトホール３２０によって上記Ｎ型拡散層３
０８と結合されている。

【００１４】図５には、周回電源配線２０７のＧＮＤ配
線３０１を伝搬する電源ノイズの経路が示される。同図
において、点ＣはＰ型拡散層３０６と接続されているコ
ンタクトホールの中心点であり、点Ａは点Ｃから見てモ
ジュール電源配線２１０側を示し、点Ｂは点Ｃから見て
リンク電源配線２０６側を示す。このとき、点Ｃから点
Ａ側を見たときのインピーダンスをＺｉｎとし、点Ｃか
ら点Ｂ側を見たときのインピーダンスをＺｏｕｔとし、
点ＣとＰ型拡散層の点Ｄとの間のインピーダンスをＺｓ
とする。同図の（Ａ）には、点Ｂから点Ａへ電源ノイズ
が伝搬される場合のノイズリダクション作用が示され
る。ＺｉｎはＺｓよりも大きな値を持つことから、点Ｂ
から伝搬される電源ノイズは、点Ｃから点Ｄへ伝搬され
る。よって、点Ｂから伝搬される電源ノイズは点Ｃにお
いて減衰される。同図の（Ｂ）には、点Ａから点Ｂへ電
源ノイズが伝搬される場合のノイズリダクション作用が
示される。ＺｏｕｔはＺｓよりも大きな値を持つことか
ら、点Ａから伝搬される電源ノイズは、点Ｃから点Ｄへ
伝搬される。よって、点Ａから伝搬される電源ノイズも
点Ｃにおいて減衰される。よって、周回電源配線２０７
に伝搬される電源ノイズＮＬは、コンタクトホールから
Ｐ型拡散層に伝搬され、周回電源配線２０７からブロッ
ク電源配線２１０へ、又は周回電源配線２０７からリン
ク電源配線２０６へは伝搬され難いことがわかる。周回
電源配線２０７のＶＣＣ配線３０２においても同様のノ
イズリダクション作用がある。

【００１５】図６には、上記チップ２００を構成する機
能モジュールの耐電源ノイズ性が示される。同図の
（Ａ）には、複数の機能モジュールの電源配線ＶＳが共
通とされる場合の耐電源ノイズ性が示される。例えば、
周回電源配線６０４が設けられている機能モジュール６
０１と設けられていない機能モジュール６０２とが同一
チップに存在する場合、機能モジュール６０２から基板
及び電源配線ＶＳを介して電源ノイズが伝搬される可能
性がある。この場合、機能モジュール６０１は拡散層６
０３にてガードリングされているために、基板上から伝
搬される電源ノイズＮＳは拡散層６０３から機能モジュ
ール６０１側の基板には伝搬されない。これは、基板と
拡散層６０３とは高抵抗にて接続されていることによ
る。また、電源配線ＶＳから伝搬される電源ノイズＮＬ
は周回電源配線６０４に伝搬すると周回電源配線６０４
の拡散層６０３と結合するコンタクトホール部にて減衰
される。また、同図の（Ｂ）には、異なる電源ネットか
ら電源が供給される機能モジュール６０１、６０２との
間の耐ノイズ性が示される。同図よれば、電源ノイズは
基板上からのみ伝搬される可能性がある。基板から伝搬
される電源ノイズＮＳは、上記と同様に拡散層６０３で
ガードリングされるから機能モジュール６０１側の基板
に伝搬されない。また、同図の（Ｃ）には、周回電源配
線６０４と拡散層６０３が設けられた機能モジュール６
０１から発生する電源ノイズＮＳ、ＮＬの耐電源ノイズ
性が示される。同図によれば、電源ノイズは基板及びモ
ジュール電源配線から伝搬される可能性がある。しか
し、基板上からの電源ノイズＮＳは拡散層６０３でガー
ドされ拡散層６０３外部の基板には伝搬されず、モジュ
ール電源配線から伝搬される電源ノイズは周回電源配線
６０４の拡散層と結合するコンタクトホール部にて減衰
される。このように、機能モジュールに電源ノイズ対策
を施した周回電源配線を設ければ、機能モジュール内外
から伝搬される電源ノイズを周回電源配線６０４が設け
られた部位で減衰させることができる。

【００１６】図７には、ＶＣＣ配線３０２とＧＮＤ配線
３０１とが隣接することによって発生するカップリング
容量と、ＧＮＤ配線３０３とＶＣＣ配線３０２とが隣接
することによって発生するカップリング容量が示され
る。同図の（Ａ）は、図３の（Ｂ）で示した周回電源配
線２０７とモジュール電源配線２１０のＧＮＤ配線との
接続部が示される。ＶＣＣ配線３０２とＧＮＤ配線３０
１とを所定の間隔で隣接することによって、ＶＣＣ配線
３０２とＧＮＤ配線３０１との間にはカップリング容量
Ｃ１が形成される。同図の（Ｂ）は、図４の（Ａ）で示
した周回電源配線２０７とモジュール電源配線２１０の
ＧＮＤ配線３０３との接続断面部が示される。上記ＶＣ
Ｃ配線３０２とＧＮＤ配線３０１との間にはカップリン
グ容量Ｃ１が形成され、ＶＣＣ配線３０２とＧＮＤ配線
３０３との間にはカップリング容量Ｃ２、Ｃ３が形成さ
れる。このカップリング容量Ｃ１〜Ｃ３は、ＶＣＣ配線
３０２とＧＮＤ配線３０１の電位変化、何れか一方の電
位変化の同相成分を他方に与える（ノイズ成分のバイパ
ス）ことによって、電源ノイズによる影響をキャンセル
するように作用する。

【００１７】本発明は、上記の如き周回電源配線を配置
するためのレイアウト方法である。上記周回電源配線の
レイアウト方法を上記ＲＡＭ２０１の周回電源配線２０
７を例にして以下説明する。図８には、上記ＲＡＭ２０
１のレイアウト図が示される。同図によれば、ＲＡＭ２
０１のレイアウトはＲＡＭ２０１の機能モジュール８０
０を構成するための各種セルによって形成される。ＲＡ
Ｍ２０１の機能モジュール８００は、例えばメモリセル
等から構成されるメモリ部８０１、ローアドレスデコー
ダ用セルやローアドレスドラバ用セルから構成されるロ
ーアドレスデコード部８０２、リードライトコントロー
ル用セルから構成される制御部８０３、カラムアドレス
デコーダ用セルやセンスアンプ用セルから構成されるカ
ラムスイッチ部８０４等のブロックに分割される。これ
らのブロックのレイアウトは、夫々のブロックを構成す
るための所望のセルをセルライブラリからプログラム操
作にて選択して行うことができる。一方、機能モジュー
ル８００の周回電源配線部８０６をレイアウトするため
のセルは、従来単一寸法とされている。よって、レイア
ウトされる周回電源配線の幅は、周回する機能モジュー
ルに寄らず、常に一定とされている。本発明では、従来
単一寸法とされていた周回電源配線部８０６を構成する
ためのセルの寸法を、機能モジュール８００の寸法や消
費電力量に応じて自由に調整できるようにした。

【００１８】図１には、周回電源配線部８０６のレイア
ウト方法が示される。同図には、図８における機能モジ
ュール８００の点Ｎを原点（０，０）としたときの周回
電源配線部８０６のプログラム操作によるレイアウト方
法が示される。周回電源配線部８０６のレウアウトは、
周回電源配線２０７を構成するＧＮＤ配線３０１、ＶＣ
Ｃ配線３０２の夫々を構成するセルを調整して行われ
る。先ず、機能モジュール８００の消費電力量により、
周回電源配線部８０６が必要とする幅が決められる。よ
って、周回用電源配線部８０６のＧＮＤ配線用のセル１
０１の幅ａ４とＶＣＣ電源配線用のセル１０２の幅ａ２
が決められる。また、ＧＮＤ配線とＶＣＣ配線との間に
所望のカップリング容量が形成されるようにセル１０１
とセル１０２の配線間隔ａ３が決められる。また、機能
モジュール８００とＶＣＣ配線とが電気的相互作用が生
じないような機能モジュール−配線間隔ａ１が決められ
る。また、セル１０１とセル１０２との高さｙ３は、隣
接する機能モジュールをレイアウトする機能モジュール
８００の外郭のセルに合わせられる。こうして、幅と高
さが定められたセル１０１と１０２とは、原点（０，
０）からのセル１０１、１０２の所定位置でのＸ座標を
求めることによってレイアウトの位置を定めることがで
きる。例えば、求めるセル１０１の配置指標となるＸ座
標位置をセルを等しく２分割する中心線位置とすると、
セル１０１が配置されるＸ座標ｘ１は、ｘ１＝ａ１＋ａ
２／２とされる。また、同様にしてセル１０２のＸ座標
ｘ２は、ｘ２＝ａ１＋ａ２＋ａ３＋ａ４／２とされる。
こうしてセル１０１は座標（ｘ１，０）にセル１０１の
１辺の中点Ｃ１が重なるように、座標（ｘ１，ｙ３）に
セル１０１の他の１辺の中点Ｃ２が重なるようにして配
置される。同様に、セル１０２は座標（ｘ２，０）にセ
ル１０２の１辺の中点Ｃ３が重なるように、座標（ｘ
２，ｙ３）にセル１０２の他の１辺の中点Ｃ４が重なる
ように配置される。機能モジュール８００の外郭のセル
が同じものであれば、その外郭のセルに対応する周回電
源配線部８０６を構成するセルも同じものが配置され
る。異なるものであれば、それに合わせて周回電源配線
部８０６を構成するセル１０１、１０２が上記方法にて
形成される。周回電源配線部８０６のコーナー部分のセ
ルは、予めコーナー専用のセルが用意されており、所望
の縮尺に調整して用いることができる。このようにし
て、機能モジュール８００の寸法、消費電力量に合わせ
たセル１０１、１０２を配置して周回用電源配線部８０
６のレイアウトを容易に行うことができる。

【００１９】図９には、上記レイアウト方法によって配
置されたセル単位の周回電源配線２０７を構成するＶＣ
Ｃ配線３０２、ＧＮＤ配線３０１とモジュール電源配線
２１０との接続形態、及びＶＣＣ配線３０２、ＧＮＤ配
線３０１とリンク電源配線２０６との接続形態の一例が
示される。同図では、電源配線が３層から構成されてお
り、周回電源配線は最下層Ｌ１に配置され、モジュール
電源配線２１０又はリンク電源配線２０６が所望により
中間層Ｌ２、最上層Ｌ３に配置されている。同図の
（Ａ）には、例えば上記図８のメモリ部８０１のモジュ
ール電源配線２１０と周回電源配線２０７との接続形態
が示される。ここでは、メモリ部８０１のモジュール電
源配線２１０を構成するＶＣＣ配線３０４とＧＮＤ配線
３０３とが最上層Ｌ３に配置され、コンタクトホールで
周回電源配線２０７を構成するＶＣＣ配線３０２、ＧＮ
Ｄ配線３０１と結合されていることが示される。同図の
（Ｂ）には、例えば上記図８のカラムスイッチ部８０４
のモジュール電源配線２１０と周回電源配線２０７との
接続形態が示される。ここでは、カラムスイッチ部８０
４のモジュール電源配線を構成するＶＣＣ配線３０４と
ＧＮＤ配線３０３とが中間層Ｌ２に配置され、コンタク
トホールで周回電源配線２０７を構成するＶＣＣ配線３
０２、ＧＮＤ配線３０１と結合されていることが示され
る。同図の（Ｃ）には、例えば上記図８の周回電源配線
部８０６の周回電源配線２０７とリンク電源配線２０６
との接続形態が示される。ここでは、リンク電源配線２
０６は中間層Ｌ２に配置され、コンタクトホールで周回
電源配線２０７を構成するＶＣＣ配線３０２、ＧＮＤ配
線３０１と結合されていることが示される。このよう
に、周回電源配線２０７とモジュール電源配線２１０、
周回電源配線２０７とリンク電源配線２０６との接続
は、所望とする層構成を形成することができる。

【００２０】図１０には、本発明のレイアウト方法によ
って得られる効果が図示される。同図の（Ａ）には、従
来の周回電源配線のレイアウト方法が示される。すなわ
ち、機能モジュール８００の寸法が小さくなった場合、
周回電源配線部８０６の周回長のレイアウトは機能モジ
ュールの寸法の変化に応じて変えられるが、幅のレイア
ウトは固定的に定められているのがわかる。同図の
（Ｂ）には、本発明のレイアウト方法を用いることによ
って、機能モジュール８００の消費電力量に応じた必用
最小面積の周回電源配線部８０６の幅を調整できること
が示される。また、同図の（Ｃ）には、本発明のレイア
ウト方法を用いることによって、機能モジュール８００
の寸法及び電気消費量に応じた必用最小面積の周回電源
配線部８０６のレイアウトが調整できることが示され
る。このように、本発明のレイアウト方法は、機能モジ
ュール８００に必用充分とされる周回電源配線部８０６
のレイアウトを設定できる。よって、本発明のレイアウ
ト方法は、周回電源配線を備えた機能モジュールを搭載
する半導体集積回路の高集積化に有効に作用する。

【００２１】上記実施例によれば以下の作用効果を得る
ことができる。（１）機能モジュール８００の寸法及び電気消費量に応
じた寸法の周回電源配線部８０６のレイアウトをプログ
ラム動作にて容易に行うことができるから、必要とする
周回電源配線２０７の寸法を設定することができる。こ
のことは、チップの集積化を向上させるのに有効であ
る。（２）本実施例のレイアウト方法で得られた周回電源配
線２０７は、周回電源配線２０７と基板の拡散層３０
６、３０８とをコンタクトホールを介して結合させるこ
とにより、周回電源配線２０７に伝搬される電源ノイズ
ＮＬを拡散層３０６、３０８へ伝搬させることができ
る。例えば、リンク電源配線２０６を介して伝搬される
電源ノイズＮＬは、機能モジュール２０１の周回電源配
線２０７に達したときに拡散層３０６、３０８に伝搬さ
れる。また、モジュール電源配線２１０からモジュール
電源配線２０７に発せられた電源ノイズＮＬは、周回電
源配線にて拡散層３０６、３０８に伝搬される。こうし
て、電源配線で伝搬される電源ノイズＮＬは、周回電源
配線２０７にて減衰される。（３）また、周回電源配線２０７を構成するＧＮＤ配線
３０１とＶＣＣ配線３０２との配置によって形成される
所望のカップリング容量により、周回電源配線２０７の
電位を安定に維持させることができる。（４）さらに、機能モジュール２０１は、周回電源配線
２０７と対応する基板の拡散層３０６、３０８にて囲ま
れているから、機能モジュール２０１側から伝搬される
基板を伝搬する電源ノイズＮＳはＶＣＣ配線３０２が結
合される拡散層３０８より外部には伝搬されず、周回電
源配線２０７外部の基板から伝搬される電源ノイズＮＳ
はＧＮＤ配線３０１と結合される拡散層３０６から内部
には伝搬されない。

【００２２】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００２３】例えば、本実施例では、周回電源配線２０
７を構成するＶＣＣ配線３０２とＧＮＤ配線３０１とを
同一面上に構成したが、積層して配置させることもでき
る。

【００２４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＲＡＭ
に適用した場合について説明したが、それに限定される
ことはない。本発明は、少なくとも所定の機能モジュー
ルの周回電源配線のレイアウトに適用することができ
る。

【００２５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００２６】すなわち、半導体集積回路を構成する機能
モジュールの周回電源配線のレイアウトを、周回する機
能モジュールの電気消費量に応じて所望とする寸法に調
整することができる。よって、必要とする最小面積の周
回電源配線を設定することができるから、半導体集積回
路の高集積化に貢献することができる。また、レイアウ
トされる周回電源配線には、耐電源ノイズ性を持たせる
ことができる。

【図面の簡単な説明】

【図１】本発明の周回電源配線のレイアウト方法の説明
図である。

【図２】半導体集積回路のブロック図、及び電源配線の
構成図である。

【図３】周回電源配線の接続形態を示す説明図である。

【図４】周回電源配線と基板との接続状態を示す断面図
である。

【図５】周回電源配線の耐電源ノイズ性を示す説明図で
ある。

【図６】周回電源配線を配置することにより得られる耐
電源ノイズ性を示す説明図である。

【図７】周回電源配線を構成するＧＮＤ配線とＶＣＣ配
線とにより形成されるカップリング容量を示す説明図で
ある。

【図８】機能モジュールと、その周回電源配線とのセル
配置を示すレイアウト図である。

【図９】周回電源配線とモジュール電源配線、及び周回
電源配線とリンク電源配線との接続形態図である。

【図１０】本発明のレイアウト方法によって調整される
周回電源配線の一例レイアウト図である。

【符号の説明】

１０１ＶＣＣ配線用セル１０２ＧＮＤ配線用セルａ１機能モジュールとＶＣＣ配線用セルとの距離ａ２ＶＣＣ配線用セルの幅長ａ３ＶＣＣ配線用セルとＧＮＤ配線用セルとの距離ａ４ＧＮＤ配線用セルの幅長

Claims

【特許請求の範囲】

【請求項１】複数の機能モジュールと機能モジュール
の周回領域に配置され、当該機能モジュールに電源を供
給する周回電源配線を備えた半導体集積回路のレイアウ
ト方法において、機能モジュールの消費電力量に応じて、周回用電源配線
のレイアウトの構成要素である電源配線用セルの寸法を
定め、上記周回電源配線の幅を設定する処理と、得られた上記電源用配線セルを上記機能モジュールの所
定の周回領域に配置するために、上記電源配線用セルに
所定の座標を設定する処理と、を含むことを特徴とする
半導体集積回路のレイアウト方法。
【請求項２】上記周回電源配線は高電位側電源を供給
する第１の配線と低電位側電源を供給する第２の配線と
から構成され、所定の機能モジュールの周回領域にガー
ドリングを形成し、上記第１の配線と上記第２の配線と
を、夫々固有の上記ガードリングに結合することを特徴
とする請求項１記載の半導体集積回路のレイアウト方
法。
【請求項３】上記第１の配線と第２の配線との間に所
定のカップリング容量を形成することを特徴とする請求
項２記載の半導体集積回路のレイアウト方法。