JP4128251B2 - 配線密度予測方法およびセル配置装置 - Google Patents
配線密度予測方法およびセル配置装置 Download PDFInfo
- Publication number
- JP4128251B2 JP4128251B2 JP29079097A JP29079097A JP4128251B2 JP 4128251 B2 JP4128251 B2 JP 4128251B2 JP 29079097 A JP29079097 A JP 29079097A JP 29079097 A JP29079097 A JP 29079097A JP 4128251 B2 JP4128251 B2 JP 4128251B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- wiring density
- evaluation unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
（目次）
発明の属する技術分野
従来の技術（図１６）
発明が解決しようとする課題（図１６）
課題を解決するための手段
発明の実施の形態（図１〜図１５）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、ＬＳＩ等の集積回路やプリント配線板上の回路を設計する際に、セル（回路素子）の配置を決定すべく、所定領域内に配置されたセル間の配線性を評価するための技術に関し、特に、セル間の配線密度を予測するための方法、および、その配線密度予測方法を用いてセルの配置を行なうセル配置装置に関する。
【０００３】
【従来の技術】
一般に、集積回路、例えばＬＳＩの設計に際しては、まず、設計対象ＬＳＩの機能を満たす論理仕様に基づいて論理設計を行ない、その論理設計により得られたネットリストに基づいて実装設計を行なう。実装設計では、ネットリストに基づいて、セル（回路素子）の配置を行なった後、配置されたセル間の配線を行なう。
【０００４】
従来の会話型セル配置システムでは、例えば図１６に示すような手順で配線性の評価を行ないながらセル配置を行なっている。
即ち、まず、ネットリストに基づいてセルを所定領域内に適当に配置してから（ステップＳ１）、所定領域内に配置されたセル間の配線性を評価すべく、何らかの配線プログラムを起動してセル間の仮配線（グローバル配線，マンハッタン配線等）を行なう（ステップＳ２）。そして、その配線結果に基づいてセル間の配線密度を判断し配線性を評価する（ステップＳ３）。
【０００５】
配線性を評価した結果、そのセル配置でよければ（ステップＳ４からＹＥＳルート）、実配線処理（ステップＳ６）へ移行する一方、配線性が良くなければ（ステップＳ４からＮＯルート）、セルの再配置を行なった後（ステップＳ５）、ステップＳ２に戻りステップＳ２〜Ｓ５の処理を繰り返し行なう。これにより、実配線前に、セルを、配線性の良好な状態で（つまり実配線を速やかに行なうことができるように）配置している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の会話型セル配置システムでは、所定領域内に配置されたセル間の配線性を評価する際、図１６に示すように、ステップＳ１やＳ５での配置結果に対して配線プログラムを走らせて仮配線を行なって配線密度を得ているために、その仮配線処理に多大な時間を要している。
【０００７】
一般に、セル間の配線処理には、グローバル配線，マンハッタン配線等の簡易的な見積もり配線であってもかなりの時間を要し、特に回路規模が大きくなるほど、多くの時間を要する。従って、セルの再配置の度に配線プログラムを走らせていたのでは、配線性の良好なセル配置を実現するために多大な時間が必要で、回路設計の効率も大きく低下してしまう。
【０００８】
本発明は、このような課題に鑑み創案されたもので、配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度を予測し、配線密度による配線性評価を短時間に且つ容易に行なえるようにして、回路設計の効率化をはかった、配線密度予測方法およびセル配置装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の配線密度予測方法は、回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、前記所定領域を複数の評価単位格子に区画し、配線により接続されるべき２つのセルを選択し、これら２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、その矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いることを特徴としている。また、本発明の他の配線密度予測方法では、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、該セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いることを特徴としている。さらに、本発明の他の配線密度予測方法では、前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整することを特徴としている。またさらに、本発明の他の配線密度予測方法では、前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことを特徴としている。
【００１０】
このとき、前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出し、その配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出し、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１１】
また、前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出し、評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出し、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１３】
また、多数のセルの相互間における配線密度を予測した後にセル配置が変更され、変更後のセル配置に基づいて配線密度を再予測する場合、配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１７】
そして、本発明のセル配置装置は、回路設計に際して所定領域内へのセル配置を会話形式で行なうべく、前記所定領域内でのセル配置状態を表示する表示部と、この表示部における表示状態を制御する表示制御部と、表示部上の表示データに対する応答情報やセル配置に必要な情報を入力する入力部と、この入力部から入力された情報と論理設計により得られたネットリストとに基づいて前記所定領域内に多数のセルを配置するセル配置処理部とを有してなるものであって、セル配置処理部により前記所定領域内に配置された多数のセルの相互間における配線密度をそのセル配置処理部によるセル配置結果に基づいて予測する配線密度予測部をそなえており、この配線密度予測部が、前記所定領域を複数の評価単位格子に区画する区画部と、配線により接続されるべき２つのセルを選択する選択部と、これら２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求める矩形領域設定部と、前記矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出する配線通過確率算出部と、各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出する矩形領域占有率算出部と、評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出する第１の影響値算出部と、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出する配線密度算出部とをそなえて構成されるとともに、表示制御部が、表示部に前記所定領域における評価単位格子を表示させるとともに、表示部に表示された各評価単位格子内の表示状態を、配線密度算出部により評価単位格子毎に算出された前記配線密度に応じて段階的に変化させることを特徴としている。
【００１８】
このとき、配線密度予測部が、前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出する配線禁止領域占有率算出部と、その配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出する第２の影響値算出部とをそなえ、配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１９】
また、配線密度予測部が、前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出するセル占有率算出部と、評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出する第３の影響値算出部とをそなえ、配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００２０】
なお、矩形領域設定部が、前記矩形領域を求めるべく２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いてもよいし、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いてもよい。
【００２１】
また、矩形領域設定部が、前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整してもよいし、第１の影響値算出部が、前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なってもよい。
さらに、配線密度予測部が多数のセルの相互間における配線密度を予測した後にその配線密度の予測結果に応じてセル配置が変更され、配線密度予測部が変更後のセル配置に基づいて配線密度を再予測する場合、配線密度予測部において、配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、上述した選択部，矩形領域設定部，配線通過確率算出部，矩形領域占有率算出部，第１の影響値算出部，セル占有率算出部および第３の影響値算出部により、配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、配線密度算出部により、評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００２２】
入力部を操作することにより表示部上で評価単位格子が選択された場合、表示制御部が、選択された評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示させてもよいし、さらに、リスト表示フラグがオンに設定されている場合、表示制御部が、強調的に表示されたセルおよび配線に関する情報をリストとして表示部上で表示させてもよい。
【００２３】
自動表示フラグがオンに設定されている場合、表示制御部が、自動的に、予め設定された基準値以上の配線密度をもつ評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示させるとともに、強調的に表示されたセルおよび配線に関する情報を表示部上でリストとして表示させてもよい。
【００２４】
また、本発明のセル配置装置では、下記項目(1)〜(7)のデータを、制御パラメータとして入力部から会話形式で入力・設定できるように構成してもよい。
(1)前記評価単位格子の大きさ。
(2)前記配線方向比率。
【００２５】
(3)前記通常モードの処理と前記高速モードの処理とのいずれを行なうかを指定するモード指定フラグ。
(4)前記配線経路の迂回率。
(5) 第１の影響値算出部が前記配線種別に応じた線幅による重み付けを行なう際に前記第１の配線密度影響値に対し乗算される重み付け量。
(6)前記リスト表示フラグ。
【００２６】
(7)前記自動表示フラグおよび前記基準値。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は本発明の一実施形態としてのセル配置装置の機能的な全体構成を示すブロック図で、この図１に示すように、本実施形態のセル配置装置１は、ＬＳＩ等の集積回路等の回路を設計するに際して所定のセル配置領域内に多数のセル（フリップフロップ，ＲＡＭ等の回路素子）を会話形式で配置するためのもので、ディスプレイ（表示部）１０，表示制御部１１，入力部２０，記憶部３０，ＣＰＵ４０などを有する一般的な処理装置（プロセッサ，コンピュータ）によって構成されている。
【００２８】
本実施形態において、ディスプレイ１０は、セル配置領域内でのセルの配置状態（後述するセル配置処理部４１による配置結果）を表示するほか、配線密度に関する情報（後述する配線密度予測部４２による予測結果等）を表示するものである。表示制御部１１は、ディスプレイ１０における表示状態を制御するものであり、ＣＰＵ４０（セル配置処理部４１，配線密度予測部４２）からの指示や入力部２０からの指示に応じて、後述するような各種表示制御動作を行なってディスプレイ１０での表示状態を制御する。
【００２９】
入力部２０は、例えばキーボードやマウスを有して構成され、オペレータ（回路設計者）によって操作され、ディスプレイ１０上の表示データに対する応答情報や、セル配置に必要な各種情報や、配線密度の予測に関する各種情報（後述する制御パラメータや評価単位格子の指定情報等）を入力するためのものである。従って、オペレータが、ディスプレイ１０における表示を参照しながら、入力部２０を操作して各種情報を入力することにより、会話形式でセルの配置や配線密度情報の表示を行なえるようになっている。
【００３０】
記憶部３０は、実際には、通常の処理装置内にそなえられるＲＡＭやＲＯＭのほか、処理装置（セル配置装置１）に接続されるディスク装置等の外部記憶装置などを含み、本実施形態のセル配置装置１に係わる各種情報を記憶する部分を総称している。この記憶部３０は、機能的には、回路設計情報記憶部３１，セルライブラリ３２，セル配置情報記憶部３３，制御パラメータ記憶部３４，セル配置情報一時記憶部３５を有しており、前述のＲＡＭ，ＲＯＭ，外部記憶装置が、記憶部３１，３３〜３５やセルライブラリ３２としての機能を果たしている。また、記憶部３０には、外部からインストールされた、セル配置プログラム（後述）や配線密度予測プログラム（後述）も格納されている。
【００３１】
ここで、回路設計情報記憶部３１は、論理設計により得られたネットリストや、セル配置領域（所定領域）の位置（具体的には原点位置および回転コード等）や、そのセル配置領域における配線層に関する情報〔配線層の数や各配線層における配線方向（ｘ方向のみ／ｙ方向のみ／ｘ，ｙ両方向）など〕や、配線禁止領域に関する情報（配線禁止領域の存在する配線層や位置）を記憶するものである。なお、ネットリストは、入力信号と、出力信号と、これらの信号間におけるセルの接続関係とを情報としてもつもので、集積回路における自動配置や自動配線に使用されるものである。
【００３２】
セルライブラリ３２は、集積回路の設計に際して配置対象となるセルに関する情報を、そのセル種類毎に記憶するものである。各セルに関する情報（セル内構成の情報）としては、例えば、各セル内での配線パターンに関する情報（使用配線層や配線位置等）や、セルの形状や大きさ（面積）が登録されている。セル内での配線パターンに関する情報、即ちピン情報の詳細については、図９を参照しながら後述する。
【００３３】
セル配置情報記憶部３３は、後述するセル配置処理部４１により行なわれたセル配置の結果であるセル配置情報、即ち、設計対象の集積回路を構成する全てのセルを所定のセル配置領域内のどこに配置したかを記憶するものである。
制御パラメータ記憶部３４は、オペレータの操作により入力部２０から会話形式で入力された各種制御パラメータ（配線密度予測処理に必要な値や予測結果の表示状態を指定する情報）を記憶するものである。制御パラメータとしては、下記項目▲１▼〜▲７▼のデータが入力部２０から会話形式で入力・設定され、制御パラメータ記憶部３４に登録されるようになっている。
【００３４】
▲１▼後述するごとく所定のセル配置領域を区画・分割する際の基本単位である評価単位格子のサイズ（大きさ；図８参照）。そのサイズは、２つの配線方向ｘ，ｙの辺の長さとして設定される。
▲２▼セル内の配線（ピン）が使用する配線層（使用層）での配線方向比率（ｘ方向の配線の割合ｄx およびｙ方向の配線の割合ｄy ＝１−ｄx ）。
【００３５】
▲３▼通常モードの処理と高速モードの処理とのいずれを行なうかを指定するモード指定フラグ（０／１）。
▲４▼ｘ方向およびｙ方向のそれぞれについての配線経路の迂回率ｍx ，ｍy （ｍx ≧１，ｍy ≧１；図１０参照）。
▲５▼後述するごとく第１の配線密度影響値Ｐx ，Ｐy の算出時に用いられる、特殊ネットの種別（配線種別）に応じた線幅による重み付け量ｂ。実際には、通常配線幅に対する線幅率で、その値としては、例えば、通常配線については１、クロック配線については２、電源配線については４等の値が設定される（図１１参照）。
【００３６】
▲６▼配線密度の予測結果をディスプレイ１０上で表示した状態（図１３参照）でオペレータが特定の評価単位格子を選択した場合に、その格子にかかるセル等の強調表示（図１４参照）を行なうと同時に、そのセル等に関する情報をリスト（図１５参照）として表示するか否かを指定するリスト表示フラグ（０／１）。
▲７▼配線密度が予測・算出されると同時に、基準値以上の配線密度をもつ評価単位格子に存在するセル等の強調表示（図１４参照）とそのセル等に関する情報のリスト表示（図１５参照）とを自動的に行なうか否かを指定する自動表示フラグ（０／１）、および、その基準値。
【００３７】
セル配置情報一時記憶部３５は、複数のバッファ３５ａから構成され、後述するセル配置処理部４１により行なわれたセル配置について、ストアセルコマンドにより指定された領域内のセル配置情報を、一時的にバッファ３５ａに保持するものである。各バッファ３５ａに保持されているセル配置情報は、リストアセルコマンドにより選択されると、バッファ３５ａから読み出されるようになっている。
【００３８】
ＣＰＵ４０は、セル配置装置１を統括管理するほか、各種処理を実行するもので、特に、本実施形態では、セル配置処理部４１および配線密度予測部４２としての機能を果たす。
セル配置処理部４１は、回路設計情報記憶部３１に記憶されているネットリストと、セルライブラリ３２に記憶されているセル情報と、オペレータにより入力部２０から入力された情報（ディスプレイ１０上の表示データに対する応答情報やセル配置に必要な各種情報）とに基づいて、オペレータとの会話形式により、所定のセル配置領域内に多数のセルを配置するものである。そして、セル配置領域内に対して全てのセルを配置した結果は、セル配置情報としてセル配置情報記憶部３３に格納されるようになっている。
【００３９】
このセル配置処理部４１の機能は、実際には、ハードディスク，磁気テープ，フロッピディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ等の記憶媒体からセル配置装置１（記憶部３０）にインストールされたセル配置プログラムをＲＡＭ等に読み出し、そのプログラムをＣＰＵ４０で実行することにより、ＣＰＵ４０の動作として実現される。
【００４０】
なお、本実施形態では、セル配置処理部４１によるセル配置動作中に、オペレータが入力部２０を操作してストアセルコマンドを入力した場合、ディスプレイ１０に表示されたセル配置画面上でオペレータにより指定された領域内のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａに一時的に記憶されるようになっている。一方、オペレータが入力部２０を操作してリストアセルコマンドを入力すると、そのコマンドにより指定されたバッファ３５ａからセル配置情報が読み出され、指定領域内のセルが、読み出されたセル配置情報に応じた状態に自動的に再配置されるようになっている。
【００４１】
配線密度予測部４２は、セル配置処理部４１により所定のセル配置領域内に配置された多数のセルの相互間における配線密度を、セル配置処理部４１によるセル配置結果（セル配置情報記憶部３３に記憶されたセル配置情報）のほか、回路設計情報記憶部３１，セルライブラリ３２および制御パラメータ記憶部３４に記憶されている各種情報に基づいて予測するものである。
【００４２】
この配線密度予測部４２の機能も、セル配置処理部４１の機能と同様、実際には、ハードディスク，磁気テープ，フロッピディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ等の記憶媒体からセル配置装置１（記憶部３０）にインストールされた配線密度予測プログラムをＲＡＭ等に読み出し、そのプログラムをＣＰＵ４０で実行することにより、ＣＰＵ４０の動作として実現される。ここで、本実施形態の配線密度予測プログラムは、所定のセル配置領域内に配置された多数のセルの相互間における配線密度を、ＣＰＵ（コンピュータ）４０に予測させるべく、図２に符号６０〜７０を付して示す各構成要素としてＣＰＵ４０を機能させるものである。
【００４３】
図２は上述した配線密度予測部４２の機能構成を詳細に示すブロック図で、この図２に示すように、本実施形態の配線密度予測部４２は、区画部６０，セル選択部６１，矩形領域設定部６２，配線通過確率算出部６３，矩形領域占有率算出部６４，第１の影響値算出部６５，配線禁止領域占有率算出部６６，第２の影響値算出部６７，セル占有率算出部６８，第３の影響値算出部６９および配線密度算出部７０を有して構成されている。
【００４４】
区画部６０は、制御パラメータ記憶部３４に登録されているサイズ（前記項目▲１▼のデータ）に基づいて、所定のセル配置領域を複数の評価単位格子（サーチ格子）に区画するものである。具体的な区画例については、図８を参照しながら後述する。
選択部６１は、セル配置情報記憶部３３を参照して、所定のセル配置領域に配置された多数のセルの中から、配線により接続されるべき２つのセルを選択するものである。
【００４５】
矩形領域設定部６２は、選択部６１により選択された２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求めるもので、その際、制御パラメータ記憶部３４のモード指定フラグにより通常モードが選択・設定されている時には、セルライブラリ３２から接続対象ピンの全ピン情報を読み出し、その全ピン情報を用いて矩形領域を求める一方、モード指定フラグにより高速モードが選択・設定されている時には、セルライブラリ３２から、接続対象ピンの代表ピン情報のみを読み出し、その代表ピン情報を用いて矩形領域を求めるようになっている。図９を参照しながら後述するごとく、代表ピン情報のみを読み出して矩形領域を求めることにより、全ピン情報を読み出して矩形領域を求める通常モードに比べて、処理を高速に行なうことができる。
【００４６】
また、矩形領域設定部６２は、求められた矩形領域の大きさを、制御パラメータ記憶部３４に登録されている配線経路の迂回率ｍx ，ｍy に基づいて調整する機能も有している。その詳細については、図１０を参照しながら後述するが、矩形領域のｘ方向，ｙ方向の２辺の長さに迂回率ｍx ，ｍy を乗算することにより矩形領域の大きさが調整される。配線経路の迂回を行なわない場合には、迂回率ｍx ，ｍy はどちらも１に設定される。
【００４７】
配線通過確率算出部６３は、図８を参照しながら後述するごとく、矩形領域設定部６２により設定された矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、これら２つのセルの接続対象ピン間の配線がその矩形領域内における配線グリッドのある１つの格子点を通過する確率（その格子点にｘ方向から到達する確率Ｗx およびｙ方向から到達する確率Ｗy ）を、配線通過確率として算出するものである。
【００４８】
矩形領域占有率算出部６４は、図８を参照しながら後述するごとく、各評価単位格子において矩形領域が占める割合（面積比）を矩形領域占有率ａとして算出するものである。
第１の影響値算出部６５は、評価単位格子ごとに、今回選択された２つのセル間の配線によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第１の配線密度影響値を算出するもので、具体的には、配線通過確率算出部６３で算出された配線通過確率Ｗx ，Ｗy と、矩形領域占有率算出部６４で算出された矩形領域占有率ａと、制御パラメータ記憶部３４から読み出された、今回の配線のネット種別に応じた線幅率ｂと、回路設計情報記憶部３１から読み出されたｘ方向配線層の数ｎx およびｙ方向配線層の数ｎy とに基づいて、配線方向ｘ，ｙにそれぞれ対応した第１の配線密度影響値Ｐx ，Ｐy を、下式（１），（２）によって算出する。なお、以下の数式中の“＊”は乗算を意味している。
【００４９】
Ｐx ＝Ｗx ＊ａ＊（１／ｎx ）＊ｂ （１）
Ｐy ＝Ｗy ＊ａ＊（１／ｎy ）＊ｂ （２）
配線禁止領域占有率算出部６６は、所定のセル配置領域内に配線禁止領域が存在する場合、各評価単位格子において配線禁止領域が占める割合（面積比）を配線禁止領域占有率ａ1 として算出するものである。このとき、配線禁止領域に関する情報は、回路設計情報記憶部３１から読み出される。
【００５０】
第２の影響値算出部６７は、配線禁止領域内では配線が確率１で存在するものとみなして、評価単位格子ごとに、配線禁止領域によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第２の配線密度影響値を算出するもので、具体的には、配線禁止領域占有率算出６６で算出された配線禁止領域占有率ａ1 と、その配線禁止領域で禁止される配線の方向（ｘ，ｙ）への配線を行なう配線層の数ｎとに基づいて、第２の配線密度影響値Ｐ1 を下式（３）によって算出する。
【００５１】
Ｐ1 ＝１＊ａ1 ＊（１／ｎ） （３）
セル占有率算出部６８は、セル配置情報記憶部３３からの情報とセルライブラリ３２から読み出された各セルの面積とに基づいて、所定のセル配置領域内に配置された各セルが各評価単位格子において占める割合（面積比）をセル占有率ａ2 として算出するものである。
【００５２】
第３の影響値算出部６９は、評価単位格子ごとに、各セル内構成（配線パターン，ピン）によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第３の配線密度影響値として算出するもので、具体的には、セル占有率算出部６８で算出されたセル占有率ａ2 と、セルライブラリ３２からの各セル内での使用層情報と、制御パラメータ記憶部３４から読み出された配線方向比率ｄx およびｄy とに基づいて、配線方向ｘ，ｙにそれぞれ対応した第３の配線密度影響値Ｐx ′，Ｐy ′を、下式（４），（５）によって算出する。
【００５３】
Ｐx ′＝ａ2 ＊ｄx （４）
Ｐy ′＝ａ2 ＊ｄy （５）
配線密度算出部７０は、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された第１の配線密度影響値Ｐx ，Ｐy と、配線禁止領域について算出された第２の配線密度影響値Ｐ1 と、セル内構成について算出された第３の配線密度影響値Ｐx ′，Ｐy ′との総和を、その評価単位格子での配線密度Ｄとして算出するものである。
【００５４】
ただし、ｘ方向の配線密度を算出する際には、評価単位格子ごとに、ｘ方向について算出された影響値Ｐx ，Ｐ1 ，Ｐx ′を積算し、ｙ方向の配線密度を算出する際には、評価単位格子ごとに、ｙ方向について算出された影響値Ｐy ，Ｐ1 ，Ｐy ′を積算し、ｘ，ｙ両方向の配線密度を算出する際には、評価単位格子ごとに、全ての影響値Ｐx ，Ｐy ，Ｐ1 ，Ｐx ′，Ｐy ′を積算する。
【００５５】
なお、本実施形態では、配線密度予測部４２が各評価単位格子の配線密度Ｄを予測した後にその配線密度Ｄの予測結果に応じてセル配置が変更され配線密度予測部４２が変更後のセル配置に基づいて配線密度Ｄを再予測する場合、配線密度予測部４２において、配置を変更されたセルについて配置変更前に算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、そのセルにかかる評価単位格子の配線密度Ｄから減算してから、前述した選択部６１，矩形領域設定部６２，配線通過確率算出部６３，矩形領域占有率算出部６４，第１の影響値算出部６５，セル占有率算出部６８および第３の影響値算出部６９により、配置変更後のセルについての第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を評価単位格子ごとに算出し、配線密度算出部７０により、評価単位格子ごとに、前記減算の結果に、再算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を加算した値を、その評価単位格子での配線密度Ｄとして算出するように構成されている。このような配線密度Ｄの再予測手順の具体例については、図１２を参照しながら後述する。
【００５６】
そして、本実施形態の表示制御部１１は、配線密度予測部４２により予測された配線密度Ｄをディスプレイ１０に表示させるに際して、以下の（ａ）〜（ｃ）のような表示制御機能を有している。
（ａ）ディスプレイ１０に所定のセル配置領域における評価単位格子を表示させるとともに、図１３に示すごとく、ディスプレイ１０に表示された各評価単位格子内の表示状態を、配線密度算出部７０により評価単位格子ごとに算出された配線密度Ｄに応じて段階的に変化させる。具体的には、評価単位格子ごとに、配線密度Ｄに応じて色分けして表示することにより、所定のセル配置領域における配線密度Ｄの予測結果をディスプレイ１０に表示する。なお、このようにディスプレイ１０に表示する配線密度Ｄとしては、ｘ方向のみの配線密度、ｙ方向のみの配線密度、もしくは、ｘ，ｙ両方向（ｘ，ｙ混在）の配線密度のいずれかを選択できるようになっている。
【００５７】
（ｂ）オペレータが入力部２０を操作することによりディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択された場合、図１４に示すごとく、選択された評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとをディスプレイ１０上で強調的に表示させる。具体的には、他の部分とは異なる色による表示や、高輝度表示を行なう。このとき、制御パラメータ記憶部３４のリスト表示フラグがオンに設定されている場合には、図１５に示すごとく、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）をリストとしてディスプレイ１０上で表示させる。
【００５８】
（ｃ）制御パラメータ記憶部３４の自動表示フラグがオンに設定されている場合、各評価単位格子の配線密度Ｄが算出されると同時に、自動的に、予め設定された基準値以上の配線密度をもつ評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとをディスプレイ１０上で強調的に表示させるとともに、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）をディスプレイ１０上でリストとして表示させる。
【００５９】
次に、上述のごとく構成された本実施形態のセル配置装置１の動作について、図３〜図１５を参照しながら説明する。
まず、図３に示すフローチャート（ステップＳ１１〜Ｓ２４）に従って、本実施形態のセル配置装置１によりセル配置を行なう際の手順を説明する。
オペレータが入力部２０を操作することにより、前述した制御パラメータ▲１▼〜▲７▼が会話形式で指定・入力され制御パラメータ記憶部３４に登録されるほか、セル配置処理で必要な情報などが入力される（ステップＳ１１）。なお、制御パラメータ▲１▼〜▲７▼の指定が行なわれない場合には、制御パラメータ記憶部３４に予め登録されているデフォルト値を用いて、配線密度予測処理が行なわれる。
【００６０】
そして、セル配置処理部４１（セル配置プログラム）が起動され、回路設計情報記憶部３１に記憶されているネットリストと、セルライブラリ３２に記憶されているセル情報と、オペレータにより入力部２０から入力された情報（ディスプレイ１０上の表示データに対する応答情報やセル配置に必要な各種情報）とに基づいて、オペレータとの会話形式により、所定のセル配置領域内に多数のセルが配置され、セル配置領域内に対して全てのセルを配置した結果は、セル配置情報としてセル配置情報記憶部３３に格納される（ステップＳ１２）。
【００６１】
セル配置処理部４１により所定のセル配置領域内にセルが配置されると、配線密度予測部４２（配線密度予測プログラム）が起動され、これらのセルの相互間における配線密度が、セル配置結果（セル配置情報記憶部３３に記憶されたセル配置情報）のほか、回路設計情報記憶部３１，セルライブラリ３２および制御パラメータ記憶部３４に記憶されている各種情報に基づいて予測され、その予測結果がディスプレイ１０に表示される（ステップＳ１３）。配線密度の予測および表示の処理手順については、図４〜図７を参照しながら後述する。
【００６２】
この後、オペレータが入力部２０を操作することにより、ディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択されたか否か（ステップＳ１４）、ディスプレイ１０のセル配置画面上で領域指定が行なわれストアセルコマンドが入力されたか否か（ステップＳ１８）、リストアセルコマンドが入力されたか否か（ステップＳ２０）、ディスプレイ１０のセル配置画面上でセルの配置位置を変更するセル配置変更コマンドが入力されたか否か（ステップＳ２２）が判定される。
【００６３】
ディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択された場合（ステップＳ１４からＹＥＳルート）、図１４に示すごとく、選択された評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとが、表示制御部１１により、ディスプレイ１０上で強調的に表示される（ステップＳ１５）。
【００６４】
このとき、制御パラメータ記憶部３４のリスト表示フラグがオンに設定されているか否かが判定され（ステップＳ１６）、オンであれば（ＹＥＳルート）、図１５に示すごとく、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）がリストとしてディスプレイ１０上の別ウインドウに表示される（ステップＳ１７）。
【００６５】
ストアセルコマンドが入力された場合（ステップＳ１８からＹＥＳルート）、ディスプレイ１０に表示されたセル配置画面上でオペレータにより指定された領域内のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａに一時的に保存・記憶される（ステップＳ１９）。
リストアコマンドが入力された場合（ステップＳ２０からＹＥＳルート）、そのリストアコマンドにより選択された一時保存状態のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａから読み出され、指定領域内のセルが、セル配置処理部４１により、読み出されたセル配置情報に応じた状態に自動的に再配置される（ステップＳ２１）。そして、そのセル再配置結果に対して、再度、配線密度の予測および表示の処理が行なわれる（ステップＳ１３）。
【００６６】
セル配置変更コマンドが入力された場合（ステップＳ２２からＹＥＳルート）、そのコマンドに応じて、セル配置処理部４１により所定のセル配置領域内でセルの移動／再配置／配置変更が行なわれ（ステップＳ２３）、そのセル再配置結果に対して、再度、配線密度の予測および表示の処理が行なわれる（ステップＳ１３）。
ステップＳ１４，Ｓ１８，Ｓ２０，Ｓ２２で全てＮＯ判定となり、ステップＳ２４で処理終了と判定された場合（ＹＥＳルート）には、セル配置処理を終了する。ステップＳ２４でＮＯ判定の場合には、ステップＳ１４へ戻り、格子の選択，各種コマンドの入力を待つ。
【００６７】
上述のごとく、本実施形態では、セル配置処理に際して、セル配置画面上で領域指定を行ないストアセルコマンドを入力することにより、その指定領域内に配置されているセルとその配置情報とをバッファ３５ａに保存することができる。セル配置情報の保存後、その領域内のセルを移動させたり配置しない状態にしたりしても、リストアセルコマンドを入力することにより、バッファ３５ａからセル配置情報が読み出され、そのセル配置情報に基づいて、指定領域内のセル配置を元の状態に戻すことができる。指定領域内のセル配置情報を一時保存するバッファ３５ａは、図１に示すごとく複数個用意されており、複数の指定領域内のセル配置情報を一時保存できる。
【００６８】
また、本実施形態では、ストアセルコマンドによりセル配置情報を部分的に保存したり、リストアセルコマンドによりセル配置を再現したりしながら、複数種類のセル配置を行ない、これらのセル配置をディスプレイ１０上に同時に表示できる。さらに、後述するごとくディスプレイ１０上で配線密度画面を複数表示することも可能であるので、複数種類のセル配置それぞれについての配線密度表示をディスプレイ１０上で同時に行ない、オペレータは、これらの配線密度表示を参照しながら最適なセル配置を選択することができる。
【００６９】
さて、次に、図４〜図７に示すフローチャートに従い、図８〜図１５も参照しながら、図３のステップＳ１３で行なわれる配線密度の予測および表示の処理について詳細に説明する。
ここで、図４は配線密度の予測および表示を行なう際の手順（全体的な流れ）を説明するためのフローチャート（ステップＳ３１〜Ｓ４５）、図５はセル間配線密度の算出処理（図４のステップＳ３３）の手順をより詳細に説明するためのフローチャート（ステップＳ５１〜Ｓ６４）、図６は配線禁止領域を配線密度に加味するための演算処理（図４のステップＳ３４）の手順をより詳細に説明するためのフローチャート（ステップＳ７１〜Ｓ７６）、図７はセル内構成を配線密度に加味するための演算処理（図４のステップＳ３５）の手順をより詳細に説明するためのフローチャート（ステップＳ８１〜Ｓ８６）である。
【００７０】
図４に示すように、まず、区画部６０により、制御パラメータ記憶部３４に登録されているサイズに基づいて、所定のセル配置領域を複数の評価単位格子に区画する（ステップＳ３１）。評価単位格子の具体例を、図８に示す。この図８において、点線は配線グリッドを示し、実線で記入された格子が評価単位格子である。１本の配線グリッドが、最小線幅（通常の配線の線幅）に対応し、図８に示す例では、ｘ方向に１０グリッド，ｙ方向に１０グリッドの正方形の領域を１つの評価単位格子としている。
【００７１】
そして、今回の配線密度の予測処理が、少なくとも１度は配線密度の予測処理を行なった後の処理であるか否か、即ち、セルの配置変更（再配置）を行なった後の再処理であるか否かを判定し（ステップＳ３２）、再処理でなければ（ＮＯルート）、セル間配線密度の算出処理（ステップＳ３３），配線禁止領域を配線密度に加味するための演算処理（ステップＳ３４）およびセル内構成を配線密度に加味するための演算処理（ステップＳ３５）を行なう。なお、ステップＳ３２でセルの配置変更（再配置）を行なった後の再処理であると判定された場合（ＹＥＳルート）については、図１２を参照しながら後述する。
【００７２】
以下に、これらのステップＳ３３〜Ｓ３５の処理について、それぞれ図５〜図７を参照しながら詳細に説明する。
セル間配線密度の算出処理（ステップＳ３３）に際しては、図５に示すように、まず、選択部６１により、セル配置情報記憶部３３を参照して、所定のセル配置領域に配置された多数のセルの中から、配線により接続されるべき２つのセルを選択し（ステップＳ５１）、選択された２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を、矩形領域設定部６２により求める。
【００７３】
このとき、矩形領域設定部６２では、制御パラメータ記憶部３４を参照し、制御パラメータ記憶部３４のモード指定フラグにより通常モードと高速モードとのいずれが選択・設定されているかを判断する（ステップＳ５２）。
通常モードが選択されている場合（ステップＳ５２から“通常”ルート）、セルライブラリ３２から接続対象ピンの全ピン情報を読み出し（ステップＳ５３）、その全ピン情報に基づいて矩形領域Ｘ×Ｙを求める一方（ステップＳ５４）、高速モードが選択されている場合（ステップＳ５２から“高速”ルート）、セルライブラリ３２から、接続対象ピンの代表ピン情報のみを読み出し（ステップＳ５５）、その代表ピン情報に基づいて矩形領域Ｘ×Ｙを求める（ステップＳ５６）。
【００７４】
例えば図８に示すように、セルＣ１の接続対象ピンＰ１とセルＣ２の接続対象ピンＰ２とが配線により接続される場合、通常モードでは、接続対象ピンＰ１とＰ２との間で最も遠い２点Ａ，Ｂが選択され、これらの２点Ａ，Ｂを対角線上の頂点とする矩形領域Ｘ×Ｙが求められる。
ところで、各セルのピン（セル内配線パターン）の形状が複雑な場合には、その形状は複数の矩形を用いて表現され、それらの矩形がピン情報としてセルライブラリ３２に登録されている。そして、複数のピン情報が登録されている場合、それらのうちの一つが代表ピン情報としてセルライブラリ３２に登録されており、セルライブラリ３２からピン情報を読み出す際には、最初にその代表ピン情報が読み出されるようになっている。従って、全てのピン情報を読み出して最も遠い２点を求めるよりも、代表ピン情報のみを読み出して代表ピン間の最も遠い２点を求める方が、処理速度はかなり速くなる。
【００７５】
例えば図９に示すように、接続対象ピンＰ１が３つの矩形Ｐ１−１，Ｐ１−２，Ｐ１−３を用いて表現され、接続対象ピンＰ２が２つの矩形Ｐ２−１，Ｐ２−２を用いて表現され、矩形Ｐ１−２およびＰ２−２がそれぞれ代表ピンとして登録されているものとする。
この場合、通常モードでは、接続対象ピンＰ１の全体と接続対象ピンＰ２の全体との間で最も遠くなる点Ａ′（矩形Ｐ１−１の左上頂点）と点Ｂ′（矩形Ｐ２−１の左下頂点）とが求められ、これらの２点Ａ′，Ｂ′を対角線上の頂点とする矩形領域Ｘ′×Ｙ′が求められる。
【００７６】
これに対し、高速モードでは、接続対象ピンＰ１の代表ピンＰ１−２と接続対象ピンＰ２の代表ピンＰ２−２との間で最も遠くなる点Ａ″（矩形Ｐ１−２の左上頂点）と点Ｂ″（矩形Ｐ２−２の左下頂点）とが求められ、これらの２点Ａ′，Ｂ′を対角線上の頂点とする矩形領域Ｘ″×Ｙ″が求められることになる。
代表ピンのみで矩形領域を設定した場合、配線密度の予測結果の精度が若干低下する可能性はあるが、セルライブラリ３２から読み出すデータ量が減少し、矩形領域を求める処理に要する時間を大幅に削減することができる。
【００７７】
ステップＳ５４もしくはＳ５６で求められた矩形領域Ｘ×Ｙの大きさは、さらに、矩形領域設定部６２により、制御パラメータ記憶部３４に登録されている配線経路の迂回率ｍx ，ｍy に基づいて調整される（ステップＳ５７）。
例えば図１０に示すように、２つのセルＣ１，Ｃ２について矩形領域Ｘ×Ｙが求められ、ｘ方向およびｙ方向への配線経路の迂回率としてｍx ，ｍy が設定されている場合、矩形領域のｘ方向，ｙ方向の２辺の長さＸ，Ｙにそれぞれ迂回率ｍx ，ｍy を乗算し、矩形領域がＸ×Ｙから（Ｘ＊ｍx ）×（Ｙ＊ｍy ）に調整される。このとき、調整後の新たな矩形領域（Ｘ＊ｍx ）×（Ｙ＊ｍy ）の４頂点は、調整前の矩形領域Ｘ×Ｙの４頂点から均等に離れた位置に配置される。これにより、ｘ，ｙ方向の迂回率に従って矩形領域が大きく設定され、迂回によって配線経路が通過する可能性がある領域を考慮しながら配線密度を予測することができる。なお、配線経路の迂回を行なわない場合には、迂回率ｍx ，ｍy はどちらも１に設定されるので、ステップＳ５７による処理後も矩形領域はＸ×Ｙのままになる。
【００７８】
上述のようにして矩形領域が設定された後、配線通過確率算出部６３により、配線がその矩形領域内における配線グリッドのある１つの格子点を通過する確率を算出する（ステップＳ５８）。このとき、矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様（一律）であるとみなして、その格子点にｘ方向から到達する確率Ｗx およびｙ方向から到達する確率Ｗy を、配線通過確率として算出する。
【００７９】
図８を参照して配線通過確率の具体例について説明する。矩形領域Ｘ×Ｙ内では、マンハッタン配線法により配線が行なわれた場合、どのような経路であっても２つの点Ａ，Ｂ間を結ぶ配線経路の長さ（配線長）は常に同じであり、配線が通過する配線グリッドの格子点の数も常に同じである。
図８に示す例において、セルＣ１の点ＡとセルＣ２の点Ｂとを結ぶ配線経路上には、その配線がｘ方向から配線グリッドの格子点に到達する点は必ず２８個存在し、その配線がｙ方向から配線グリッドの格子点に到達する点は必ず３０個存在する。従って、矩形領域Ｘ×Ｙ内の配線グリッドのある１つの格子点にｘ方向から配線が到達する確率Ｗx は、(28/(28+30))*(1/(28*30))となり、同様に、ｙ方向から配線が到達する確率Ｗy は、(30/(28+30))*(1/(28*30))となる。
【００８０】
配線通過確率を算出した後、矩形領域占有率算出部６４により、各評価単位格子において矩形領域が占める割合〔面積比＝（評価単位格子と重なる矩形領域の面積）／（評価単位格子の面積）〕を矩形領域占有率ａとして算出し（ステップＳ５９）、回路設計情報記憶部３１からｘ方向配線層の数ｎx およびｙ方向配線層の数ｎy を読み出すとともに（ステップＳ６０）、制御パラメータ記憶部３４からネット種別に応じた線幅の重み付け量（線幅率）ｂを読み出す（ステップＳ６１）。なお、これらのステップＳ５９〜Ｓ６１の処理順序は、図５に示す順序に限定されるものではない。
【００８１】
そして、第１の影響値算出部６５により、評価単位格子ごとに、今回選択された２つのセル間の配線によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第１の配線密度影響値Ｐx ，Ｐy が、確率Ｗx ，Ｗy ，矩形領域占有率ａ，層数ｎx ，ｎy および線幅率ｂに基づいて、配線方向ｘ，ｙにそれぞれ対応した前記式（１），（２）を用いて算出される（ステップＳ６２）。
【００８２】
例えば、図８に示す評価単位格子Ｄ１においては、格子Ｄ１の全てが矩形領域と重なっているので、矩形領域占有率ａは１となる。一方、図８に示す評価単位格子Ｄ２においては、その一部のみが矩形領域と重なっており、矩形領域占有率ａは１６／１００（＝０．１６）となる。
また、ｘ方向配線層がｎx 存在し、ｙ方向配線層がｎy 存在する場合には、確率Ｗx ，Ｗy に、その層数ｎx ，ｎy の逆数をそれぞれ乗算する。例えば、設計対象の回路が３層で構成され、第１層がｘ，ｙ両方向の配線層、第２層および第３層がいずれもｙ方向配線層である場合、ｎx ＝１，ｎy ＝３となり、図８に示す評価単位格子Ｄ２において、Ｐx ＝Ｗx *(16/100)*(1/1) ，Ｐy ＝Ｗy *(16/100)*(1/3) となる。
【００８３】
さらに、本実施形態では、確率Ｗx ，Ｗy には線幅率ｂも乗算されている。通常の配線では、配線グリッド内で配線を行なうが、クロックネットや電源ネット等の特殊ネットは、線幅が広く、隣接する配線グリッドも使用してしまうことになり、評価単位格子内で配線が通過する確率も増大することになる。これを考慮すべく、前述のごとく線幅率ｂをネット種別（配線種別）ごとに制御パラメータ記憶部３４に予め登録しておき、第１の配線密度影響値Ｐx ，Ｐy に対し線幅率ｂを乗算して、ネット種別に応じた線幅による重み付けを行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊配線等については、その線幅の太さに見合った第１の配線密度影響値Ｐx ，Ｐy が算出される。
【００８４】
例えば図１１に示すように、通常の配線Ｅ１は１本の配線グリッドしか使用しないが、クロック配線や電源配線等の特殊配線Ｅ２は、両側のグリッドも使用しており、全部で３本のグリッドを使用することになる。このような場合、線幅率ｂとして３（３００％）を予め設定しておくことで、その線幅を考慮した第１の配線密度影響値Ｐx ，Ｐy が算出される。なお、図１１において、点線は、図８と同様、配線グリッドを示している。
【００８５】
上述のごとく評価単位格子ごとに算出された第１の配線密度影響値Ｐx ，Ｐy は、配線密度算出部７０により、評価単位格子ごとに積算され、その積算値（総和）が、各評価単位格子での配線密度Ｄとして算出される（ステップＳ６３）。
この後、所定のセル配置領域内に配置されたセル間の全ての配線について演算を終了したか否かを判定し（ステップＳ６４）、配線に接続されるべきセルが残っている場合（ＮＯルート）には、ステップＳ５１に戻って同様の処理を繰り返し実行する一方、全ての配線について演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３４へ移行する。
【００８６】
ステップＳ３４、即ち、配線禁止領域を配線密度Ｄに加味するための演算処理に際しては、図６に示すように、まず、回路設計情報記憶部３１を参照し、セル配置領域内に配線禁止領域が存在する場合、配線禁止領域占有率算出部６６により、配線禁止領域を選択してから（ステップＳ７１）、その配線禁止領域が各評価単位格子において占める割合〔面積比＝（評価単位格子と重なる配線禁止領域の面積）／（評価単位格子の面積）〕を配線禁止領域占有率ａ1 として算出する（ステップＳ７２）。
【００８７】
また、第２の影響値算出部６７において、その配線禁止領域で禁止される配線の方向（ｘ，ｙ）への配線を行なう配線層の数ｎを、回路設計情報記憶部３１から読み出した後（ステップＳ７３）、配線禁止領域内では配線が確率１で存在するものとみなして、評価単位格子ごとに、配線禁止領域によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第２の配線密度影響値Ｐ1 が、配線禁止領域占有率ａ1 および層数ｎに基づいて、前記式（３）を用いて算出される（ステップＳ７４）。
【００８８】
例えば、ある評価単位格子内が、全ての配線層において配線禁止領域である場合には、第２の配線密度影響値Ｐ1 は１となる。また、ｎ層あるｘ方向配線層のうちの１層において、ある評価単位格子内の１／２（＝ａ1 ）が配線禁止領域となっている場合には、第２の配線密度影響値Ｐ1 として１＊（１／２）＊（１／ｎ）が算出される。
【００８９】
上述のごとく評価単位格子ごとに算出された第２の配線密度影響値Ｐ1 は、配線密度算出部７０により、評価単位格子ごとに積算され、既に算出されている第１の配線密度影響値Ｐx ，Ｐy の総和に加算され、各評価単位格子での配線密度Ｄとして算出される（ステップＳ７５）。
この後、所定のセル配置領域内における全ての配線禁止領域について演算を終了したか否かを判定し（ステップＳ７６）、未処理の配線禁止領域がある場合（ＮＯルート）には、ステップＳ７１に戻って同様の処理を繰り返し実行する一方、全ての配線禁止領域について演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３５へ移行する。
【００９０】
ステップＳ３５、即ち、セル内構成を配線密度Ｄに加味するための演算処理に際しては、図７に示すように、まず、セル占有率算出部６８により、セル配置情報記憶部３３を参照してセル配置領域内に配置されるセルを選択し（ステップＳ８１）、各配線層の各評価単位格子においてそのセルが占める割合〔面積比＝（評価単位格子と重なるセルの面積）／（評価単位格子の面積）〕をセル占有率ａ2 として算出する（ステップＳ８２）。なお、セルの面積は、セルライブラリ３２から読み出される。
【００９１】
また、第３の影響値算出部６９において、そのセルにおけるｘ方向配線の占有率ｄx とｙ方向配線の占有率ｄy （＝１−ｄx ）とを、制御パラメータ記憶部３４から読み出した後（ステップＳ８３）、評価単位格子ごとに、各セル内構成（配線パターン，ピン）によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第３の配線密度影響値Ｐx ′，Ｐy ′が、セル占有率ａ2 および配線方向占有率ｄx ，ｄy に基づいて、配線方向ｘ，ｙにそれぞれ対応した前記式（４），（５）を用いて算出される（ステップＳ８４）。
【００９２】
本実施形態では、セル内構成である配線パターン（ピン）が使用する配線層をセル内で一律とするのではなく、使用配線層をｘ／ｙ方向配線の占有率ｄx ，ｄy に従って分配し、各セル内の配線パターンが各評価単位格子での配線密度Ｄに与える影響の度合いを、第３の配線密度影響値Ｐx ′，Ｐy ′として、配線方向ｘ，ｙのそれぞれについて算出している。
【００９３】
例えば、表面層のみでセル内構成が実現され、且つ、設計対象回路（チップ）の表面層の主配線方向がｘ方向である場合、ｘ方向配線の占有率ｄx は１（１００％；ｄy ＝０）として制御パラメータ記憶部３４に登録されており、その値に基づいて前記式（４），（５）による演算を行なうことにより、ｘ方向配線層の評価単位格子における第３の配線密度影響値Ｐx ′だけが算出されることになる。
【００９４】
上述のごとく評価単位格子ごとに算出された第３の配線密度影響値Ｐx ′，Ｐy ′は、配線密度算出部７０により、評価単位格子ごとに積算され、既に算出されている第１の配線密度影響値Ｐx ，Ｐy と第２の配線密度影響値Ｐ1 との総和に加算され、各評価単位格子での配線密度Ｄとして算出される（ステップＳ８５）。
【００９５】
この後、全てのセルについて演算を終了したか否かを判定し（ステップＳ８６）、未処理のセルがある場合（ＮＯルート）には、ステップＳ８１に戻って同様の処理を繰り返し実行する一方、全てのセルについて演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３６へ移行する。
上述の処理により、配線密度算出部７０では、評価単位格子ごとに、セル間配線について算出された第１の配線密度影響値Ｐx ，Ｐy と、配線禁止領域について算出された第２の配線密度影響値Ｐ1 と、セル内構成について算出された第３の配線密度影響値Ｐx ′，Ｐy ′との総和が、各評価単位格子での配線密度Ｄとして算出される。
【００９６】
このとき、前述した通り、ｘ方向の配線密度Ｄx を算出する際には、評価単位格子ごとに、ｘ方向について算出された影響値Ｐx ，Ｐ1 ，Ｐx ′を積算し、ｙ方向の配線密度Ｄy を算出する際には、評価単位格子ごとに、ｙ方向について算出された影響値Ｐy ，Ｐ1 ，Ｐy ′を積算し、ｘ，ｙ両方向の配線密度Ｄx/y を算出する際には、評価単位格子ごとに、全ての影響値Ｐx ，Ｐy ，Ｐ1 ，Ｐx ′，Ｐy ′を積算する。
【００９７】
さて、上述のようにして配線密度Ｄの算出（予測）を終了すると、図４に示すように、表示制御部１１により、制御パラメータ記憶部３４の自動表示フラグがオンに設定されているか否かを判定し（ステップＳ３６）、オンでなければ（ＮＯルート）、ディスプレイ１０に所定のセル配置領域における評価単位格子を表示させるとともに（ステップＳ３７）、ｘ方向の配線密度とｙ方向の配線密度とｘ，ｙ両方向の配線密度とのうちのいずれを表示するかを判断する（ステップＳ３８）。
【００９８】
ｘ方向の配線密度を表示する場合（“ｘ”ルート）、各評価単位格子内の表示状態をｘ方向の配線密度Ｄx に応じて色分け表示し（ステップＳ３９）、ｙ方向の配線密度を表示する場合（“ｙ”ルート）、各評価単位格子内の表示状態をｙ方向の配線密度Ｄy に応じて色分け表示し（ステップＳ４０）、ｘ，ｙ両方向の配線密度Ｄx/y を表示する場合（“ｘ／ｙ”ルート）、各評価単位格子内の表示状態をｘ，ｙ両方向の配線密度Ｄx/y に応じて色分け表示する（ステップＳ４１）。
【００９９】
ステップＳ３７〜Ｓ４１によってディスプレイ１０上に表示された配線密度画面の例（配線密度の段階的表示の例）を図１３に示す。この図１３に示す格子の一つ一つが前述した評価単位格子であり、配線密度の高い方から順に、例えば、赤色，橙色，黄色，緑色，青色，紺色で各評価単位格子内が色付け表示される。ただし、上述のような色分け表示に限定されるものではなく、配線密度の高低を各評価単位格子内の表示状態によって判断できる表示手法であれば、他の手法でもよく、例えば、図１３に実際に示されているように、各評価単位格子内に記入される模様によって配線密度の段階的表示を行なってもよい。
【０１００】
また、本実施形態のセル配置装置１においては、図１３に示すような配線密度画面をディスプレイ１０上で複数表示できるので、複数の異なるセル配置状態についての配線密度画面をディスプレイ１０上に同時に表示し、配線密度の比較評価を行なうことも可能である。
一方、ステップＳ３６において制御パラメータ記憶部３４の自動表示フラグがオンであると判定された場合（ＹＥＳルート）には、表示制御部１１において、配線密度予測部４２により得られた各評価単位格子の配線密度Ｄと、制御パラメータ記憶部３４に予め設定されている基準値とを比較し、基準値以上の配線密度Ｄをもつ評価単位格子が存在するか否かを判断する（ステップＳ４２）。
【０１０１】
基準値以上の配線密度Ｄをもつ評価単位格子が存在する場合（ＹＥＳルート）、表示制御部１１により、自動的に、基準値以上の配線密度Ｄをもつ評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとが、図１４に示すごとくディスプレイ１０上のセル配置画面で強調的に表示されるとともに、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）が、図１５に示すようなリストとして、ディスプレイ１０上の別ウインドウで表示される（ステップＳ４３）。
【０１０２】
前述した図３のステップＳ１５や図４のステップＳ４３によってディスプレイ１０上のセル配置画面で強調表示されたセルやネットの例を図１４に示す。この図１４では、指定された評価単位格子内、もしくは、基準値以上の配線密度Ｄをもつ評価単位格子内に存在するセルが、例えば赤色（ハッチ記入領域）で強調表示され、その評価単位格子を通過するネットが、例えば黄色（一点鎖線）で強調表示され、そのネットにつながるセルが、例えば青色（網掛け領域）で強調表示される。ただし、上述のような色付けによる強調表示に限定されるものではなく、高輝度表示による強調表示等の他の強調表示手法を用いてもよい。
【０１０３】
また、前述した図３のステップＳ１７や図４のステップＳ４３によってディスプレイ１０上に表示されたリストの例を図１５に示す。この図１５に示すリストでは、上段に、指定された評価単位格子内、もしくは、基準値以上の配線密度Ｄをもつ評価単位格子内に存在するセルに関する情報が表示され、下段に、その評価単位格子を通過するネットに関する情報が表示されている。
【０１０４】
ステップＳ３９〜Ｓ４１やＳ４３による表示処理終了後、もしくは、ステップＳ４２で基準値以上の配線密度Ｄをもつ評価単位格子が存在しないと判断された場合（ＮＯルート）には、図３のステップ１４へ移行する。
図４のステップＳ３２で、セルの配置変更（再配置）を行なった後の再処理であると判定された場合（ＹＥＳルート）、即ち、配線密度予測部４２が各評価単位格子の配線密度Ｄを予測した後にその配線密度Ｄの予測結果に応じてセル配置が変更され配線密度予測部４２が変更後のセル配置に基づいて配線密度Ｄを再予測する場合には、本実施形態では、以下のような処理を行なう。
【０１０５】
つまり、配線密度予測部４２において、配置を変更されたセルについて配置変更前に算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、そのセルにかかる評価単位格子の配線密度Ｄから減算する（ステップＳ４４）。
そして、配置変更後のセルについてステップＳ３３およびＳ３５の処理を行ない、そのセルについての第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、評価単位格子ごとに算出し、配線密度算出部７０により、評価単位格子ごとに、前記減算の結果に、再算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を加算した値を、その評価単位格子での配線密度Ｄとして算出してから（ステップＳ４５）、ステップＳ３６へ移行する。
【０１０６】
図１２はセル配置変更後の配線密度の再予測手順の具体例を示すもので、この図１２における格子の一つ一つが評価単位格子を示している。
この図１２に示すように、セルＣ３と位置Ｆ１に配置されたセルＣ４との間を配線により接続するものとして、配線密度Ｄが評価単位格子ごとに算出されている場合に、セルＣ４を位置Ｆ１から位置Ｆ２に移動した場合、セルＣ３とＣ４との間の矩形領域（配線経路領域）は、点線で示す領域から一点鎖線で示す領域に変化する。この場合、（Ａ）を付した評価単位格子について算出されている配線密度Ｄから、旧情報（第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′）を減算してから、（Ｂ）を付した評価単位格子について新たに算出された情報（第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′）を加算することにより、全てのセルを対象として配線密度Ｄを再計算することなく最小の計算処理量でセル配置の変更後の配線密度を再予測することができる。
【０１０７】
このように、本発明の一実施形態によれば、セル間を結ぶ配線が各評価単位格子を通過する確率（第１の配線密度影響値Ｐx ，Ｐy ）を積算した値が、各評価単位格子の配線密度の予測値として求められ、多数のセルの相互間における配線密度Ｄを極めて短時間に且つ容易に予測できる。
これにより、セル配置時に、従来のごとく配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度Ｄを予測できるので、配線密度Ｄによる配線性評価を極めて短時間に且つ容易に行なうことができる。
【０１０８】
従って、実配線前に配線性の高いセル配置を短時間に行なえ、実配線後にセル再配置を行なう必要が生じる可能性を非常に低くでき、回路設計を極めて効率的に行なうことができる。
また、配線禁止領域やセル内構成が各評価単位格子の配線密度に影響を及ぼす度合いをそれぞれ第２の配線密度影響値Ｐ1 および第３の配線密度影響値Ｐx ′，Ｐy ′として配線密度の予測値に加算することにより、これらの配線禁止領域やセル内構成を加味した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１０９】
通常モードと高速モードとの切換設定を行なうことで、通常モード設定時には、セルライブラリ３２に登録されている接続対象ピンについての全ピン情報を用いて接続対象ピンの位置が求められ、配線密度Ｄを精度よく予測できる一方、高速モード設定時には、代表ピン情報のみを用いて接続対象ピンの位置が求められ、セルライブラリ３２から読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度Ｄの予測つまりは配線性評価をより高速に行なうことができる。
【０１１０】
また、２つのセルを結ぶ配線が通過しうる矩形領域を求める際に、配線経路の迂回率に応じてその矩形領域を大きく調整することにより、その迂回によって配線経路が通過する可能性がある領域を考慮した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
さらに、第１の配線密度影響値Ｐx ，Ｐy に対し、ネット種別に応じた線幅による重み付け（線幅率ｂの乗算）を行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊ネット等については、その線幅の太さに見合った第１の配線密度影響値Ｐx ，Ｐy を算出できるので、配線ネットを考慮した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１１１】
また、本実施形態では、図１２を参照しながら説明した通り、全てのセルを対象として配線密度Ｄを再計算することなく最小の計算処理量でセル配置の変更後の配線密度Ｄを再予測できるので、実配線前に配線性の高いセル配置を行なうべくセルの再配置を行なっても、再配置後の配線密度を速やかに予測できるので、実配線前に配線性の高いセル配置を短時間に行なえ、回路設計の効率化に大きく寄与する。
【０１１２】
一方、ディスプレイ１０における各評価単位格子内の表示状態を、図１３に示すように評価単位格子毎に算出された配線密度Ｄに応じて色分けすることにより、オペレータは、ディスプレイ１０を一目見ただけで、セル配置領域内のどの部分で配線密度が高くなっているか、つまりはどの領域においてセルの再配置を検討すべきかを判断することが可能であり、配線性を極めて容易に評価できる。
【０１１３】
また、図１４に示すように、ディスプレイ１０上で選択した評価単位格子にかかるセルやネットをディスプレイ１０上のセル配置画面で強調的に表示することにより、オペレータは、その表示をセル再配置の判断の目安とすることができ、配線が混雑している部分（配線密度Ｄの高い評価単位格子）に係わっているセル、つまり再配置を検討すべきセルを、表示部上で視覚的に捉えて判断することができる。
【０１１４】
このとき、強調表示とともに、強調表示されたセルおよび配線に関する情報を図１５に示すようなリストとしてディスプレイ１０上で表示することにより、オペレータは、配線の混雑に係わっているセルや配線を特定するための具体的な情報を直ちに認識することができる。
従って、オペレータは、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１１５】
また、自動表示フラグがオンである場合、基準値以上の配線密度をもつ評価単位格子にかかるセルやネットをディスプレイ１０上のセル配置画面で自動的に強調表示するとともに、強調表示されたセルおよび配線に関する情報をディスプレイ１０上でリストとして自動的に表示することにより、オペレータは、ディスプレイ１０上で評価単位格子を選択する操作を一々行なうことなく、配線混雑度（配線密度）の高い評価単位格子にかかるセルや配線をディスプレイ１０で視覚的に捉えて直ちに判断できるとともに、それらのセルや配線を特定するための具体的な情報を直ちに認識することができる。従って、オペレータは、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）をよりスムーズに行なうことができる。
【０１１６】
さらに、オペレータは、各種制御パラメータ▲１▼〜▲７▼を入力部２０から会話形式で入力・設定できるので、配線密度Ｄの算出（予測）条件や配線性の評価基準や処理速度（通常／高速）等を適宜設定でき、状況に応じた最適な配線性評価を行ないながらセル配置を実行できる。
そして、本実施形態のセル配置装置１によれば、上述のごとく高速に行なわれる配線密度Ｄの再予測のほか、図３にて前述したセル配置情報のストア／リストア機能を用いることにより、最適なセル配置を容易に且つ高速に行なえるようになる。
【０１１７】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【０１１８】
【発明の効果】
以上詳述したように、本発明の配線密度予測方法およびセル配置装置によれば、以下のような効果ないし利点を得ることができる。
〔１〕セル間を結ぶ配線が各評価単位格子を通過する確率（第１の配線密度影響値）を積算した値が、各評価単位格子の配線密度の予測値として求められ、多数のセルの相互間における配線密度を極めて短時間に且つ容易に予測できる。これにより、セル配置時に、配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度を予測できるので、配線密度による配線性評価を極めて短時間に且つ容易に行なうことができる。従って、実配線前に配線性の高いセル配置を短時間に行なえ、実配線後にセル再配置を行なう必要が生じる可能性を非常に低くでき、回路設計を極めて効率的に行なうことができる。
【０１１９】
〔２〕配線禁止領域やセル内構成が各評価単位格子の配線密度に影響を及ぼす度合いをそれぞれ第２および第３の配線密度影響値として配線密度の予測値に加算することにより、これらの配線禁止領域やセル内構成を加味した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１２０】
〔３〕２つのセルを結ぶ配線が通過しうる矩形領域を求めるべくこれらのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている代表ピン情報を用いることにより、セルライブラリから読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度の予測つまりは配線性評価をより高速に行なうことができる。
【０１２１】
〔４〕通常モードと高速モードとの切換設定を行なうことで、通常モード設定時には、セルライブラリに登録されている接続対象ピンについての全ピン情報を用いて接続対象ピンの位置が求められ、配線密度を精度よく予測できる一方、高速モード設定時には、代表ピン情報のみを用いて接続対象ピンの位置が求められ、セルライブラリから読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度の予測つまりは配線性評価をより高速に行なうことができる。
【０１２２】
〔５〕２つのセルを結ぶ配線が通過しうる矩形領域を求める際に、配線経路の迂回率に応じてその矩形領域を大きく調整することにより、その迂回によって配線経路が通過する可能性がある領域を考慮した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
〔６〕第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊配線等については、その線幅の太さに見合った配線通過確率（第１の配線密度影響値）を算出できるので、配線種別を考慮した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１２３】
〔７〕セル配置の変更後に配線密度を再予測する場合、配置を変更されたセルについて配置変更前に算出された旧情報（第１および第３の配線密度影響値）をそのセルにかかる評価単位格子の配線密度から減算してから、その減算結果に、配置変更後のセルについて算出された新情報を加算することにより、全てのセルを対象として配線密度を再計算することなく最小の計算処理量でセル配置の変更後の配線密度を再予測することができる。従って、実配線前に配線性の高いセル配置を行なうべくセルの再配置を行なっても、再配置後の配線密度を速やかに予測できるので、実配線前に配線性の高いセル配置を短時間に行なえ、回路設計の効率化に大きく寄与する。
【０１２４】
〔８〕表示部に表示された各評価単位格子内の表示状態を、評価単位格子毎に算出された配線密度に応じて段階的に変化させることにより、回路設計者は、表示部を一目見ただけで、セル配置領域内のどの部分で配線密度が高くなっているか、つまりはどの領域においてセルの再配置を検討すべきかを判断することが可能であり、配線性を極めて容易に評価できる。
【０１２５】
〔９〕表示部上で選択した評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示することにより、回路設計者は、その表示をセル再配置の判断の目安とすることができ、配線が混雑している部分（配線密度の高い評価単位格子）に係わっているセル、つまり再配置を検討すべきセルを、表示部上で視覚的に捉えて判断することができる。
【０１２６】
このとき、強調表示とともに、強調表示されたセルおよび配線に関する情報をリストとして表示部上で表示することにより、回路設計者は、配線の混雑に係わっているセルや配線を特定するための具体的な情報を直ちに認識することができる。
従って、回路設計者は、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１２７】
〔１０〕自動表示フラグがオンである場合、基準値以上の配線密度をもつ評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で自動的に強調表示するとともに、強調表示されたセルおよび配線に関する情報が表示部上でリストとして自動的に表示することにより、回路設計者は、表示部上で評価単位格子を選択する操作を一々行なうことなく、配線混雑度（配線密度）の高い評価単位格子にかかるセルや配線を表示部上で視覚的に捉えて直ちに判断できるとともに、それらのセルや配線を特定するための具体的な情報を直ちに認識することができる。従って、回路設計者は、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１２８】
〔１１〕回路設計者は、(1)評価単位格子の大きさ，(2)セル内の配線方向比率，(3)モード指定フラグ，(4)配線経路の迂回率，(5) 第１の影響値算出部が配線種別に応じた線幅による重み付けを行なう際に第１の配線密度影響値に対し乗算される重み付け量，(6)リスト表示フラグ，(7)自動表示フラグおよび基準値を、制御パラメータとして入力部から会話形式で入力・設定できるので、配線密度の算出（予測）条件や配線性の評価基準や処理速度（通常／高速）等を適宜設定でき、状況に応じた最適な配線性評価を行ないながらセル配置を実行することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態としてのセル配置装置の機能的な全体構成を示すブロック図である。
【図２】本実施形態の配線密度予測部の機能構成を詳細に示すブロック図である。
【図３】本実施形態のセル配置装置によりセル配置を行なう際の手順を説明するためのフローチャートである。
【図４】本実施形態のセル配置装置において配線密度の予測および表示を行なう際の手順を説明するためのフローチャートである。
【図５】本実施形態におけるセル間配線密度の算出処理の手順を説明するためのフローチャートである。
【図６】本実施形態における、配線禁止領域を配線密度に加味するための演算処理の手順を説明するためのフローチャートである。
【図７】本実施形態における、セル内構成を配線密度に加味するための演算処理の手順を説明するためのフローチャートである。
【図８】本実施形態における評価単位格子および矩形領域について説明するための図である。
【図９】本実施形態の通常モード設定時および高速モード設定時における矩形領域の求め方について説明するための図である。
【図１０】本実施形態における、配線経路の迂回率による矩形領域の調整について説明するための図である。
【図１１】本実施形態における、配線種別に応じた線幅による重み付けについて説明するための図である。
【図１２】本実施形態における、セル配置変更後の配線密度の再予測手順の具体例について説明するための図である。
【図１３】本実施形態における配線密度の段階的表示の例（配線密度画面の例）を示す図である。
【図１４】本実施形態におけるセルおよびネットの強調表示例を示す図である。
【図１５】本実施形態におけるセルおよびネットに関する情報のリスト表示例を示す図である。
【図１６】従来のセル配置手順および配線性評価手法を説明するためのフローチャートである。
【符号の説明】
１ セル配置装置
１０ ディスプレイ（表示部）
１１ 表示制御部
２０ 入力部（キーボード，マウス）
３０ 記憶部
３１ 回路設計情報記憶部
３２ セルライブラリ
３３ セル配置情報記憶部
３４ 制御パラメータ記憶部
３５ セル配置情報一時記憶部
３５ａ バッファ
４０ ＣＰＵ
４１ セル配置処理部
４２ 配線密度予測部
５０ バス
６０ 区画部
６１ セル選択部
６２ 矩形領域設定部
６３ 配線通過確率算出部
６４ 矩形領域占有率算出部
６５ 第１の影響値算出部
６６ 配線禁止領域占有率算出部
６７ 第２の影響値算出部
６８ セル占有率算出部
６９ 第３の影響値算出部
７０ 配線密度算出部
（目次）
発明の属する技術分野
従来の技術（図１６）
発明が解決しようとする課題（図１６）
課題を解決するための手段
発明の実施の形態（図１〜図１５）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、ＬＳＩ等の集積回路やプリント配線板上の回路を設計する際に、セル（回路素子）の配置を決定すべく、所定領域内に配置されたセル間の配線性を評価するための技術に関し、特に、セル間の配線密度を予測するための方法、および、その配線密度予測方法を用いてセルの配置を行なうセル配置装置に関する。
【０００３】
【従来の技術】
一般に、集積回路、例えばＬＳＩの設計に際しては、まず、設計対象ＬＳＩの機能を満たす論理仕様に基づいて論理設計を行ない、その論理設計により得られたネットリストに基づいて実装設計を行なう。実装設計では、ネットリストに基づいて、セル（回路素子）の配置を行なった後、配置されたセル間の配線を行なう。
【０００４】
従来の会話型セル配置システムでは、例えば図１６に示すような手順で配線性の評価を行ないながらセル配置を行なっている。
即ち、まず、ネットリストに基づいてセルを所定領域内に適当に配置してから（ステップＳ１）、所定領域内に配置されたセル間の配線性を評価すべく、何らかの配線プログラムを起動してセル間の仮配線（グローバル配線，マンハッタン配線等）を行なう（ステップＳ２）。そして、その配線結果に基づいてセル間の配線密度を判断し配線性を評価する（ステップＳ３）。
【０００５】
配線性を評価した結果、そのセル配置でよければ（ステップＳ４からＹＥＳルート）、実配線処理（ステップＳ６）へ移行する一方、配線性が良くなければ（ステップＳ４からＮＯルート）、セルの再配置を行なった後（ステップＳ５）、ステップＳ２に戻りステップＳ２〜Ｓ５の処理を繰り返し行なう。これにより、実配線前に、セルを、配線性の良好な状態で（つまり実配線を速やかに行なうことができるように）配置している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の会話型セル配置システムでは、所定領域内に配置されたセル間の配線性を評価する際、図１６に示すように、ステップＳ１やＳ５での配置結果に対して配線プログラムを走らせて仮配線を行なって配線密度を得ているために、その仮配線処理に多大な時間を要している。
【０００７】
一般に、セル間の配線処理には、グローバル配線，マンハッタン配線等の簡易的な見積もり配線であってもかなりの時間を要し、特に回路規模が大きくなるほど、多くの時間を要する。従って、セルの再配置の度に配線プログラムを走らせていたのでは、配線性の良好なセル配置を実現するために多大な時間が必要で、回路設計の効率も大きく低下してしまう。
【０００８】
本発明は、このような課題に鑑み創案されたもので、配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度を予測し、配線密度による配線性評価を短時間に且つ容易に行なえるようにして、回路設計の効率化をはかった、配線密度予測方法およびセル配置装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の配線密度予測方法は、回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、前記所定領域を複数の評価単位格子に区画し、配線により接続されるべき２つのセルを選択し、これら２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、その矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いることを特徴としている。また、本発明の他の配線密度予測方法では、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、該セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いることを特徴としている。さらに、本発明の他の配線密度予測方法では、前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整することを特徴としている。またさらに、本発明の他の配線密度予測方法では、前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことを特徴としている。
【００１０】
このとき、前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出し、その配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出し、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１１】
また、前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出し、評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出し、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１３】
また、多数のセルの相互間における配線密度を予測した後にセル配置が変更され、変更後のセル配置に基づいて配線密度を再予測する場合、配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１７】
そして、本発明のセル配置装置は、回路設計に際して所定領域内へのセル配置を会話形式で行なうべく、前記所定領域内でのセル配置状態を表示する表示部と、この表示部における表示状態を制御する表示制御部と、表示部上の表示データに対する応答情報やセル配置に必要な情報を入力する入力部と、この入力部から入力された情報と論理設計により得られたネットリストとに基づいて前記所定領域内に多数のセルを配置するセル配置処理部とを有してなるものであって、セル配置処理部により前記所定領域内に配置された多数のセルの相互間における配線密度をそのセル配置処理部によるセル配置結果に基づいて予測する配線密度予測部をそなえており、この配線密度予測部が、前記所定領域を複数の評価単位格子に区画する区画部と、配線により接続されるべき２つのセルを選択する選択部と、これら２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求める矩形領域設定部と、前記矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出する配線通過確率算出部と、各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出する矩形領域占有率算出部と、評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出する第１の影響値算出部と、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出する配線密度算出部とをそなえて構成されるとともに、表示制御部が、表示部に前記所定領域における評価単位格子を表示させるとともに、表示部に表示された各評価単位格子内の表示状態を、配線密度算出部により評価単位格子毎に算出された前記配線密度に応じて段階的に変化させることを特徴としている。
【００１８】
このとき、配線密度予測部が、前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出する配線禁止領域占有率算出部と、その配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出する第２の影響値算出部とをそなえ、配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００１９】
また、配線密度予測部が、前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出するセル占有率算出部と、評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出する第３の影響値算出部とをそなえ、配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００２０】
なお、矩形領域設定部が、前記矩形領域を求めるべく２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いてもよいし、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いてもよい。
【００２１】
また、矩形領域設定部が、前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整してもよいし、第１の影響値算出部が、前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なってもよい。
さらに、配線密度予測部が多数のセルの相互間における配線密度を予測した後にその配線密度の予測結果に応じてセル配置が変更され、配線密度予測部が変更後のセル配置に基づいて配線密度を再予測する場合、配線密度予測部において、配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、上述した選択部，矩形領域設定部，配線通過確率算出部，矩形領域占有率算出部，第１の影響値算出部，セル占有率算出部および第３の影響値算出部により、配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、配線密度算出部により、評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出してもよい。
【００２２】
入力部を操作することにより表示部上で評価単位格子が選択された場合、表示制御部が、選択された評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示させてもよいし、さらに、リスト表示フラグがオンに設定されている場合、表示制御部が、強調的に表示されたセルおよび配線に関する情報をリストとして表示部上で表示させてもよい。
【００２３】
自動表示フラグがオンに設定されている場合、表示制御部が、自動的に、予め設定された基準値以上の配線密度をもつ評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示させるとともに、強調的に表示されたセルおよび配線に関する情報を表示部上でリストとして表示させてもよい。
【００２４】
また、本発明のセル配置装置では、下記項目(1)〜(7)のデータを、制御パラメータとして入力部から会話形式で入力・設定できるように構成してもよい。
(1)前記評価単位格子の大きさ。
(2)前記配線方向比率。
【００２５】
(3)前記通常モードの処理と前記高速モードの処理とのいずれを行なうかを指定するモード指定フラグ。
(4)前記配線経路の迂回率。
(5) 第１の影響値算出部が前記配線種別に応じた線幅による重み付けを行なう際に前記第１の配線密度影響値に対し乗算される重み付け量。
(6)前記リスト表示フラグ。
【００２６】
(7)前記自動表示フラグおよび前記基準値。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は本発明の一実施形態としてのセル配置装置の機能的な全体構成を示すブロック図で、この図１に示すように、本実施形態のセル配置装置１は、ＬＳＩ等の集積回路等の回路を設計するに際して所定のセル配置領域内に多数のセル（フリップフロップ，ＲＡＭ等の回路素子）を会話形式で配置するためのもので、ディスプレイ（表示部）１０，表示制御部１１，入力部２０，記憶部３０，ＣＰＵ４０などを有する一般的な処理装置（プロセッサ，コンピュータ）によって構成されている。
【００２８】
本実施形態において、ディスプレイ１０は、セル配置領域内でのセルの配置状態（後述するセル配置処理部４１による配置結果）を表示するほか、配線密度に関する情報（後述する配線密度予測部４２による予測結果等）を表示するものである。表示制御部１１は、ディスプレイ１０における表示状態を制御するものであり、ＣＰＵ４０（セル配置処理部４１，配線密度予測部４２）からの指示や入力部２０からの指示に応じて、後述するような各種表示制御動作を行なってディスプレイ１０での表示状態を制御する。
【００２９】
入力部２０は、例えばキーボードやマウスを有して構成され、オペレータ（回路設計者）によって操作され、ディスプレイ１０上の表示データに対する応答情報や、セル配置に必要な各種情報や、配線密度の予測に関する各種情報（後述する制御パラメータや評価単位格子の指定情報等）を入力するためのものである。従って、オペレータが、ディスプレイ１０における表示を参照しながら、入力部２０を操作して各種情報を入力することにより、会話形式でセルの配置や配線密度情報の表示を行なえるようになっている。
【００３０】
記憶部３０は、実際には、通常の処理装置内にそなえられるＲＡＭやＲＯＭのほか、処理装置（セル配置装置１）に接続されるディスク装置等の外部記憶装置などを含み、本実施形態のセル配置装置１に係わる各種情報を記憶する部分を総称している。この記憶部３０は、機能的には、回路設計情報記憶部３１，セルライブラリ３２，セル配置情報記憶部３３，制御パラメータ記憶部３４，セル配置情報一時記憶部３５を有しており、前述のＲＡＭ，ＲＯＭ，外部記憶装置が、記憶部３１，３３〜３５やセルライブラリ３２としての機能を果たしている。また、記憶部３０には、外部からインストールされた、セル配置プログラム（後述）や配線密度予測プログラム（後述）も格納されている。
【００３１】
ここで、回路設計情報記憶部３１は、論理設計により得られたネットリストや、セル配置領域（所定領域）の位置（具体的には原点位置および回転コード等）や、そのセル配置領域における配線層に関する情報〔配線層の数や各配線層における配線方向（ｘ方向のみ／ｙ方向のみ／ｘ，ｙ両方向）など〕や、配線禁止領域に関する情報（配線禁止領域の存在する配線層や位置）を記憶するものである。なお、ネットリストは、入力信号と、出力信号と、これらの信号間におけるセルの接続関係とを情報としてもつもので、集積回路における自動配置や自動配線に使用されるものである。
【００３２】
セルライブラリ３２は、集積回路の設計に際して配置対象となるセルに関する情報を、そのセル種類毎に記憶するものである。各セルに関する情報（セル内構成の情報）としては、例えば、各セル内での配線パターンに関する情報（使用配線層や配線位置等）や、セルの形状や大きさ（面積）が登録されている。セル内での配線パターンに関する情報、即ちピン情報の詳細については、図９を参照しながら後述する。
【００３３】
セル配置情報記憶部３３は、後述するセル配置処理部４１により行なわれたセル配置の結果であるセル配置情報、即ち、設計対象の集積回路を構成する全てのセルを所定のセル配置領域内のどこに配置したかを記憶するものである。
制御パラメータ記憶部３４は、オペレータの操作により入力部２０から会話形式で入力された各種制御パラメータ（配線密度予測処理に必要な値や予測結果の表示状態を指定する情報）を記憶するものである。制御パラメータとしては、下記項目▲１▼〜▲７▼のデータが入力部２０から会話形式で入力・設定され、制御パラメータ記憶部３４に登録されるようになっている。
【００３４】
▲１▼後述するごとく所定のセル配置領域を区画・分割する際の基本単位である評価単位格子のサイズ（大きさ；図８参照）。そのサイズは、２つの配線方向ｘ，ｙの辺の長さとして設定される。
▲２▼セル内の配線（ピン）が使用する配線層（使用層）での配線方向比率（ｘ方向の配線の割合ｄx およびｙ方向の配線の割合ｄy ＝１−ｄx ）。
【００３５】
▲３▼通常モードの処理と高速モードの処理とのいずれを行なうかを指定するモード指定フラグ（０／１）。
▲４▼ｘ方向およびｙ方向のそれぞれについての配線経路の迂回率ｍx ，ｍy （ｍx ≧１，ｍy ≧１；図１０参照）。
▲５▼後述するごとく第１の配線密度影響値Ｐx ，Ｐy の算出時に用いられる、特殊ネットの種別（配線種別）に応じた線幅による重み付け量ｂ。実際には、通常配線幅に対する線幅率で、その値としては、例えば、通常配線については１、クロック配線については２、電源配線については４等の値が設定される（図１１参照）。
【００３６】
▲６▼配線密度の予測結果をディスプレイ１０上で表示した状態（図１３参照）でオペレータが特定の評価単位格子を選択した場合に、その格子にかかるセル等の強調表示（図１４参照）を行なうと同時に、そのセル等に関する情報をリスト（図１５参照）として表示するか否かを指定するリスト表示フラグ（０／１）。
▲７▼配線密度が予測・算出されると同時に、基準値以上の配線密度をもつ評価単位格子に存在するセル等の強調表示（図１４参照）とそのセル等に関する情報のリスト表示（図１５参照）とを自動的に行なうか否かを指定する自動表示フラグ（０／１）、および、その基準値。
【００３７】
セル配置情報一時記憶部３５は、複数のバッファ３５ａから構成され、後述するセル配置処理部４１により行なわれたセル配置について、ストアセルコマンドにより指定された領域内のセル配置情報を、一時的にバッファ３５ａに保持するものである。各バッファ３５ａに保持されているセル配置情報は、リストアセルコマンドにより選択されると、バッファ３５ａから読み出されるようになっている。
【００３８】
ＣＰＵ４０は、セル配置装置１を統括管理するほか、各種処理を実行するもので、特に、本実施形態では、セル配置処理部４１および配線密度予測部４２としての機能を果たす。
セル配置処理部４１は、回路設計情報記憶部３１に記憶されているネットリストと、セルライブラリ３２に記憶されているセル情報と、オペレータにより入力部２０から入力された情報（ディスプレイ１０上の表示データに対する応答情報やセル配置に必要な各種情報）とに基づいて、オペレータとの会話形式により、所定のセル配置領域内に多数のセルを配置するものである。そして、セル配置領域内に対して全てのセルを配置した結果は、セル配置情報としてセル配置情報記憶部３３に格納されるようになっている。
【００３９】
このセル配置処理部４１の機能は、実際には、ハードディスク，磁気テープ，フロッピディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ等の記憶媒体からセル配置装置１（記憶部３０）にインストールされたセル配置プログラムをＲＡＭ等に読み出し、そのプログラムをＣＰＵ４０で実行することにより、ＣＰＵ４０の動作として実現される。
【００４０】
なお、本実施形態では、セル配置処理部４１によるセル配置動作中に、オペレータが入力部２０を操作してストアセルコマンドを入力した場合、ディスプレイ１０に表示されたセル配置画面上でオペレータにより指定された領域内のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａに一時的に記憶されるようになっている。一方、オペレータが入力部２０を操作してリストアセルコマンドを入力すると、そのコマンドにより指定されたバッファ３５ａからセル配置情報が読み出され、指定領域内のセルが、読み出されたセル配置情報に応じた状態に自動的に再配置されるようになっている。
【００４１】
配線密度予測部４２は、セル配置処理部４１により所定のセル配置領域内に配置された多数のセルの相互間における配線密度を、セル配置処理部４１によるセル配置結果（セル配置情報記憶部３３に記憶されたセル配置情報）のほか、回路設計情報記憶部３１，セルライブラリ３２および制御パラメータ記憶部３４に記憶されている各種情報に基づいて予測するものである。
【００４２】
この配線密度予測部４２の機能も、セル配置処理部４１の機能と同様、実際には、ハードディスク，磁気テープ，フロッピディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ等の記憶媒体からセル配置装置１（記憶部３０）にインストールされた配線密度予測プログラムをＲＡＭ等に読み出し、そのプログラムをＣＰＵ４０で実行することにより、ＣＰＵ４０の動作として実現される。ここで、本実施形態の配線密度予測プログラムは、所定のセル配置領域内に配置された多数のセルの相互間における配線密度を、ＣＰＵ（コンピュータ）４０に予測させるべく、図２に符号６０〜７０を付して示す各構成要素としてＣＰＵ４０を機能させるものである。
【００４３】
図２は上述した配線密度予測部４２の機能構成を詳細に示すブロック図で、この図２に示すように、本実施形態の配線密度予測部４２は、区画部６０，セル選択部６１，矩形領域設定部６２，配線通過確率算出部６３，矩形領域占有率算出部６４，第１の影響値算出部６５，配線禁止領域占有率算出部６６，第２の影響値算出部６７，セル占有率算出部６８，第３の影響値算出部６９および配線密度算出部７０を有して構成されている。
【００４４】
区画部６０は、制御パラメータ記憶部３４に登録されているサイズ（前記項目▲１▼のデータ）に基づいて、所定のセル配置領域を複数の評価単位格子（サーチ格子）に区画するものである。具体的な区画例については、図８を参照しながら後述する。
選択部６１は、セル配置情報記憶部３３を参照して、所定のセル配置領域に配置された多数のセルの中から、配線により接続されるべき２つのセルを選択するものである。
【００４５】
矩形領域設定部６２は、選択部６１により選択された２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求めるもので、その際、制御パラメータ記憶部３４のモード指定フラグにより通常モードが選択・設定されている時には、セルライブラリ３２から接続対象ピンの全ピン情報を読み出し、その全ピン情報を用いて矩形領域を求める一方、モード指定フラグにより高速モードが選択・設定されている時には、セルライブラリ３２から、接続対象ピンの代表ピン情報のみを読み出し、その代表ピン情報を用いて矩形領域を求めるようになっている。図９を参照しながら後述するごとく、代表ピン情報のみを読み出して矩形領域を求めることにより、全ピン情報を読み出して矩形領域を求める通常モードに比べて、処理を高速に行なうことができる。
【００４６】
また、矩形領域設定部６２は、求められた矩形領域の大きさを、制御パラメータ記憶部３４に登録されている配線経路の迂回率ｍx ，ｍy に基づいて調整する機能も有している。その詳細については、図１０を参照しながら後述するが、矩形領域のｘ方向，ｙ方向の２辺の長さに迂回率ｍx ，ｍy を乗算することにより矩形領域の大きさが調整される。配線経路の迂回を行なわない場合には、迂回率ｍx ，ｍy はどちらも１に設定される。
【００４７】
配線通過確率算出部６３は、図８を参照しながら後述するごとく、矩形領域設定部６２により設定された矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、これら２つのセルの接続対象ピン間の配線がその矩形領域内における配線グリッドのある１つの格子点を通過する確率（その格子点にｘ方向から到達する確率Ｗx およびｙ方向から到達する確率Ｗy ）を、配線通過確率として算出するものである。
【００４８】
矩形領域占有率算出部６４は、図８を参照しながら後述するごとく、各評価単位格子において矩形領域が占める割合（面積比）を矩形領域占有率ａとして算出するものである。
第１の影響値算出部６５は、評価単位格子ごとに、今回選択された２つのセル間の配線によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第１の配線密度影響値を算出するもので、具体的には、配線通過確率算出部６３で算出された配線通過確率Ｗx ，Ｗy と、矩形領域占有率算出部６４で算出された矩形領域占有率ａと、制御パラメータ記憶部３４から読み出された、今回の配線のネット種別に応じた線幅率ｂと、回路設計情報記憶部３１から読み出されたｘ方向配線層の数ｎx およびｙ方向配線層の数ｎy とに基づいて、配線方向ｘ，ｙにそれぞれ対応した第１の配線密度影響値Ｐx ，Ｐy を、下式（１），（２）によって算出する。なお、以下の数式中の“＊”は乗算を意味している。
【００４９】
Ｐx ＝Ｗx ＊ａ＊（１／ｎx ）＊ｂ （１）
Ｐy ＝Ｗy ＊ａ＊（１／ｎy ）＊ｂ （２）
配線禁止領域占有率算出部６６は、所定のセル配置領域内に配線禁止領域が存在する場合、各評価単位格子において配線禁止領域が占める割合（面積比）を配線禁止領域占有率ａ1 として算出するものである。このとき、配線禁止領域に関する情報は、回路設計情報記憶部３１から読み出される。
【００５０】
第２の影響値算出部６７は、配線禁止領域内では配線が確率１で存在するものとみなして、評価単位格子ごとに、配線禁止領域によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第２の配線密度影響値を算出するもので、具体的には、配線禁止領域占有率算出６６で算出された配線禁止領域占有率ａ1 と、その配線禁止領域で禁止される配線の方向（ｘ，ｙ）への配線を行なう配線層の数ｎとに基づいて、第２の配線密度影響値Ｐ1 を下式（３）によって算出する。
【００５１】
Ｐ1 ＝１＊ａ1 ＊（１／ｎ） （３）
セル占有率算出部６８は、セル配置情報記憶部３３からの情報とセルライブラリ３２から読み出された各セルの面積とに基づいて、所定のセル配置領域内に配置された各セルが各評価単位格子において占める割合（面積比）をセル占有率ａ2 として算出するものである。
【００５２】
第３の影響値算出部６９は、評価単位格子ごとに、各セル内構成（配線パターン，ピン）によりその評価単位格子での配線密度がどれだけ増加するかを示す指標となる第３の配線密度影響値として算出するもので、具体的には、セル占有率算出部６８で算出されたセル占有率ａ2 と、セルライブラリ３２からの各セル内での使用層情報と、制御パラメータ記憶部３４から読み出された配線方向比率ｄx およびｄy とに基づいて、配線方向ｘ，ｙにそれぞれ対応した第３の配線密度影響値Ｐx ′，Ｐy ′を、下式（４），（５）によって算出する。
【００５３】
Ｐx ′＝ａ2 ＊ｄx （４）
Ｐy ′＝ａ2 ＊ｄy （５）
配線密度算出部７０は、評価単位格子ごとに、多数のセルの相互間における全ての配線についてそれぞれ算出された第１の配線密度影響値Ｐx ，Ｐy と、配線禁止領域について算出された第２の配線密度影響値Ｐ1 と、セル内構成について算出された第３の配線密度影響値Ｐx ′，Ｐy ′との総和を、その評価単位格子での配線密度Ｄとして算出するものである。
【００５４】
ただし、ｘ方向の配線密度を算出する際には、評価単位格子ごとに、ｘ方向について算出された影響値Ｐx ，Ｐ1 ，Ｐx ′を積算し、ｙ方向の配線密度を算出する際には、評価単位格子ごとに、ｙ方向について算出された影響値Ｐy ，Ｐ1 ，Ｐy ′を積算し、ｘ，ｙ両方向の配線密度を算出する際には、評価単位格子ごとに、全ての影響値Ｐx ，Ｐy ，Ｐ1 ，Ｐx ′，Ｐy ′を積算する。
【００５５】
なお、本実施形態では、配線密度予測部４２が各評価単位格子の配線密度Ｄを予測した後にその配線密度Ｄの予測結果に応じてセル配置が変更され配線密度予測部４２が変更後のセル配置に基づいて配線密度Ｄを再予測する場合、配線密度予測部４２において、配置を変更されたセルについて配置変更前に算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、そのセルにかかる評価単位格子の配線密度Ｄから減算してから、前述した選択部６１，矩形領域設定部６２，配線通過確率算出部６３，矩形領域占有率算出部６４，第１の影響値算出部６５，セル占有率算出部６８および第３の影響値算出部６９により、配置変更後のセルについての第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を評価単位格子ごとに算出し、配線密度算出部７０により、評価単位格子ごとに、前記減算の結果に、再算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を加算した値を、その評価単位格子での配線密度Ｄとして算出するように構成されている。このような配線密度Ｄの再予測手順の具体例については、図１２を参照しながら後述する。
【００５６】
そして、本実施形態の表示制御部１１は、配線密度予測部４２により予測された配線密度Ｄをディスプレイ１０に表示させるに際して、以下の（ａ）〜（ｃ）のような表示制御機能を有している。
（ａ）ディスプレイ１０に所定のセル配置領域における評価単位格子を表示させるとともに、図１３に示すごとく、ディスプレイ１０に表示された各評価単位格子内の表示状態を、配線密度算出部７０により評価単位格子ごとに算出された配線密度Ｄに応じて段階的に変化させる。具体的には、評価単位格子ごとに、配線密度Ｄに応じて色分けして表示することにより、所定のセル配置領域における配線密度Ｄの予測結果をディスプレイ１０に表示する。なお、このようにディスプレイ１０に表示する配線密度Ｄとしては、ｘ方向のみの配線密度、ｙ方向のみの配線密度、もしくは、ｘ，ｙ両方向（ｘ，ｙ混在）の配線密度のいずれかを選択できるようになっている。
【００５７】
（ｂ）オペレータが入力部２０を操作することによりディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択された場合、図１４に示すごとく、選択された評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとをディスプレイ１０上で強調的に表示させる。具体的には、他の部分とは異なる色による表示や、高輝度表示を行なう。このとき、制御パラメータ記憶部３４のリスト表示フラグがオンに設定されている場合には、図１５に示すごとく、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）をリストとしてディスプレイ１０上で表示させる。
【００５８】
（ｃ）制御パラメータ記憶部３４の自動表示フラグがオンに設定されている場合、各評価単位格子の配線密度Ｄが算出されると同時に、自動的に、予め設定された基準値以上の配線密度をもつ評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとをディスプレイ１０上で強調的に表示させるとともに、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）をディスプレイ１０上でリストとして表示させる。
【００５９】
次に、上述のごとく構成された本実施形態のセル配置装置１の動作について、図３〜図１５を参照しながら説明する。
まず、図３に示すフローチャート（ステップＳ１１〜Ｓ２４）に従って、本実施形態のセル配置装置１によりセル配置を行なう際の手順を説明する。
オペレータが入力部２０を操作することにより、前述した制御パラメータ▲１▼〜▲７▼が会話形式で指定・入力され制御パラメータ記憶部３４に登録されるほか、セル配置処理で必要な情報などが入力される（ステップＳ１１）。なお、制御パラメータ▲１▼〜▲７▼の指定が行なわれない場合には、制御パラメータ記憶部３４に予め登録されているデフォルト値を用いて、配線密度予測処理が行なわれる。
【００６０】
そして、セル配置処理部４１（セル配置プログラム）が起動され、回路設計情報記憶部３１に記憶されているネットリストと、セルライブラリ３２に記憶されているセル情報と、オペレータにより入力部２０から入力された情報（ディスプレイ１０上の表示データに対する応答情報やセル配置に必要な各種情報）とに基づいて、オペレータとの会話形式により、所定のセル配置領域内に多数のセルが配置され、セル配置領域内に対して全てのセルを配置した結果は、セル配置情報としてセル配置情報記憶部３３に格納される（ステップＳ１２）。
【００６１】
セル配置処理部４１により所定のセル配置領域内にセルが配置されると、配線密度予測部４２（配線密度予測プログラム）が起動され、これらのセルの相互間における配線密度が、セル配置結果（セル配置情報記憶部３３に記憶されたセル配置情報）のほか、回路設計情報記憶部３１，セルライブラリ３２および制御パラメータ記憶部３４に記憶されている各種情報に基づいて予測され、その予測結果がディスプレイ１０に表示される（ステップＳ１３）。配線密度の予測および表示の処理手順については、図４〜図７を参照しながら後述する。
【００６２】
この後、オペレータが入力部２０を操作することにより、ディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択されたか否か（ステップＳ１４）、ディスプレイ１０のセル配置画面上で領域指定が行なわれストアセルコマンドが入力されたか否か（ステップＳ１８）、リストアセルコマンドが入力されたか否か（ステップＳ２０）、ディスプレイ１０のセル配置画面上でセルの配置位置を変更するセル配置変更コマンドが入力されたか否か（ステップＳ２２）が判定される。
【００６３】
ディスプレイ１０の配線密度画面（図１３参照）上で特定の評価単位格子が選択された場合（ステップＳ１４からＹＥＳルート）、図１４に示すごとく、選択された評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとが、表示制御部１１により、ディスプレイ１０上で強調的に表示される（ステップＳ１５）。
【００６４】
このとき、制御パラメータ記憶部３４のリスト表示フラグがオンに設定されているか否かが判定され（ステップＳ１６）、オンであれば（ＹＥＳルート）、図１５に示すごとく、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）がリストとしてディスプレイ１０上の別ウインドウに表示される（ステップＳ１７）。
【００６５】
ストアセルコマンドが入力された場合（ステップＳ１８からＹＥＳルート）、ディスプレイ１０に表示されたセル配置画面上でオペレータにより指定された領域内のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａに一時的に保存・記憶される（ステップＳ１９）。
リストアコマンドが入力された場合（ステップＳ２０からＹＥＳルート）、そのリストアコマンドにより選択された一時保存状態のセル配置情報が、セル配置情報一時記憶部３５のバッファ３５ａから読み出され、指定領域内のセルが、セル配置処理部４１により、読み出されたセル配置情報に応じた状態に自動的に再配置される（ステップＳ２１）。そして、そのセル再配置結果に対して、再度、配線密度の予測および表示の処理が行なわれる（ステップＳ１３）。
【００６６】
セル配置変更コマンドが入力された場合（ステップＳ２２からＹＥＳルート）、そのコマンドに応じて、セル配置処理部４１により所定のセル配置領域内でセルの移動／再配置／配置変更が行なわれ（ステップＳ２３）、そのセル再配置結果に対して、再度、配線密度の予測および表示の処理が行なわれる（ステップＳ１３）。
ステップＳ１４，Ｓ１８，Ｓ２０，Ｓ２２で全てＮＯ判定となり、ステップＳ２４で処理終了と判定された場合（ＹＥＳルート）には、セル配置処理を終了する。ステップＳ２４でＮＯ判定の場合には、ステップＳ１４へ戻り、格子の選択，各種コマンドの入力を待つ。
【００６７】
上述のごとく、本実施形態では、セル配置処理に際して、セル配置画面上で領域指定を行ないストアセルコマンドを入力することにより、その指定領域内に配置されているセルとその配置情報とをバッファ３５ａに保存することができる。セル配置情報の保存後、その領域内のセルを移動させたり配置しない状態にしたりしても、リストアセルコマンドを入力することにより、バッファ３５ａからセル配置情報が読み出され、そのセル配置情報に基づいて、指定領域内のセル配置を元の状態に戻すことができる。指定領域内のセル配置情報を一時保存するバッファ３５ａは、図１に示すごとく複数個用意されており、複数の指定領域内のセル配置情報を一時保存できる。
【００６８】
また、本実施形態では、ストアセルコマンドによりセル配置情報を部分的に保存したり、リストアセルコマンドによりセル配置を再現したりしながら、複数種類のセル配置を行ない、これらのセル配置をディスプレイ１０上に同時に表示できる。さらに、後述するごとくディスプレイ１０上で配線密度画面を複数表示することも可能であるので、複数種類のセル配置それぞれについての配線密度表示をディスプレイ１０上で同時に行ない、オペレータは、これらの配線密度表示を参照しながら最適なセル配置を選択することができる。
【００６９】
さて、次に、図４〜図７に示すフローチャートに従い、図８〜図１５も参照しながら、図３のステップＳ１３で行なわれる配線密度の予測および表示の処理について詳細に説明する。
ここで、図４は配線密度の予測および表示を行なう際の手順（全体的な流れ）を説明するためのフローチャート（ステップＳ３１〜Ｓ４５）、図５はセル間配線密度の算出処理（図４のステップＳ３３）の手順をより詳細に説明するためのフローチャート（ステップＳ５１〜Ｓ６４）、図６は配線禁止領域を配線密度に加味するための演算処理（図４のステップＳ３４）の手順をより詳細に説明するためのフローチャート（ステップＳ７１〜Ｓ７６）、図７はセル内構成を配線密度に加味するための演算処理（図４のステップＳ３５）の手順をより詳細に説明するためのフローチャート（ステップＳ８１〜Ｓ８６）である。
【００７０】
図４に示すように、まず、区画部６０により、制御パラメータ記憶部３４に登録されているサイズに基づいて、所定のセル配置領域を複数の評価単位格子に区画する（ステップＳ３１）。評価単位格子の具体例を、図８に示す。この図８において、点線は配線グリッドを示し、実線で記入された格子が評価単位格子である。１本の配線グリッドが、最小線幅（通常の配線の線幅）に対応し、図８に示す例では、ｘ方向に１０グリッド，ｙ方向に１０グリッドの正方形の領域を１つの評価単位格子としている。
【００７１】
そして、今回の配線密度の予測処理が、少なくとも１度は配線密度の予測処理を行なった後の処理であるか否か、即ち、セルの配置変更（再配置）を行なった後の再処理であるか否かを判定し（ステップＳ３２）、再処理でなければ（ＮＯルート）、セル間配線密度の算出処理（ステップＳ３３），配線禁止領域を配線密度に加味するための演算処理（ステップＳ３４）およびセル内構成を配線密度に加味するための演算処理（ステップＳ３５）を行なう。なお、ステップＳ３２でセルの配置変更（再配置）を行なった後の再処理であると判定された場合（ＹＥＳルート）については、図１２を参照しながら後述する。
【００７２】
以下に、これらのステップＳ３３〜Ｓ３５の処理について、それぞれ図５〜図７を参照しながら詳細に説明する。
セル間配線密度の算出処理（ステップＳ３３）に際しては、図５に示すように、まず、選択部６１により、セル配置情報記憶部３３を参照して、所定のセル配置領域に配置された多数のセルの中から、配線により接続されるべき２つのセルを選択し（ステップＳ５１）、選択された２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を、矩形領域設定部６２により求める。
【００７３】
このとき、矩形領域設定部６２では、制御パラメータ記憶部３４を参照し、制御パラメータ記憶部３４のモード指定フラグにより通常モードと高速モードとのいずれが選択・設定されているかを判断する（ステップＳ５２）。
通常モードが選択されている場合（ステップＳ５２から“通常”ルート）、セルライブラリ３２から接続対象ピンの全ピン情報を読み出し（ステップＳ５３）、その全ピン情報に基づいて矩形領域Ｘ×Ｙを求める一方（ステップＳ５４）、高速モードが選択されている場合（ステップＳ５２から“高速”ルート）、セルライブラリ３２から、接続対象ピンの代表ピン情報のみを読み出し（ステップＳ５５）、その代表ピン情報に基づいて矩形領域Ｘ×Ｙを求める（ステップＳ５６）。
【００７４】
例えば図８に示すように、セルＣ１の接続対象ピンＰ１とセルＣ２の接続対象ピンＰ２とが配線により接続される場合、通常モードでは、接続対象ピンＰ１とＰ２との間で最も遠い２点Ａ，Ｂが選択され、これらの２点Ａ，Ｂを対角線上の頂点とする矩形領域Ｘ×Ｙが求められる。
ところで、各セルのピン（セル内配線パターン）の形状が複雑な場合には、その形状は複数の矩形を用いて表現され、それらの矩形がピン情報としてセルライブラリ３２に登録されている。そして、複数のピン情報が登録されている場合、それらのうちの一つが代表ピン情報としてセルライブラリ３２に登録されており、セルライブラリ３２からピン情報を読み出す際には、最初にその代表ピン情報が読み出されるようになっている。従って、全てのピン情報を読み出して最も遠い２点を求めるよりも、代表ピン情報のみを読み出して代表ピン間の最も遠い２点を求める方が、処理速度はかなり速くなる。
【００７５】
例えば図９に示すように、接続対象ピンＰ１が３つの矩形Ｐ１−１，Ｐ１−２，Ｐ１−３を用いて表現され、接続対象ピンＰ２が２つの矩形Ｐ２−１，Ｐ２−２を用いて表現され、矩形Ｐ１−２およびＰ２−２がそれぞれ代表ピンとして登録されているものとする。
この場合、通常モードでは、接続対象ピンＰ１の全体と接続対象ピンＰ２の全体との間で最も遠くなる点Ａ′（矩形Ｐ１−１の左上頂点）と点Ｂ′（矩形Ｐ２−１の左下頂点）とが求められ、これらの２点Ａ′，Ｂ′を対角線上の頂点とする矩形領域Ｘ′×Ｙ′が求められる。
【００７６】
これに対し、高速モードでは、接続対象ピンＰ１の代表ピンＰ１−２と接続対象ピンＰ２の代表ピンＰ２−２との間で最も遠くなる点Ａ″（矩形Ｐ１−２の左上頂点）と点Ｂ″（矩形Ｐ２−２の左下頂点）とが求められ、これらの２点Ａ′，Ｂ′を対角線上の頂点とする矩形領域Ｘ″×Ｙ″が求められることになる。
代表ピンのみで矩形領域を設定した場合、配線密度の予測結果の精度が若干低下する可能性はあるが、セルライブラリ３２から読み出すデータ量が減少し、矩形領域を求める処理に要する時間を大幅に削減することができる。
【００７７】
ステップＳ５４もしくはＳ５６で求められた矩形領域Ｘ×Ｙの大きさは、さらに、矩形領域設定部６２により、制御パラメータ記憶部３４に登録されている配線経路の迂回率ｍx ，ｍy に基づいて調整される（ステップＳ５７）。
例えば図１０に示すように、２つのセルＣ１，Ｃ２について矩形領域Ｘ×Ｙが求められ、ｘ方向およびｙ方向への配線経路の迂回率としてｍx ，ｍy が設定されている場合、矩形領域のｘ方向，ｙ方向の２辺の長さＸ，Ｙにそれぞれ迂回率ｍx ，ｍy を乗算し、矩形領域がＸ×Ｙから（Ｘ＊ｍx ）×（Ｙ＊ｍy ）に調整される。このとき、調整後の新たな矩形領域（Ｘ＊ｍx ）×（Ｙ＊ｍy ）の４頂点は、調整前の矩形領域Ｘ×Ｙの４頂点から均等に離れた位置に配置される。これにより、ｘ，ｙ方向の迂回率に従って矩形領域が大きく設定され、迂回によって配線経路が通過する可能性がある領域を考慮しながら配線密度を予測することができる。なお、配線経路の迂回を行なわない場合には、迂回率ｍx ，ｍy はどちらも１に設定されるので、ステップＳ５７による処理後も矩形領域はＸ×Ｙのままになる。
【００７８】
上述のようにして矩形領域が設定された後、配線通過確率算出部６３により、配線がその矩形領域内における配線グリッドのある１つの格子点を通過する確率を算出する（ステップＳ５８）。このとき、矩形領域内において２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様（一律）であるとみなして、その格子点にｘ方向から到達する確率Ｗx およびｙ方向から到達する確率Ｗy を、配線通過確率として算出する。
【００７９】
図８を参照して配線通過確率の具体例について説明する。矩形領域Ｘ×Ｙ内では、マンハッタン配線法により配線が行なわれた場合、どのような経路であっても２つの点Ａ，Ｂ間を結ぶ配線経路の長さ（配線長）は常に同じであり、配線が通過する配線グリッドの格子点の数も常に同じである。
図８に示す例において、セルＣ１の点ＡとセルＣ２の点Ｂとを結ぶ配線経路上には、その配線がｘ方向から配線グリッドの格子点に到達する点は必ず２８個存在し、その配線がｙ方向から配線グリッドの格子点に到達する点は必ず３０個存在する。従って、矩形領域Ｘ×Ｙ内の配線グリッドのある１つの格子点にｘ方向から配線が到達する確率Ｗx は、(28/(28+30))*(1/(28*30))となり、同様に、ｙ方向から配線が到達する確率Ｗy は、(30/(28+30))*(1/(28*30))となる。
【００８０】
配線通過確率を算出した後、矩形領域占有率算出部６４により、各評価単位格子において矩形領域が占める割合〔面積比＝（評価単位格子と重なる矩形領域の面積）／（評価単位格子の面積）〕を矩形領域占有率ａとして算出し（ステップＳ５９）、回路設計情報記憶部３１からｘ方向配線層の数ｎx およびｙ方向配線層の数ｎy を読み出すとともに（ステップＳ６０）、制御パラメータ記憶部３４からネット種別に応じた線幅の重み付け量（線幅率）ｂを読み出す（ステップＳ６１）。なお、これらのステップＳ５９〜Ｓ６１の処理順序は、図５に示す順序に限定されるものではない。
【００８１】
そして、第１の影響値算出部６５により、評価単位格子ごとに、今回選択された２つのセル間の配線によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第１の配線密度影響値Ｐx ，Ｐy が、確率Ｗx ，Ｗy ，矩形領域占有率ａ，層数ｎx ，ｎy および線幅率ｂに基づいて、配線方向ｘ，ｙにそれぞれ対応した前記式（１），（２）を用いて算出される（ステップＳ６２）。
【００８２】
例えば、図８に示す評価単位格子Ｄ１においては、格子Ｄ１の全てが矩形領域と重なっているので、矩形領域占有率ａは１となる。一方、図８に示す評価単位格子Ｄ２においては、その一部のみが矩形領域と重なっており、矩形領域占有率ａは１６／１００（＝０．１６）となる。
また、ｘ方向配線層がｎx 存在し、ｙ方向配線層がｎy 存在する場合には、確率Ｗx ，Ｗy に、その層数ｎx ，ｎy の逆数をそれぞれ乗算する。例えば、設計対象の回路が３層で構成され、第１層がｘ，ｙ両方向の配線層、第２層および第３層がいずれもｙ方向配線層である場合、ｎx ＝１，ｎy ＝３となり、図８に示す評価単位格子Ｄ２において、Ｐx ＝Ｗx *(16/100)*(1/1) ，Ｐy ＝Ｗy *(16/100)*(1/3) となる。
【００８３】
さらに、本実施形態では、確率Ｗx ，Ｗy には線幅率ｂも乗算されている。通常の配線では、配線グリッド内で配線を行なうが、クロックネットや電源ネット等の特殊ネットは、線幅が広く、隣接する配線グリッドも使用してしまうことになり、評価単位格子内で配線が通過する確率も増大することになる。これを考慮すべく、前述のごとく線幅率ｂをネット種別（配線種別）ごとに制御パラメータ記憶部３４に予め登録しておき、第１の配線密度影響値Ｐx ，Ｐy に対し線幅率ｂを乗算して、ネット種別に応じた線幅による重み付けを行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊配線等については、その線幅の太さに見合った第１の配線密度影響値Ｐx ，Ｐy が算出される。
【００８４】
例えば図１１に示すように、通常の配線Ｅ１は１本の配線グリッドしか使用しないが、クロック配線や電源配線等の特殊配線Ｅ２は、両側のグリッドも使用しており、全部で３本のグリッドを使用することになる。このような場合、線幅率ｂとして３（３００％）を予め設定しておくことで、その線幅を考慮した第１の配線密度影響値Ｐx ，Ｐy が算出される。なお、図１１において、点線は、図８と同様、配線グリッドを示している。
【００８５】
上述のごとく評価単位格子ごとに算出された第１の配線密度影響値Ｐx ，Ｐy は、配線密度算出部７０により、評価単位格子ごとに積算され、その積算値（総和）が、各評価単位格子での配線密度Ｄとして算出される（ステップＳ６３）。
この後、所定のセル配置領域内に配置されたセル間の全ての配線について演算を終了したか否かを判定し（ステップＳ６４）、配線に接続されるべきセルが残っている場合（ＮＯルート）には、ステップＳ５１に戻って同様の処理を繰り返し実行する一方、全ての配線について演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３４へ移行する。
【００８６】
ステップＳ３４、即ち、配線禁止領域を配線密度Ｄに加味するための演算処理に際しては、図６に示すように、まず、回路設計情報記憶部３１を参照し、セル配置領域内に配線禁止領域が存在する場合、配線禁止領域占有率算出部６６により、配線禁止領域を選択してから（ステップＳ７１）、その配線禁止領域が各評価単位格子において占める割合〔面積比＝（評価単位格子と重なる配線禁止領域の面積）／（評価単位格子の面積）〕を配線禁止領域占有率ａ1 として算出する（ステップＳ７２）。
【００８７】
また、第２の影響値算出部６７において、その配線禁止領域で禁止される配線の方向（ｘ，ｙ）への配線を行なう配線層の数ｎを、回路設計情報記憶部３１から読み出した後（ステップＳ７３）、配線禁止領域内では配線が確率１で存在するものとみなして、評価単位格子ごとに、配線禁止領域によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第２の配線密度影響値Ｐ1 が、配線禁止領域占有率ａ1 および層数ｎに基づいて、前記式（３）を用いて算出される（ステップＳ７４）。
【００８８】
例えば、ある評価単位格子内が、全ての配線層において配線禁止領域である場合には、第２の配線密度影響値Ｐ1 は１となる。また、ｎ層あるｘ方向配線層のうちの１層において、ある評価単位格子内の１／２（＝ａ1 ）が配線禁止領域となっている場合には、第２の配線密度影響値Ｐ1 として１＊（１／２）＊（１／ｎ）が算出される。
【００８９】
上述のごとく評価単位格子ごとに算出された第２の配線密度影響値Ｐ1 は、配線密度算出部７０により、評価単位格子ごとに積算され、既に算出されている第１の配線密度影響値Ｐx ，Ｐy の総和に加算され、各評価単位格子での配線密度Ｄとして算出される（ステップＳ７５）。
この後、所定のセル配置領域内における全ての配線禁止領域について演算を終了したか否かを判定し（ステップＳ７６）、未処理の配線禁止領域がある場合（ＮＯルート）には、ステップＳ７１に戻って同様の処理を繰り返し実行する一方、全ての配線禁止領域について演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３５へ移行する。
【００９０】
ステップＳ３５、即ち、セル内構成を配線密度Ｄに加味するための演算処理に際しては、図７に示すように、まず、セル占有率算出部６８により、セル配置情報記憶部３３を参照してセル配置領域内に配置されるセルを選択し（ステップＳ８１）、各配線層の各評価単位格子においてそのセルが占める割合〔面積比＝（評価単位格子と重なるセルの面積）／（評価単位格子の面積）〕をセル占有率ａ2 として算出する（ステップＳ８２）。なお、セルの面積は、セルライブラリ３２から読み出される。
【００９１】
また、第３の影響値算出部６９において、そのセルにおけるｘ方向配線の占有率ｄx とｙ方向配線の占有率ｄy （＝１−ｄx ）とを、制御パラメータ記憶部３４から読み出した後（ステップＳ８３）、評価単位格子ごとに、各セル内構成（配線パターン，ピン）によりその評価単位格子での配線密度Ｄがどれだけ増加するかを示す指標となる第３の配線密度影響値Ｐx ′，Ｐy ′が、セル占有率ａ2 および配線方向占有率ｄx ，ｄy に基づいて、配線方向ｘ，ｙにそれぞれ対応した前記式（４），（５）を用いて算出される（ステップＳ８４）。
【００９２】
本実施形態では、セル内構成である配線パターン（ピン）が使用する配線層をセル内で一律とするのではなく、使用配線層をｘ／ｙ方向配線の占有率ｄx ，ｄy に従って分配し、各セル内の配線パターンが各評価単位格子での配線密度Ｄに与える影響の度合いを、第３の配線密度影響値Ｐx ′，Ｐy ′として、配線方向ｘ，ｙのそれぞれについて算出している。
【００９３】
例えば、表面層のみでセル内構成が実現され、且つ、設計対象回路（チップ）の表面層の主配線方向がｘ方向である場合、ｘ方向配線の占有率ｄx は１（１００％；ｄy ＝０）として制御パラメータ記憶部３４に登録されており、その値に基づいて前記式（４），（５）による演算を行なうことにより、ｘ方向配線層の評価単位格子における第３の配線密度影響値Ｐx ′だけが算出されることになる。
【００９４】
上述のごとく評価単位格子ごとに算出された第３の配線密度影響値Ｐx ′，Ｐy ′は、配線密度算出部７０により、評価単位格子ごとに積算され、既に算出されている第１の配線密度影響値Ｐx ，Ｐy と第２の配線密度影響値Ｐ1 との総和に加算され、各評価単位格子での配線密度Ｄとして算出される（ステップＳ８５）。
【００９５】
この後、全てのセルについて演算を終了したか否かを判定し（ステップＳ８６）、未処理のセルがある場合（ＮＯルート）には、ステップＳ８１に戻って同様の処理を繰り返し実行する一方、全てのセルについて演算を終了している場合（ＹＥＳルート）には、本処理を終了して、図４のステップＳ３６へ移行する。
上述の処理により、配線密度算出部７０では、評価単位格子ごとに、セル間配線について算出された第１の配線密度影響値Ｐx ，Ｐy と、配線禁止領域について算出された第２の配線密度影響値Ｐ1 と、セル内構成について算出された第３の配線密度影響値Ｐx ′，Ｐy ′との総和が、各評価単位格子での配線密度Ｄとして算出される。
【００９６】
このとき、前述した通り、ｘ方向の配線密度Ｄx を算出する際には、評価単位格子ごとに、ｘ方向について算出された影響値Ｐx ，Ｐ1 ，Ｐx ′を積算し、ｙ方向の配線密度Ｄy を算出する際には、評価単位格子ごとに、ｙ方向について算出された影響値Ｐy ，Ｐ1 ，Ｐy ′を積算し、ｘ，ｙ両方向の配線密度Ｄx/y を算出する際には、評価単位格子ごとに、全ての影響値Ｐx ，Ｐy ，Ｐ1 ，Ｐx ′，Ｐy ′を積算する。
【００９７】
さて、上述のようにして配線密度Ｄの算出（予測）を終了すると、図４に示すように、表示制御部１１により、制御パラメータ記憶部３４の自動表示フラグがオンに設定されているか否かを判定し（ステップＳ３６）、オンでなければ（ＮＯルート）、ディスプレイ１０に所定のセル配置領域における評価単位格子を表示させるとともに（ステップＳ３７）、ｘ方向の配線密度とｙ方向の配線密度とｘ，ｙ両方向の配線密度とのうちのいずれを表示するかを判断する（ステップＳ３８）。
【００９８】
ｘ方向の配線密度を表示する場合（“ｘ”ルート）、各評価単位格子内の表示状態をｘ方向の配線密度Ｄx に応じて色分け表示し（ステップＳ３９）、ｙ方向の配線密度を表示する場合（“ｙ”ルート）、各評価単位格子内の表示状態をｙ方向の配線密度Ｄy に応じて色分け表示し（ステップＳ４０）、ｘ，ｙ両方向の配線密度Ｄx/y を表示する場合（“ｘ／ｙ”ルート）、各評価単位格子内の表示状態をｘ，ｙ両方向の配線密度Ｄx/y に応じて色分け表示する（ステップＳ４１）。
【００９９】
ステップＳ３７〜Ｓ４１によってディスプレイ１０上に表示された配線密度画面の例（配線密度の段階的表示の例）を図１３に示す。この図１３に示す格子の一つ一つが前述した評価単位格子であり、配線密度の高い方から順に、例えば、赤色，橙色，黄色，緑色，青色，紺色で各評価単位格子内が色付け表示される。ただし、上述のような色分け表示に限定されるものではなく、配線密度の高低を各評価単位格子内の表示状態によって判断できる表示手法であれば、他の手法でもよく、例えば、図１３に実際に示されているように、各評価単位格子内に記入される模様によって配線密度の段階的表示を行なってもよい。
【０１００】
また、本実施形態のセル配置装置１においては、図１３に示すような配線密度画面をディスプレイ１０上で複数表示できるので、複数の異なるセル配置状態についての配線密度画面をディスプレイ１０上に同時に表示し、配線密度の比較評価を行なうことも可能である。
一方、ステップＳ３６において制御パラメータ記憶部３４の自動表示フラグがオンであると判定された場合（ＹＥＳルート）には、表示制御部１１において、配線密度予測部４２により得られた各評価単位格子の配線密度Ｄと、制御パラメータ記憶部３４に予め設定されている基準値とを比較し、基準値以上の配線密度Ｄをもつ評価単位格子が存在するか否かを判断する（ステップＳ４２）。
【０１０１】
基準値以上の配線密度Ｄをもつ評価単位格子が存在する場合（ＹＥＳルート）、表示制御部１１により、自動的に、基準値以上の配線密度Ｄをもつ評価単位格子に存在するセルと、その評価単位格子を通過するネット（配線）と、そのネットにつながるセルとが、図１４に示すごとくディスプレイ１０上のセル配置画面で強調的に表示されるとともに、強調的に表示されたセルおよびネットに関する情報（セル名，ネット名等）が、図１５に示すようなリストとして、ディスプレイ１０上の別ウインドウで表示される（ステップＳ４３）。
【０１０２】
前述した図３のステップＳ１５や図４のステップＳ４３によってディスプレイ１０上のセル配置画面で強調表示されたセルやネットの例を図１４に示す。この図１４では、指定された評価単位格子内、もしくは、基準値以上の配線密度Ｄをもつ評価単位格子内に存在するセルが、例えば赤色（ハッチ記入領域）で強調表示され、その評価単位格子を通過するネットが、例えば黄色（一点鎖線）で強調表示され、そのネットにつながるセルが、例えば青色（網掛け領域）で強調表示される。ただし、上述のような色付けによる強調表示に限定されるものではなく、高輝度表示による強調表示等の他の強調表示手法を用いてもよい。
【０１０３】
また、前述した図３のステップＳ１７や図４のステップＳ４３によってディスプレイ１０上に表示されたリストの例を図１５に示す。この図１５に示すリストでは、上段に、指定された評価単位格子内、もしくは、基準値以上の配線密度Ｄをもつ評価単位格子内に存在するセルに関する情報が表示され、下段に、その評価単位格子を通過するネットに関する情報が表示されている。
【０１０４】
ステップＳ３９〜Ｓ４１やＳ４３による表示処理終了後、もしくは、ステップＳ４２で基準値以上の配線密度Ｄをもつ評価単位格子が存在しないと判断された場合（ＮＯルート）には、図３のステップ１４へ移行する。
図４のステップＳ３２で、セルの配置変更（再配置）を行なった後の再処理であると判定された場合（ＹＥＳルート）、即ち、配線密度予測部４２が各評価単位格子の配線密度Ｄを予測した後にその配線密度Ｄの予測結果に応じてセル配置が変更され配線密度予測部４２が変更後のセル配置に基づいて配線密度Ｄを再予測する場合には、本実施形態では、以下のような処理を行なう。
【０１０５】
つまり、配線密度予測部４２において、配置を変更されたセルについて配置変更前に算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、そのセルにかかる評価単位格子の配線密度Ｄから減算する（ステップＳ４４）。
そして、配置変更後のセルについてステップＳ３３およびＳ３５の処理を行ない、そのセルについての第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を、評価単位格子ごとに算出し、配線密度算出部７０により、評価単位格子ごとに、前記減算の結果に、再算出された第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′を加算した値を、その評価単位格子での配線密度Ｄとして算出してから（ステップＳ４５）、ステップＳ３６へ移行する。
【０１０６】
図１２はセル配置変更後の配線密度の再予測手順の具体例を示すもので、この図１２における格子の一つ一つが評価単位格子を示している。
この図１２に示すように、セルＣ３と位置Ｆ１に配置されたセルＣ４との間を配線により接続するものとして、配線密度Ｄが評価単位格子ごとに算出されている場合に、セルＣ４を位置Ｆ１から位置Ｆ２に移動した場合、セルＣ３とＣ４との間の矩形領域（配線経路領域）は、点線で示す領域から一点鎖線で示す領域に変化する。この場合、（Ａ）を付した評価単位格子について算出されている配線密度Ｄから、旧情報（第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′）を減算してから、（Ｂ）を付した評価単位格子について新たに算出された情報（第１の配線密度影響値Ｐx ，Ｐy および第３の配線密度影響値Ｐx ′，Ｐy ′）を加算することにより、全てのセルを対象として配線密度Ｄを再計算することなく最小の計算処理量でセル配置の変更後の配線密度を再予測することができる。
【０１０７】
このように、本発明の一実施形態によれば、セル間を結ぶ配線が各評価単位格子を通過する確率（第１の配線密度影響値Ｐx ，Ｐy ）を積算した値が、各評価単位格子の配線密度の予測値として求められ、多数のセルの相互間における配線密度Ｄを極めて短時間に且つ容易に予測できる。
これにより、セル配置時に、従来のごとく配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度Ｄを予測できるので、配線密度Ｄによる配線性評価を極めて短時間に且つ容易に行なうことができる。
【０１０８】
従って、実配線前に配線性の高いセル配置を短時間に行なえ、実配線後にセル再配置を行なう必要が生じる可能性を非常に低くでき、回路設計を極めて効率的に行なうことができる。
また、配線禁止領域やセル内構成が各評価単位格子の配線密度に影響を及ぼす度合いをそれぞれ第２の配線密度影響値Ｐ1 および第３の配線密度影響値Ｐx ′，Ｐy ′として配線密度の予測値に加算することにより、これらの配線禁止領域やセル内構成を加味した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１０９】
通常モードと高速モードとの切換設定を行なうことで、通常モード設定時には、セルライブラリ３２に登録されている接続対象ピンについての全ピン情報を用いて接続対象ピンの位置が求められ、配線密度Ｄを精度よく予測できる一方、高速モード設定時には、代表ピン情報のみを用いて接続対象ピンの位置が求められ、セルライブラリ３２から読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度Ｄの予測つまりは配線性評価をより高速に行なうことができる。
【０１１０】
また、２つのセルを結ぶ配線が通過しうる矩形領域を求める際に、配線経路の迂回率に応じてその矩形領域を大きく調整することにより、その迂回によって配線経路が通過する可能性がある領域を考慮した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
さらに、第１の配線密度影響値Ｐx ，Ｐy に対し、ネット種別に応じた線幅による重み付け（線幅率ｂの乗算）を行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊ネット等については、その線幅の太さに見合った第１の配線密度影響値Ｐx ，Ｐy を算出できるので、配線ネットを考慮した配線密度Ｄを見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１１１】
また、本実施形態では、図１２を参照しながら説明した通り、全てのセルを対象として配線密度Ｄを再計算することなく最小の計算処理量でセル配置の変更後の配線密度Ｄを再予測できるので、実配線前に配線性の高いセル配置を行なうべくセルの再配置を行なっても、再配置後の配線密度を速やかに予測できるので、実配線前に配線性の高いセル配置を短時間に行なえ、回路設計の効率化に大きく寄与する。
【０１１２】
一方、ディスプレイ１０における各評価単位格子内の表示状態を、図１３に示すように評価単位格子毎に算出された配線密度Ｄに応じて色分けすることにより、オペレータは、ディスプレイ１０を一目見ただけで、セル配置領域内のどの部分で配線密度が高くなっているか、つまりはどの領域においてセルの再配置を検討すべきかを判断することが可能であり、配線性を極めて容易に評価できる。
【０１１３】
また、図１４に示すように、ディスプレイ１０上で選択した評価単位格子にかかるセルやネットをディスプレイ１０上のセル配置画面で強調的に表示することにより、オペレータは、その表示をセル再配置の判断の目安とすることができ、配線が混雑している部分（配線密度Ｄの高い評価単位格子）に係わっているセル、つまり再配置を検討すべきセルを、表示部上で視覚的に捉えて判断することができる。
【０１１４】
このとき、強調表示とともに、強調表示されたセルおよび配線に関する情報を図１５に示すようなリストとしてディスプレイ１０上で表示することにより、オペレータは、配線の混雑に係わっているセルや配線を特定するための具体的な情報を直ちに認識することができる。
従って、オペレータは、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１１５】
また、自動表示フラグがオンである場合、基準値以上の配線密度をもつ評価単位格子にかかるセルやネットをディスプレイ１０上のセル配置画面で自動的に強調表示するとともに、強調表示されたセルおよび配線に関する情報をディスプレイ１０上でリストとして自動的に表示することにより、オペレータは、ディスプレイ１０上で評価単位格子を選択する操作を一々行なうことなく、配線混雑度（配線密度）の高い評価単位格子にかかるセルや配線をディスプレイ１０で視覚的に捉えて直ちに判断できるとともに、それらのセルや配線を特定するための具体的な情報を直ちに認識することができる。従って、オペレータは、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）をよりスムーズに行なうことができる。
【０１１６】
さらに、オペレータは、各種制御パラメータ▲１▼〜▲７▼を入力部２０から会話形式で入力・設定できるので、配線密度Ｄの算出（予測）条件や配線性の評価基準や処理速度（通常／高速）等を適宜設定でき、状況に応じた最適な配線性評価を行ないながらセル配置を実行できる。
そして、本実施形態のセル配置装置１によれば、上述のごとく高速に行なわれる配線密度Ｄの再予測のほか、図３にて前述したセル配置情報のストア／リストア機能を用いることにより、最適なセル配置を容易に且つ高速に行なえるようになる。
【０１１７】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【０１１８】
【発明の効果】
以上詳述したように、本発明の配線密度予測方法およびセル配置装置によれば、以下のような効果ないし利点を得ることができる。
〔１〕セル間を結ぶ配線が各評価単位格子を通過する確率（第１の配線密度影響値）を積算した値が、各評価単位格子の配線密度の予測値として求められ、多数のセルの相互間における配線密度を極めて短時間に且つ容易に予測できる。これにより、セル配置時に、配線プログラムを起動することなくセルの配置結果だけに基づいて配線密度を予測できるので、配線密度による配線性評価を極めて短時間に且つ容易に行なうことができる。従って、実配線前に配線性の高いセル配置を短時間に行なえ、実配線後にセル再配置を行なう必要が生じる可能性を非常に低くでき、回路設計を極めて効率的に行なうことができる。
【０１１９】
〔２〕配線禁止領域やセル内構成が各評価単位格子の配線密度に影響を及ぼす度合いをそれぞれ第２および第３の配線密度影響値として配線密度の予測値に加算することにより、これらの配線禁止領域やセル内構成を加味した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１２０】
〔３〕２つのセルを結ぶ配線が通過しうる矩形領域を求めるべくこれらのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている代表ピン情報を用いることにより、セルライブラリから読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度の予測つまりは配線性評価をより高速に行なうことができる。
【０１２１】
〔４〕通常モードと高速モードとの切換設定を行なうことで、通常モード設定時には、セルライブラリに登録されている接続対象ピンについての全ピン情報を用いて接続対象ピンの位置が求められ、配線密度を精度よく予測できる一方、高速モード設定時には、代表ピン情報のみを用いて接続対象ピンの位置が求められ、セルライブラリから読み出すデータ量が減少し、矩形領域を求める処理に要する時間を削減でき、配線密度の予測つまりは配線性評価をより高速に行なうことができる。
【０１２２】
〔５〕２つのセルを結ぶ配線が通過しうる矩形領域を求める際に、配線経路の迂回率に応じてその矩形領域を大きく調整することにより、その迂回によって配線経路が通過する可能性がある領域を考慮した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
〔６〕第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことにより、通常の配線より線幅の太い、クロックや電源のための特殊配線等については、その線幅の太さに見合った配線通過確率（第１の配線密度影響値）を算出できるので、配線種別を考慮した配線密度を見積もることができ、セル間の配線性をより確実かつ厳密に評価できる。
【０１２３】
〔７〕セル配置の変更後に配線密度を再予測する場合、配置を変更されたセルについて配置変更前に算出された旧情報（第１および第３の配線密度影響値）をそのセルにかかる評価単位格子の配線密度から減算してから、その減算結果に、配置変更後のセルについて算出された新情報を加算することにより、全てのセルを対象として配線密度を再計算することなく最小の計算処理量でセル配置の変更後の配線密度を再予測することができる。従って、実配線前に配線性の高いセル配置を行なうべくセルの再配置を行なっても、再配置後の配線密度を速やかに予測できるので、実配線前に配線性の高いセル配置を短時間に行なえ、回路設計の効率化に大きく寄与する。
【０１２４】
〔８〕表示部に表示された各評価単位格子内の表示状態を、評価単位格子毎に算出された配線密度に応じて段階的に変化させることにより、回路設計者は、表示部を一目見ただけで、セル配置領域内のどの部分で配線密度が高くなっているか、つまりはどの領域においてセルの再配置を検討すべきかを判断することが可能であり、配線性を極めて容易に評価できる。
【０１２５】
〔９〕表示部上で選択した評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で強調的に表示することにより、回路設計者は、その表示をセル再配置の判断の目安とすることができ、配線が混雑している部分（配線密度の高い評価単位格子）に係わっているセル、つまり再配置を検討すべきセルを、表示部上で視覚的に捉えて判断することができる。
【０１２６】
このとき、強調表示とともに、強調表示されたセルおよび配線に関する情報をリストとして表示部上で表示することにより、回路設計者は、配線の混雑に係わっているセルや配線を特定するための具体的な情報を直ちに認識することができる。
従って、回路設計者は、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１２７】
〔１０〕自動表示フラグがオンである場合、基準値以上の配線密度をもつ評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを表示部上で自動的に強調表示するとともに、強調表示されたセルおよび配線に関する情報が表示部上でリストとして自動的に表示することにより、回路設計者は、表示部上で評価単位格子を選択する操作を一々行なうことなく、配線混雑度（配線密度）の高い評価単位格子にかかるセルや配線を表示部上で視覚的に捉えて直ちに判断できるとともに、それらのセルや配線を特定するための具体的な情報を直ちに認識することができる。従って、回路設計者は、配線の混雑にどのセルの配置が大きく係わっているかを速やかに判断して、配線の混雑を緩和させるためのセル配置移動（セル再配置）を極めてスムーズに行なうことができる。
【０１２８】
〔１１〕回路設計者は、(1)評価単位格子の大きさ，(2)セル内の配線方向比率，(3)モード指定フラグ，(4)配線経路の迂回率，(5) 第１の影響値算出部が配線種別に応じた線幅による重み付けを行なう際に第１の配線密度影響値に対し乗算される重み付け量，(6)リスト表示フラグ，(7)自動表示フラグおよび基準値を、制御パラメータとして入力部から会話形式で入力・設定できるので、配線密度の算出（予測）条件や配線性の評価基準や処理速度（通常／高速）等を適宜設定でき、状況に応じた最適な配線性評価を行ないながらセル配置を実行することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態としてのセル配置装置の機能的な全体構成を示すブロック図である。
【図２】本実施形態の配線密度予測部の機能構成を詳細に示すブロック図である。
【図３】本実施形態のセル配置装置によりセル配置を行なう際の手順を説明するためのフローチャートである。
【図４】本実施形態のセル配置装置において配線密度の予測および表示を行なう際の手順を説明するためのフローチャートである。
【図５】本実施形態におけるセル間配線密度の算出処理の手順を説明するためのフローチャートである。
【図６】本実施形態における、配線禁止領域を配線密度に加味するための演算処理の手順を説明するためのフローチャートである。
【図７】本実施形態における、セル内構成を配線密度に加味するための演算処理の手順を説明するためのフローチャートである。
【図８】本実施形態における評価単位格子および矩形領域について説明するための図である。
【図９】本実施形態の通常モード設定時および高速モード設定時における矩形領域の求め方について説明するための図である。
【図１０】本実施形態における、配線経路の迂回率による矩形領域の調整について説明するための図である。
【図１１】本実施形態における、配線種別に応じた線幅による重み付けについて説明するための図である。
【図１２】本実施形態における、セル配置変更後の配線密度の再予測手順の具体例について説明するための図である。
【図１３】本実施形態における配線密度の段階的表示の例（配線密度画面の例）を示す図である。
【図１４】本実施形態におけるセルおよびネットの強調表示例を示す図である。
【図１５】本実施形態におけるセルおよびネットに関する情報のリスト表示例を示す図である。
【図１６】従来のセル配置手順および配線性評価手法を説明するためのフローチャートである。
【符号の説明】
１ セル配置装置
１０ ディスプレイ（表示部）
１１ 表示制御部
２０ 入力部（キーボード，マウス）
３０ 記憶部
３１ 回路設計情報記憶部
３２ セルライブラリ
３３ セル配置情報記憶部
３４ 制御パラメータ記憶部
３５ セル配置情報一時記憶部
３５ａ バッファ
４０ ＣＰＵ
４１ セル配置処理部
４２ 配線密度予測部
５０ バス
６０ 区画部
６１ セル選択部
６２ 矩形領域設定部
６３ 配線通過確率算出部
６４ 矩形領域占有率算出部
６５ 第１の影響値算出部
６６ 配線禁止領域占有率算出部
６７ 第２の影響値算出部
６８ セル占有率算出部
６９ 第３の影響値算出部
７０ 配線密度算出部
Claims (25)
- 回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、
前記所定領域を複数の評価単位格子に区画し、
配線により接続されるべき２つのセルを選択し、
該２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、
前記矩形領域内において該２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、該２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、
各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、
評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、
評価単位格子ごとに、該多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、
前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いることを特徴とする、配線密度予測方法。 - 回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、
前記所定領域を複数の評価単位格子に区画し、
配線により接続されるべき２つのセルを選択し、
該２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、
前記矩形領域内において該２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、該２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、
各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、
評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、
評価単位格子ごとに、該多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、
前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、該セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いることを特徴とする、配線密度予測方法。 - 回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、
前記所定領域を複数の評価単位格子に区画し、
配線により接続されるべき２つのセルを選択し、
該２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、
前記矩形領域内において該２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、該２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、
各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、
評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、
評価単位格子ごとに、該多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、
前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整することを特徴とする、配線密度予測方法。 - 回路設計に際し、所定領域内に配置された多数のセルの相互間における配線密度を予測する方法であって、
前記所定領域を複数の評価単位格子に区画し、
配線により接続されるべき２つのセルを選択し、
該２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求め、
前記矩形領域内において該２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、該２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出し、
各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出し、
評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出し、
評価単位格子ごとに、該多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出し、
前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことを特徴とする、配線密度予測方法。 - 前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出し、
前記配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出し、
評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項１〜請求項４のいずれか一項に記載の配線密度予測方法。 - 前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出し、
評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出し、
評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項１〜請求項５のいずれか一項に記載の配線密度予測方法。 - 該多数のセルの相互間における配線密度を予測した後にセル配置が変更され、変更後のセル配置に基づいて配線密度を再予測する場合、
配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、
配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、
評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項６記載の配線密度予測方法。 - 回路設計に際して所定領域内へのセル配置を会話形式で行なうべく、
前記所定領域内でのセル配置状態を表示する表示部と、
該表示部における表示状態を制御する表示制御部と、
該表示部上の表示データに対する応答情報やセル配置に必要な情報を入力する入力部と、
該入力部から入力された情報と論理設計により得られたネットリストとに基づいて前記所定領域内に多数のセルを配置するセル配置処理部とを有してなるセル配置装置であって、
該セル配置処理部により前記所定領域内に配置された多数のセルの相互間における配線密度を、該セル配置処理部によるセル配置結果に基づいて予測する配線密度予測部をそなえ、
該配線密度予測部が、
前記所定領域を複数の評価単位格子に区画する区画部と、
配線により接続されるべき２つのセルを選択する選択部と、
該２つのセルの接続対象ピンを対角線上の頂点とする矩形領域を求める矩形領域設定部と、
前記矩形領域内において該２つのセルの接続対象ピン間の配線が配線グリッドの各格子点を通過する確率は一様であるとみなして、該２つのセルの接続対象ピン間の配線が前記矩形領域内における配線グリッドのある１つの格子点を通過する確率を配線通過確率として算出する配線通過確率算出部と、
各評価単位格子において前記矩形領域が占める割合を矩形領域占有率として算出する矩形領域占有率算出部と、
評価単位格子ごとに、前記配線通過確率と前記矩形領域占有率との乗算値を、当該配線によるその評価単位格子での配線密度増加分の指標となる第１の配線密度影響値として算出する第１の影響値算出部と、
評価単位格子ごとに、該多数のセルの相互間における全ての配線についてそれぞれ算出された前記第１の配線密度影響値の総和を、その評価単位格子での配線密度として算出する配線密度算出部とをそなえて構成されるとともに、
該表示制御部が、該表示部に前記所定領域における評価単位格子を表示させるとともに、該表示部に表示された各評価単位格子内の表示状態を、該配線密度算出部により評価単位格子毎に算出された前記配線密度に応じて段階的に変化させることを特徴とする、セル配置装置。 - 該配線密度予測部が、
前記所定領域内に配線禁止領域が存在する場合、各評価単位格子において前記配線禁止領域が占める割合を配線禁止領域占有率として算出する配線禁止領域占有率算出部と、
前記配線禁止領域内では配線が確率１で存在するものとし、評価単位格子ごとに、前記確率１と前記配線禁止領域占有率との乗算値を、前記配線禁止領域によるその評価単位格子での配線密度増加分の指標となる第２の配線密度影響値として算出する第２の影響値算出部とをそなえ、
該配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第２の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項８記載のセル配置装置。 - 該配線密度予測部が、
前記所定領域内に配置された各セルが各評価単位格子において占める割合をセル占有率として算出するセル占有率算出部と、
評価単位格子ごとに、前記セル占有率と当該セルについて予め設定されている当該セル内での配線方向比率との乗算値を、当該セルによるその評価単位格子での配線密度増加分の指標となる第３の配線密度影響値として算出する第３の影響値算出部とをそなえ、
該配線密度算出部が、評価単位格子ごとに、前記第１の配線密度影響値の総和にさらに前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項８記載のセル配置装置。 - 該矩形領域設定部が、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報を用いることを特徴とする、請求項８記載のセル配置装置。
- 該矩形領域設定部が、前記矩形領域を求めるべく該２つのセルの接続対象ピンの位置を求める際に、通常モード設定時には、セルライブラリに登録されている当該セルの接続対象ピンについての全ピン情報を用いる一方、高速モード設定時には、該セルライブラリに登録されている当該セルの接続対象ピンについての代表ピン情報のみを用いることを特徴とする、請求項８記載のセル配置装置。
- 該矩形領域設定部が、前記矩形領域を求める際に、配線経路の迂回率に基づいて前記矩形領域の大きさを調整することを特徴とする、請求項８記載のセル配置装置。
- 該第１の影響値算出部が、前記第１の配線密度影響値に対し、配線種別に応じた線幅による重み付けを行なうことを特徴とする、請求項８記載のセル配置装置。
- 該配線密度予測部が該多数のセルの相互間における配線密度を予測した後にその配線密度の予測結果に応じてセル配置が変更され、該配線密度予測部が変更後のセル配置に基づいて配線密度を再予測する場合、
該配線密度予測部において、
配置を変更されたセルについて配置変更前に算出された前記第１の配線密度影響値および前記第３の配線密度影響値を、そのセルにかかる評価単位格子の配線密度から減算してから、
該選択部，該矩形領域設定部，該配線通過確率算出部，該矩形領域占有率算出部，該第１の影響値算出部，該セル占有率算出部および該第３の影響値算出部により、配置変更後のセルについての前記第１の配線密度影響値および前記第３の配線密度影響値を評価単位格子ごとに算出し、
該配線密度算出部により、評価単位格子ごとに、前記減算の結果に、再算出された前記第１の配線密度影響値および前記第３の配線密度影響値を加算した値を、その評価単位格子での配線密度として算出することを特徴とする、請求項１０記載のセル配置装置。 - 該入力部を操作することにより該表示部上で評価単位格子が選択された場合、該表示制御部が、選択された評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを該表示部上で強調的に表示させることを特徴とする、請求項８〜請求項１５のいずれか一項に記載のセル配置装置。
- リスト表示フラグがオンに設定されている場合、該表示制御部が、強調的に表示されたセルおよび配線に関する情報をリストとして該表示部上で表示させることを特徴とする、請求項１６記載のセル配置装置。
- 自動表示フラグがオンに設定されている場合、該表示制御部が、自動的に、予め設定された基準値以上の配線密度をもつ評価単位格子に存在するセルとその評価単位格子を通過する配線とその配線につながるセルとを該表示部上で強調的に表示させるとともに、強調的に表示されたセルおよび配線に関する情報を該表示部上でリストとして表示させることを特徴とする、請求項８〜請求項１５のいずれかに記載のセル配置装置。
- 前記評価単位格子の大きさを、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項８記載のセル配置装置。
- 前記配線方向比率を、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１０記載のセル配置装置。
- 前記通常モードの処理と前記高速モードの処理とのいずれを行なうかを指定するモード指定フラグを、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１２記載のセル配置装置。
- 前記配線経路の迂回率を、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１３記載のセル配置装置。
- 該第１の影響値算出部が前記配線種別に応じた線幅による重み付けを行なう際に前記第１の配線密度影響値に対し乗算される重み付け量を、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１４記載のセル配置装置。
- 前記リスト表示フラグを、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１７記載のセル配置装置。
- 前記自動表示フラグおよび前記基準値を、制御パラメータとして該入力部から会話形式で入力・設定することを特徴とする、請求項１８記載のセル配置装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29079097A JP4128251B2 (ja) | 1997-10-23 | 1997-10-23 | 配線密度予測方法およびセル配置装置 |
| US09/072,357 US6260179B1 (en) | 1997-10-23 | 1998-05-05 | Cell arrangement evaluating method, storage medium storing cell arrangement evaluating program, cell arranging apparatus and method, and storage medium storing cell arranging program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29079097A JP4128251B2 (ja) | 1997-10-23 | 1997-10-23 | 配線密度予測方法およびセル配置装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126825A JPH11126825A (ja) | 1999-05-11 |
| JP4128251B2 true JP4128251B2 (ja) | 2008-07-30 |
Family
ID=17760539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29079097A Expired - Lifetime JP4128251B2 (ja) | 1997-10-23 | 1997-10-23 | 配線密度予測方法およびセル配置装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6260179B1 (ja) |
| JP (1) | JP4128251B2 (ja) |
Families Citing this family (116)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
| DE19654846A1 (de) * | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| DE19704742A1 (de) * | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
| JP3341730B2 (ja) | 1999-08-20 | 2002-11-05 | 日本電気株式会社 | パターンデータ密度検査装置 |
| JP2001257268A (ja) * | 2000-03-13 | 2001-09-21 | Nec Microsystems Ltd | レイアウト方法 |
| JP2001306640A (ja) * | 2000-04-17 | 2001-11-02 | Mitsubishi Electric Corp | 自動配置配線手法、自動配置配線装置、および半導体集積回路 |
| EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
| JP4908601B2 (ja) * | 2000-06-22 | 2012-04-04 | 富士通株式会社 | Ｌｓｉのセル配置位置情報変更プログラム及び方法 |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US7055120B2 (en) * | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| CN1529864B (zh) * | 2000-12-06 | 2010-05-05 | 凯登斯设计系统有限公司 | 在布局中考虑到斜布线的方法和装置 |
| US7003754B2 (en) | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US6516455B1 (en) * | 2000-12-06 | 2003-02-04 | Cadence Design Systems, Inc. | Partitioning placement method using diagonal cutlines |
| US7024650B2 (en) | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US6957410B2 (en) * | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US7080336B2 (en) * | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US6826737B2 (en) * | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
| US7073150B2 (en) * | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US6915501B2 (en) | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
| US6883154B2 (en) | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7210129B2 (en) * | 2001-08-16 | 2007-04-24 | Pact Xpp Technologies Ag | Method for translating programs for reconfigurable architectures |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US7082104B2 (en) * | 2001-05-18 | 2006-07-25 | Intel Corporation | Network device switch |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
| US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
| EP1402382B1 (de) | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US6745379B2 (en) | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
| US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
| US6931616B2 (en) * | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US6795958B2 (en) * | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US7093224B2 (en) | 2001-08-28 | 2006-08-15 | Intel Corporation | Model-based logic design |
| US6708321B2 (en) | 2001-08-29 | 2004-03-16 | Intel Corporation | Generating a function within a logic design using a dialog box |
| US6983427B2 (en) | 2001-08-29 | 2006-01-03 | Intel Corporation | Generating a logic design |
| US7107201B2 (en) * | 2001-08-29 | 2006-09-12 | Intel Corporation | Simulating a logic design |
| US20030046051A1 (en) * | 2001-08-29 | 2003-03-06 | Wheeler William R. | Unified design parameter dependency management method and apparatus |
| US6640329B2 (en) | 2001-08-29 | 2003-10-28 | Intel Corporation | Real-time connection error checking method and process |
| US6859913B2 (en) * | 2001-08-29 | 2005-02-22 | Intel Corporation | Representing a simulation model using a hardware configuration database |
| US6721925B2 (en) | 2001-08-29 | 2004-04-13 | Intel Corporation | Employing intelligent logical models to enable concise logic representations for clarity of design description and for rapid design capture |
| US7073156B2 (en) | 2001-08-29 | 2006-07-04 | Intel Corporation | Gate estimation process and method |
| US6643836B2 (en) * | 2001-08-29 | 2003-11-04 | Intel Corporation | Displaying information relating to a logic design |
| US7130784B2 (en) * | 2001-08-29 | 2006-10-31 | Intel Corporation | Logic simulation |
| US20030046054A1 (en) * | 2001-08-29 | 2003-03-06 | Wheeler William R. | Providing modeling instrumentation with an application programming interface to a GUI application |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US7058913B1 (en) | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| US7197724B2 (en) * | 2002-01-17 | 2007-03-27 | Intel Corporation | Modeling a logic design |
| US8281108B2 (en) | 2002-01-19 | 2012-10-02 | Martin Vorbach | Reconfigurable general purpose processor having time restricted configurations |
| US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US6973634B1 (en) * | 2002-01-22 | 2005-12-06 | Cadence Design Systems, Inc. | IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US20030145311A1 (en) * | 2002-01-25 | 2003-07-31 | Wheeler William R. | Generating simulation code |
| ATE402446T1 (de) | 2002-02-18 | 2008-08-15 | Pact Xpp Technologies Ag | Bussysteme und rekonfigurationsverfahren |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| JP2004062598A (ja) * | 2002-07-30 | 2004-02-26 | Seiko Epson Corp | 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム |
| WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
| US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
| US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
| US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
| US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7047513B2 (en) * | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
| US7089519B1 (en) | 2002-12-31 | 2006-08-08 | Cadence Design System, Inc. | Method and system for performing placement on non Manhattan semiconductor integrated circuits |
| US6936898B2 (en) * | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
| US7010770B2 (en) * | 2003-04-04 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of wide wire identification |
| US7174528B1 (en) | 2003-10-10 | 2007-02-06 | Transmeta Corporation | Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure |
| US20050138587A1 (en) * | 2003-12-19 | 2005-06-23 | Naum Michael C. | Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan |
| US7100140B2 (en) * | 2003-12-23 | 2006-08-29 | International Business Machines Corporation | Generation of graphical congestion data during placement driven synthesis optimization |
| US7645673B1 (en) * | 2004-02-03 | 2010-01-12 | Michael Pelham | Method for generating a deep N-well pattern for an integrated circuit design |
| JP4284202B2 (ja) * | 2004-02-04 | 2009-06-24 | パナソニック株式会社 | 面積率／占有率検証プログラム及びパターン生成プログラム |
| US7388260B1 (en) | 2004-03-31 | 2008-06-17 | Transmeta Corporation | Structure for spanning gap in body-bias voltage routing structure |
| US7146591B2 (en) * | 2004-11-19 | 2006-12-05 | Lsi Logic Corporation | Method of selecting cells in logic restructuring |
| JP2006173191A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線混雑度推定方法 |
| US7305647B1 (en) * | 2005-07-28 | 2007-12-04 | Transmeta Corporation | Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage |
| US7386822B1 (en) * | 2005-12-15 | 2008-06-10 | Cswitch Corporation | Simultaneous timing-driven floorplanning and placement for heterogeneous field programmable gate array |
| JP2009524134A (ja) | 2006-01-18 | 2009-06-25 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | ハードウェア定義方法 |
| US8370783B2 (en) * | 2007-12-03 | 2013-02-05 | Kabushiki Kaisha Toshiba | Systems and methods for probabilistic interconnect planning |
| JP5380969B2 (ja) * | 2008-09-22 | 2014-01-08 | 富士通株式会社 | レイアウト設計方法、及び装置 |
| JP5776413B2 (ja) * | 2011-07-28 | 2015-09-09 | 富士通株式会社 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
| JP2013045861A (ja) * | 2011-08-24 | 2013-03-04 | Renesas Electronics Corp | 半導体レイアウト設定装置、半導体レイアウト設定方法、及び半導体レイアウト設定プログラム |
| US8893073B2 (en) | 2012-12-27 | 2014-11-18 | Synopsys, Inc. | Displaying a congestion indicator for a channel in a circuit design layout |
| US11188705B2 (en) * | 2019-05-17 | 2021-11-30 | Synopsys, Inc. | Pin accessibility prediction engine |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759573B2 (ja) * | 1992-01-23 | 1998-05-28 | 株式会社日立製作所 | 回路基板の配線パターン決定方法 |
| JP2991598B2 (ja) * | 1993-09-09 | 1999-12-20 | 富士通株式会社 | Ｌｓｉ設計装置及びｌｓｉ設計方法 |
| JP3335250B2 (ja) * | 1994-05-27 | 2002-10-15 | 株式会社東芝 | 半導体集積回路の配線方法 |
| US5587923A (en) * | 1994-09-07 | 1996-12-24 | Lsi Logic Corporation | Method for estimating routability and congestion in a cell placement for integrated circuit chip |
| JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
| US5852562A (en) * | 1994-12-13 | 1998-12-22 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing an LSI layout utilizing cells having a predetermined wiring height in order to reduce wiring zones |
| JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
| US5798936A (en) * | 1996-06-21 | 1998-08-25 | Avant| Corporation | Congestion-driven placement method and computer-implemented integrated-circuit design tool |
| US5978572A (en) * | 1996-08-21 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | LSI wire length estimation and area estimation |
-
1997
- 1997-10-23 JP JP29079097A patent/JP4128251B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-05 US US09/072,357 patent/US6260179B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6260179B1 (en) | 2001-07-10 |
| JPH11126825A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128251B2 (ja) | 配線密度予測方法およびセル配置装置 | |
| JP3351651B2 (ja) | 会話型回路設計装置 | |
| US5311443A (en) | Rule based floorplanner | |
| US5838583A (en) | Optimized placement and routing of datapaths | |
| US6446239B1 (en) | Method and apparatus for optimizing electronic design | |
| US6449761B1 (en) | Method and apparatus for providing multiple electronic design solutions | |
| US5784289A (en) | Method for estimating routability and congestion in a cell placement fo integrated circuit chip | |
| JP4000198B2 (ja) | 会話型回路設計装置 | |
| US20100205575A1 (en) | Methods, Systems, and Computer-Program Products for Item Selection and Positioning Suitable for High-Altitude and Context Sensitive Editing of Electrical Circuits | |
| Betz | Architecture and CAD for speed and area optimization of FPGAs | |
| JP2000012692A (ja) | Ｌｓｉの製造方法及びレイアウト用ソフトウエアを記録した記録媒体 | |
| JP2601586B2 (ja) | 配置要素の配置配線方法 | |
| US20130125078A1 (en) | Interactive Routing Editor with Symbolic and Geometric Views for Integrated Circuit Layout | |
| JP3848685B2 (ja) | 半導体集積回路の配置支援方法 | |
| JP2003167935A (ja) | 配線経路決定装置、グループ決定装置、配線経路決定プログラム、およびグループ決定プログラム | |
| US6615401B1 (en) | Blocked net buffer insertion | |
| JP2009238129A (ja) | 半導体集積回路配置プログラム及び方法 | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP2994359B1 (ja) | 集積回路のレイアウト設計支援装置およびレイアウト設計支援方法 | |
| JP3530025B2 (ja) | 概略配線決定方法及び記憶媒体 | |
| US10606976B2 (en) | Engineering change order aware global routing | |
| JP2003030266A (ja) | 半導体集積回路の配線経路設定方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JPH10116910A (ja) | モジュール配置方法及びモジュール配置プログラムを記録した媒体 | |
| Mo et al. | Fishbone: a block-level placement and routing scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |