JP2601586B2 - 配置要素の配置配線方法 - Google Patents

配置要素の配置配線方法

Info

Publication number
JP2601586B2
JP2601586B2 JP3266105A JP26610591A JP2601586B2 JP 2601586 B2 JP2601586 B2 JP 2601586B2 JP 3266105 A JP3266105 A JP 3266105A JP 26610591 A JP26610591 A JP 26610591A JP 2601586 B2 JP2601586 B2 JP 2601586B2
Authority
JP
Japan
Prior art keywords
arrangement
placement
area
wiring
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3266105A
Other languages
English (en)
Other versions
JPH05108759A (ja
Inventor
竜介 益岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3266105A priority Critical patent/JP2601586B2/ja
Priority to KR1019920018978A priority patent/KR970008535B1/ko
Priority to EP92309416A priority patent/EP0538035B1/en
Priority to US07/961,546 priority patent/US5475608A/en
Priority to DE69232026T priority patent/DE69232026T2/de
Publication of JPH05108759A publication Critical patent/JPH05108759A/ja
Application granted granted Critical
Publication of JP2601586B2 publication Critical patent/JP2601586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,集積回路,プリント基
板等にセル,端子等の配置要素を配置し,配置要素間を
配線する配置配線設計システムにおける配置要素の配置
配線設計方式に関する。
【0002】集積回路やプリント基板におけるセル,端
子等の配置要素の配置はできるだけセルが高密度に集積
され,しかもできるだけ低い配線コストとなるように各
配置要素が配置される必要がある。
【0003】そのような配置はセルの配置を変更した状
態における配線長等を基に配線コストもしくはシミュレ
ーテッドアニーリング法(後述)においてはエネルギー
等を算出し,算出された配線コストもしくはエネルギー
に基づいて決められる確率に従って新配置を配置とする
かあるいは配置を採用しないかを決定していた。
【0004】そして,このような配置配線設計方式は,
配置要素の数が大きくなると長時間を要することから,
集積回路,プリント基板における実装の高密度化にとも
なって高速度化が望まれている。
【0005】以下の説明において使用する用語を定義し
ておく。 配置要素:配置の対象物であり,例えば,集積回路やプ
リント基板等に配置する場合には,集積回路であればセ
ル,セルに付属する端子,配線等,プリント基板であれ
ば,配置されるセル,配線や配線間を接続するビアでの
配置記憶領域等配線領域を実際に占めるものである。な
お,セルは,論理ゲート単位,あるいは1枚のプロセッ
サ等1かたまりの配置単位である。
【0006】配置領域:配置要素を配置する領域であ
り,記憶手段に記憶されて構成されるものである。ディ
スプレイ等の出力手段に出力されたとき,例えば,配置
要素を配置する集積回路基板,プリント基板等を表すも
のとして出力されるものである。
【0007】単位領域:配置領域を配置単位に単位領域
番号等の各単位領域を特定する情報を付して分割したも
のである。通常,ゲートアレイにおけるセルの形状単位
であるベーシックセル(Basic Cell,以後B
Cと称する)は,単位,あるいはグリッド単位に取られ
るものである。1セルが複数のBCにまたがる場合もあ
る。
【0008】仮想配置領域:配置要素毎に定められ,配
置要素が配置される単位領域を特定する情報(単位領域
番号)に対応付けて,それぞれの配置要素を仮想的に配
置するものである。記憶手段に構成され,配置要素の性
質,固有の名称,配置される単位領域の番号等が記憶さ
れるものである。配置要素がセル,端子,配線,ビアの
場合,それぞれのセル記憶領域,端子領域,配線領域,
ビア領域と称される。
【0009】
【従来の技術】従来の配置配線設計方式は,例えば集積
回路の回路要素の配置配線を設計する場合,セルに配置
領域の位置等の情報を持たせ,端子,配線には結合する
セルの情報等を持たせてセルの配置,およびセルに結合
される配線を求めていた。
【0010】図15は従来の配置配線設計方式を示す図
である。図において,198はポインタ手段であって,
各配置要素の情報へのポインタを格納するものである。
199は配置記憶手段であって,セル,端子,配線等の
配置要素の情報を格納するものである。200は配置領
域記憶手段である。そして,配置領域はBC単位の単位
領域に分割され,各BCに座標(x,y座標)が付され
ているものである。200’は単位領域である。20
1,202はセルであって,集積回路における論理ゲー
ト等の配置要素を表すものである。203,204,2
05,206はそれぞれ端子A1,端子A2,端子A
3,端子A4であって,セルに配線を接続する端子を表
すものである。207,208,209はそれぞれ配線
1,配線2,配線3であって,配線1は端子A1(20
3)との接続を表す配線要素であるもの,配線2は端子
A2(204)と端子A3(205)との接続を持つ配
置要素,配線3は端子A4(206)との接続を持つ配
線要素である。
【0011】従来は,例えば,図示のように配置記憶手
段199に,セル1(201),セル2(202),端
子A1(203),端子A2(204),端子A3(2
05),端子A4(206),配線1(207),配線
2(208),配線3(209)等毎の記憶領域を生成
する。そして,ポインタ手段198には,各配置要素の
情報へのポインタが設定される。
【0012】配置配線を行う場合には,ポインタ手段1
98により,各情報へのポインタが指定される。先ず,
セル情報へのポインタに従ってセル1(201),セル
2(202)が順番に指定され,それぞれのセル番号で
指定された配置領域にセルが配置される。さらに,端子
情報へのポインタに従って端子A1(203),端子A
2(204),端子A3(205),端子A4(20
6)が順番に指定され,それぞれの情報に従って,結合
するセルへ配置される。また,配線情報へのポインタに
従って,配線情報が順番に指定され,それぞれの情報に
従って,配線1(207),配線2(208),配線3
(209)がそれぞれの配線位置に配線される。
【0013】図16は,従来の配置配線設計方式のデー
タ構造を示す図である。図はゲートアレイの配置配線を
行う場合の例を示す。図において,210はゲートアレ
イの処理であることを表すデータ,211は配置要素へ
のポインタ,212は温度,集積回路の配置領域の大き
さ等のグローバルなデータを格納するものである。21
3はセル情報へのポインタ,端子情報へのポインタ等の
各配置要素のポインタを格納するポインタ手段である。
214はセル領域であって,セル番号順に各セルの配置
される座標等の情報を格納するものである。215は端
子領域であって,端子番号順に各端子の付属するセル番
号等,あるいは配置される単位領域の位置等の情報を格
納するものである。
【0014】従来は,図示のデータ構成により,セル情
報,端子情報へのポインタが,各セル,各端子等の情報
の格納領域を指定し,ポインタで指定された格納領域の
情報を基に,例えばセルであれば指定された座標にセル
が配置され,端子であれば結合されるセルが求められ,
指定されたセルに端子を配置することにより配置配線を
行っていた。
【0015】また,集積回路やプリント基板の配置,配
線領域側に,配置要素の情報を持たせることも行われて
いたがセルの大きさ等の限られた情報に限られ,端子,
端子間の配線等の配線についての具体的情報を持たせる
ことはなかった。
【0016】図17は,従来のシミュレーテッドアニー
リング法に基づく配置変更方法を示す。図示の番号に従
って,従来の配置変更方法を説明する。
【0017】(1) セル,端子等の配置要素に対して確
率的に新しい座標を生成する。そして,新しい座標の決
定は,乱数等を利用して決定するが,生成確率は配置領
域において一様である。
【0018】(2) 変更前の配置と変更後の配置のエネ
ルギー差を計算する。エネルギーは,配線長等を基に定
められる。 (3) エネルギー差を比較し,新しい座標に移動する
か,移動しないか決定する基準となる指数を生成する。
【0019】(4) 乱数により,任意の数を振り出し,
振り出された数と(3) で算出した指数を比較し,新しい
座標に移動するか移動しないかを判定する。移動する場
合には新しい配置を配置として決定し,移動しない場合
には旧座標による配置とする。
【0020】(1) 〜(4) を最適配置が得られるまで繰り
返し,最適配置を得る。
【0021】
【発明が解決しようとする課題】従来の配置配線設計方
式では,各配置要素はセルの番号順,端子等の番号順に
記憶されていた。そして,セルに対しては配置領域の座
標(配置される単位領域の位置),端子,配線に対して
はそれぞれが配置されるセル番号,端子番号等の配置情
報を持たせていた。そして,セルの配置変更を行う場合
には,全セル,全端子等に順番にアクセスし,セルの座
標変更,セルに結合する端子,配線等の結合情報の変更
をした上で,各セル,各端子等に順番にアクセスし新配
置データを得ていた。そのため,従来の配置配線設計方
式は配置変更の処理に時間がかかるものであった。ま
た,データの構造上,配置変更では,セル,端子の番号
の順に座標を検索し,新座標に変換しなければならなか
ったので,マルチプロセッサ方法の並列計算機には適用
し難かった。
【0022】配線領域に対してセル等の配置要素を対応
させる場合にも,セルに対して持たせることのできる情
報は少なく,実際に配置する場合に必要となるセルの形
状等に依存した厳密な制約条件を満足するように配置を
決定したり,得られた配置に対して,厳密な制約条件で
の評価を行うことが難しく,不可能であった。
【0023】また従来は,配置変更を行う場合の新座標
の生起確率は配置領域全域において一様であったので,
生起される座標がセルの性質等に関係なく無条件で移動
場所が決定されるので,効率が悪く,処理に長時間を要
するものであった。
【0024】本発明は,処理が高速化されるとともに,
並列計算機にも適用しやすい配置配線設計方式を提供す
ることを目的とする。
【0025】
【課題を解決するための手段】本発明は,セル,端子等
の配置要素を仮想的に配置する仮想配置領域を配置要素
の種類毎に記憶手段上に設定し,それぞれの配置要素が
配置される配置領域での位置等の情報をそれぞれの仮想
配置領域に持たせるようにした。そして,配置領域にお
ける単位領域毎にポインタによりそれぞれの単位領域に
配置される配置要素の仮想領域を指定し,仮想配置領域
での各配置要素の配置データに基づいて,それぞれの単
位領域毎に配置される配置要素を求め,配置領域上での
配置配線データを得るようにした。
【0026】図1は,本発明の基本構成を示す。図にお
いて,1は配置配線手段であって,計算機の中央処理装
置,主記憶もしくは外部記憶装置等により構成されるも
のであり,配置要素の配置を設定し,配置要素間の配線
を行うものである。2は配置要素記憶部であって,配置
要素(セル,配線等)を格納するものであって,計算機
内部の記憶装置もしくはディスクファイル装置等の外部
記憶装置等よりなるものである。2’,2”はそれぞれ
配置要素A,配置要素Bの記憶データを表すものであ
る。3は配置情報入力手段であって,回路の配線情報等
の配置配線条件を定める配置情報を入力するものであ
る。配置情報入力手段3は磁気テープ,ディスク装置等
の磁気媒体に記憶された配置情報を入力するもの,ある
いは,キーボート等の入力手段よりなるものである。4
は配置情報入力手段3により入力される配置情報を表す
ものである。5は配置情報入力手段3により入力される
パラメータであって,座標生成手段24(後述)の座標
生成に必要な,パラメータ(シミュレーテッドアニーリ
ング法(後述)により配置を設定する場合の温度等)を
表すものである。
【0027】9は配置制御手段であって,配置データの
生成制御等を行うものであり,中央処理装置および主記
憶上に展開されたそれぞれの処理を行うための演算プロ
グラム等よりなるものである。9’は主記憶,外部記憶
等の記憶手段であって,単位領域および配置要素の仮想
配置領域の配置データ等を格納するものである。
【0028】10は単位領域データ生成手段であって,
配置領域を生成し,単位領域に分割して座標を付し単位
領域データ記憶手段11に設定するものである。11は
単位領域データ記憶手段であって,単位領域データ生成
手段10の生成した単位領域を記憶するものである。
【0029】12はポインタ生成手段であって,単位領
域毎に配置要素を指定するポインタを生成するものであ
る。13はポインタ手段であって,単位領域毎に,配置
要素を指定するポインタを格納するものである。
【0030】14,15は配置要素A生成手段,配置要
素B生成手段であって,配置情報4と各配置要素の情報
および座標生成手段24(後述)の生成する座標に従っ
て,配置要素A,配置要素Bが配置される配置領域での
位置等の情報をそれぞれの仮想記憶領域に生成するもの
である。例えば,配置要素Aは部品,配置要素Bは配線
である。そして,配置要素A(部品)の座標が求められ
ると,配線情報に従って,その部品に接続される配置要
素B(配線)配線の座標が求められる。18,19は仮
想配置領域内配置要素位置記憶手段であって,それぞ
れ,配置要素A生成手段14,配置要素B生成手段15
の生成した配置要素A,配置要素Bの配置領域内の配置
の位置情報を格納するものである。例えば,配置要素A
生成手段が生成した配置要素A(部品)の座標を格納
し,配置要素B生成手段が生成した配置要素B(配線)
の座標を格納するものである。
【0031】22は配置データ生成手段であって,単位
領域データ記憶手段11に記憶されている配置領域デー
タおよび各仮想配置領域内配置要素位置記憶手段18,
19の各配置要素の仮想配置データに基づいて,配置領
域での各配置要素の配置データを出力するものである。
【0032】23は重複度判定手段であって,同一単位
領域に同一の配線が重複して配置される場合,その重複
度を判定し,対応する仮想配置領域の配線領域にその重
複度を記録するものである。24は座標生成手段であっ
て,配置要素を配置する座標を発生するものである。2
5は座標生成手段24における確率分布生成手段であっ
て,生成される座標が,生成前の座標に対して確率分布
に従って生成されるように確率分布を与えるものであ
る。26は重複度記憶領域であって,重複度判定手段2
3の判定した重複度を記憶する領域である。27は配置
出力部であって,ディスプレイ,プリンタ等へ配置デー
タ生成手段の生成した配置データもしくは実際の配置イ
メージを出力するものである。28は配置変更要否判定
手段であって,配置データ生成手段22で生成された配
置に従って配置変更を行うか,あるいは配置変更をしな
いで,旧座標による配置とするかを判定するものであ
る。
【0033】
【作用】図1の基本構成の動作を説明するのに先立っ
て,図2により本発明の配置領域と仮想配置領域の概念
を説明する。
【0034】図2において,30は単位領域データ格納
手段であって,配置領域を持つものである。31,32
はそれぞれ単位領域であり,各単位領域の座標31−1
〜31−4,32−1〜32−4を表す。33は仮想配
置領域内配置要素(A)記憶手段であって,配置要素
(A)の配置領域内における配置位置等の情報を格納す
るものである。仮想配置領域内配置要素(A)記憶手段
33は1つまたは複数層の仮想配置領域を持つものであ
る。33’は配置要素Aの仮想配置領域である。33’
−1は単位配置領域31−1に対応した一層目の記憶領
域であり,33’−2は二層目の記憶領域である。34
は仮想配置領域内配置要素(B)記憶手段であって,配
置要素(B)の配置領域における配置位置等の情報を格
納するものである。仮想配置領域内配置要素(B)記憶
手段34は1つまたは複数層の仮想配置領域を持つもの
である。34’は配置要素Bの仮想配置領域である。3
4’−1は単位配置領域31−1に対応した一層目の記
憶領域,34’−2は単位配置領域31−1に対応した
二層目の記憶領域,34’−3は単位領域31−1に対
応した三層目の記憶領域である。35はポインタ手段で
あって,単位領域毎に配置される配置要素へのポインタ
を格納するものである。
【0035】図2により,図1の基本構成の動作を説明
する(図1を参照する)。配置配線手段1は配置要素記
憶部2から配置要素A,配置要素Bのデータを読み出し
て取り込むとともに,配置情報入力手段3から配置情報
およびパラメータを取り込む。
【0036】単位領域データ生成手段10は単位領域デ
ータ格納手段30を単位領域データ記憶手段11に設定
し,単位領域31,32に座標を付して分割する。配置
要素A生成手段14,配置要素B生成手段15は,それ
ぞれ配置情報4に基づいて,それぞれの仮想配置領域に
配置要素A,配置要素Bを生成する。例えば,単位領域
31−1に配置要素Aが配置され,配置要素Aに配置要
素Bが結合される場合には,配置要素Aを単位領域(3
1−1)に対応する仮想配置領域内配置要素(A)記憶
手段33の位置33’−1に仮想配置する。同様に,配
置要素Bに単位領域(31−1)に対応する配置要素B
の仮想配置領域内配置要素(B)記憶手段34の34’
−1に配置要素Bを仮想配置する。その際に,部品の大
きさが大きくて,配置要素の大きさが単位領域の大きさ
より大きい場合には配置要素を単位領域の大きさに分割
して配置する。また,その配置要素を表す座標は配置要
素を代表する一つで表す。そして,生成された座標が重
複して,既に他の部品に占められている場合には,仮想
配線領域内のその座標に対応する一つ上の層に多層配置
する。また,その際に,配置要素が大きくて複数の単位
領域に跨がっている場合,分割されて配置されているそ
の配置要素の重複する部分のみを一つ上の層に多層配置
する。例えば,配置要素Aが部品Aであって,その大き
さが単位領域の31−1と31−2に跨がって配置され
るとする。単位領域31−2が他の部品A’で占められ
ている場合には,そこに配置できないので,その部品A
の重複する部分を2層目の仮想配置領域の33’−2に
配置する。同様に,配置要素Bについても求められた座
標がすでに他の配線に占められている場合にはその部分
は多層の他の仮想配置領域34’−2,34’−3等に
配置する。
【0037】同時に,ポインタ生成手段12は,単位領
域の位置を表わす番号に対応付けてその単位領域に配置
される配置要素への情報のポインタを生成し,ポインタ
手段13に格納する。
【0038】配置データ生成手段22は単位領域毎にポ
インタ手段13により指定された各配置要素の仮想配置
から,単位領域毎に配置される配置要素の種類,番号等
を全単位領域に対して求め,単位領域データ格納手段3
0での配置データを生成する。例えば,ポインタ手段3
5における単位領域31−1の配置要素Aのポインタに
従って,単位領域31−1の配置要素Aの仮想配置(3
3’−1)を求める。また,ポインタ手段35における
単位領域31−1の配置要素Bへのポインタに従って,
配置要素Bの仮想配置(34’−1)を求める。そし
て,単位領域31−1に配置された配置要素Aと配置要
素Aに結合された配置要素Bの配置データを生成する。
全単位領域についてこのようにして配置データを生成
し,配置出力部27に出力する。
【0039】配置出力部27は,例えばディスプレイ等
よりなり,画面上に単位領域データ格納手段30を基板
のイメージで表示するとともに,単位領域31−1に配
置された配置要素Aに結合された配置要素Bのイメージ
を出力する。
【0040】配置データ生成手段22で生成された配置
データはさらに配置変更要否判定手段28に取り込ま
れ,新たに生成した配置に基づいて配置変更をするか,
あるいは配置変更をしないで旧配置のままとするか確率
的に判定する。配置変更要否判定手段28は,先ず,新
配置に基づいて,配線長に基づく配線コストもしくは配
線エネルギーを算出する(配線エネルギーについては後
述する)。そして,配線コストもしくは配線エネルギー
に基づいて確率的に配置変更を判定するための指数を生
成する。次に乱数等により配置変更を決定するための数
値を振り出し,指数と比較する(例えば,振り出された
数値が指数より小さければ配置変更し,大きければ配置
変更しない等)。そして,配置変更すると決定された場
合には新配置を配置として決定し,配置変更しないと決
定された場合には旧配置のままとする。そして,配置変
更要否判定手段28は次の座標生成を座標生成手段24
に指示する。
【0041】配置変更要否判定手段28の指示を受け取
ると,座標生成手段24は別の座標を発生する。そし
て,各データの生成手段(配置要素A生成手段14,配
置要素B生成手段15,単位領域データ生成手段10,
ポインタ生成手段12)は新たな座標により,配置要素
A,配置要素Bの配置データを生成し,仮想配置領域内
配置要素(A)位置記憶手段18に記憶させる。以後,
前述の処理により,新配置データが生成される。
【0042】本発明においては,座標生成手段24にお
ける座標生成は,生成前の座標に対して,無関係には発
生することなく,確率分布生成手段25により生成され
た確率分布に従って生成前の座標と相関のある座標を発
生させるようにした。そのようにして,無駄な配置変化
ができるだけ少なくなるようにした。
【0043】また,例えば,配置要素Bが配線のような
場合には,配置領域の同一単位領域に同一配線が配置さ
れることがある。本発明は,そのような場合には,重複
度判定手段23がその重複度を判定し,重複度を記録す
ることで配線の配置を表すようにした。そのため,仮想
配置領域の同一座標位置に多層に同一配線が配置される
ことはない。
【0044】なお,図1においては,単位領域データ記
憶手段11と仮想配置領域内配置要素(A)位置記憶手
段18および仮想配置領域内配置要素(B)位置記憶手
段19が異なる記憶手段として構成されているが,実際
の計算機においては,同一記憶手段における異なる記憶
領域に実現されてもよいものである。
【0045】
【実施例】図3は本発明の実施例構成である。図は,集
積回路基板,プリント基板に回路要素を配置配線設計す
る場合の構成を示す。
【0046】図において,41は配置配線手段,42は
配置要素ファイルであって,セル情報,端子情報,配線
情報,ビア情報を格納するものである。43は配置情報
入力手段であって,配置情報,パラメータ等を入力する
ものであって,磁気テープ装置,磁気ディスク装置,キ
ーボード等よりなるものである。50は配置制御手段,
51は記憶手段,60は単位領域データ生成手段,61
は単位領域データ記憶手段,62はポインタ生成手段,
62’はポインタ手段,63は仮想配置記憶手段,64
はセル配置生成手段であって,集積回路基板もしくはプ
リント基板等に配置するセルの配置データを生成するも
のである。65は端子配置生成手段であって,端子の配
置データを生成するものである。66はビア配置生成手
段であって,ビアの配置データを生成するものである。
67は配線配置生成手段であって,配線の配置データを
生成するものである。68はセル配置生成手段64の生
成したセル配置データを記憶するセル配置記憶手段であ
る(図1の仮想配置領域内配置要素位置記憶手段に相当
するもの)。69は端子配置生成手段65の生成した端
子配置データを記憶する端子配置記憶手段である(図1
の仮想配置領域内配置要素位置記憶手段に相当するも
の)。70はビア配置生成手段66の生成したビア配置
データを記憶するビア配置記憶手段である(図1の仮想
配置領域内配置要素位置記憶手段に相当するもの)。7
1は配線配置生成手段67の生成した配線配置データを
記憶する配線配置記憶手段である(図1の仮想配置領域
内配置要素位置記憶手段に相当するもの)。73は重複
度判定手段,74は座標生成手段,75は確率分布生成
手段,77は配置変更要否判定手段である。78は配置
出力部である。
【0047】図4により図3の実施例構成の動作を説明
する。図4は,本発明の配置配線設計方式実施例概念図
である。図において,80,82は配線配置記憶手段,
81はセル配置記憶手段,83はビア配置記憶手段,8
4は端子配置記憶手段である。90は単位領域データ記
憶手段であって,配置領域90’を持つものである。9
1,93はセルおよび配線を配置する配置領域における
単位領域である。92は配線,端子,ビアを配置する配
置領域における単位領域である。96−1〜96−6,
96’−1〜96’−2は配線を仮想配置する配線配置
領域を表し,96−1,96’−1は一層目,96−
2,96’−2は二層目,96−3,96−4,96−
5,96−6はそれぞれ三層目,四層目,五層目,六層
目の仮想配置を表す。96−1〜96−6は何れも単位
領域91に対応する配線の仮想配置を表す。96’−
1,96’−2は単位領域92に対応する配線の仮想配
置を表す。97−1〜97−3はセルを仮想配置するセ
ル領域を表し,97−1は一層目,97−2は二層目,
97−3は三層目を表す。いずれも単位領域91に対応
するセルの仮想配置を表す。98はビアを仮想配置する
ビア領域を表し,単位領域92に対応するビアの仮想配
置を表す。99−1,99−2は端子を仮想配置する端
子配置領域を表し,99−1は一層目,99−2は二層
目を表す。いずれも,単位領域92に対応する端子の仮
想配置を表す。100はポインタ手段である。
【0048】図3の実施例構成の動作を図4を参照して
説明する。配置要素ファイル42からセルの名称,大き
さ等のセル情報,端子名,端子の種類等の端子情報,配
線の名称,幅,形状等の配線情報,ビア情報が配置配線
手段41に読み取られる。回路の配線等の情報が配置情
報入力手段43から入力される。
【0049】単位領域データ生成手段60は,配置領域
(図4,90’)を生成し,単位領域(図4,91,9
2,93等)に単位領域番号を付して分割し,単位領域
データ記憶手段61に記憶する。
【0050】座標生成手段74は配置情報入力手段43
から配置情報およびパラメータを取り込む。確率分布生
成手段75は入力されたパラメータを基に座標生成の確
率分布を生成する。そして,座標生成手段74は確率分
布に基づいてセルを配置する座標(セルが配置される単
位領域の番号であって,1セルについてセルを代表する
座標で表す)を設定する。
【0051】セル配置生成手段64は,生成された座標
に基づいてセルを仮想配置する配置データを生成し,セ
ル配置記憶手段68に記憶する。端子配置生成手段6
5,ビア配置生成手段66,配線配置生成手段67は,
配置情報およびセルの座標に基づいてそれぞれの配置要
素を仮想配置する配置データを生成する(例えば,端子
については,配線情報に基づいて対応するセルの座標か
らその座標を求め,配線についてはその両端の座標が接
続されるセルの座標および配線情報に基づいてその間の
座標を求める)。そして,それぞれ,端子配置記憶手段
69,ビア配置記憶手段70,配線配置記憶手段71に
記憶する。
【0052】ポインタ生成手段62は,単位領域毎に,
それぞれの単位領域に配置される配置要素の仮想配置領
域を指定するポインタを生成し,ポインタ手段62’に
記憶する。
【0053】配置データ生成手段72は,ポインタ手段
62’に従って,ポインタの指示する配置要素の仮想配
置領域の配置データから,単位領域毎にそれぞれの単位
領域に配置される配置要素を求め,配置データを作成す
る。
【0054】配置出力部78は,配置データ生成手段7
2の出力する配置データを入力し,求めた配置(セルの
配置,セルに結合された端子,端子間およびビア間を結
ぶ配線等)を,ディスプレイに実際の配置イメージで表
示する。
【0055】さらに,配置変更要否判定手段77は,配
置データ生成手段72の生成した配置データを入力し,
求めた配置を新配置として決定するか,あるいは配置変
更をしないで旧配置のままとするか判定する。配置変更
の要否判定方法については後述する。
【0056】重複度判定手段73は,配線について,同
一の単位領域に同一配線がなされた場合の重複度をカウ
ントし,その単位領域に対応する配線の仮想配置領域に
重複度を記録する。このようにして,仮想配置領域にお
いて同一配線が同一座標に多層に配置されることのない
ようにした。
【0057】図5は,本発明の単位領域とセル領域の実
施例概念図を表す。図(a) は,ゲートアレイを配置する
場合の配置領域を表わす。図において,130は配置領
域,131〜133はゲートアレイの配置領域,134
は単位領域(BC)である。図はゲートアレイのセルの
単位であるBC(Basic Cell)を単位領域と
した場合を示す。135は配線用のチャネル領域であっ
て,ゲートアレイの配置領域131と132の間,およ
び132と133の間の領域である(図示されてはいな
いが,配線用のチャネル領域も単位領域に分割され
る)。
【0058】図 (b)は,複数の単位領域にまたがって配
置される単一セルを同一層のセル領域に配置する場合を
表す。図において,140はセルCであって,3つの単
位領域上にまたがって配置されるものである。単位領域
上に配置される部分,,により相対的位置関係を
表す。141,142,143はそれぞれのセル領域
1,セル領域2,セル領域3である。
【0059】セルC(140)を仮想配置する座標位置
がセル領域1,セル領域2において空いていなかったの
で,セル領域3に仮想配置する場合を示す。図示のよう
にセルC(140)の相対的位置関係を示す,,
に分けて単位セル領域に一つずつ配置する。
【0060】図 (c)は,複数の単位配置領域にまたがっ
て配置される単一セルが異なる層のセル領域にまたがっ
て配置される場合を示す。図において,145はセルC
であって,3つの単位領域にまたがって配置されるもの
である。単位領域に配置される部分,,により相
対的位置関係を表す。146,147,148はそれぞ
れのセル領域1,セル領域2,セル領域3である。
【0061】図において,セルC(145)のと
を,仮想配置する座標位置がセル領域1,セル領域2に
おいて空いていなかったので,セル領域3にそれぞれ仮
想配置される場合を示す。またセルC(145)のを
配置する位置がセル領域1に空いていなかったが,セル
領域2(147)に空いていたので,セル領域2(14
7)にセルC(145)のの部分を仮想配置したこと
を表す。
【0062】図6は本発明の重複度の説明図である。図
(a)において,150は配線領域,151は単位配線領
域(単位領域に対応する配線領域の単位記憶領域)であ
って,座標(1,1)であるものである。152は単位
配線領域であって,座標(1,3)のものである。15
3,154,155は配線であって,それぞれ配線番号
105,105,297であるものである。図 (b)にお
いて,156は単位配線領域(1,1)を表わす。図
(c)において,157は単位配線領域(1,3)を表わ
す。
【0063】配線を配置する場合には,同一単位領域に
同じ性質の配線(同じ配線番号等の配線)が配置される
場合がある。この配線を仮想配置領域に仮想配置する場
合,配線領域に多層に配置しないで,同一層の単位配線
領域に重複度を記録することにより配線の重複を表すよ
うにした。
【0064】例えば,図 (b)に示すように配線番号10
5,配線番号297が配線される場合,仮想配置領域に
おける単位配線領域(1,1)には,配線番号105が
二つ配置されるので,座標(1,1)の単位配線領域の
層の番号1に配線番号105と重複度2を記録する。次
に座標(1,1)の単位配線領域の層の番号1は配線番
号297が記録されているので,配線番号297は層の
番号2に配線番号297を重複度1で記録する。
【0065】同様に,座標(1,3)の単位配線領域に
は,配線番号105と配線番号297がそれぞれ一本ず
つ配置されるので,図 (c)に示すように,層の番号1に
配線番号105を重複度1を記録し,層の番号2に配線
番号297を重複度1を記録する。
【0066】図7は本発明のデータ構成実施例を示す図
である。従来の配置方法と本発明の配置方法が混在する
場合のデータの構成をゲートアレイを配置する場合につ
いて示す。従来の配置方法のデータの構成は図16と同
じであるので構成は省略されている。
【0067】図において,167は単位領域データ格納
手段,168は仮想配置要素配置記憶手段(仮想配置領
域内配置要素位置記憶手段)である。170はゲートア
レイの配置配線データであることを示すデータ,171
は従来の配置配線方法のデータへのポインタを示す。1
72は本発明の配置方法のデータへのポインタ,173
は単位領域毎に対応付けた各配置要素の記憶領域へのポ
インタである。174はポインタ手段であって,配置要
素の仮想配置データの記憶領域(セル領域,配線領域
等)へのポインタを示す。175はセル領域のデータを
表すものであって,各セル番号に対応付けてセルが配置
される単位領域番号(座標)等を格納するものである。
176は配線領域のデータを表すものであって,配線領
域の番号に対応して重複度,座標等を格納するものであ
る。
【0068】本発明のデータ構成は,単位領域データ格
納手段167に単位領域毎に各配置要素へのポインタを
持たせる。そして,ポインタ手段174は単位領域毎の
ポインタで指定される各配置要素へのポインタを持ちそ
のポインタにより各単位領域に配置される配置要素を指
定する。このように,ポインタ手段174により,単位
領域とそれぞれの単位領域に配置されるセル,端子,配
線の仮想配置を結びつけ,セルの配置とセルに結合する
端子の配置,端子間の配線を行うようにした。
【0069】図8は,セル領域生成部におけるセル配置
のアルゴリズムを示す。図示の番号に従って,アルゴリ
ズムを説明する。 (1) セルの全ての部分に対して処理を行ったか判断す
る。全て終わっていれば処理を終了する。全て終わって
なければ(2) へ進む。
【0070】(2) セルの処理していない部分を選択す
る。 (3) セルの位置と選んだ部分のセルにおける相対位置
(セルが複数の単位セル領域にまたがって配置される場
合にセルの各部分の相対位置)からそれに対応する単位
セル領域を求める。
【0071】(4) 置く場合には,選択した部分を単位
セル領域に置く。取る場合には,セルの単位セル領域か
ら選択した部分を取る。 (5) 処理に成功したか判断する。成功すれば(1) に戻
り,再び(1) 以降の処理を繰り返す。処理に失敗すれ
ば,そのことを外部に報告する。
【0072】図9は,配置変更のアルゴリズム実施例で
あって,重複度を持たない場合を示す。図示の番号に従
ってのアルゴリズムを説明する。
【0073】(1) 配置要素を仮想配置領域に置く指
示,もしくは仮想配置領域から取る指示を受ける。 (2) 指示が配置要素を置く指示であるのか,あるいは
配置要素を取る指示であるのか判断する。置く場合には
(3) に進み,取る場合には(6) に進む。
【0074】(3) 置く場合には,その配置要素の単位
記憶領域に空いている領域があるか判断する。空いてい
る領域があれば(4) に進み,空いている領域がなければ
(5)に進む。
【0075】(4) 空いている領域があれば,空いてい
る領域に必要な情報を記録する。 (5) 空いている領域がなければ,外部にその旨を報告
する。 (6) (2) において,指示が配置要素を取るものである
と判断した場合には,配置要素の単位領域に指示があっ
た配置要素と一致するか判断する。一致すれば(7) に進
み,一致しなければ(8) に進む。
【0076】(7) 配置要素の単位領域にある情報を削
除する。 (8) 指示があった配置要素と一致しないことを外部に
報告する。 図10は,配置変更のアルゴリズム実施例であって,重
複度をもつ場合を示す。図示の番号に従ってアルゴリズ
ムを説明する。
【0077】(1) 配置要素を仮想配置領域に置く,指
示もしくは仮想配置領域から取る指示を受ける。 (2) 指示が配置要素を置く指示であるのか,あるいは
配置要素を取る指示であるのか判断する。置く場合には
(3) に進み,取る場合には(8) に進む。
【0078】(3) 置く場合には,その配置要素の単位
領域に指示があった配置要素と一致するものがあるか判
断する。一致するものがなければ(4) に進み,一致する
ものがあれば(7) に進む。
【0079】(4) その配置要素の単位領域に空いてい
る領域があるか判断する。 (5) 空いている領域に必要な情報を記録し,重複度に
1を書き込む。 (6) (4) において,その配置要素の単位領域に空いて
いる場がなければ,外部にその旨を報告する。
【0080】(8) (2) において,取る場合には,その
配置要素の単位領域に指示があった配置要素と一致する
ものがあるか判断する。一致するものがあれば(9) に進
み,なければ(12)に進む。
【0081】(9) その領域の重複度は1か,1でない
かを判断する。重複度が1であれば(10)に進み,1でな
ければ(11)に進む。 (10) その領域の重複度が1であれば,重複度を0に
し,同時に,記憶領域にある情報を削除する。
【0082】(11) その領域の重複度が1でなければ,
重複度を1減らす。 図11は本発明の座標の生成確率分布の例を示す。本発
明は,配置変更する場合の変更先の座標の生成確率を,
現在の座標値を平均とし,分散をパラメータとして与え
た正規分布とするようにした。
【0083】例えば,現在の座標(x,y)について,
分散をUx,Uyとしたとき生成される座標(X,Y)
は,次式で与えられる生成確率分布に従って生成され
る。 f(X)=(2π)-1/2Ux-1exp〔−(X−x)2
/2Ux2 〕, f(Y)=(2π)-1/2Uy-1exp〔−(Y−y)2
/2Uy2 〕, とする。
【0084】以下の説明において,座標はBC単位と
し,整数±0.5の範囲はその整数とする。図11 (a)
は本発明の配置変更におけるX座標の生成確率分布の例
を示す。
【0085】現在の座標xを平均,分散をUxとしたと
きの生成される座標X座標についての正規分布(x=
0,分散=1)を表す。即ち,f(X)=1/(2π)
1/2 exp〔(X2 /2〕である。生成確率分布として
は,上記の他に,大きいセルを動き難くするため,セル
のサイズsをパラメータとして,X座標について,現在
の座標xを平均,分散をUx/s,Y座標について,現
在の座標yを平均,分散をUy/sとするようにしても
よい。 即ち,f(X)=(2π)-1/2(Ux/s)-1/2exp
〔−(X−x)2 /2(Ux/s)2 〕, f(Y)=(2π)-1/2(Uy/s)-1/2exp〔−
(Y−y)2 /2(Uy/s)2 〕, 上記生成確率分布によれば,大きいセル程分散が小さい
ので動き難くなる。
【0086】あるいは,セルの大きさによる動き易さを
調整するため,セルの大きさsに対して,X座標, Y座
標の生成確率分布における分散をそれぞれUx/
1/2 ,Uy/s1/2 として,分散をUx/s,Uy/
sとしてもよい。また,例えば,図5 (a)のようなゲー
トアレイを配置する場合,現在の座標位置が左側(奇数
位置)のときは右側に移りやすくし,右側(偶数位置)
のセルについては,左側に移動しやくすくするように正
規分布を設定してもよい。
【0087】例えば,正の実数aodd ,負の実数aeven
をパラメータとして,現在の座標(x,y)に対して,
奇数位置にあるときは,X座標の生成においては平均を
x+aodd を平均とし,分散をUx/s1/2 とする。同
様にY座標の生成は平均をy+aodd (aodd >0),
分散をUy/s1/2 とする。
【0088】また,セルの現在の座標が偶数位置にある
ときは,X座標の生成においては平均をx+aeven(a
even<0)を平均とし,分散をUx/s1/2 とする。同
様にY座標の生成は平均をy+aeven,分散をUy/s
1/2 とする。
【0089】図11 (b)は,この現在位置に対して非対
象の正規確率分布を示す。上記の例の他,セルの歴史を
表すパラメータによって過去の平均移動距離の大きいセ
ルほど正規分布の分散を大きくするようにしてもよい。
【0090】また,配置されることを禁止されている近
傍のBCに関する情報をパラメータとし,上記の方法で
生成された座標に対して,置くことを禁止されているB
Cを除いて新しいX座標に解釈し直すようにしてもよ
い。例えば,現在の座標の右側に配置禁止のBCが二つ
続けてある場合に,新しい座標として現在のX座標傍よ
り3大きい座標が生成されたとする。このとき,新しい
座標を現在の座標より5大きい座標とする。
【0091】その他,集積回路の大きさや,今まで実際
に動かしたセルの数や,対象となったセルの数,シミュ
レーテッドアニーリング法(詳しくは後述する)の場合
の温度や各種エネルギーなどによって正規分布や分散を
変える(例えば,温度が下がったときは,正規分布の分
散を小さくする等),生成確率分布はさまざまに変更で
きる。
【0092】図12は本発明の座標生成手段の実施例を
示す。図において,180は座標生成手段,181は確
率分布生成部,182はパラメータ記憶部であって,入
力されるパラメータを保持するものである。183は制
御部,184は乱数発生部,185は座標計算部であっ
て,パラメータと乱数に基づいて座標を生成するもので
ある。
【0093】図の構成の動作を図13により説明する。
図13は本発明の座標生成手段のアルゴリズムである。
図示の番号に従ってアルゴリズムを説明する(必要に応
じて図12を参照する)。
【0094】(1) 座標生成命令を受けとると,座標生
成手段180が起動される。 (2) 確率分布生成部181はパラメータ記憶部182
から座標生成に必要なパラメータを取ってくる(具体的
には,制御部183がパラメータ記憶部182から座標
生成に必要なパラメータを取ってきて座標計算部185
に渡す)。
【0095】(3) 座標計算部185の指示を受けて,
制御部183は乱数発生部184から乱数を取ってく
る。そして,制御部183は取ってきた乱数を座標計算
部185に渡す。
【0096】(4) 制御部183は,乱数発生部184
から取ってきた乱数を座標計算部185に渡す。 (5) 確率分布生成部181は,座標計算部185が計
算した座標を読み出す。
【0097】(6) 生成された座標は適切であるか判断
される。不適切であれば(3) 以降の処理を繰り返し,適
切であれば,(7) に進む。 (7) 確率分布生成部181は,生成した座標を外部に出
力する。
【0098】(1) 以降の処理をくりかえし,全セルにつ
いて,座標を生成する。図14は本発明を適用するシミ
ュレーテッドアニーリング法のアルゴリズムである。
【0099】シミュレーテッドアニーリング法は,配線
の重複度が大きい程エネルギーが大きく,配線が長い程
エネルギーが大きくなるように,エネルギーをセルの重
複度,配線長の関数として与え,求められた配置,配線
の状態においてエネルギーを算出する。そして,新状態
と旧状態におけるエネルギーを比較し,温度をパラメー
タとして,設定されている温度とエネルギーの差で決め
られる配置変更をするかしないかを決めるための基準と
なる指数を算出する。そして,基準の指数と比較して新
配置に移行するかしないかを判定するための数値を乱数
を振り出して選ぶ。そして,指数と振り出した数値を比
較し,新配置とするか,あるいは配置を変更しないかを
決定する。そして,温度を変更しながら処理を繰り返
し,セルに重複がなくなり,配線長等を定められたエネ
ルギーが最小となる最適配置が得られるまで繰り返す方
法である。
【0100】図示の番号に従って,アルゴリズムを説明
する。 (1) 処理を開始する。 (2) 配置を初期配置状態とする(初期化)。
【0101】(3) 終了判定をする。終了しなければ
(4) に進み,最適配置が求められて処理を終了するなら
ば,(11)に進み終了する。 (4) 温度Tを更新する(通常,温度Tを下げる)
【0102】(5) 状態変更の対象となる配置要素を選
択する。 (6) 選択された配置要素に対する次の状態(座標等)
を選択する。 (7) 現状態と選択された状態のエネルギー差ΔEを計
算する。そして,ΔEに基づいて,座標変更を判定する
基準となる指数exp(−KΔE/T)を算出する。
【0103】(8) 0から1の間の一様乱数によって,
配置変更を行うか,行わないかの判定をするための数値
pを選ぶ。 (9) p<exp(−KΔE/T)を満足するか判定す
る。条件を満たせば(10)に進み,満たさなければ(3) 以
降の処理を繰り返す。
【0104】(10) 新状態を現状態とする。 上記のアルゴリズムにおいて,(9) の条件は,ある温度
Tにおいて,現状態と新状態とのエネルギーの差ΔE
(>0)が小さい場合は大きい場合と比べて,乱数pに
対して,(9) の条件式は満足されやすくなり,新配置
移行しやすくなる関係を表す。また,温度が高い場合に
は,低い場合に比較して,乱数pに対して(9) の条件式
が満足されやすくなり,新状態に移行しやすくなる
【0105】シミュレーテッドアニーリング法は以上の
処理を各セルについて順番に行い(1エポック),最適
配置が得られるまでエポックを繰り返す。なお,本発明
は,回路要素の配置を求める場合だけでなく,例えば,
電話局の配置設計等他の配置設計にも適用できるもので
ある。
【0106】また,本発明は,シミュレーテッドアニー
リング法に適用されるだけでなく,遺伝子をモデルにし
たGE(Genetic Aigorithm)法等の
アルゴリズム等の他のアルゴリズムに対しても適用でき
るものである。
【0107】
【発明の効果】本発明によれば,配置,配線に必要なセ
ル,配線等の配置要素の情報を配置領域における単位領
域に対応付けて,それぞれの仮想配置領域に配置するよ
うにしたので,配置変更が行いやすくなる。そして,設
定できる情報量も多くとることができ,配置,配線に必
要な位置や形に依存した細かい制約条件に対する評価が
可能になる。
【0108】また,本発明は,並列計算機システムの各
プロセッサエレメントに,例えば単位領域のグループを
対応させる等により並列計算機に適用することが容易で
ある。
【0109】さらに,本発明の配置変更方法によれば,
配置変更が効率的に行われるように座標生成の生成確率
分布を変えることができるので,最適配置を得る処理時
間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の配置領域と仮想配置領域の概念図であ
る。
【図3】本発明の実施例構成を示す図である。
【図4】本発明の配置配線設計方式実施例概念図であ
る。
【図5】本発明の単位領域とセル領域の実施例概念図で
ある。
【図6】本発明の重複度の説明図である。
【図7】本発明のデータ構成実施例を示す図である。
【図8】セル配置のアルゴリズム実施例を示す図であ
る。
【図9】配置変更のアルゴリズム実施例(重複度を持た
ない場合)を示す図である。
【図10】配置変更のアルゴリズム実施例(重複度を持
つ場合)を示す図である。
【図11】本発明の座標の生成確率分布の例を示す図で
ある。
【図12】本発明の座標生成手段の実施例を示す図であ
る。
【図13】本発明の座標生成手段のアルゴリズム実施例
を示す図である。
【図14】本発明を適用するアニーリング法のアルゴリ
ズムを示す図である。
【図15】従来の配置配線設計方式を示す図である。
【図16】従来の配置配線設計方式のデータ構造を示す
図である。
【図17】従来の配置配線設計方法(シミュレーテッド
アニーリング法)を示す図である。
【符号の説明】
1 :配置配線手段 2 :配置要素記憶部 2’:配線要素A 2”:配線要素B 3 :配置情報入力手段 4 :配置情報 5 :パラメータ 9 :配置制御手段 9’:記憶手段 10:単位領域データ生成手段 11:単位領域データ記憶手段 12:ポインタ生成手段 13:ポインタ手段 14:配置要素A生成手段 15:配置要素B生成手段 18:仮想配置領域内配置要素(A)位置記憶手段 19:仮想配置領域内配置要素(B)位置記憶手段 22:配置データ生成手段 23:重複度判定手段 24:座標生成手段 25:確率分布生成手段 26:重複度記憶領域 27:配置出力部 28:配置変更要否判定手段

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 配置要素のデータを格納した配置要素記
    憶部(2) と,配置要素の配置配線を行う配置配線手段
    (1) と,配置配線を出力する配置出力部(27)を備えた配
    置配線システムにおいて,配置要素は,配置を定める対象の配置要素Aと複数の配
    置要素Aの間の接続を定める配置要素Bとを含むもので
    あり, 前記配置配線手段(1) は,配置要素の配置領域であっ
    て,単位領域に分割された単位領域データ記憶手段(11)
    と, 配置要素を仮想的に記憶する仮想配置領域上にあって,
    仮想配置領域上で配置要素毎に定められ,配置要素の配
    を記憶する複数の仮想配置領域内配置要素位置記憶手
    段(18,19)と,該配置要素Aの現在の座標を元に配置要素Aを配置する
    座標を生成する座標生成手段と, 該座標生成手段の生成した配置要素Aの座標と配線情報
    に基づいて,配置要素Aおよび配置要素Aに接続される
    配置要素Bをそれぞれ仮想配置領域内配置要素位置記憶
    手段(18,19)に配置する位置を定める配置要素生成手段
    と, 仮想配置領域内配置要素位置記憶手段(18,19) に配置さ
    れた配置要素A,配置要素Bに基づいて配置および配線
    を求める配置データ生成手段と, 配置変更が必要であるか,配置変更が必要でないかを判
    定する配置変更要否判定手段とを備え, 該配置変更要否判定手段は,求められた配置に対して配
    置変更の必要性の有無を判定し,配置変更の必要を判定
    した場合には,座標生成手段は現在の座標を元に配置要
    素Aの新たな座標を生成し,配置要素生成手段は新たに
    生成された配置要素Aの座標に基づいて配置要素Aに接
    続される配置要素Bの座標を生成し,配置要素Aおよび
    配置要素Bをそれぞれの仮想配置領域内配置要素位置記
    憶手段(18,19)に配置し,配置データ生成手段は各仮想
    配置領域内配置要素位置記憶手段(18,19) の各配置要素
    の配置に基づいて配置領域上の各配置要素の配置を求め
    ることにより最適配置を求める ことを特徴とする配置要
    素の配置配線方法
  2. 【請求項2】 請求項1において,配置要素は集積回
    路もしくはプリント基板に配置される部品を表すセル等
    の回路要素であり,配置要素Bは端子,配線およびビア
    等の回路要素であり,仮想配置領域内配置要素位置記憶
    手段(18,19)はそれぞれの回路要素毎に設けられている
    ことを特徴とする配置要素の配置配線方法
  3. 【請求項3】 請求項1もしくは2において,仮想配置
    領域内配置要素位置記憶手段は多層構造であって,配置
    要素の生成された座標が重複する場合に異なる層に配置
    要素を配置するものであり,配置要素が複数の単位領域
    にまたがる場合であってその一部の領域の座標が重複す
    る場合には,該配置要素を分割し,重複する部分を他の
    層に配置することを特徴とする配置要素の配置配線
  4. 【請求項4】 請求項1,2もしくは3において,配置
    要素Bが配線であって,単位領域に同一の配線が複数配
    置される場合,配線要素の仮想配置領域内配置要素位置
    記憶手段(18,19) に重複度を記録する重複度判定手段(2
    3)を備えたことを特徴とする配置要素の配置配線方法
  5. 【請求項5】 請求項1,2,3もしくは4において,
    座標生成手段(24)は配置変更前の配置を中心とした座標
    生成確率分布に基づいて変更先の座標を生成することを
    特徴とする配置要素の配置配線方法
  6. 【請求項6】 請求項1,2,3もしくは4において,
    座標生成手段(24)は変更前の配置を中心にして非対象の
    座標生成確立分布に基づいて変更先の座標を生成するこ
    とを特徴とする配置要素の配置配線方法。
JP3266105A 1991-10-15 1991-10-15 配置要素の配置配線方法 Expired - Fee Related JP2601586B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3266105A JP2601586B2 (ja) 1991-10-15 1991-10-15 配置要素の配置配線方法
KR1019920018978A KR970008535B1 (ko) 1991-10-15 1992-10-15 배치요소 배치설계 시스템
EP92309416A EP0538035B1 (en) 1991-10-15 1992-10-15 A system for designing a placement of a placement element
US07/961,546 US5475608A (en) 1991-10-15 1992-10-15 System for designing a placement of a placement element
DE69232026T DE69232026T2 (de) 1991-10-15 1992-10-15 Entwurfssystem zur Platzierung von Elementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3266105A JP2601586B2 (ja) 1991-10-15 1991-10-15 配置要素の配置配線方法

Publications (2)

Publication Number Publication Date
JPH05108759A JPH05108759A (ja) 1993-04-30
JP2601586B2 true JP2601586B2 (ja) 1997-04-16

Family

ID=17426387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3266105A Expired - Fee Related JP2601586B2 (ja) 1991-10-15 1991-10-15 配置要素の配置配線方法

Country Status (5)

Country Link
US (1) US5475608A (ja)
EP (1) EP0538035B1 (ja)
JP (1) JP2601586B2 (ja)
KR (1) KR970008535B1 (ja)
DE (1) DE69232026T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691913A (en) * 1994-03-28 1997-11-25 Matsushita Electric Ind. Co. Layout designing apparatus for circuit boards
US5640328A (en) * 1994-04-25 1997-06-17 Lam; Jimmy Kwok-Ching Method for electric leaf cell circuit placement and timing determination
US5535134A (en) * 1994-06-03 1996-07-09 International Business Machines Corporation Object placement aid
US5619419A (en) * 1994-09-13 1997-04-08 Lsi Logic Corporation Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal
JPH08235150A (ja) * 1995-02-24 1996-09-13 Fujitsu Ltd シミュレーティド・アニーリングによる次候補生成装置および方法
US6516307B1 (en) 1995-02-24 2003-02-04 Fujitsu Limited Next alternative generating apparatus using simulated annealing and method thereof
US5796625A (en) * 1996-03-01 1998-08-18 Lsi Logic Corporation Physical design automation system and process for designing integrated circuit chip using simulated annealing with "chessboard and jiggle" optimization
JP3204381B2 (ja) * 1997-11-04 2001-09-04 エヌイーシーマイクロシステム株式会社 半導体装置の自動配置配線方法
US6099583A (en) * 1998-04-08 2000-08-08 Xilinx, Inc. Core-based placement and annealing methods for programmable logic devices
US6898773B1 (en) * 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
JP2003076734A (ja) * 2001-09-03 2003-03-14 Fujitsu Ltd 集積回路設計装置及び集積回路設計方法並びにプログラム
US6782518B2 (en) * 2002-03-28 2004-08-24 International Business Machines Corporation System and method for facilitating coverage feedback testcase generation reproducibility
US7113945B1 (en) * 2002-04-10 2006-09-26 Emc Corporation Virtual storage device that uses volatile memory
US7340489B2 (en) * 2002-04-10 2008-03-04 Emc Corporation Virtual storage devices
US7526739B2 (en) * 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
US7404166B2 (en) * 2005-10-24 2008-07-22 Lsi Corporation Method and system for mapping netlist of integrated circuit to design
WO2016153401A1 (en) * 2015-03-24 2016-09-29 Telefonaktiebolaget Lm Ericsson (Publ) Methods and nodes for scheduling data processing
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1502554A (ja) * 1965-12-01 1968-02-07
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
JPS60114968A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 推論システム
US4700316A (en) * 1985-03-01 1987-10-13 International Business Machines Corporation Automated book layout in static CMOS
US4918614A (en) * 1987-06-02 1990-04-17 Lsi Logic Corporation Hierarchical floorplanner
JPH02242474A (ja) * 1989-03-16 1990-09-26 Hitachi Ltd 素子配置最適化方法及び装置並びに最適配置判定方法及び装置
DE69033724T2 (de) * 1989-12-04 2001-11-29 Matsushita Electric Industrial Co., Ltd. Plazierungsoptimierungssystem mit Hilfe von CAD
US5208759A (en) * 1990-12-13 1993-05-04 Vlsi Technology, Inc. Method for placement of circuit components in an integrated circuit

Also Published As

Publication number Publication date
JPH05108759A (ja) 1993-04-30
US5475608A (en) 1995-12-12
EP0538035A2 (en) 1993-04-21
EP0538035A3 (ja) 1994-12-28
DE69232026T2 (de) 2002-01-24
KR930009077A (ko) 1993-05-22
EP0538035B1 (en) 2001-08-29
DE69232026D1 (de) 2001-10-04
KR970008535B1 (ko) 1997-05-24

Similar Documents

Publication Publication Date Title
JP2601586B2 (ja) 配置要素の配置配線方法
US5675545A (en) Method of forming a database that defines an integrated circuit memory with built in test circuitry
JP2995963B2 (ja) 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
JPS58153A (ja) 配線径路決定方法
US3567914A (en) Automated manufacturing system
US8051400B2 (en) Modifying integrated circuit layout
US5550714A (en) Schematic generator and schematic generating method
US10831972B2 (en) Capacity model for global routing
US5473546A (en) Method for flattening hierarchical design descriptions
US6086625A (en) Method and apparatus for designing a circuit by describing logic design information with a hardware description language
US6625792B1 (en) Semiconductor design system, semiconductor integrated circuit, semiconductor design method and storage medium storing semiconductor design program
US7596773B2 (en) Automating optimal placement of macro-blocks in the design of an integrated circuit
JP2004054641A (ja) モジュール間インタフェースの自動合成装置、合成方法、プログラム及び可搬記憶媒体
US5793641A (en) Method and apparatus for placing and detecting prewire blockages of library cells
JPH04251961A (ja) Cadによる回路ブロックの配置設計方式
JPH08115238A (ja) ファイルシステム
JP3293640B2 (ja) 回路データ接続追跡システム
JPH0728861A (ja) プリント基板配線の自動設計装置
JPS6046828B2 (ja) 配置決定装置
JP2914274B2 (ja) 自動配置処理方法およびその装置
JP2005108065A (ja) 集積回路の配線処理装置
JP3133718B2 (ja) レイアウト方法
Li MCG: A multilayer general area MCM routing algorithm
Atkins et al. ILLIAC III REFERENCE MANUAL. VOLUME I: THE COMPUTER SYSTEM. Report No. 433.
JPH05151313A (ja) 半導体集積回路のレイアウト方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees