JP2005108065A - 集積回路の配線処理装置 - Google Patents
集積回路の配線処理装置 Download PDFInfo
- Publication number
- JP2005108065A JP2005108065A JP2003342886A JP2003342886A JP2005108065A JP 2005108065 A JP2005108065 A JP 2005108065A JP 2003342886 A JP2003342886 A JP 2003342886A JP 2003342886 A JP2003342886 A JP 2003342886A JP 2005108065 A JP2005108065 A JP 2005108065A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- information
- integrated circuit
- layer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 101150097527 PARN gene Proteins 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 並列処理を可能にすることにより、高速な設計処理が可能な集積回路の配線処理装置を提供すること。
【解決手段】 外部記憶装置105に記憶した部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を含む設計情報を参照して、集積回路チップの配線処理領域を複数の小領域に分割して大域配線を行い、前記各小領域の境界における配線通過位置を表す階層仮想ピンを下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピンの位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定し、前記設計情報及び分割矩形内レイアウト情報を用いて、前記配線通過位置を満足するように、各小領域における詳細配線処理を行う。
【選択図】 図1
【解決手段】 外部記憶装置105に記憶した部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を含む設計情報を参照して、集積回路チップの配線処理領域を複数の小領域に分割して大域配線を行い、前記各小領域の境界における配線通過位置を表す階層仮想ピンを下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピンの位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定し、前記設計情報及び分割矩形内レイアウト情報を用いて、前記配線通過位置を満足するように、各小領域における詳細配線処理を行う。
【選択図】 図1
Description
本発明は、半導体集積回路における部品間の配線処理を行う集積回路の配線処理装置に関する。
従来から、LSI(Large Scale Integrated Circuit)等の半導体集積回路において、電子回路要素である部品間の配線を設計するために集積回路の配線処理装置が利用されている。
従来の集積回路の配線処理装置においては、集積回路チップの配線領域を複数の領域に分割し、大域配線(グローバル配線)処理を行うことによって前記複数の領域の境界に仮想端子を決定し、CPA(Cross Point Assignment)法を用いて前記仮想端子の位置を最適化する。その後、詳細配線処理を行うことによって、集積回路チップ全体の配線処理を行うようにしている。これにより、集積回路の配線処理を行うことが可能である(例えば、非特許文献1、2参照)。
半導体集積回路及びシステムのCADに関する米国電気電子学会誌に掲載された「大域配線をともなうクロスポイントの割り当て」(1995年3月号、Vol14、No3、576〜584頁)(Wen-Chung Kao and Tai-Ming Parn,"Cross Point Assignment with Global Routing"、IEEE Transaction on Computer-Aided Design Of Integrated Circuits and System,Vol.14,No3,pp576-584,March 1995) CADに関する米国電気電子学会国際会議録に掲載された「フルチップのグリッドレス配線に対するマルチレベルのアプローチ」(2001年11月、396〜403頁)(J.Cong,J.Fang and Y.Zhang "Multilevel Approach to Full-Chip Gridless Routing" Proc. IEEE International Conference on Computer Aided Design, San Jose, California, pp396-403,November 2001)
半導体集積回路及びシステムのCADに関する米国電気電子学会誌に掲載された「大域配線をともなうクロスポイントの割り当て」(1995年3月号、Vol14、No3、576〜584頁)(Wen-Chung Kao and Tai-Ming Parn,"Cross Point Assignment with Global Routing"、IEEE Transaction on Computer-Aided Design Of Integrated Circuits and System,Vol.14,No3,pp576-584,March 1995) CADに関する米国電気電子学会国際会議録に掲載された「フルチップのグリッドレス配線に対するマルチレベルのアプローチ」(2001年11月、396〜403頁)(J.Cong,J.Fang and Y.Zhang "Multilevel Approach to Full-Chip Gridless Routing" Proc. IEEE International Conference on Computer Aided Design, San Jose, California, pp396-403,November 2001)
従来の集積回路の配線処理装置においては、高品質な配線処理を行うことは可能であるが、配線計算に長時間要し又、大容量のメモリを必要とするという問題がある。
本発明は、並列処理を可能にすることにより、高速な設計処理が可能な集積回路の配線処理装置を提供することを課題としている。また、本発明は、必要なメモリを低減できるようにすることを課題としている。
本発明によれば、部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を含む設計情報を記憶する設計情報記憶手段と、前記設計情報を用いて、集積回路チップの配線処理領域を複数の小領域に分割して大域配線を行い、前記各小領域の境界における配線通過位置を表す階層仮想ピンを下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピンの位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定する配線通過位置決定手段と、前記設計情報を用いて、前記配線通過位置決定手段が決定した配線通過位置を満足するように、前記最下位層における各小領域の詳細配線処理を行う詳細配線処理手段とを備えて成ることを特徴とする集積回路の配線処理装置が提供される。
配線通過位置決定手段は、集積回路チップの配線処理領域を複数の小領域に分割して大域配線を行い、前記各小領域の境界における配線通過位置を表す階層仮想ピンを下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピンの位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定する。詳細配線処理手段は、前記配線通過位置決定手段が決定した配線通過位置を満足するように、前記最下位層における各小領域の詳細配線処理を行う。
ここで、上位層の前記階層仮想ピンは、下位層の前記階層仮想ピンよりも多数の配線トラックを含むように構成してもよい。
また、前記最下位層における階層仮想ピンの位置は、各小領域の境界を通過する配線の配線トラックに一致するように構成してもよい。
本発明に係る集積回路の配線処理装置によれば、配線処理を並列に行うことが可能になるため、高速な配線設計処理が可能になる。また、小領域単位で詳細配線を行うことが可能になるため、配線処理を行う際に一度に必要とするメモリを低減することが可能になる。
以下、本発明の実施の形態に係る集積回路の配線処理装置について図面を用いて説明する。
図1は、本発明の実施の形態に係る集積回路の配線処理装置のブロック図である。
図1において、集積回路の配線処理装置100は、キーボードやマウス等によって構成され入力手段を構成する入力装置101、配線通過位置決定手段及び詳細配線手段を構成する中央処理装置(CPU)102、表示手段を構成する表示装置103、半導体メモリによって構成された主記憶装置104、磁気ディスクによって構成された外部記憶装置105を備えている。
外部記憶装置105内には、部品の種類と部品の配置座標に関するデータである部品配置情報を予め記憶した部品配置情報記憶部107、部品の形状に関するデータや配線禁止に関するデータ(配線禁止情報)である部品定義情報を予め記憶した部品定義情報記憶部108、半導体チップの配線領域を分割するサイズ(換言すれば、数)及び階層レベルを対応付けたデータである分割情報を予め記憶した分割情報記憶部109と、ネットリスト情報を予め記憶したネットリスト情報記憶部110、端子の位置に関するデータである端子定義情報を予め記憶した端子定義情報記憶部111を有している。階層レベルは、最上位層から最下位層まで所定の階層数だけ設けて計算するように予定されている。
尚、前記部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報は設計情報を構成している。外部記憶装置105は、CPU102が実行する半導体集積回路の配線処理プログラムも記憶している。主記憶装置104及び外部記憶装置105は設計情報記憶手段を構成している。
図2は、図1の集積回路の配線処理装置100の処理を示すフローチャートで、外部記憶装置105に記憶された配線処理プログラムを主記憶装置104に展開し、該プログラムをCPU102が実行することにより行う処理を示している。
図3は、図1の配線処理装置100における配線処理を説明するための説明図である。
また、図4は、本実施の形態で使用する階層仮想ピンが変化する様子を示す図である。本実施の形態では、半導体集積回路チップの配線処理領域を複数の矩形領域に分割し、各矩形領域の境界に、配線が通過する位置を表す階層仮想ピンを使用するが、最上位層における階層仮想ピン401、最上位層から1段下の層における階層仮想ピン402、・・・、最下位層における階層仮想ピン403というように、階層レベルに応じて階層仮想ピンの大きさが順次小さくなるように変化する。階層仮想ピンは複数の配線トラックを束ねた概念であり、上位層の階層仮想ピンは下位層の階層仮想ピンよりも多くの配線トラック(1本の配線パターンが通る経路)を含んでおり、最下位層の階層仮想ピン403は1本の配線トラックを含むものであって配線トラックに一致する。
以下、図1〜図4を用いて、本実施の形態に係る集積回路の配線処理装置100の動作を詳細に説明する。尚、以下の説明は、半導体集積回路チップの配線処理領域301と実際の端子302、303の配置は図3に示す関係にあるものとし、端子302、303間の配線処理を行う例で説明する。
先ず、ユーザ(例えば、半導体集積回路の設計者)が入力装置101を操作すると、CPU102は外部記憶装置105に記憶しておいた部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を主記憶装置104に読み込む(ステップS201)。
次に、CPU102は、前記分割情報を参照して、チップの配線処理領域301全体を、分割レベル(N)に対応する数の複数の矩形小領域305に分割する(図2のステップS202、図3の304)。図3では、Nレベルでは、12個の矩形小領域305に分割している。尚、階層レベルは、最上位層から最下位層まで所定の階層数だけ予定されており、最上位層から最下位層へ行くに従って、階層レベルを表す整数Nは増加するものとする。
次に、CPU102は、Nレベルにおける大域配線(グローバル配線)処理を行い(図2のステップS203、図3の306)、端子302、303間に大まかな配線(大域配線)307を生成する。
次に、CPU102は、Nレベルと(N+1)レベルの整合性を保つように、各小領域305間の境界の中の大域配線307が通る境界に、複数の階層仮想ピン310を生成する(図2のステップS204、図3の308、310)。このとき、各階層仮想ピン310の詳細な位置は未確定である。分割レベルが上位層であればある程、図4に示すように、各階層仮想ピン310が含む配線トラック数は多くなる。またこの時、現在の階層レベルNのネットを分割して次の下位の階層(N+1)についてのネットの生成を行なう(図2のステップS205、図3の309)。
次に、CPU102は、CPA(Cross Point Assignment)法を用いて、各階層仮想ピン310の位置の最適化を行う(図2のステップS206、図3の311)。
次に、前記処理が最下位層まで行われたか否か、即ち、現在の階層レベルNが所定の階層数Kに一致するか否かを判断し(ステップS207)、現在の階層レベルNが所定の階層数Kに一致しないと判断した場合、即ち、前記処理が最下位層まで行われていないと判断した場合には、N=(N+1)として、次の下位の階層(N+1)について、前記同様の処理を行う。
即ち、CPU102は、前記分割情報を参照して、チップの配線処理領域301全体を、分割レベル(N+1)に対応する数の複数の矩形小領域313に分割する(図2のステップS202、図3の312)。図3では、(N+1)レベルでは、12個の各小領域305を9個の小領域314に各々分割し、チップ全体として、108個の矩形小領域314に分割している。
次に、CPU102は、(N+1)レベルにおける大域配線処理を行い(図2のステップS203、図3の313)、端子302、303間に大まかな配線(大域配線)307を生成する。
次に、CPU102は、(N+1)レベルと(N+2)レベルの整合性を保つように、各小領域313間の境界の中の大域配線が通る境界に、複数の階層仮想ピン315を生成する(図2のステップS204、図3の315)。このとき、各階層仮想ピン315の詳細な位置は未確定である。但し、分割レベルが(N+1)であり、前記処理(レベルN)よりも下位層になるため、図4に示すように、各階層仮想ピン315が含む配線トラック数は、階層仮想ピン310が含む配線トラックよりも少なくなる(例えば1/3)。
次に、CPU102は、CPA(Cross Point Assignment)法を用いて、各階層仮想ピン315の位置の最適化を行う(図2のステップS206)。
次に、前記処理が最下位層まで行われたか否か、即ち、現在の階層レベルNが所定の階層数Kに一致するか否かを判断し(ステップS207)、現在の階層レベル(N+1)が所定の階層数Kに一致しないと判断した場合、即ち、前記処理が最下位層まで行われていないと判断した場合には、再びNに1を加算して、前記同様の処理を行う。
一方、CPU102は、ステップS207において最下位層まで前記処理が終了したと判断すると、外部記憶装置105に記憶した前記設計情報及び他から主記憶装置104に記憶した最下位層の各領域における図形データのレイアウト情報(分割矩形内レイアウト情報)106を用いて、詳細配線処理を行う(ステップS208)。これにより、端子302と端子303間に配線が形成される。
このとき、最下位層では、図4に示すように、各階層仮想ピンは配線トラックに一致する。したがって、各階層仮想ピンの位置が、各矩形領域の境界における配線の通過する位置に対応することになる。
よって、最下位層における各矩形領域の境界条件を満たすように詳細配線処理することにより、各矩形領域内での詳細配線処理を各々独立して行うことが可能になる。各矩形領域の境界における配線通過位置、即ち、最下位層における各階層仮想ピンの位置を各矩形領域の配線が通過するという条件を満たすようにして、各矩形領域単位で独立して各矩形領域内の詳細配線処理を行うことが可能になる。前記各矩形領域内の詳細配線処理を複数のコンピュータを使用して並設処理することにより、高速な配線算出処理が可能になる。
また、階層化することによって最下位層の矩形領域の面積が小さくなるため、詳細配線処理を行う差違の各矩形領域のデータ量は小さくなるため、メモリ容量の小さなコンピュータを用いて演算処理することが可能になる。
CPU102は、詳細配線処理が終了すると、配線結果を詳細配線情報201として外部記憶装置105に出力して記憶し(ステップS209)、一連の配線処理を終了する。
以上述べたように、本実施の形態に係る集積回路の配線処理装置100は、部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を含む設計情報をあらかじめ記憶した外部記憶装置105と、前記設計情報を用いて、集積回路チップの配線処理領域301を複数の小領域305、314に分割して大域配線処理を行い、前記各小領域305、314の境界における配線通過位置を表す階層仮想ピン310、315を下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピン310、315の位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定する配線通過位置決定手段(CPU102)と、前記設計情報を用いて、前記配線通過位置決定手段が決定した配線通過位置を満足するように、前記最下位層における各小領域の詳細配線処理を行う詳細配線処理手段(CPU102)とを備えて成ることを特徴としている。
前記詳細配線処理手段は、前記設計情報及び主記憶装置104に記憶した各小領域内のレイアウト情報(分割矩形内レイアウト情報)106を用いて、前記配線通過位置を満足するように、各小領域における詳細配線処理を行う。
また、上位層の前記階層仮想ピンは、下位層の前記階層下層ピンよりも多数の配線トラックを含むように構成している。また、前記最下位層における階層仮想ピンの位置は、各小領域の境界を通過する配線の配線トラックに一致するように構成している。
したがって、最下位層における境界条件(配線は各小領域の境界の配線通過位置を通過させるという条件)を満足させれば、詳細配線処理を行う場合、最下位層における各小領単位で相互に独立して行うことが可能になるため、複数のコンピュータを用いて、各小領域単位で並列処理を行うことが可能になり、高速な設計処理が可能になる。また、小領域単位での詳細配線処理が可能になるため、一度に取り扱うデータ量を小さくすることが可能になり、コンピュータが配線の算出処理時に必要とするメモリを低減することが可能になる。
半導体集積回路としては、アナログ集積回路とデジタル集積回路のいずれにも適用することが可能である。
101・・・入力手段を構成する入力装置
102・・・配線通過位置決定手段及び詳細配線処理手段を構成するCPU
103・・・表示手段を構成する表示装置
104・・・記憶手段を構成する主記憶装置
105・・・設計情報記憶手段を構成する外部記憶装置
106・・・分割矩形内レイアウト情報記憶部
107・・・部品配置情報記憶部
108・・・部品定義情報記憶部
109・・・分割情報記憶部
110・・・ネットリスト情報記憶部
111・・・端子定義情報記憶部
302、303・・・端子
310、315・・・階層仮想ピン
102・・・配線通過位置決定手段及び詳細配線処理手段を構成するCPU
103・・・表示手段を構成する表示装置
104・・・記憶手段を構成する主記憶装置
105・・・設計情報記憶手段を構成する外部記憶装置
106・・・分割矩形内レイアウト情報記憶部
107・・・部品配置情報記憶部
108・・・部品定義情報記憶部
109・・・分割情報記憶部
110・・・ネットリスト情報記憶部
111・・・端子定義情報記憶部
302、303・・・端子
310、315・・・階層仮想ピン
Claims (3)
- 部品配置情報、部品定義情報、分割情報、ネットリスト情報、端子定義情報を含む設計情報を記憶する設計情報記憶手段と、
前記設計情報を用いて、集積回路チップの配線処理領域を複数の小領域に分割して大域配線を行い、前記各小領域の境界における配線通過位置を表す階層仮想ピンを下位層との整合性を保つように生成した後に、CPA法により前記階層仮想ピンの位置を最適化する処理を、最上位層から最下位層まで所定の階層数だけ行うことにより、前記最下位層における各小領域の境界の配線通過位置を決定する配線通過位置決定手段と、
前記設計情報を用いて、前記配線通過位置決定手段が決定した配線通過位置を満足するように、前記最下位層における各小領域の詳細配線処理を行う詳細配線処理手段とを備えて成ることを特徴とする集積回路の配線処理装置。 - 上位層の前記階層仮想ピンは、下位層の前記階層仮想ピンよりも多数の配線トラックを含むことを特徴とする請求項1記載の集積回路の配線処理装置。
- 前記最下位層における階層仮想ピンの位置は、各小領域の境界を通過する配線の配線トラックに一致することを特徴とする請求項1又は2記載の集積回路の配線処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342886A JP2005108065A (ja) | 2003-10-01 | 2003-10-01 | 集積回路の配線処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342886A JP2005108065A (ja) | 2003-10-01 | 2003-10-01 | 集積回路の配線処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005108065A true JP2005108065A (ja) | 2005-04-21 |
Family
ID=34537013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003342886A Pending JP2005108065A (ja) | 2003-10-01 | 2003-10-01 | 集積回路の配線処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005108065A (ja) |
-
2003
- 2003-10-01 JP JP2003342886A patent/JP2005108065A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6536023B1 (en) | Method and system for hierarchical metal-end, enclosure and exposure checking | |
US20060156266A1 (en) | Probabilistic congestion prediction with partial blockages | |
US10216883B2 (en) | Integrated circuit and method of designing integrated circuit | |
US10831972B2 (en) | Capacity model for global routing | |
US11030383B2 (en) | Integrated device and method of forming the same | |
US6484302B1 (en) | Auto-contactor system and method for generating variable size contacts | |
US20060064653A1 (en) | Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization | |
US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
JP2004326654A (ja) | 配線構造決定方法 | |
US20070083837A1 (en) | Method and Placement Tool for Designing the Layout of an Electronic Circuit | |
JP2008310562A (ja) | 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム | |
Kubo et al. | A global routing method for 2-layer ball grid array packages | |
US10643020B1 (en) | System and method to estimate a number of layers needed for routing a multi-die package | |
Kubo et al. | Global routing by iterative improvements for two-layer ball grid array packages | |
US20050132315A1 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
KR20170094744A (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
US9552453B1 (en) | Integrated circuit with power network aware metal fill | |
KR20190037046A (ko) | 반도체 장치의 설계 방법 및 시스템 | |
Sham et al. | Congestion prediction in early stages of physical design | |
JP2005108065A (ja) | 集積回路の配線処理装置 | |
CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
JP5194461B2 (ja) | 電流密度制限チェック方法及び電流密度制限チェック装置 | |
CN113515915B (zh) | 插入填充单元的方法、装置、设备以及存储介质 | |
JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |