JP3293640B2 - 回路データ接続追跡システム - Google Patents
回路データ接続追跡システムInfo
- Publication number
- JP3293640B2 JP3293640B2 JP17260591A JP17260591A JP3293640B2 JP 3293640 B2 JP3293640 B2 JP 3293640B2 JP 17260591 A JP17260591 A JP 17260591A JP 17260591 A JP17260591 A JP 17260591A JP 3293640 B2 JP3293640 B2 JP 3293640B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit
- information
- layer
- storage structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子計算機を用いて電
子回路の設計を行う電子回路自動設計装置に利用され、
特に、回路データを入力して記憶装置に格納し、回路素
子間の接続関係を追跡処理する回路データ接続追跡シス
テムに関する。
子回路の設計を行う電子回路自動設計装置に利用され、
特に、回路データを入力して記憶装置に格納し、回路素
子間の接続関係を追跡処理する回路データ接続追跡シス
テムに関する。
【０００２】
【従来の技術】従来の回路データ接続追跡システムは、
階層構造を有する回路データを入力後、階層構造を展開
して平坦にした構造を生成して記憶装置に格納し、この
階層無しの格納構造をもとに、回路素子間の接続関係を
追跡処理していた。
階層構造を有する回路データを入力後、階層構造を展開
して平坦にした構造を生成して記憶装置に格納し、この
階層無しの格納構造をもとに、回路素子間の接続関係を
追跡処理していた。
【０００３】図１０はかかる従来の回路データ接続追跡
システムの一例を示すブロック構成図である。
システムの一例を示すブロック構成図である。
【０００４】本従来例の回路データ接続追跡システム４
は、回路データ１を入力して階層毎に接続情報を作成し
記憶装置３に格納する階層毎接続情報作成手段５と、作
成された階層毎接続情報をもとに階層展開を行い平坦な
接続情報を作成し記憶装置３に格納する平坦接続情報作
成手段６と、この作成された平坦接続情報をもとに回路
素子の接続を追跡し出力データ２を出力する接続追跡処
理手段７とを含んでいる。
は、回路データ１を入力して階層毎に接続情報を作成し
記憶装置３に格納する階層毎接続情報作成手段５と、作
成された階層毎接続情報をもとに階層展開を行い平坦な
接続情報を作成し記憶装置３に格納する平坦接続情報作
成手段６と、この作成された平坦接続情報をもとに回路
素子の接続を追跡し出力データ２を出力する接続追跡処
理手段７とを含んでいる。
【０００５】次に、本従来例の動作について図１１に示
す流れ図を参照して説明する。
す流れ図を参照して説明する。
【０００６】未入力の回路図データ１が存在する限り回
路データ１の入力を行い（ステップＳ２１、Ｓ２２）、
入力した回路データ１の階層構造通りの階層毎接続情報
を作成し記憶装置３に格納する（ステップＳ２３）。そ
して回路データ１の入力が終了した段階で階層展開処理
を行い、全ての階層構造を取り払った平坦接続情報を生
成して記憶装置３に格納する（ステップＳ２４）。回路
素子間そして、この平坦接続情報をもとに接続関係追跡
処理を行い結果を出力データ２として出力する（ステッ
プＳ２５）。
路データ１の入力を行い（ステップＳ２１、Ｓ２２）、
入力した回路データ１の階層構造通りの階層毎接続情報
を作成し記憶装置３に格納する（ステップＳ２３）。そ
して回路データ１の入力が終了した段階で階層展開処理
を行い、全ての階層構造を取り払った平坦接続情報を生
成して記憶装置３に格納する（ステップＳ２４）。回路
素子間そして、この平坦接続情報をもとに接続関係追跡
処理を行い結果を出力データ２として出力する（ステッ
プＳ２５）。
【０００７】
【発明が解決しようとする課題】この従来の回路データ
接続追跡システムでは、回路の階層構造を全展開して平
坦にした接続情報を生成して格納しなければならないの
で、接続情報を電子計算機の主記憶（記憶装置３）に格
納するに際し、大規模な回路データになると接続情報を
格納することができないために処理が不可能になる欠点
があった。さらに、平坦接続情報の中では回路下位階層
内で閉じた回路素子間の接続情報が回路中での下位階層
の出現回数分存在するので、同じ接続関係であるにもか
かわらず複数回処理されることになり、処理時間が長く
なる欠点があった。
接続追跡システムでは、回路の階層構造を全展開して平
坦にした接続情報を生成して格納しなければならないの
で、接続情報を電子計算機の主記憶（記憶装置３）に格
納するに際し、大規模な回路データになると接続情報を
格納することができないために処理が不可能になる欠点
があった。さらに、平坦接続情報の中では回路下位階層
内で閉じた回路素子間の接続情報が回路中での下位階層
の出現回数分存在するので、同じ接続関係であるにもか
かわらず複数回処理されることになり、処理時間が長く
なる欠点があった。
【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、階層構造を有する回路データの接続追跡を、
小容量の記憶装置で、重複なく高速に行うことができる
回路接続追跡システムを提供することにある。
とにより、階層構造を有する回路データの接続追跡を、
小容量の記憶装置で、重複なく高速に行うことができる
回路接続追跡システムを提供することにある。
【０００９】
【課題を解決するための手段】 本発明は、階層構造を
有する回路データを入力して階層毎の接続情報を作成し
記憶装置に格納する階層毎接続情報作成手段を備えた回
路データ接続追跡システムにおいて、前記記憶装置に格
納された回路データについて、階層を有する回路素子の
階層間における端子同士の対応関係付けした第二の格納
構造情報および回路素子の上位階層と下位階層の参照状
態を階層付けした第三の格納構造情報を作成し前記記憶
装置に格納する格納構造情報作成手段と、前記第二の格
納構造情報である回路素子の階層間における端子同士の
対応関係付けならびに前記第三の格納構造情報である回
路素子の上位階層と下位階層の参照状態の階層付けおよ
び前記階層毎接続情報により前記回路データの接続関係
の追跡を行う接続追跡処理手段とを備えたことを特徴と
する。
有する回路データを入力して階層毎の接続情報を作成し
記憶装置に格納する階層毎接続情報作成手段を備えた回
路データ接続追跡システムにおいて、前記記憶装置に格
納された回路データについて、階層を有する回路素子の
階層間における端子同士の対応関係付けした第二の格納
構造情報および回路素子の上位階層と下位階層の参照状
態を階層付けした第三の格納構造情報を作成し前記記憶
装置に格納する格納構造情報作成手段と、前記第二の格
納構造情報である回路素子の階層間における端子同士の
対応関係付けならびに前記第三の格納構造情報である回
路素子の上位階層と下位階層の参照状態の階層付けおよ
び前記階層毎接続情報により前記回路データの接続関係
の追跡を行う接続追跡処理手段とを備えたことを特徴と
する。
【００１０】
【作用】階層毎接続情報と、異階層データ間参照付けし
た第一の格納構造情報、下位階層を有する回路素子の上
位階層と下位階層との端子の対応付けした第二の格納構
造情報、および下位階層を有する回路素子の参照状態の
階層付けした第三の格納構造情報とを用いて、接続追跡
処理手段は回路データの追跡処理を行う。これにより、
回路データが格納された記憶領域中を第二の格納構造情
報に従って異階層に渡って再帰的に移動を行って全回路
データの追跡処理が可能となる。
た第一の格納構造情報、下位階層を有する回路素子の上
位階層と下位階層との端子の対応付けした第二の格納構
造情報、および下位階層を有する回路素子の参照状態の
階層付けした第三の格納構造情報とを用いて、接続追跡
処理手段は回路データの追跡処理を行う。これにより、
回路データが格納された記憶領域中を第二の格納構造情
報に従って異階層に渡って再帰的に移動を行って全回路
データの追跡処理が可能となる。
【００１１】従って、接続情報としては、階層展開する
ことなく、追跡時の階層間の移動のために必要な格納構
造情報のみ生成すればよいので、データ量は少なくな
り、記憶装置の記憶容量を縮減できる。さらに、複数回
配置されている下位階層内で閉じた接続関係の処理はた
だ一回の処理でよくなり、処理の高速化ができる。
ことなく、追跡時の階層間の移動のために必要な格納構
造情報のみ生成すればよいので、データ量は少なくな
り、記憶装置の記憶容量を縮減できる。さらに、複数回
配置されている下位階層内で閉じた接続関係の処理はた
だ一回の処理でよくなり、処理の高速化ができる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の一実施例の要部を示すブロ
ック構成図である。
ック構成図である。
【００１４】本実施例は、階層構造を有する回路データ
１を入力して階層毎の接続情報を作成し記憶装置３に格
納する階層毎接続情報作成手段５を備えた回路データ接
続追跡システム４ａにおいて、本発明の特徴とするとこ
ろの、記憶装置３に格納された回路データ１について、
異階層データ間の参照付けした第一の格納構造情報、下
位階層を有する回路素子の上位階層と下位階層との端子
の対応関係付けした第二の格納構造情報および下位階層
を有する回路素子の参照状態の階層付けした第三の格納
構造情報を作成し記憶装置３に格納する格納構造情報作
成手段８と、階層毎接続情報ならびに前記第一、第二お
よび第三の格納構造情報により前記回路データの接続関
係の追跡を行い結果を出力データ２として出力する接続
追跡処理手段７ａとを備えている。
１を入力して階層毎の接続情報を作成し記憶装置３に格
納する階層毎接続情報作成手段５を備えた回路データ接
続追跡システム４ａにおいて、本発明の特徴とするとこ
ろの、記憶装置３に格納された回路データ１について、
異階層データ間の参照付けした第一の格納構造情報、下
位階層を有する回路素子の上位階層と下位階層との端子
の対応関係付けした第二の格納構造情報および下位階層
を有する回路素子の参照状態の階層付けした第三の格納
構造情報を作成し記憶装置３に格納する格納構造情報作
成手段８と、階層毎接続情報ならびに前記第一、第二お
よび第三の格納構造情報により前記回路データの接続関
係の追跡を行い結果を出力データ２として出力する接続
追跡処理手段７ａとを備えている。
【００１５】次に、本実施例の動作について図２に示す
流れ図を参照して説明する。未入力の回路データ１が存
在する限り回路データ入力を行い（ステップＳ１、Ｓ
２）、入力データの階層構造通りの階層毎接続情報を作
成する（ステップＳ３）。さらに、回路データ入力の時
点で、異階層データ間である階層データ中にある下位階
層を持つ素子が参照されているという状態に対して、上
位対下位の参照関係付けを行い第一の格納構造情報
（１）として記憶装置３に格納していく（ステップＳ
４）。
流れ図を参照して説明する。未入力の回路データ１が存
在する限り回路データ入力を行い（ステップＳ１、Ｓ
２）、入力データの階層構造通りの階層毎接続情報を作
成する（ステップＳ３）。さらに、回路データ入力の時
点で、異階層データ間である階層データ中にある下位階
層を持つ素子が参照されているという状態に対して、上
位対下位の参照関係付けを行い第一の格納構造情報
（１）として記憶装置３に格納していく（ステップＳ
４）。
【００１６】そして、回路データ入力の終了後（ステッ
プＳ２）、階層間の接続関係の切り口であるところの下
位階層を有する素子の端子について、上位階層参照側と
下位階層被参照側との間に対応付けを行い第二の格納構
造情報（２）として記憶装置３に格納する（ステップＳ
４）。さらに、下位階層を有する回路素子の参照側とし
ての参照状態の階層構造を階層毎接続情報をもとに生成
し第三の格納構造情報（３）として記憶装置３に格納す
る（ステップＳ５）。
プＳ２）、階層間の接続関係の切り口であるところの下
位階層を有する素子の端子について、上位階層参照側と
下位階層被参照側との間に対応付けを行い第二の格納構
造情報（２）として記憶装置３に格納する（ステップＳ
４）。さらに、下位階層を有する回路素子の参照側とし
ての参照状態の階層構造を階層毎接続情報をもとに生成
し第三の格納構造情報（３）として記憶装置３に格納す
る（ステップＳ５）。
【００１７】以上の処理の結果の階層毎接続情報格納構
造情報（１）、格納構造情報（２）および格納構造情報
（３）を対象にして、回路データ中の全ての接続関係を
抽出して追跡する。あるいは、任意の回路素子に関する
接続関係を追跡するなどの、接続関係追跡処理を行い結
果を出力データ２として出力する（ステップＳ６）。そ
の際、異階層にまたがる接続関係の追跡時には、格納構
造情報（２）を使って、上位階層から下位階層へ、ある
いは、下位階層から上位階層への移動を行うが、一つの
接続関係が多くの階層間にまたがっている場合も考えら
れるので、本実施例では、一つの接続関係の追跡処理時
に階層移動をした時点で再帰的に１階層内での追跡処理
を行うようにしている。
造情報（１）、格納構造情報（２）および格納構造情報
（３）を対象にして、回路データ中の全ての接続関係を
抽出して追跡する。あるいは、任意の回路素子に関する
接続関係を追跡するなどの、接続関係追跡処理を行い結
果を出力データ２として出力する（ステップＳ６）。そ
の際、異階層にまたがる接続関係の追跡時には、格納構
造情報（２）を使って、上位階層から下位階層へ、ある
いは、下位階層から上位階層への移動を行うが、一つの
接続関係が多くの階層間にまたがっている場合も考えら
れるので、本実施例では、一つの接続関係の追跡処理時
に階層移動をした時点で再帰的に１階層内での追跡処理
を行うようにしている。
【００１８】以下、図２〜図９を用いて本実施例の動作
を具体的例について説明する。
を具体的例について説明する。
【００１９】図３（ａ）および（ｂ）は、本実施例で生
成する格納構造を説明する第一の回路データ具体例の論
理回路図である。本回路は図３（ａ）に示されているＴ
階層の回路図（以下、Ｔ回路図という。）１１と、その
下位の図３（ｂ）に示されているＭ階層の回路図（以
下、Ｍ回路図という。）１２との２階層構造であり、Ｔ
階層中にＭ階層の回路素子がＭ１、Ｍ２と２個配置され
ている。
成する格納構造を説明する第一の回路データ具体例の論
理回路図である。本回路は図３（ａ）に示されているＴ
階層の回路図（以下、Ｔ回路図という。）１１と、その
下位の図３（ｂ）に示されているＭ階層の回路図（以
下、Ｍ回路図という。）１２との２階層構造であり、Ｔ
階層中にＭ階層の回路素子がＭ１、Ｍ２と２個配置され
ている。
【００２０】図４（ａ）および（ｂ）ならびに図５
（ａ）、（ｂ）および（ｃ）は、図３（ａ）および
（ｂ）の具体例の接続情報の格納構造を示す説明図であ
る。
（ａ）、（ｂ）および（ｃ）は、図３（ａ）および
（ｂ）の具体例の接続情報の格納構造を示す説明図であ
る。
【００２１】図４（ａ）のＴ接続情報２１は、同図で示
されるＴ階層の階層内での接続情報であり、接続関係を
持つ複数の素子のピンがネットとして対応づけられてい
る。同様に、図４（ｂ）のＭ接続情報２２はＭ階層内で
の接続情報である。また、図５（ａ）は異階層データ間
の参照関係付けを示す格納構造情報（１）２３であり、
Ｔ階層が上位階層としてＭ階層を参照していることを表
す構造である。図５（ｂ）は、下位階層を有する回路素
子であるところのＴ階層中の素子Ｍ１およびＭ２の各ピ
ンについて、Ｍ階層中の対応する端子との対応付けを格
納した格納構造情報（２）２４であり、Ｍ階層がＭ１と
Ｍ２の２回参照されていることから、各々２対１の関係
となっている。図５（ｃ）は、下位階層を有してＴ階層
中に参照されている回路素子Ｍ１とＭ２の参照状態とし
ての階層構造の格納構造情報（３）２５であり、本図に
示すように木構造として生成されている。
されるＴ階層の階層内での接続情報であり、接続関係を
持つ複数の素子のピンがネットとして対応づけられてい
る。同様に、図４（ｂ）のＭ接続情報２２はＭ階層内で
の接続情報である。また、図５（ａ）は異階層データ間
の参照関係付けを示す格納構造情報（１）２３であり、
Ｔ階層が上位階層としてＭ階層を参照していることを表
す構造である。図５（ｂ）は、下位階層を有する回路素
子であるところのＴ階層中の素子Ｍ１およびＭ２の各ピ
ンについて、Ｍ階層中の対応する端子との対応付けを格
納した格納構造情報（２）２４であり、Ｍ階層がＭ１と
Ｍ２の２回参照されていることから、各々２対１の関係
となっている。図５（ｃ）は、下位階層を有してＴ階層
中に参照されている回路素子Ｍ１とＭ２の参照状態とし
ての階層構造の格納構造情報（３）２５であり、本図に
示すように木構造として生成されている。
【００２２】以上の格納構造の生成後、本実施例での接
続関係追跡処理は以下の手順で行われる。回路データ中
の全ての接続関係を抽出する際には、まず、図３（ａ）
のＴ回路図１１中で閉じたネットＮ１、Ｎ２、Ｎ４、Ｎ
７、Ｎ８、Ｎ９、Ｎ１０、Ｎ１１およびＮ１２は図４
（ａ）のＴ接続情報２１のみで追跡可能である。同様
に、図３（ｂ）のＭ回路図１２中のネットＮ３は図４
（ｂ）のＭ接続情報２２のみで追跡可能である。
続関係追跡処理は以下の手順で行われる。回路データ中
の全ての接続関係を抽出する際には、まず、図３（ａ）
のＴ回路図１１中で閉じたネットＮ１、Ｎ２、Ｎ４、Ｎ
７、Ｎ８、Ｎ９、Ｎ１０、Ｎ１１およびＮ１２は図４
（ａ）のＴ接続情報２１のみで追跡可能である。同様
に、図３（ｂ）のＭ回路図１２中のネットＮ３は図４
（ｂ）のＭ接続情報２２のみで追跡可能である。
【００２３】二つの階層間にまたがる接続関係について
は上位の階層側から追跡処理が開始され、例えば、図３
（ａ）のＴ回路図１１のネットＮ３については、図４
（ａ）のＴ接続情報２１内で回路素子Ｃ１のＯＵＴピン
への接続が追跡され、回路素子Ｍ１のＩＮ２ピンへの接
続については、図５（ｂ）の格納構造情報（２）２４の
Ｍ１のＩＮ２ピンから下位のＭ階層での端子ＩＮ２に階
層移動し、図４（ｂ）のＭ接続情報２２からネットＮ２
を介してもう一つの接続先である図３（ｂ）のＭ回路図
１２中の回路素子Ｃ１のＩＮ２ピンとの接続が追跡され
る。同様に、図３（ａ）のＴ回路図１１中のネットＮ
５、Ｎ７、Ｎ８、Ｎ９およびＮ１０についても、図５
（ｂ）の格納構造情報（２）２４を使用して階層間の異
動が行われる。
は上位の階層側から追跡処理が開始され、例えば、図３
（ａ）のＴ回路図１１のネットＮ３については、図４
（ａ）のＴ接続情報２１内で回路素子Ｃ１のＯＵＴピン
への接続が追跡され、回路素子Ｍ１のＩＮ２ピンへの接
続については、図５（ｂ）の格納構造情報（２）２４の
Ｍ１のＩＮ２ピンから下位のＭ階層での端子ＩＮ２に階
層移動し、図４（ｂ）のＭ接続情報２２からネットＮ２
を介してもう一つの接続先である図３（ｂ）のＭ回路図
１２中の回路素子Ｃ１のＩＮ２ピンとの接続が追跡され
る。同様に、図３（ａ）のＴ回路図１１中のネットＮ
５、Ｎ７、Ｎ８、Ｎ９およびＮ１０についても、図５
（ｂ）の格納構造情報（２）２４を使用して階層間の異
動が行われる。
【００２４】回路データ中の全ての接続関係を抽出する
もう一つの手段として、回路素子を起点に階層構造を削
除した状態での接続関係を追跡する場合には、階層毎接
続情報を上位の階層から、本具体例ではＴ接続情報２１
およびＭ接続情報２２の順で読んでいき、下位階層を有
しない最下位レベルの回路素子の接続先を追跡する。下
位の階層中の回路素子の接続先が上位階層に渡っている
場合、例えば、図３（ｂ）のＭ回路図１２中の回路素子
Ｃ２のＯＵＴピンの接続関係を追跡する場合には、図５
（ｃ）の格納構造情報（３）２５により階層ＭがＭ１と
Ｍ２の２回参照されていることが判明するので、図５
（ｂ）の格納構造情報（２）２４に従って、Ｍ階層中の
ＯＵＴ１端子からＭ１のＯＵＴ１ピンを得てその接続先
を図４（ａ）のＴ接続情報２１から得、また、Ｍ２のＯ
ＵＴ１ピンを得てその接続先を得るという参照回数分の
追跡を行う。同じ手順を用いることにより、回路を平坦
にした状態での任意の回路素子について、格納構造情報
（３）２５により、上位の階層構造を獲得することによ
り接続関係を追跡処理することが可能である。
もう一つの手段として、回路素子を起点に階層構造を削
除した状態での接続関係を追跡する場合には、階層毎接
続情報を上位の階層から、本具体例ではＴ接続情報２１
およびＭ接続情報２２の順で読んでいき、下位階層を有
しない最下位レベルの回路素子の接続先を追跡する。下
位の階層中の回路素子の接続先が上位階層に渡っている
場合、例えば、図３（ｂ）のＭ回路図１２中の回路素子
Ｃ２のＯＵＴピンの接続関係を追跡する場合には、図５
（ｃ）の格納構造情報（３）２５により階層ＭがＭ１と
Ｍ２の２回参照されていることが判明するので、図５
（ｂ）の格納構造情報（２）２４に従って、Ｍ階層中の
ＯＵＴ１端子からＭ１のＯＵＴ１ピンを得てその接続先
を図４（ａ）のＴ接続情報２１から得、また、Ｍ２のＯ
ＵＴ１ピンを得てその接続先を得るという参照回数分の
追跡を行う。同じ手順を用いることにより、回路を平坦
にした状態での任意の回路素子について、格納構造情報
（３）２５により、上位の階層構造を獲得することによ
り接続関係を追跡処理することが可能である。
【００２５】図６（ａ）、（ｂ）および（ｃ）ならびに
図７（ａ）、（ｂ）および（ｃ）は、第二の回路データ
具体例の論理回路図である。また、図８はその格納構造
（３）を示す説明図である。
図７（ａ）、（ｂ）および（ｃ）は、第二の回路データ
具体例の論理回路図である。また、図８はその格納構造
（３）を示す説明図である。
【００２６】本具体例では、図６（ａ）のＴ回路図３１
と、図６（ｂ）のＭ１回路図３２と、図６（ｃ）のＭ２
回路図３３と、図７（ａ）のＭ３回路図３４と、図７
（ｂ）のＭ４回路図３５と、図７（ｃ）のＭ５回路図３
６とを有している。すなわち、階層Ｍ２が、階層Ｔ中に
２回参照されている階層Ｍ１中に１回と、階層Ｔ中に１
回の合計３回参照されている。また階層Ｍ５は図７
（ｃ）に示すようにＩＮ端子から回路素子を経ずにＯＵ
Ｔ端子に直接接続する構造となっている。
と、図６（ｂ）のＭ１回路図３２と、図６（ｃ）のＭ２
回路図３３と、図７（ａ）のＭ３回路図３４と、図７
（ｂ）のＭ４回路図３５と、図７（ｃ）のＭ５回路図３
６とを有している。すなわち、階層Ｍ２が、階層Ｔ中に
２回参照されている階層Ｍ１中に１回と、階層Ｔ中に１
回の合計３回参照されている。また階層Ｍ５は図７
（ｃ）に示すようにＩＮ端子から回路素子を経ずにＯＵ
Ｔ端子に直接接続する構造となっている。
【００２７】本具体例で、図６（ｃ）のＭ２回路図３３
中のネットＮ１は回路を平坦にした状態では３箇所に出
現するが、本実施例では１箇所分の記憶領域に対して１
回のみの処理を行えばよい。本具体例で例えばＭ１−２
中のＭ２中の回路素子Ｃ２のＩＮピンの接続関係を追跡
する場合には、図８の格納構造情報（３）３７を使っ
て、Ｍ２−２の参照状態を得て階層間の移動を行うが、
階層Ｍ５に関してはＩＮ端子からＯＵＴ端子への接続を
得て、すぐに階層Ｔに上がり階層Ｔ中のＣ１のＯＵＴ３
ピンへの接続を得ることになる。
中のネットＮ１は回路を平坦にした状態では３箇所に出
現するが、本実施例では１箇所分の記憶領域に対して１
回のみの処理を行えばよい。本具体例で例えばＭ１−２
中のＭ２中の回路素子Ｃ２のＩＮピンの接続関係を追跡
する場合には、図８の格納構造情報（３）３７を使っ
て、Ｍ２−２の参照状態を得て階層間の移動を行うが、
階層Ｍ５に関してはＩＮ端子からＯＵＴ端子への接続を
得て、すぐに階層Ｔに上がり階層Ｔ中のＣ１のＯＵＴ３
ピンへの接続を得ることになる。
【００２８】このように、接続関係の追跡時において
は、階層間を上位に移動する際にはもとの参照箇所に移
動しなければならないので、本実施例では階層内での接
続関係の追跡処理を下位階層を有する素子の端子を介し
て上位へあるいは下位へ移動する場合に再帰的に行って
いる。
は、階層間を上位に移動する際にはもとの参照箇所に移
動しなければならないので、本実施例では階層内での接
続関係の追跡処理を下位階層を有する素子の端子を介し
て上位へあるいは下位へ移動する場合に再帰的に行って
いる。
【００２９】図９は階層内の接続関係追跡処理の詳細を
示す流れ図である。追跡処理の起点となる階層内での接
続関係追跡処理として、未処理の階層内での接続先が存
在する限り（ステップＳ１１）接続先を順次処理し、接
続先の回路素子の種類を判断し（ステップＳ１２）、端
子である場合には上位階層へ移動する処理に入り（ステ
ップＳ１３）、最下位の回路素子である場合には目的の
接続先の一つとして獲得し（ステップＳ１４）、下位階
層を有する回路素子である場合には下位階層へ移動する
処理に入る（ステップＳ１５）。
示す流れ図である。追跡処理の起点となる階層内での接
続関係追跡処理として、未処理の階層内での接続先が存
在する限り（ステップＳ１１）接続先を順次処理し、接
続先の回路素子の種類を判断し（ステップＳ１２）、端
子である場合には上位階層へ移動する処理に入り（ステ
ップＳ１３）、最下位の回路素子である場合には目的の
接続先の一つとして獲得し（ステップＳ１４）、下位階
層を有する回路素子である場合には下位階層へ移動する
処理に入る（ステップＳ１５）。
【００３０】ここで、ステップＳ１３の上位階層へ移動
する処理およびステップＳ１５の下位階層へ移動する処
理の中で階層内での接続関係追跡処理が再帰的に呼ばれ
るので、目的の接続先の一つが獲得されると、処理は起
点の階層の次の接続先の処理に入ることができる。ステ
ップＳ１３の上位階層へ移動する処理では、直前のステ
ップＳ１５の下位階層へ移動する処理以前の処理階層の
参照状態を記憶しておき、同じ参照状態としての上位階
層へ移動する。
する処理およびステップＳ１５の下位階層へ移動する処
理の中で階層内での接続関係追跡処理が再帰的に呼ばれ
るので、目的の接続先の一つが獲得されると、処理は起
点の階層の次の接続先の処理に入ることができる。ステ
ップＳ１３の上位階層へ移動する処理では、直前のステ
ップＳ１５の下位階層へ移動する処理以前の処理階層の
参照状態を記憶しておき、同じ参照状態としての上位階
層へ移動する。
【００３１】
【発明の効果】以上説明したように、本発明は、階層構
造を展開せずに回路データの接続情報を記憶装置に格納
し、追跡時の階層間移動のために必要な格納構造情報の
みを生成して接続関係追跡処理を行うので、格納構造情
報を保存する主記憶の使用容量を削減して、大規模回路
データを処理することを可能にし、また、複数回配置さ
れている下位階層内で閉じた接続関係の処理はただ一回
で済ますので、処理時間を高速にできる効果がある。
造を展開せずに回路データの接続情報を記憶装置に格納
し、追跡時の階層間移動のために必要な格納構造情報の
みを生成して接続関係追跡処理を行うので、格納構造情
報を保存する主記憶の使用容量を削減して、大規模回路
データを処理することを可能にし、また、複数回配置さ
れている下位階層内で閉じた接続関係の処理はただ一回
で済ますので、処理時間を高速にできる効果がある。
【図１】本発明の一実施例の要部を示すブロック構成
図。
図。
【図２】その動作を示す流れ図。
【図３】その対象とする論理回路図。
【図４】その接続情報の格納構造情報を示す説明図。
【図５】その接続情報の格納構造情報を示す説明図。
【図６】その対象とする論理回路図。
【図７】その対象とする論理回路図。
【図８】その格納構造情報を示す説明図。
【図９】その接続追跡処理を示す流れ図。
【図１０】従来例の要部を示すブロック構成図。
【図１１】その動作を示す流れ図。
１ 回路データ ２ 出力データ ３ 記憶装置 ４、４ａ 回路データ連続追跡システム ５ 階層毎接続情報作成手段 ６ 平坦接続情報作成手段 ７、７ａ 接続追跡処理手段 ８ 格納構造情報作成手段 １１、３１ Ｔ回路図 １２ Ｍ回路図 ２１ Ｔ接続情報 ２２ Ｍ接続情報 ２３ 格納構造情報（１） ２４ 格納構造情報（２） ２５、３７ 格納構造情報（３） ３２ Ｍ１回路図 ３３ Ｍ２回路図 ３４ Ｍ３回路図 ３５ Ｍ４回路図 ３６ Ｍ５回路図 Ｃ１〜Ｃ４ 回路素子 ＩＮ１〜ＩＮ４、ＩＮ、ＯＵＴ１〜ＯＵＴ２、ＯＵＴ
端子 Ｍ１〜Ｍ５、Ｍ１−１、Ｍ１−２ （下位階層を有す
る）回路素子 Ｎ１〜Ｎ１２ ネット Ｓ１〜Ｓ１０、Ｓ１１〜Ｓ１５、Ｓ２１〜Ｓ２６ ステ
ップ
端子 Ｍ１〜Ｍ５、Ｍ１−１、Ｍ１−２ （下位階層を有す
る）回路素子 Ｎ１〜Ｎ１２ ネット Ｓ１〜Ｓ１０、Ｓ１１〜Ｓ１５、Ｓ２１〜Ｓ２６ ステ
ップ
Claims (1)
- 【請求項１】 階層構造を有する回路データを入力して
階層毎の接続情報を作成し記憶装置に格納する階層毎接
続情報作成手段を備えた回路データ接続追跡システムに
おいて、前記記憶装置に格納された回路データについ
て、階層を有する回路素子の階層間における端子同士の
対応関係付けした第二の格納構造情報および回路素子の
上位階層と下位階層の参照状態を階層付けした第三の格
納構造情報を作成し前記記憶装置に格納する格納構造情
報作成手段と、前記第二の格納構造情報である回路素子
の階層間における端子同士の対応関係付けならびに前記
第三の格納構造情報である回路素子の上位階層と下位階
層の参照状態の階層付けおよび前記階層毎接続情報によ
り前記回路データの接続関係の追跡を行う接続追跡処理
手段とを備えたことを特徴とする回路データ接続追跡シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260591A JP3293640B2 (ja) | 1991-07-12 | 1991-07-12 | 回路データ接続追跡システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260591A JP3293640B2 (ja) | 1991-07-12 | 1991-07-12 | 回路データ接続追跡システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520396A JPH0520396A (ja) | 1993-01-29 |
| JP3293640B2 true JP3293640B2 (ja) | 2002-06-17 |
Family
ID=15944967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17260591A Expired - Fee Related JP3293640B2 (ja) | 1991-07-12 | 1991-07-12 | 回路データ接続追跡システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293640B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4546077B2 (ja) * | 2003-12-15 | 2010-09-15 | 東急車輛製造株式会社 | 輸送機械設計支援装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04309178A (ja) * | 1991-04-08 | 1992-10-30 | Fujitsu Ltd | 論理シミュレーション方法 |
-
1991
- 1991-07-12 JP JP17260591A patent/JP3293640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520396A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758953A (en) | Method for generating logic circuit data | |
| Nestor | A new look at hardware maze routing | |
| JP3293640B2 (ja) | 回路データ接続追跡システム | |
| JPH10321728A (ja) | 半導体集積回路のレイアウトシステムにおける階層化配線処理方法および階層化配線処理プログラムを記録した媒体 | |
| JP2008277497A (ja) | 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体装置の製造方法および半導体装置 | |
| JP2006209432A (ja) | セルインスタンス生成方法 | |
| US6862722B2 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| KR20040014158A (ko) | 레이아웃 데이터의 보존 방법, 레이아웃 데이터 변환장치, 및 도형 검증 장치 | |
| JP2001298092A (ja) | 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置 | |
| US6189129B1 (en) | Figure operation of layout for high speed processing | |
| JPWO2003036523A1 (ja) | シミュレーション方法、シミュレーションプログラム及び表示処理方法 | |
| JP2705549B2 (ja) | 集積回路設計データ変換装置およびそのデータの階層展開方法 | |
| Rose | Computer aided design of printed wiring boards | |
| JPS59189471A (ja) | 配線経路探索システム | |
| JPH04225216A (ja) | 露光データ伝送方法 | |
| US5140672A (en) | Diagram generator having reference table which included reproducing and name assigning units for expanding circuit from lower to higher level | |
| JP2977422B2 (ja) | 製品仕様推定方法、論理回路の分類評価装置、製品仕様データベース作成装置、製品仕様推定装置および論理回路自動階層生成装置 | |
| JP2924486B2 (ja) | 集積回路の設計データの階層構造展開方法 | |
| JP3702475B2 (ja) | 回路自動生成装置 | |
| US6412103B1 (en) | Routing method removing cycles in vertical constraint graph | |
| KR950033925A (ko) | 대규모 집적회로의 설계방법 | |
| CN113255283A (zh) | 快速拆除闭合环路和冗余节点的全局布线方法 | |
| JPH09114871A (ja) | 回路抽出装置 | |
| JPH06176102A (ja) | ゲートアレイ用ネットリスト発生装置 | |
| JPH11232319A (ja) | ネットリストの階層構造の復元装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |