JPH10321728A - 半導体集積回路のレイアウトシステムにおける階層化配線処理方法および階層化配線処理プログラムを記録した媒体 - Google Patents

Abstract

(57)【要約】 【課題】 繰り返し回路部分を自動配線処理すると、高
速処理は可能なものの、該繰り返し回路部分を構成する
各セルにおいて配線長が異なってしまい特性が低下する
という課題がある。 【解決手段】 繰り返し回路部分を有する半導体集積回
路のレイアウトシステムにおける階層化配線処理方法で
あって、前記繰り返し回路部分を階層化してレイアウト
し、該階層化された繰り返し回路部分のレイアウトを別
の独立したデータベースに展開し、該展開した繰り返し
回路部分のレイアウトから接続情報を抽出して配線処理
を行うように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路のレ
イアウトシステムにおける階層化配線処理方法および階
層化配線処理プログラムを記録した媒体に関し、特に、
繰り返し回路部分を有する半導体集積回路のレイアウト
システムにおける階層化配線処理方法に関する。

【０００２】近年、無線，通信或いは動画等を扱うシス
テムにおいて、ＤＳＰ（Digital Signal Processor）が
多用されている。このＤＳＰ（半導体集積回路）の内部
は、約９０％程度がデータパスと呼ばれる繰り返し回路
によって構成されている。また、コンピュータの用途
が、いわゆるマルチメディアに移行すると、短期間の内
に高性能なデータパスを設計することが要求されること
になる。そこで、従来のランダム回路用の自動配置配線
ツールを改良したデータパス（繰り返し回路部分）用の
設計ツールも開発されているが、繰り返し回路部分を構
成するユニット回路（セル）の相対的な配置を同じよう
に制御するだけで、配線はランダム回路用のアルゴリズ
ムを流用しているのが現状である。そのため、繰り返し
回路部分の各セルにおいて配線負荷が同じになる保証は
なく、特性的にはマニュアルで階層化した繰り返し回路
のレイアウトには及ばないのが実情である。そこで、マ
ニュアルに近い特性を保ちながら、自動レイアウトの短
期間に設計することが可能であるというメリットを生か
すことのできる半導体集積回路のレイアウトシステムに
おける階層化配線処理方法の提供が要望されている。

【０００３】

【従来の技術】従来、例えば、ＤＳＰやＡＬＵ（Arithm
etic and Logic Unit)或いは乗算器（トリー回路）等に
おける繰り返し回路部分（データパス）のレイアウトに
おいては、完全にマニュアルでレイアウトする方法と、
完全に自動配置配線システム（自動配線システム）を使
う方法との２通りがあった。

【０００４】具体的に、例えば、特性を重視する場合に
は、マニュアルで配線したレイアウト単位（ユニット回
路：セル）を繰り返し配置して繰り返し回路部分の設計
を行なっていた。しかしながら、繰り返し回路部分の配
線は規則的な繰り返しパターンだけでなく、不規則なパ
ターンも多く存在するため、これらを全てマニュアルで
配線するには、非常に多くの工数を要し、また、マニュ
アルで配線するオペレータのミスも多く発生するため、
設計工程が長期化（遅延) する原因となっていた。

【０００５】一方、自動配置配線システムは、元来規則
性を持たないランダム回路（ランダムロジック）を設計
するためのものであるが、従来、繰り返し回路部分の設
計のために同一回路のセル（ユニット回路）の相対配置
を同一にするシステムも提案されている。しかしなが
ら、自動配置配線システムは、例えば、配線を迷路探索
法等により独立に行なうようになっているため、各繰り
返し回路部分のセルにおいても全体としての配線長が最
短となるようにレイアウトするため、繰り返し回路部分
の各セルにおいて配線長が異なるといった問題が生じて
いた。

【０００６】図１は従来の半導体集積回路のレイアウト
システムの一例における自動配線処理方法を説明するた
めの図であり、同図（ａ）は全体的な配線（配線パター
ン）２−１を示し、同図（ｂ）は繰り返し回路部分の配
線２−２を示し、そして、同図（ｃ）はランダム回路部
分の配線２−３を示している。従来の半導体集積回路の
レイアウトシステムを使用して、ＤＳＰやＡＬＵ或いは
乗算器のトリー回路等の繰り返し回路部分（データパ
ス）を有する半導体集積回路を自動配線処理した場合、
図１（ａ）に示すようなレイアウト（配線パターン）２
−１が得られる。この図１（ａ）に示す全体的な配線パ
ターン２−１は、図１（ｂ）に示すセルを繰り返して構
成される繰り返し回路部分の配線２−２と、図１（ｃ）
に示すクロック信号や制御信号或いは規則性を持たない
ランダム回路部分の配線２−３とを併せたものに対応し
ている。

【０００７】ここで、図１（ｃ）に示されるように、ラ
ンダム回路部分（クロック配線等）の配線２−３は、自
動配線システムにより最短の経路が選ばれて適切なレイ
アウトが得られる。しかしながら、図１（ｂ）に示され
るように（図３（ａ）を比較参照）、データパス等の１
つのユニット回路（セル 2-2-1〜2-2-n)を規則的に繰り
返して配置する繰り返し回路部分の配線２−２に対して
自動配線システムを適用した場合、繰り返し回路部分の
各セル 2-2-1〜2-2-n を考慮することなく、例えば、配
線を迷路探索法等により全体としての配線長が最短とな
る経路を独立に選定することになるため、該繰り返し回
路部分の各セル 2-2-1, 2-2-2, 2-2-3,…, 2-2-n にお
いてそれぞれの配線長が異なることになっていた。

【０００８】

【発明が解決しようとする課題】上述したように、従来
の半導体集積回路のレイアウトシステムを適用して、繰
り返し回路部分を有する半導体集積回路の自動配線処理
を行った場合、図１（ｂ）に示されるように、繰り返し
回路部分の各セル 2-2-1, 2-2-2, 2-2-3, …, 2-2-n に
おいて配線長が異なることになっていた。このように、
各セル 2-2-1〜2-2-n 間で配線長が異なると、規則的な
回路であるはずの繰り返し回路部分（データパス）２−
２での対称性が崩れ、配線負荷や信号の遅延が各セル毎
に異なってしまい、繰り返し回路部分であっても全ての
配線負荷を抽出してタイミング検証を行うまでは動作の
保証ができないことになっていた。その結果、従来技術
においては、必要とされるタイミングを満足するまで、
配線処理を何度もやり直す必要が生じ、例えば、乗算器
のトリー回路のように複雑な繰り返し配線を持つ半導体
集積回路では、全てを結線することすら難しくなってい
た。

【０００９】さらに、繰り返し回路部分２−２の各セル
2-2-1〜2-2-n の配線を同一にするためには、階層化構
造を用いて繰り返しレイアウトを生成することが考えら
れるが、繰り返し回路部分で階層化したセルの配線図形
は上位階層で複数のノードに対応することになるため、
配線シンボルにネット情報を与える自動配線ツールは階
層の配線を扱うことができないといった問題もある。

【００１０】本発明は、上述した従来の半導体集積回路
のレイアウトシステムにおける自動配線処理方法が有す
る課題に鑑み、繰り返し回路部分を有する半導体集積回
路を、高い特性を持たせつつ短期間で設計することので
きる半導体集積回路のレイアウトシステムにおける階層
化配線処理方法の提供を目的とする。

【００１１】

【課題を解決するための手段】本発明によれば、繰り返
し回路部分を有する半導体集積回路のレイアウトシステ
ムにおける階層化配線処理方法であって、前記繰り返し
回路部分を階層化してレイアウトし、該階層化された繰
り返し回路部分のレイアウトを別の独立したデータベー
スに展開し、該展開した繰り返し回路部分のレイアウト
から接続情報を抽出して配線処理を行うようにしたこと
を特徴とする半導体集積回路のレイアウトシステムにお
ける階層化配線処理方法が提供される。

【００１２】本発明の半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法によれば、繰り返し回
路部分は階層化してレイアウトされ、さらに、この階層
化された繰り返し回路部分のレイアウトは別の独立した
データベースに展開される。そして、展開した繰り返し
回路部分のレイアウトから接続情報を抽出して配線処理
が行われる。

【００１３】これによって、繰り返し回路部分を有する
半導体集積回路を、高い特性を持たせつつ短期間で設計
することができる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明に係
る半導体集積回路のレイアウトシステムにおける階層化
配線処理方法を説明する。図２〜図４は本発明に係る半
導体集積回路のレイアウトシステムにおける階層化配線
処理方法の原理を説明するための図である。ここで、図
２は繰り返し回路部分の各セル（ユニット回路）1-1-2
(1-2-1〜1-2-n)のレイアウト構造１−１を示し、図３
（ａ）繰り返し回路部分（データパス）の全体的な構成
１−２を示し、そして、図３（ｂ）は図３（ａ）の繰り
返し回路部分１−２を別の独立したデータベース上で展
開した繰り返し回路部分１−３を示している。また、図
４は配線抽出を行なって自動配線処理を行う様子を示し
ている。ここで、図３（ｂ）に示されるように、繰り返
し回路部分は、例えば、１つのセル（１ビット分のユニ
ット回路）をｎ個（ｎビット）アレイ状に配置して構成
されている。

【００１５】図５は本発明に係る半導体集積回路のレイ
アウトシステムにおける階層化配線処理方法の一例を説
明するためのフローチャートである。ここで、本半導体
集積回路のレイアウトシステムにおける階層化配線処理
方法では、繰り返し回路部分（データパス）における各
セルの特性を同一にするために、階層化レイアウトを適
用している。なお、図５において、参照符号３−１は繰
り返し回路部分の階層化レイアウト処理を示し、３−２
は自動レイアウト処理を示している。

【００１６】図２〜図４の原理説明図および図５のフロ
ーチャートに従って、本発明の半導体集積回路のレイア
ウトシステムにおける階層化配線処理方法を説明する。
まず、ステップ3-1-1 において、図２に示すような繰り
返し回路部分の繰り返し単位となるセル1-1-2 (1-2-1〜
1-2-n)をレイアウトする。すなわち、図２に示されるよ
うに、各基本素子に対応したデータが記憶されたライブ
ラリ1-1-1 から所定のデータを取り込んで、繰り返し回
路部分におけるセル（例えば、１ビット分のユニット回
路)1-1-2をレイアウトする。ここで、繰り返し回路部分
におけるセル1-1-2 をレイアウトするのは、マニュアル
処理（オペレータによる手動処理）および自動処理の両
方が適用可能である。

【００１７】さらに、ステップ3-1-2 に進んで、セル1-
1-2 をアレイ状に配置（例えば、ｎビット分のセル 1-1
-1〜1-1-n を配置）して、図３（ａ）に示すような繰り
返し回路部分１−２(1-1-1〜1-1-n)を得る。この複数の
セル 1-1-1〜1-1-n で構成した繰り返し回路部分（階層
データ）１−２は、図５における符号3-1-3 で示す階層
データベース（階層D.B.）に格納される。

【００１８】さらに、ステップ3-2-1 に進んで、階層デ
ータベース3-1-3 に格納された階層データ１−２を階層
展開し、図３（ｂ）に示すような階層展開された繰り返
し回路部分（展開データ）１−３を得る。この展開デー
タ１−３は、階層データベース3-1-3 とは別の図５にお
ける符号3-2-2 で示す展開データベース（展開D.B.）に
格納される。ここで、ステップ3-2-1 において、階層デ
ータベース3-1-3 に格納された図３（ａ）に示すような
繰り返し回路部分の階層データ１−２は、階層展開され
て、図３（ｂ）に示すような配線データ（繰り返し回路
部分の展開データ１−３）となるが、重要なのは階層デ
ータ１−２および展開データ１−３に版数管理機能を持
たせ、階層データと展開データとを一致させて処理を行
うことである。この版数管理に関しては、後に詳述す
る。

【００１９】次に、ステップ3-2-3 に進んで、図４に示
すように、配線ノード情報を抽出（Extract)し、符号3-
2-4 で示すレイアウトネットリスト（レイアウト Net L
ist)を出力する。すなわち、図４における参照符号４−
１で示されるように、階層展開された繰り返し回路部分
のレイアウトデータから配線ノード情報（各素子の位置
および配線の接続情報等）を抽出して、ネット情報が付
加されたレイアウトネットリスト3-2-4(図４の1-4-1 に
対応）を生成する。

【００２０】このレイアウトネットリスト3-2-4 は、符
号3-2-5 で示すＬＶＳ（Layout Versus Scheme) により
論理ネットリスト（論理 Net List)3-2-6 と比較され
る。すなわち、ＬＶＳ3-2-5(図４の１−５に対応）によ
る比較の結果、レイアウトネットリスト3-2-4(1-4-1)と
論理ネットリスト3-2-6(図４の１−６に対応）が一致す
ると判断されると、ステップ3-2-7 に進んで、レイアウ
トデータに対して論理ノード（ノード情報）を付加し、
符号3-2-8 で示すように初期配線データとして、符号3-
2-11で示す最終レイアウトデータに加える。すなわち、
レイアウトネットリスト3-2-4 と論理ネットリスト3-2-
6 が一致するのは、階層展開された繰り返し回路部分１
−３が正しく配線されている場合であり、その時は、展
開データベース3-2-2 に格納されている階層展開された
繰り返し回路部分の展開データ１−３（ノード情報を加
えた後:3-2-7) を、既に配線が済んでいるラウタの初期
配線データ3-2-8 として最終レイアウトデータ3-2-11に
組み込むことになる。

【００２１】また、ＬＶＳ3-2-5 による比較の結果、レ
イアウトネットリスト3-2-4 と論理ネットリスト3-2-6
が一致しない（不一致）と判断されると、階層データ作
成に戻るために、ステップ3-1-1 に戻って繰り返し回路
部分のセル(1-1-2) のレイアウトを行う。すなわち、レ
イアウトネットリスト3-2-4 と論理ネットリスト3-2-6
が不一致の場合とは、例えば、オペレータがセル(1-1-
2) のレイアウトを正しく行えず配線の短絡等が生じて
いる場合に対応し、このような誤りを訂正するために、
再度、ステップ3-1-1 に戻って、繰り返し回路部分の階
層化レイアウト処理３−１を行うことになる。

【００２２】次に、階層データベース3-1-3 に格納され
る階層データ１−２と、展開データベース3-2-2 に格納
される展開データ１−３との版数管理機能を説明する。
ここで、階層データベース3-1-3 に格納される階層デー
タ（１−２）を符号Ａで表し、また、展開データベース
3-2-2 に格納される展開データ（１−３）を符号Ｂで表
す。

【００２３】まず、ステップ3-2-1 の階層展開時におい
て、階層データＡが展開データＢと一致するとき、すな
わち、Ａ＝Ｂが成立するときは、一致フラグを立てる。
その後、例えば、ＬＶＳ3-2-5 によるレイアウトネット
リスト3-2-4 と論理ネットリスト3-2-6 との比較の結
果、不一致の場合において、階層データＡが変化した場
合には、Ａ≠Ｂとして、図５における符号Ｃ以降の処
理、すなわち、ステップ3-2-3 以降の処理を停止する。
そして、階層データＡをステップ3-2-1 で階層展開し、
展開データＢが階層データＡと同じになった場合すなわ
ち、Ａ＝Ｂが成立するようになったときは、停止された
Ｃ以降の処理（ステップ3-2-3 以降の処理）が再開され
る。このようにして、階層データＡおよび展開データＢ
の一致を保持して処理を進めるようになっている。

【００２４】さらに、ＬＶＳ3-2-5 による比較に戻っ
て、該比較の結果、未配線と判断されると（図４の１−
７に対応）、符号3-2-9 で示す未結線ネットリスト（未
結線 Net List)として自動配線処理を行って（図４の１
−８に対応）、符号3-2-10で示す未結線配線データを得
る。すなわち、レイアウトネットリスト3-2-4 に含まれ
ない論理ネットリスト3-2-6 のデータは、例えば、クロ
ック信号や制御信号或いはランダム回路の配線として、
未結線ネットリスト3-2-9 が生成され、この未結線ネッ
トリスト3-2-9 に対して従来の自動配線処理と同様の処
理（図１（ｃ）参照）が行われて、未結線配線データ3-
2-10が生成される。そして、この未結線配線データ3-2-
10は、最終レイアウトデータ3-2-11に加えられ、繰り返
し回路部分を有する半導体集積回路のレイアウト処理が
完了することになる。

【００２５】図６および図７は本発明に係る半導体集積
回路のレイアウトシステムにおける階層化配線処理方法
を適用した一例を説明するための図であり、本発明を乗
算器に適用した場合を示すものである。図６に示される
ように、乗算器（乗算器の一部）４−２は、６つのユニ
ット回路（第１のセル)4-2-1〜4-2-6 で構成され、各第
１のセル4-2-1(４−１）はそれぞれ４つのユニット回路
（第２のセル)4-1-1〜4-1-4 で構成されている。すなわ
ち、乗算器４−２は、２４個のセル（第２のセル）を備
えて構成されている。

【００２６】ここで、乗算器４−２において、１５bit
シフトのキャリー配線の１本に注目すると、第１のセル
4-2-5 における配線4-2-5aから第１のセル4-2-1 におけ
る配線4-2-1aのように繋がっている。この配線は、第１
のセル４−１(4-2-1) においては、配線 4-1-a〜4-1-d
に対応している。なお、図６の乗算器４−２では、１本
の配線にのみ注目して描いているが、第１のセル４−１
における配線 4-1-a〜4-1-d を６つ並べると、図７
（ａ）の符号４−３で示されるように、複数本（１１
本）の配線が繋がることになる。

【００２７】また、図６に示されるように、第１のセル
４−１(4-2-1) を構成する各第２のセル（繰り返し回路
部分のユニット回路)4-1-1〜4-1-4 においては、各セル
（各ビット）毎に入力部 4-1-f〜4-1-i がそれぞれ設け
られており、図７（ａ）に示されるように、各配線 4-1
-a〜4-1-d は対応するセル（第１のセル）における各入
力部 4-1-gに繋がるものだけであり、各第１のセル（４
−１）における他の３つの入力部 4-1-f, 4-1-h, 4-1-i
に対しても、同様の配線が存在し、実際には、図６の４
倍の密度で同様の１５bit シフトのキャリー配線が設け
らている。

【００２８】この図６および図７（ａ）に示す配線は、
前述した図５に示すフローチャートにおける繰り返し回
路部分の階層化レイアウト処理３−１に対応するもので
あり、繰り返し回路部分の繰り返し単位となるセル（第
１のセルおよび第２のセル）をアレイ状に並べて構成し
た階層データ（１−２）に対応している。さらに、階層
データ（１−２）は、前述したように、階層展開された
後、配線ノード情報を抽出して配線ノード情報を含むレ
イアウトネットリスト(3-2-4) とされ、ＬＶＳ(3-2-5)
により論理ネットリスト(3-2-6) と比較される。

【００２９】そして、図７（ｂ）における符号4-4-1 で
示されるように、ＬＶＳ(3-2-5) による比較の結果、レ
イアウトネットリスト(3-2-4) と論理ネットリスト(3-2
-6)が一致して、展開データに論理ノード（ノード情
報）が付加された初期配線データ(3-2-8) が得られる。
さらに、図７（ｂ）における符号4-4-2 で示されるよう
に、ＬＶＳ(3-2-5) による比較の結果、未配線とされた
未結線ネットリスト(3-2-9) は、自動配線処理が行われ
て未結線配線データ(3-2-10)が得られる。これらの初期
配線データ4-4-1 および未結線配線データ4-4-2 によ
り、最終レイアウトデータ４−４(3-2-11)が得られるこ
とになる。

【００３０】ここで、図７（ｂ）における繰り返し回路
部分の配線データ（例えば、乗算器における各乗算ユニ
ット回路間の信号配線）4-4-1 は、階層化レイアウトを
適用してマニュアルで配線したものであるが、従来方式
で同じセル配置を自動配線した場合における各セル間で
の配線長や配線容量の相違、或いは、結線の困難さを無
くして高い特性を有する繰り返し回路部分（データパ
ス）をレイアウト処理することができる。さらに、クロ
ック信号や制御信号或いはランダム回路等（例えば、乗
算器における最上位または最下位ビットの乗算ユニット
回路と他の周辺回路との間の信号配線）4-4-4-2 に対し
ては、自動配線処理を行うことによって、最短の配線長
による誤りの無い配線処理を行うことができる。

【００３１】このように、本実施例の半導体集積回路の
レイアウトシステムにおける階層化配線処理方法によれ
ば、例えば、乗算器のようなマニュアルの複雑な繰り返
し配線および自動配線による効率的なランダム配線の両
方を適用することが可能となり、性能を追求しつつ開発
工数の短縮を図ることができ、例えば、繰り返し回路部
分（データパス）の設計を効率化することができる。

【００３２】上述した本発明の半導体集積回路のレイア
ウトシステムにおける階層化配線処理方法、すなわち、
本発明の半導体集積回路のレイアウトシステムにおける
階層化配線処理プログラムは、図８に示すようなシステ
ムにより実行される。図８は本発明に係る半導体集積回
路のレイアウトシステムの一構成例を概略的に示すブロ
ック図である。図８において、参照符号５−１はユーザ
インタフェース、５−２は端末本体、５−３はアプリケ
ーションサーバ、そして、５−４はデータベースサーバ
を示している。

【００３３】ユーザインタフェース５−１は、ユーザ
（オペレータ）に画像情報を与えるＣＲＴ5-5-1,該ＣＲ
Ｔ5-5-1 上の任意の位置を指定するマウス等のポインテ
ィングデバイス5-1-2,および, 各種コマンドやデータ等
を入力するキーボード5-1-3 等を備えて構成されてい
る。また、端末本体５−２は、各種処理を行うＣＰＵ5-
2-1,メインメモリ5-2-2,および, アプリケーションサー
バ５−３との間でネットワークを取るネットワークイン
タフェース5-2-3 等を備えて構成されている。

【００３４】アプリケーションサーバ５−３は、端末本
体５−２のＣＰＵ5-2-1 が実行するレイアウトシステム
としての各種プログラムが格納され、エディタプログラ
ム5-3-1,自動配線プログラム5-3-2,配線ノード情報を抽
出するエクストラクトプログラム5-3-3,および, データ
ベース管理プログラム5-3-4 等を格納するようになって
いる。また、データベースサーバ５−４は、データベー
ス管理（プログラム)5-3-4により管理される階層データ
ベース5-4-1,展開データベース5-4-2,レイアウトネット
リスト5-4-3,および, 論理ネットリスト5-4-4 を備えて
構成されている。

【００３５】ここで、図５のフローチャートにおける各
ステップと対応させると、エディタプログラム5-3-1
は、繰り返し単位のレイアウトを行うステップ3-1-1,或
いは,アレイ配置を行うステップ3-1-2 等で使用され、
また、自動配線プログラム5-3-2 は、未結線ネットリス
ト3-2-9 から未結線配線データ3-2-10を得るために使用
される。なお、自動配線プログラム5-3-2 は、上記のス
テップ3-1-1 で使用することもできる。さらに、エクス
トラクトプログラム5-3-3 は、展開データベース3-2-2
(5-4-2)からレイアウトネットリスト3-2-4(5-4-3)を得
るためのステップ3-2-3 で使用される。

【００３６】また、データベースサーバ５−４におい
て、階層データベース5-4-1 は図５の3-1-3 に対応し、
展開データベース5-4-2 は図５の3-2-2 に対応し、レイ
アウトネットリスト5-4-3 は図５の3-2-4 に対応し、そ
して、論理ネットリスト5-4-4は図５の3-2-6 に対応し
ている。このように、本発明の半導体集積回路のレイア
ウトシステムにおける階層化配線処理方法は、コンピュ
ータにより実行されるプログラムとして、例えば、磁気
的或いは光学的な記憶媒体として提供され得るものであ
る。

【００３７】

【発明の効果】以上、詳述したように、本発明によれ
ば、繰り返し回路部分のセルのレイアウトを階層構造を
用いて設計し、自動配線で扱えるようにデータ処理を行
なうことによって、マニュアル設計の高特性なデータパ
スを自動配線のメリットを生かして短期間に設計するこ
とができる。

【図面の簡単な説明】

【図１】従来の半導体集積回路のレイアウトシステムの
一例における自動配線処理方法を説明するための図であ
る。

【図２】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法の原理を説明するため
の図（その１）である。

【図３】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法の原理を説明するため
の図（その２）である。

【図４】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法の原理を説明するため
の図（その３）である。

【図５】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法の一例を説明するため
のフローチャートである。

【図６】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法を適用した一例を説明
するための図（その１）である。

【図７】本発明に係る半導体集積回路のレイアウトシス
テムにおける階層化配線処理方法を適用した一例を説明
するための図（その２）である。

【図８】本発明に係る半導体集積回路のレイアウトシス
テムの一構成例を概略的に示すブロック図である。

【符号の説明】

1-1…繰り返し単位となるレイアウト構造 1-2…データパス全体の繰り返し構造 1-2-1〜1-2-n …繰り返し回路部分のセル（単位ユニッ
ト） 1-3…別のデータベース上での展開 1-4…配線抽出 1-5…ＬＶＳ 1-6…論理ネットリスト 1-7…結果レイアウトに存在しないネット情報 1-8…自動配線処理 3-1…階層化レイアウト処理 3-2…自動レイアウト処理 5-1…ユーザインタフェース 5-2…端末本体 5-3…アプリケーションサーバ 5-4…データベースサーバ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 繰り返し回路部分を有する半導体集積回
   路のレイアウトシステムにおける階層化配線処理方法で
   あって、 前記繰り返し回路部分を階層化してレイアウトし、 該階層化された繰り返し回路部分のレイアウトを別の独
   立したデータベースに展開し、 該展開した繰り返し回路部分のレイアウトから接続情報
   を抽出して配線処理を行うようにしたことを特徴とする
   半導体集積回路のレイアウトシステムにおける階層化配
   線処理方法。
2. 【請求項２】 請求項１に記載の半導体集積回路のレイ
   アウトシステムにおける階層化配線処理方法において、
   前記展開した後の繰り返し回路部分のレイアウトネット
   リストと論理ネットリストとを照合し、該レイアウトネ
   ットリストに存在しない未結線ネットリストを抽出する
   ようにしたことを特徴とする半導体集積回路のレイアウ
   トシステムにおける階層化配線処理方法。
3. 【請求項３】 請求項２に記載の半導体集積回路のレイ
   アウトシステムにおける階層化配線処理方法において、
   前記抽出した未結線ネットリストを自動配線処理するよ
   うにしたことを特徴とする半導体集積回路のレイアウト
   システムにおける階層化配線処理方法。
4. 【請求項４】 請求項１に記載の半導体集積回路のレイ
   アウトシステムにおける階層化配線処理方法において、
   前記繰り返し回路部分を階層化した階層データベース
   と、展開された後の展開データベースとの一致を確保す
   るために、版数管理を行うようにしたことを特徴とする
   半導体集積回路のレイアウトシステムにおける階層化配
   線処理方法。
5. 【請求項５】 請求項１に記載の半導体集積回路のレイ
   アウトシステムにおける階層化配線処理方法において、
   前記繰り返し回路部分における繰り返し単位のレイアウ
   トを自動配線処理するようにしたことを特徴とする半導
   体集積回路のレイアウトシステムにおける階層化配線処
   理方法。
6. 【請求項６】 繰り返し回路部分を有する半導体集積回
   路のレイアウトシステムにおける階層化配線処理方法で
   あって、 前記繰り返し回路部分の繰り返し単位となるセルをマニ
   ュアルまたは自動によりレイアウトし、 該セルをマニュアルにより繰り返し配置して階層データ
   ベースを生成し、 該階層データベースを別のデータベースに展開して展開
   データベースを生成し、 該展開データベースから得られるレイアウトネットリス
   トと論理ネットリストを比較し、 該レイアウトネットリストおよび該論理ネットリストに
   共通に含まれるデータとして初期データを識別し、 該レイアウトネットリストに含まれない前記論理ネット
   リストのデータとして未結線ネットリストを抽出し、該
   未結線ネットリストを自動配線処理して未結線配線デー
   タを生成し、そして、 前記初期データおよび前記未結線配線データから最終レ
   イアウトデータを得るようにしたことを特徴とする半導
   体集積回路のレイアウトシステムにおける階層化配線処
   理方法。
7. 【請求項７】 請求項６に記載の半導体集積回路のレイ
   アウトシステムにおける階層化配線処理方法において、
   前記階層データベースと前記展開データベースとの一致
   を確保するために、版数管理を行うようにしたことを特
   徴とする半導体集積回路のレイアウトシステムにおける
   階層化配線処理方法。
8. 【請求項８】 請求項１〜７のいずれか１項に記載の半
   導体集積回路のレイアウトシステムにおける階層化配線
   処理方法をコンピュータシステムによって実行させる階
   層化配線処理プログラムを記録した媒体。