JP3602231B2 - テストパターン作成装置 - Google Patents

テストパターン作成装置 Download PDF

Info

Publication number
JP3602231B2
JP3602231B2 JP30576395A JP30576395A JP3602231B2 JP 3602231 B2 JP3602231 B2 JP 3602231B2 JP 30576395 A JP30576395 A JP 30576395A JP 30576395 A JP30576395 A JP 30576395A JP 3602231 B2 JP3602231 B2 JP 3602231B2
Authority
JP
Japan
Prior art keywords
pattern
test pattern
keyword
signal
editing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30576395A
Other languages
English (en)
Other versions
JPH09145799A (ja
Inventor
桂子 橋本
直彦 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP30576395A priority Critical patent/JP3602231B2/ja
Publication of JPH09145799A publication Critical patent/JPH09145799A/ja
Application granted granted Critical
Publication of JP3602231B2 publication Critical patent/JP3602231B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路のテストパターンを作成するために使用されるテストパターン作成装置に関する。
【0002】
【従来の技術】
従来、LSI(大規模集積回路)のテストパターンの作成においては、LSIの各ピンの信号の値を時間の経過に従って「1」または「0」の数字列で表し、このような数値列を、EWS(エンジニアリング・ワークステーション)上で動作する汎用のテキスト・エディタによって入力し編集するということが行われていた。しかし、近年のLSIの高集積化に伴って、LSIのピン数やテスト時間に対応するサイクル数が増大し、テストパターンが長大なものとなっている。このため、「1」と「0」の羅列によって各ピンの信号の時間的変化を把握し、LSIの動作を理解するのは困難な場合が多い。この結果、テストパターンの作成に大きな労力を要するとともに、テストパターンの作成においてミスが生じやすくなっている。また、同じパターンを多くの箇所に記述する必要が生じており、これを「1」と「0」によって記述することもミスを生じやすくしている。さらに、他人が作成したテストパターンや自分が過去に作成したテストパターンを利用して新たなテストパターンを作成する場合には、「1」と「0」から成る長大なテストパターンを読んで理解しなければならず、設計資源の再利用にも多大な時間が必要となっている。
【0003】
これに対し特開平2−201545号公報には、CPUの動作を示すニモニック・コードをエディタから入力してテストパターンに変換することができるテストパターン作成装置が開示されている。このようなテストパターン作成装置によれば、テスト対象のLSIの動作の理解が容易となり、テストパターンを効率よく作成することができる。
【0004】
【発明が解決しようとする課題】
しかし、上記公報に開示されたテストパターン作成装置では、テストできるLSIおよび作成できるテストパターンがCPUのニモニック・コードによって限定される。また、既存のテストパターンを再利用する際には、「1」と「0」から成る既存のテストパターンをCPUのニモニック・コードに変換して、テスト対象のLSIの動作の理解を容易にすることが望ましいが、この点について前記公報は何ら言及していない。
【0005】
ところで、LSIのテストパターンの作成においては、通常、既存のテストパターン(入力済みのテストパターン)に対する変更、追加、削除などの編集作業が必要となる。この場合、編集する必要のない部分や編集したくない部分を誤って編集し、その結果、誤りのあるテストパターンが作成されることがある。LSIの高集積化に伴うテストパターンの長大化により、テストパターンの把握やLSIの動作の理解が困難となってきているため、このような編集対象の誤認の可能性は高くなっている。
【0006】
本発明は以上のような問題を解決すべくなされたものであり、その目的は、CPUのニモニック・コードによる入力等というような限定によって汎用性を損なうことなく、集積回路のテストパターンを効率よくかつ誤りなく作成することができるテストパターン作成装置を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するために成された本発明に係る第1のテストパターン作成装置は、集積回路のテストパターンを作成するために操作者によって操作されるテストパターン作成装置であって、
集積回路の信号値から成るパターンである信号パターンと文字列とを対応づけるテーブルを記憶するためのテーブル記憶手段と、
操作者の操作に基づき、信号パターンと文字列とを対応づけて前記テーブル記憶手段に記憶させることにより該文字列をキーワードとして定義する定義手段と、
集積回路のテストパターンを記憶するためのパターン記憶手段と、
操作者の操作に基づいて集積回路の信号値または前記キーワードを順次入力し、入力された信号値または前記キーワードから成るパターンを集積回路のテストパターンとして前記パターン記憶手段に記憶させるパターン入力手段と、
パターン記憶手段に記憶されたテストパターンを表示する表示手段と、
操作者の操作に基づき、パターン記憶手段に記憶されたテストパターンに含まれる前記キーワードを前記テーブルによって対応づけられた信号パターンに変換する順変換手段と、
操作者の操作に基づき前記テストパターンを編集するために必要な情報を入力する編集入力手段と、
前記パターン記憶手段に記憶されているテストパターンを前記情報に基づいて編集する編集処理手段と、
操作者の操作に基づき、前記パターン記憶手段に記憶されているテストパターン内の領域をロック領域として設定するロック設定手段と、
前記編集入力手段によって入力された情報により前記ロック領域に対する編集が指示されている場合には、前記編集処理手段による該編集を抑止して、前記ロック領域の内容を保持するロック制御手段と、
を備えた構成としている。
このような構成によれば、操作者は、定義手段によって所定の信号パターンに対応づけてキーワードで定義しておき、信号値とともにこのキーワードを用いて、パターン入力手段によりテストパターンの入力を行うことができる。このようにして入力されたテストパターンは、パターン記憶手段に記憶されるとともに、表示手段に表示される。表示されるテストパターン(の一部)は、キーワードによって表現されており、操作者は、これを見てテストパターンの内容を把握し、集積回路の動作を理解する。また操作者は、必要に応じて順変換手段により、テストパターンに含まれるキーワードを信号パターンに変換する。
また、操作者は、ロック設定手段により、記憶手段に記憶されているテストパターンのうち編集すべきでない部分をロック領域とすることができる。このようなロック領域が設定された後は、操作者が誤って編集すべきでない部分(ロック領域)に対する編集を編集入力手段によって指示しても、その編集はロック制御手段によって抑止され、ロック領域の内容はそのまま保持される。
【0008】
本発明に係る第2のテストパターン作成装置は、集積回路のテストパターンを作成するために操作者によって操作されるテストパターン作成装置であって、
集積回路の信号値から成るパターンである信号パターンと文字列とを対応づけるテーブルを記憶するためのテーブル記憶手段と、
操作者の操作に基づき、信号パターンと文字列とを対応づけてテーブル記憶手段に記憶させることにより該文字列をキーワードとして定義する定義手段と、
集積回路のテストパターンを記憶するためのパターン記憶手段と、
操作者の操作に基づいて集積回路の信号値または前記キーワードを順次入力し、入力された信号値または前記キーワードから成るパターンを集積回路のテストパターンとしてパターン記憶手段に記憶させるパターン入力手段と、
パターン記憶手段に記憶されたテストパターンを表示する表示手段と、
パターン記憶手段に記憶されたテストパターンに含まれる信号パターンのうちテーブル記憶手段に記憶された信号パターンと一致する信号パターンを、前記テーブルによって対応づけられた前記キーワードに変換する逆変換手段と、
操作者の操作に基づき前記テストパターンを編集するために必要な情報を入力する編集入力手段と、
前記パターン記憶手段に記憶されているテストパターンを前記情報に基づいて編集する編集処理手段と、
操作者の操作に基づき、前記パターン記憶手段に記憶されているテストパターン内の領域をロック領域として設定するロック設定手段と、
前記編集入力手段によって入力された情報により前記ロック領域に対する編集が指示されている場合には、前記編集処理手段による該編集を抑止して、前記ロック領域の内容を保持するロック制御手段と、
を備えた構成としている。
このような構成によれば、操作者は、信号値または定義手段によって定義したキーワードを用いて、パターン入力手段によりテストパターンの入力を行う。このようにして入力されたテストパターンは、パターン記憶手段に記憶されるとともに、表示手段に表示される。また操作者は、必要に応じて更に、定義手段によって所定の信号パターンをキーワードと対応づけてテーブル記憶手段に記憶しておき、逆変換手段により、パターン記憶手段に記憶されているテストパターンに含まれる所定の信号パターンをキーワードに変換する。この変換後のテストパターンは表示手段に表示され、操作者は、これを見てテストパターンの内容を把握し、集積回路の動作を理解する。
また、操作者は、ロック設定手段により、記憶手段に記憶されているテストパターンのうち編集すべきでない部分をロック領域とすることができる。このようなロック領域が設定された後は、操作者が誤って編集すべきでない部分(ロック領域)に対する編集を編集入力手段によって指示しても、その編集はロック制御手段によって抑止され、ロック領域の内容はそのまま保持される。
【0010】
【発明の実施の形態】
<実施形態の全体構成>
図2は、本発明の一実施形態であるテストパターン作成装置のハードウェア構成を示す図である。本テストパターン作成装置のハードウェアは、CPU、メモリ、およびハードディスクやフロッピーディスクなどの補助記憶装置から成る本体54と、ディスプレイ52と、キーボード56と、マウス58とから構成されるコンピュータ50である。なお、マウス58の代わりに他のポインティング・デバイスを用いた構成であってもよい。
【0011】
上記構成のコンピュータ50は、本体54内のメモリに格納される所定のプログラムをCPUが実行することにより、テストパターン作成装置として動作する。図1(a)は、このようなテストパターン作成装置の構成を概念的に示す機能ブロック図である。この図に示すように、本テストパターン作成装置は、概念的には、入力部10、編集部20、パターン記憶部30、および表示部40から構成される。入力部10は、テストパターン作成者によるキーボード56等の操作に基づいてテストパターンを入力し、入力したテストパターンをコンピュータ本体54内のメモリによって構成されるパターン記憶部30に格納する。また編集部20は、テストパターン作成者によるキーボード56やマウス58の操作に基づいて、パターン記憶部30に格納されているテストパターンに対する変更、追加、削除などの編集処理を行う。そして表示部40は、ディスプレイ52等から構成され、パターン記憶部30に格納されたテストパターンを表示する。
【0012】
<テストパターンの入力>
図1(b)は、本テストパターン作成装置における入力部10の構成を示す機能ブロック図である。入力部10は、キーワード定義部16、キーワード・テーブル12、キーワード変換部14、およびパターン入力部18から構成され、「1」、「0」、不定状態「X」、高インピーダンス状態「Z」の4種類の信号値から成るテストパターンを入力するために使用される。この入力部10において、キーワード定義部16は、キーボード56等から入力された「1」、「0」、「X」、「Z」の4種類の信号値から成るパターン(以下「信号パターン」という)と文字列であるキーワードとを対応づけてキーワード・テーブル12に登録することにより、キーワードを定義する。パターン入力部18は、キーボード56等から信号値またはキーワードによって表現されたテストパターンを入力してパターン記憶部30に格納する。キーワード変換部14は、キーボード56またはマウス58によって入力されるコマンドに応じて、パターン記憶部30に格納されているテストパターンに含まれているキーワードを信号パターンに変換し、または、そのテストパターンに含まれている所定の信号パターンをキーワードに変換する。
【0013】
以下、上記構成の入力部10の動作を図3に示すフローチャートを参照しつつ説明する。本実施形態では、入力部10の動作が開始されると、コマンドの入力待ちの状態となる。この状態でステップS10において、キーボード56またはマウス58によりコマンドが入力されると、ステップS12〜S18においてそのコマンドの種類が判定される。
【0014】
ステップS10において入力されたコマンドがキーワードを定義するためのコマンドである場合は、ステップS20へ進み、キーワード定義部16が、キーボード56からキーワードおよびそれに対応づけるべき信号パターン(「1」、「0」、「X」、「Z」から成るパターン)を入力し、ステップS22において、これをキーワード・テーブル12に登録する。その後、ステップS10へ戻って再びコマンド待ちの状態となる。図4は、このようにしてキーワード・テーブル12に登録されたキーワードおよび信号パターンの一例を示している。この例では、4つのキーワード「INIT」、「ADD」、「MODEa」、「TEST」が、信号パターン「1111」、「1101」、「0011」、「0101」にそれぞれ対応づけられている。なお、キーワードに対応づける信号パターンとしては任意のものが可能であって、メモリによる制約を越えない限り、その長さも任意であり、また、隣接する複数のサイクルに亘る信号パターンであってもよい。
【0015】
ステップS10において入力されたコマンドがテストパターン入力のためのコマンドである場合には、ステップS24へ進み、パターン入力部18がキーボード56などからテストパターンを入力してパターン記憶部30に格納する。このときパターン入力部18は、従来通り、信号値「1」、「0」、「X」、「Z」で入力してもよいし、キーワード定義部16によって定義されたキーワードで入力してもよい。通常は、信号値およびキーワードの双方を用いてテストパターンが入力される。ここで、「キーワードで入力」とは、例えば図5(a)の第2サイクルにおけるDATA0〜DATA3の信号値として「INIT」を、第4サイクルにおけるDATA0〜DATA3の信号値として「MODEa」を、第5サイクルにおけるPINA〜PINDの信号値として「TEST」を、それぞれ入力することを意味する。ステップS24においてテストパターンを入力した後は、ステップS10へ戻って再びコマンド待ちの状態となる。前記図5(a)は、このようにして入力されたテストパターンの一例を示している。この例では、信号値「1」、「0」とともにキーワード「INIT」、「MODEa」、「TEST」を用いて、テストパターンが入力されている。なお、キーワードの定義は、必ずしもテストパターンの入力作業の前に行う必要はなく、テストパターンの入力作業中において必要となったときに行ってもよい。
【0016】
ステップS10において入力されたコマンドがキーワード変換のためのコマンドである場合には、ステップS26へ進む。キーワード変換には、テストパターン内のキーワードを信号パターンに変換する場合(順変換の場合)と、テストパターン内の信号パターンをキーワードに変換する場合(逆変換の場合)との2種類があり、順変換か逆変換かは本コマンドの入力時にオペランドの一つとして指定できるようになっている。
【0017】
キーワード変換のコマンドにおいて順変換が指定された場合は次のように動作する。まずステップS26において、キーワード・テーブル12を検索することにより、パターン記憶部30に格納されているテストパターン内における各キーワードにつき、それに対応づけられている信号パターンを得る。次にステップS28において、テストパターン内の各キーワードを得られた信号パターンに置き換える。これにより、例えば、キーワードを含む図5(a)のテストパターンは、信号値のみから成る図5(b)のテストパターンに変換され、これが表示部40に表示される。なお、上記のキーワード変換では、キーワード・テーブル12に登録された全てのキーワードを検索してテストパターン全体に対して順変換を行っているが、本実施形態では、キーワード変換の対象を次のようにして限定することもできる。
(1)テストパターン内においてマウス58の操作によるラバーバンドで領域を指定し、その領域内のキーワードを信号パターンに変換する。ここで、「ラバーバンドで領域を指定」とは、マウス58の左ボタンを押してそのままカーソルを移動させ、左ボタンを離すことで、左ボタンを押した位置と離した位置とによって決まる矩形領域を指定することを意味する。
(2)キーワード・テーブル12に登録されているキーワードの中から一つまたは複数のキーワードを選択し、テストパターン内に存在する選択されたキーワードを全て信号パターンに変換する。
【0018】
一方、キーワード変換のコマンドにおいて逆変換が指定された場合は次のように動作する。まずステップS26において、キーワード・テーブル12を検索することにより、パターン記憶部30に格納されているテストパターンに含まれる信号パターンであってキーワード・テーブル12に登録されたいずれかの信号パターンと一致するものがあるか否かを調べる。次にステップS28において、キーワード・テーブル12に登録された信号パターンと一致するものがあれば、テストパターン中のそのような信号パターンを全て対応するキーワードに置き換える。これにより、例えば、信号値のみから成る図5(b)のテストパターンは、キーワードを含む図5(a)のテストパターンに変換され、これが表示部40に表示される。なお、上記のキーワード変換では、キーワード・テーブル12に登録された全ての信号パターンを検索してテストパターン全体に対して逆変換を行っているが、本実施形態では、キーワード変換の対象を次のようにして限定することもできる。
(1)テストパターン内においてマウス58の操作によるラバーバンドで領域を指定し、その領域内の信号パターンのうちキーワード・テーブルに登録されている信号パターンをキーワードに変換する。
(2)キーワード・テーブル12に登録されている信号パターンの中から一つまたは複数の信号パターンを選択し、テストパターン内に存在する選択された信号パターンを全てキーワードに変換する。
【0019】
以上のようにしてキーワード変換(順変換または逆変換)が行われた後は、ステップS10へ戻って再びコマンド待ちの状態となる。
【0020】
ステップS10において入力されたコマンドがテストパターン入力を終了するためのコマンドである場合には、入力部10の動作が終了する。
【0021】
なお、ステップS10において入力されるコマンドは上記以外にも存在し、上記以外のコマンドについても、それぞれのコマンドに応じた処理が行われる(ステップS30)。例えばセーブコマンドが入力されると、パターン記憶部30に格納されているテストパターンをハードディスク等の補助記憶装置に保存するという処理が行われ、その後、ステップS10へ戻って再びコマンド待ちの状態となる。
【0022】
以上説明した入力部10の動作からわかるように、本実施形態のテストパターン作成装置によれば、キーワードを定義しておくことにより(ステップS20、S22)、複数の信号値から成る信号パターンの代わりにキーワードを用いてテストパターンを入力することができるため(ステップS24)、テストパターンの入力のための作業量を軽減することができ、同じ信号パターンを多くの箇所に記述する必要がある場合には特に効果的である。また、キーワードでテストパターン(の一部)を表現することにより、テストパターンの把握やLSIの動作の理解が容易となる。この結果、入力ミスが減少するとともに、このようなキーワードを用いて表現されたテストパターンは再利用もしやすくなる。なお、作成済みのテストパターンをLSIのテスト装置で使用する際には、キーワード変換(順変換)を行うことにより(ステップS26、S28)、信号値のみから成るテストパターンを容易に得ることができる。テストパターン内のキーワードの内容(信号パターン)の確認も、このキーワード変換により容易に行うことができる。
【0023】
また、本実施形態のテストパターン作成装置では、所定の信号パターンを予めキーワードに対応づけておいて(ステップS20、S22)キーワード変換(逆変換)を行うことにより(ステップS26、S28)、信号値のみから成るテストパターンをキーワードを用いて表現し、これを表示部40に表示することができる。これにより、他人が作成したテストパターンや自分が過去に作成したテストパターンを利用して新たなテストパターンを作成する場合に、テストパターンの理解が容易となり、設計資源を効率よく再利用できるようになる。
【0024】
以上の説明では、本実施形態において使用するキーワードは信号パターンと1対1に対応しているものとしているが(図4参照)、一つのキーワードに対して複数の信号パターンを対応づけてもよく、また、複数のキーワードを一つの信号パターンに対応づけてもよい。
【0025】
一つのキーワードに対して複数の信号パターンを対応づけている場合には、例えば次のような方法により、キーワードを最終的に一つの信号パターンに変換することができる(順変換)。
(1)キーワード変換の際に、変換対象のキーワードに対応づけられている全ての信号パターンを候補として表示し、操作者が選択できるようにする。
(2)キーワードを定義する際に、対応づける複数の信号パターンに優先度を付けておき、キーワード変換の際に、変換対象のキーワードに対応づけられた信号パターンのうち優先度の最も高い信号パターンに変換する。
(3)キーワードを定義する際に、信号名、サイクルNo.などと組み合わせて定義しておき、キーワード変換の際に、テストパターンにおける変換対象のキーワードの位置に対応する信号名やサイクルNo.などから変換後の信号パターンを一意的に決定する。
【0026】
また、複数のキーワードを一つの信号パターンに対応づけている場合には、例えば次のような方法により、複数のキーワードが対応づけられた信号パターンを最終的に一つのキーワードに変換することができる(逆変換)。
(1)キーワード変換の際に、変換対象の信号パターンに対応づけられている全てのキーワードを候補として表示し、操作者が選択できるようにする。
(2)キーワードを定義する際に、信号パターンに対応づける複数のキーワードに優先度を付けておき、キーワード変換の際に、変換対象の信号パターンに対応づけられたキーワードのうち優先度の最も高いキーワードに変換する。
(3)キーワードを定義する際に、信号名、サイクルNo.などと組み合わせて定義しておき、キーワード変換の際に、テストパターンにおける変換対象の信号パターンの位置に対応する信号名やサイクルNo.などから変換後のキーワードを一意的に決定する。
【0027】
<テストパターンの編集>
図1(c)は、本テストパターン作成装置における編集部20の構成を示す機能ブロック図である。編集部20は、編集入力部26、ロック設定部22、および、ロック制御部24を含む編集処理部28から構成されている。この編集部20において編集入力部26は、キーボード56やマウス58からテストパターンを編集するための編集コマンドを入力し、編集処理部28は、この編集コマンドに基づき、パターン記憶部30に格納されているテストパターンに対する変更、追加、削除などの編集処理を行う。ロック設定部22は、マウス58による操作に基づき、パターン記憶部30に格納されているテストパターンのうち編集すべきでない領域をロック領域として設定し、ロック制御部24は、編集入力部26によって入力された編集コマンドがロック領域に対する編集処理を指示しているか否かを検出し、ロック領域に対する編集処理を抑止する。
【0028】
以下、上記構成の編集部20の動作を図6および図7を参照しつつ説明する。図6は、テストパターンの入力を開始してから編集を開始するまでの手順を示すフローチャートである。このフローチャートにおけるステップS50では、図3に示した前述のフローチャートに従ってテストパターンを入力する。図8は、ステップS50において入力されパターン記憶部30に格納されているテストパターンの一例を示している。ただし図8において、各ピン名の下に記載された「(I)」、「(O)」、「(B)」は、そのピンが入力ピン、出力ピン、入出力ピンであることをそれぞれ示す。そして、信号値の属性を明確にするために、入力ピンの信号値および入出力ピンの入力部分の信号値を「1」、「0」、「x」、「z」で表し、出力ピンの信号値および入出力ピンの出力部分の信号値を「H」、「L」、「X」、「Z」で表すものとする。
【0029】
上記のようなテストパターンが入力された後において、テストパターンにロックを掛けない場合は、このフローチャートを終了し、後述の編集が可能な状態となる(ステップS52参照)。ロックを掛ける場合は、ステップS54へ進み、ロック設定部22が、テストパターン作成者のマウス58の操作によるラバーバンドで指定されたテストパターン内の領域をロック領域として設定する。これにより、例えば図8に示したテストパターンのうち矩形で囲まれた領域がロック領域となる。
【0030】
また本実施形態では、ロック領域の設定操作を容易にするために、上記の他に次のような種々のロック領域の設定方法が用意されている。他の第1の設定方法は、マウス58の操作によるラバーバンドでサイクル領域を指定することによりロック領域を設定するという方法である。例えば図9に示すように、第3サイクル〜第5サイクルの領域をラバーバンドによって指定することにより、第3サイクル〜第5サイクルにおけるテストパターンの全て(斜線が付された領域)がロック領域となる。第2の設定方法は、ラバーバンドによってピン領域を指定することによりロック領域を設定するという方法である。例えば図10に示すように、PIN3〜PIN6の領域をラバーバンドによって指定することにより、PIN3〜PIN6に対するテストパターンの全て(斜線が付された領域)がロック領域となる。第3の設定方法は、「入力」、「出力」、または「入出力」というピンの属性を指定することによりロック領域を設定するという方法である。例えば、ロック領域の指定として「入力」というピン属性を指定すると、図11に示すように、入力ピンであるPIN0、PIN1、PIN5、PIN8、PIN9に対するテストパターンの全て(斜線が付された領域)がロック領域となる。第4の設定方法は、「入力」または「出力」という信号値の属性を指定することによりロック領域を設定するという方法である。例えば、ロック領域の指定として「入力」という信号値属性を指定すると、図12に示すように、入力信号の値(「1」または「0」で表された信号値)から成るテストパターンの全て(斜線が付された領域)がロック領域となる。
【0031】
本実施形態では、上記他の設定方法である第1〜第4の設定方法のうちの複数の方法を組み合わせてロック領域を設定することも可能である。例えば、「入力」というピン属性の指定とサイクル領域の指定とを組み合わせることにより、入力ピンの特定のサイクルにのみロックを掛けることができ、また、「入力」という信号値属性の指定と「出力」というピン属性の指定とを組み合わせることにより、入出力ピンの出力部分以外の領域にロックを掛けることができる。
【0032】
また、ロック領域を設定する際に既に設定済みのロック領域が存在する場合の扱いに関し、二つのモードが用意されている。すなわち、新たにロック領域が設定されると、第1のモードでは、それ以前に設定されていたロック領域は解除されて新たに設定されたロック領域のみが有効となり、第2のモードでは、それ以前に設定されていたロック領域はそのまま有効であってこれに新たに設定されたロック領域が追加される。なお、既に設定済みのロック領域を解除するための操作を新たに設けてもよい。
【0033】
上記のようにしてロック領域が設定された後は、ステップS56において、ロック制御部24が設定されたロック領域を表示部40に表示させる。その後、このフローチャートを終了し、後述の編集が可能な状態となる。
【0034】
次にテストパターンの編集時の動作について説明する。図7は、テストパターンの編集時における編集部20の動作を示すフローチャートである。本実施形態においてテストパターンの編集が可能な状態となると、編集部20は編集コマンドの入力待ちの状態となる。ステップS60において、編集入力部26が、キーボード56またはマウス58から編集コマンドを入力すると、ステップS62へ進み、編集処理部28が、入力された編集コマンドがテストパターンの編集を終了するための終了コマンドか否かを判定する。
【0035】
ステップS62において、入力された編集コマンドが終了コマンドでないと判定された場合は、ステップS64へ進み、ロック制御部24が、その編集コマンドによる編集がロック領域に対するものか否かを判定する。その結果、ロック領域に対するものでない場合は、ステップS66へ進み、編集処理部28がその編集コマンドに基づき、パターン記憶部30に格納されているテストパターンに対する変更、追加、削除などの編集処理を行う。その後、ステップS60へ戻って再び編集コマンド待ちの状態となる。
【0036】
ステップS64での判定の結果、編集がロック領域に対するものである場合には、ステップS68へ進み、ロック制御部24が表示部40への表示または音声による警告を発した後、編集処理を行うことなくステップS60へ戻り、再び編集コマンド待ちの状態となる。この場合、ステップS68における警告により、テストパターンの作成者である操作者は、編集しようとした対象にはロックが掛かっていて編集できないことを認識する。
【0037】
ステップS62において、入力された編集コマンドが終了コマンドであると判定された場合は、テストパターンに対する編集動作を終了する。このような編集動作によってテストパターン作成が完了した後は、パターン記憶部30に格納されているテストパターンがハードディスなどの補助記憶装置に保存される。
【0038】
以上からわかるように本実施形態によれば、テストパターンのうち編集すべきでない領域をロック領域として設定することにより(ステップS54)、編集操作を誤ってそのロック領域を編集しようとしても編集は行われず、そのロック領域のパターンはそのまま保持される。これにより、編集対象の誤認によって誤ったテストパターンが作成されるのを防止することができる。また、ロック領域内に対する編集操作が行われた場合は警告が発せられるため(ステップS68)、この警告により操作者は誤った編集操作を行ったことを認識することができる。さらに、編集すべき部分以外の領域をロック領域とすることにより、テストパターン全体に対する単一の編集操作で編集すべき部分のみを選択的に編集することができ、これにより編集の作業効率を向上させることができる。
【0039】
【発明の効果】
本発明に係る第1のテストパターン作成装置によれば、キーワードを定義しておくことにより、複数の信号値から成る信号パターンの代わりにキーワードを用いてテストパターンを入力することができるため、テストパターンの入力のための作業量を軽減することができ、同じ信号パターンを多くの箇所に記述する必要がある場合には特に効果的である。また、キーワードでテストパターン(の一部)を表現することにより、テストパターンの把握やテスト対象の集積回路の動作の理解が容易となる。この結果、入力ミスが減少するとともに、このようなキーワードを用いて表現されたテストパターンは再利用もしやすくなる。
また、テストパターンのうち編集すべきでない部分をロック領域として指定することにより、編集操作を誤ってそのロック領域を編集しようとしても編集は行われず、そのロック領域のパターンはそのまま保持される。これにより、編集対象の誤認によって誤ったテストパターンが作成されるのを防止することができる。また、編集すべき部分以外の領域をロック領域とすることにより、テストパターン全体に対する単一の編集操作で編集すべき部分のみを選択的に編集することができるため、編集の作業効率を向上させることができる。
【0040】
本発明に係る第2のテストパターン作成装置によれば、所定の信号パターンを予めキーワードに対応づけておいてキーワード変換(逆変換)を行うことにより、テストパターンに含まれる信号パターンをキーワードを用いて表現し、これを表示手段に表示することができる。これにより、他人が作成したテストパターンや自分が過去に作成したテストパターンを利用して新たなテストパターンを作成する場合に、テストパターンの理解が容易となり、設計資源を効率よく再利用できるようになる。
また、テストパターンのうち編集すべきでない部分をロック領域として指定することにより、編集操作を誤ってそのロック領域を編集しようとしても編集は行われず、そのロック領域のパターンはそのまま保持される。これにより、編集対象の誤認によって誤ったテストパターンが作成されるのを防止することができる。また、編集すべき部分以外の領域をロック領域とすることにより、テストパターン全体に対する単一の編集操作で編集すべき部分のみを選択的に編集することができるため、編集の作業効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるテストパターン作成装置の構成を示す機能ブロック図。
【図2】本発明の一実施形態であるテストパターン作成装置のハードウェア構成を示す図。
【図3】入力部の動作を示すフローチャート。
【図4】キーワード・テーブルへの登録の内容を示す図。
【図5】入力部によって入力されたテストパターンの一例を示す図。
【図6】テストパターンの入力を開始してから編集を開始するまでの手順を示すフローチャート。
【図7】編集部の動作を示すフローチャート。
【図8】テストパターンにおけるロック領域の設定方法を説明するための図。
【図9】テストパターンにおけるロック領域の他の設定方法(サイクル領域の指定による方法)を説明するための図。
【図10】テストパターンにおけるロック領域の他の設定方法(ピン領域の指定による方法)を説明するための図。
【図11】テストパターンにおけるロック領域の他の設定方法(ピン属性の指定による方法)を説明するための図。
【図12】テストパターンにおけるロック領域の他の設定方法(信号値属性の指定による方法)を説明するための図。
【符号の説明】
10…入力部 20…編集部
30…パターン記憶部 40…表示部
12…キーワード・テーブル 14…キーワード変換部
16…キーワード定義部 18…パターン入力部
22…ロック設定部 24…ロック制御部
26…編集入力部 28…編集処理部

Claims (2)

  1. 集積回路のテストパターンを作成するために操作者によって操作されるテストパターン作成装置において、
    集積回路の信号値から成るパターンである信号パターンと文字列とを対応づけるテーブルを記憶するためのテーブル記憶手段と、
    操作者の操作に基づき、信号パターンと文字列とを対応づけて前記テーブル記憶手段に記憶させることにより該文字列をキーワードとして定義する定義手段と、
    集積回路のテストパターンを記憶するためのパターン記憶手段と、
    操作者の操作に基づいて集積回路の信号値または前記キーワードを順次入力し、入力された信号値または前記キーワードから成るパターンを集積回路のテストパターンとして前記パターン記憶手段に記憶させるパターン入力手段と、
    前記パターン記憶手段に記憶されたテストパターンを表示する表示手段と、
    操作者の操作に基づき、前記パターン記憶手段に記憶されたテストパターンに含まれる前記キーワードを前記テーブルによって対応づけられた信号パターンに変換する順変換手段と、
    操作者の操作に基づき前記テストパターンを編集するために必要な情報を入力する編集入力手段と、
    前記パターン記憶手段に記憶されているテストパターンを前記情報に基づいて編集する編集処理手段と、
    操作者の操作に基づき、前記パターン記憶手段に記憶されているテストパターン内の領域をロック領域として設定するロック設定手段と、
    前記編集入力手段によって入力された情報により前記ロック領域に対する編集が指示されている場合には、前記編集処理手段による該編集を抑止して、前記ロック領域の内容を保持するロック制御手段と、
    を備えたことを特徴とするテストパターン作成装置。
  2. 集積回路のテストパターンを作成するために操作者によって操作されるテストパターン作成装置において、
    集積回路の信号値から成るパターンである信号パターンと文字列とを対応づけるテーブルを記憶するためのテーブル記憶手段と、
    操作者の操作に基づき、信号パターンと文字列とを対応づけて前記テーブル記憶手段に記憶させることにより該文字列をキーワードとして定義する定義手段と、
    集積回路のテストパターンを記憶するためのパターン記憶手段と、
    操作者の操作に基づいて集積回路の信号値または前記キーワードを順次入力し、入力された信号値または前記キーワードから成るパターンを集積回路のテストパターンとして前記パターン記憶手段に記憶させるパターン入力手段と、
    前記パターン記憶手段に記憶されたテストパターンを表示する表示手段と、
    前記パターン記憶手段に記憶されたテストパターンに含まれる信号パターンのうち前記テーブル記憶手段に記憶された信号パターンと一致する信号パターンを、前記テーブルによって対応づけられた前記キーワードに変換する逆変換手段と、
    操作者の操作に基づき前記テストパターンを編集するために必要な情報を入力する編集入力手段と、
    前記パターン記憶手段に記憶されているテストパターンを前記情報に基づいて編集する編集処理手段と、
    操作者の操作に基づき、前記パターン記憶手段に記憶されているテストパターン内の領域をロック領域として設定するロック設定手段と、
    前記編集入力手段によって入力された情報により前記ロック領域に対する編集が指示されている場合には、前記編集処理手段による該編集を抑止して、前記ロック領域の内容を保持するロック制御手段と、
    を備えたことを特徴とするテストパターン作成装置。
JP30576395A 1995-11-24 1995-11-24 テストパターン作成装置 Expired - Lifetime JP3602231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30576395A JP3602231B2 (ja) 1995-11-24 1995-11-24 テストパターン作成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30576395A JP3602231B2 (ja) 1995-11-24 1995-11-24 テストパターン作成装置

Publications (2)

Publication Number Publication Date
JPH09145799A JPH09145799A (ja) 1997-06-06
JP3602231B2 true JP3602231B2 (ja) 2004-12-15

Family

ID=17949061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30576395A Expired - Lifetime JP3602231B2 (ja) 1995-11-24 1995-11-24 テストパターン作成装置

Country Status (1)

Country Link
JP (1) JP3602231B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system

Also Published As

Publication number Publication date
JPH09145799A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
US6651240B1 (en) Object-oriented software development support apparatus and development support method
JP4588295B2 (ja) シーケンス解析方法およびシーケンス解析装置
JP2007052703A (ja) テストシナリオ作成プログラム、テストシナリオ作成装置、テストシナリオ作成方法
JP2002229783A (ja) ソフトウェア構築支援システム、その方法およびソフトウェア構築支援プログラム
JP6370503B1 (ja) プログラム作成装置
JP3602231B2 (ja) テストパターン作成装置
JP6511793B2 (ja) テストケース生成プログラム、テストケース生成方法及びテストケース生成装置
JP2000181942A (ja) I/oバッファ動作電源自動チェックシステム
JPH06110733A (ja) プログラムのテストケース生成装置
JPH11282666A (ja) テスト仕様書作成装置およびそのプログラムを格納した記憶媒体
JP3167412B2 (ja) データベース検索処理装置
JPH1139148A (ja) ソースコードの自動生成システム
JP2000113006A (ja) 電子回路機能論理検証支援システム
JPH1063675A (ja) データ探索方法及びそれを適用したデータ探索装置
JP2002015272A (ja) 表ドキュメント作成支援装置
JP2008090857A (ja) シーケンス解析プログラムを記録した記録媒体、シーケンス解析装置およびシーケンス解析方法
CN111427882A (zh) 数据编辑方法及系统、数据处理设备、存储介质
JPS63257826A (ja) デ−タベ−ス検索装置
US20050262079A1 (en) Method and apparatus for assigning test numbers
JPS63153675A (ja) 論理回路設計の合成手順におけるデータベース構造アクセス方法
JPH06243168A (ja) パターン探索装置
CN116108781A (zh) 一种co-lay零件检查方法、装置、设备、介质
JPH11272524A (ja) データ変換装置および記憶媒体
JPH04318672A (ja) 情報検索装置
JP3113048B2 (ja) ソフトウェア部品合成装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8