CN107239588B - 集成电路设计的定制布局 - Google Patents

集成电路设计的定制布局 Download PDF

Info

Publication number
CN107239588B
CN107239588B CN201710196344.8A CN201710196344A CN107239588B CN 107239588 B CN107239588 B CN 107239588B CN 201710196344 A CN201710196344 A CN 201710196344A CN 107239588 B CN107239588 B CN 107239588B
Authority
CN
China
Prior art keywords
layout
design
gui
shape
shapes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710196344.8A
Other languages
English (en)
Other versions
CN107239588A (zh
Inventor
R·B·勒弗茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN107239588A publication Critical patent/CN107239588A/zh
Application granted granted Critical
Publication of CN107239588B publication Critical patent/CN107239588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/16—Customisation or personalisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

公开了集成电路设计的定制布局。描述了用于促进集成电路(IC)设计的布局的系统和技术。可以将不同的彩色图案分配给IC设计的布局中与网相对应的形状的集合。接下来，可以在IC设计工具的图形用户界面(GUI)中显示IC设计的布局。一些实施例可以相对于器件接触件的位置来移动多栅极器件的扩散区，使得扩散区关于鳍部轨道的集合对齐，其中每个多栅极器件的每个鳍部位于鳍部轨道上。

Description

集成电路设计的定制布局
技术领域
本公开涉及集成电路(IC)设计。更具体地，本公开涉及IC设计的定制布局。
背景技术
工艺技术和IC设计软件工具的改进持续数十年以缩小器件尺寸。然而，随着工艺技术接近并且移动通过20纳米(nm)工艺节点，缩小器件尺寸变得越来越困难。具体地，在这些工艺节点处优化性能和功率二者已经变得非常困难，即使不是不可能。
三维(3D)多栅极器件设计(作为一种这样的多栅极技术的FinFET技术)承诺朝着更小的器件尺寸继续不间断地行进。特别地，与传统的平面器件设计相比，这些3D多栅极器件设计允许优化性能和功率二者。
图1A示出了FinFET器件。FinFET器件具有三维结构，三维结构包括在硅衬底102和氧化物层104上方上升的源极106、漏极108和栅极110。对于相同的平面面积，3D结构比平面栅极给予FinFET器件更大的体积。栅极110的三维结构“缠绕”在包括源极106和漏极108的导电沟道周围，这使得栅极110对通过导电沟道的电流具有优秀的控制。由于栅极110“缠绕”在导电沟道周围，所以看起来好像在导电沟道的三个侧面中的每个侧面上都有栅极。这就是为什么FinFET器件被称为“多栅极”器件的原因。注意，导电沟道(其包括源极106和漏极108)被成形为类似于“鳍”，因此称为“鳍式场效应晶体管”或简称为“FinFET”。当器件处于关断状态时，允许非常少的电流泄漏通过FinFET的本体。这允许FinFET器件具有比平面器件更低的阈值电压，这与类似大小的平面器件相比导致更快的开关速度和更低的泄漏和动态功耗。
重要的是确保“鳍”的宽度很窄，使得当FinFET处于截止状态时，栅极对电流具有优秀的控制并且非常少的电流泄漏通过FinFET的本体。然而，这意味着每个“鳍”的驱动强度也很低。存在至少两种方法来增加FinFET器件的驱动强度。一种方法是增加“鳍”的高度。然而，可靠地制造具有不同鳍部高度的FinFET可能是非常具有挑战性的。由一些半导体制造设备使用的另一种方法是并行地使用多个FinFET器件。图1B示出如何可以并行地使用多个FinFET器件以增加驱动强度。图1B所示的FinFET器件包括多个源极152和多个漏极154。总驱动电流是通过“鳍”的各个电流的总和。注意，通过每个“鳍”的电流由相同的栅极(即，栅极150)控制。还要注意，在该方法中，“鳍”的高度保持相同；器件缩放通过在同一器件中具有多个“鳍”来实现。
使用传统的IC设计工具来创建和操纵IC设计布局(尤其是包括多栅极器件(诸如FinFET器件)的IC设计布局)可能非常耗时而且很麻烦。
发明内容
本文中描述的一些实施例提供用于创建和操纵包括多栅极器件(诸如FinFET器件)的IC设计布局的IC设计工具。具体地，一些实施例提供便于多栅极器件的定制布局的图形用户界面(GUI)特征。
在操作期间，一些实施例可以将多栅极器件放置在IC设计布局中，使得多栅极器件的器件接触件(例如，栅极、源极或漏极接触件)关于互连轨道的集合对准，其中IC设计布局中的电路元件之间的电连接沿着互连轨道而布线。接下来，实施例可以相对于器件接触件的位置而移动多栅极器件的扩散区，使得扩散区关于鳍部轨道的集合对准，其中每个多栅极器件的每个鳍部位于鳍部轨道。注意，互连轨道的集合中的相邻的互连轨道可以彼此间隔第一距离，并且鳍部轨道的集合中的相邻的鳍部轨道可以彼此间隔第二距离。在一些实施例中，第二距离可以不同于第一距离，例如小于第一距离。
在将多栅极器件放置在IC设计中之前，一些实施例可以接收用于放置多栅极器件的放置位置。接下来，实施例可以基于互连轨道的集合中最接近放置位置的互连轨道来确定多栅极器件的快速放置位置。
在一些实施例中，针对IC设计中的网的集合中的每个网，可以将不同的彩色图案分配给IC设计的布局中与该网相对应的形状的集合，其中形状的集合中的每个形状与可以基于IC设计来制造的IC芯片中的物理结构相对应。接下来，实施例可以在IC设计工具的GUI中显示IC设计的布局，其中IC设计的布局中的每个形状通过使用被分配给该形状的彩色图案显示在IC设计工具的GUI中。具体地，一些实施例可以利用一个或多个彩色图案对IC设计布局中的形状进行着色，其中要彼此电连接的形状通过使用相同的彩色图案被着色。所得到的视图可以经由GUI呈现给用户，以帮助用户基于彩色图案来电连接IC设计布局中的各形状。
一些实施例可以在IC设计的布局中显示GUI对象的集合以用于创建电接触件，其中GUI对象的集合中的每个GUI对象与IC设计的布局中的形状相对应。接下来，实施例可以在与用户选择的每个GUI对象相对应的每个形状处创建电接触件。然后，实施例可以使用布线器来在由用户通过选择相应的GUI对象而创建的电接触件之间创建电连接。具体地，在一些实施例中，可以在IC设计布局中显示GUI对象以用于创建电接触件。每个GUI对象(例如，正方形符号)可以对应于多栅极器件中的形状(例如，对应于栅极的矩形)。接下来，针对由用户(例如通过鼠标点击)选择的每个GUI对象，实施例可以在GUI对象的位置处创建电接触件。然后，布线器可以用于在通过在IC设计布局中选择GUI对象而创建的电接触件之间创建电连接。
一些实施例可以在IC设计的布局中显示GUI对象的集合以用于在IC设计的布局中切割形状，其中GUI对象的集合中的每个GUI对象与IC设计的布局中能够切割至少一个形状的位置相对应，并且其中两个网之间的短路与IC设计的布局中使用两个不同的彩色图案着色的两个邻接形状相对应。接下来，针对被用户选择的每个GUI对象，该过程可以在与所选择的GUI对象相对应的位置处切割至少一个形状。在一些实施例中，可以在IC设计布局中显示GUI对象以用于在多栅极器件中切割多晶硅形状。具体地，每个GUI对象(例如，正方形符号)可以对应于多栅极器件中的形状(例如，对应于栅极的矩形)。接下来，针对被用户(例如通过两次连续的鼠标点击)选择的每个GUI对象，实施例可以切割在所选择的GUI对象的位置处的多晶硅形状。
在一些实施例中，多栅极器件可以用参数化单元表示，参数化单元包括(1)用于源极、漏极和栅极连接位置的参数、以及(2)用于器件尺寸的参数，其中每个参数值被指定为互连节距的倍数(互连节距可以定义为从一个互连轨道的中心到相邻互连轨道的中心的距离)。例如，如果互连节距等于d纳米，并且如果参数化单元中的参数的值等于“3”，则这意味着参数值等于3d纳米。
附图说明
图1A示出了作为特定的多栅极技术的FinFET器件。
图1B示出如何可以并行地使用多个FinFET器件以增加驱动强度。
图2A示出了根据本文中描述的一些实施例的布线网格。
图2B示出了根据本文中描述的一些实施例的鳍部轨道的集合。
图3A至图3E示出了根据本文中描述的一些实施例IC设计布局工具的GUI如何可以用于放置多栅极器件。
图4A至图4G示出了根据本文中描述的一些实施例的可以用于容易地且快速地连接多栅极器件的GUI。
图5A示出了根据本文中描述的一些实施例的用于放置多栅极器件的过程。
图5B示出了根据本文中描述的一些实施例的用于促进IC设计的定制布局的过程。
图5C示出了根据本文中描述的一些实施例的用于在IC设计的布局中创建接触件的过程。
图5D示出了根据本文中描述的一些实施例的用于在IC设计的布局中切割一个或多个形状的过程。
图6示出了根据本文中描述的一些实施例的定制布局系统。
具体实施方式
以下说明被给出以使本领域任何技术人员能够实现和使用本发明，并且在特定应用及其要求的上下文中提供。对所公开的实施例的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本发明的精神和范围的情况下，本文中定义的一般原理可以应用于其它实施例和应用。因此，本发明不限于所示的实施例，而是符合与本文中公开的原理和特征一致的最宽范围。
IC设计概述
IC设计软件工具可以用于创建IC设计。一旦IC设计完成，其可以进行制造、封装和组装以产生IC芯片。整个IC设计和制造工艺可以涉及多个实体，例如，一个公司可以创建在IC设计流程中使用的软件工具，另一公司可以使用该软件工具以使用IC设计流程来创建IC设计，以及又一公司可以基于使用IC设计流程创建的IC设计来制造IC芯片。IC设计流程中的任何一个步骤的改进导致整个IC设计和制造工艺的改进。例如，在IC设计流程中使用的改进的软件工具改进整个IC设计和制造工艺。IC设计流程可以包括多个步骤，并且每个步骤可以涉及使用一个或多个IC设计软件工具。下面描述IC设计步骤和相关软件工具的一些示例。这些示例仅用于说明性目的，而不旨在将实施例限于所公开的形式。
一些IC设计软件工具使得IC设计者能够描述IC设计者想要实现的功能。这些工具还使得IC设计者能够执行假设规划以改善功能、检查成本等。在逻辑设计和功能验证期间，可以编写HDL(硬件描述语言)(例如SystemVerilog)代码，并且可以检查设计的功能精度，例如，可以检查设计以确保其产生正确的输出。
在综合和用于测试的设计期间，可以使用一个或多个IC设计软件工具将HDL代码转换成网表。此外，可以针对目标技术优化网表，并且可以设计和实现测试以检查完成的芯片。在网表验证期间，可以检查网表是否符合时序约束以及是否与HDL代码对应。
在设计规划期间，可以针对时序和顶层布线而构造并且分析芯片的总体布图规划。在物理实现期间，电路元件可以位于布局中并且可以电耦合。本文中描述的一些实施例提供可以在用于创建IC设计(例如，包括多栅极器件的IC设计)的布局的设计规划期间使用的软件工具，从而改善整个IC设计和制造工艺。具体地，本文中描述的一些实施例可以提高一个或多个IC设计工具的用户友好性、性能和/或QoR。
在分析和提取期间，可以在晶体管级验证电路的功能，并且可以提取寄生效应。在物理验证期间，可以检查设计以确保制造、电气问题、光刻问题和电路的正确性。
在分辨率增强期间，可以对布局执行几何操作以改进设计的可制造性。在掩模数据准备期间，设计可以被“流片”以产生在制造期间使用的掩模。
多栅极器件的定制布局概述
IC设计布局中的电路元件可以使用沿着布线网格而布线的导线彼此电连接。图2A示出了根据本文中描述的一些实施例的布线网格。金属轨道202通常布置在一组等间隔的水平和垂直线中。两个相邻金属轨道之间的距离被称为金属节距。在图2A中，垂直和水平金属节距相等，但是它们在一般情况下不必相等。当需要在一个电路元件的输出端子P1与另一电路元件的输入端子P2之间进行电连接时，金属线可以沿着水平和垂直的金属轨道布线，如图2A所示。
半导体制造技术可能需要沿着布局中的预定的鳍部轨道的集合来定位鳍部。图2B示出了根据本文中描述的一些实施例的鳍部轨道的集合。当FinFET器件放置在IC设计布局中时，FinFET器件通常需要满足两个约束。首先，FinFET器件的鳍部必须沿着鳍部轨道定位。第二，栅极的端部必须与鳍部轨道对齐，即，栅极的长度必须是鳍部节距的倍数。
注意，FinFET器件的源极和漏极位于鳍部轨道上，并且在传统的电路布局工具中，栅极的电接触件也与鳍部轨道对齐。当FinFET器件与其它电路元件电连接时，导线将必须从FinFET器件的栅极、源极和漏极布线到其它电路元件的端子。传统的电路布局工具基于鳍部轨道来放置FinFET器件。遗憾的是，如图2B所示，鳍部轨道204可能不与金属轨道202对齐。因此，针对用以做出所需器件连接的布局工程师，传统的电路布局工具可能导致非最佳端子位置，因为鳍部和金属节距不匹配。传统的电路布局工具也具有其它缺点。传统的电路布局工具帮助布局工程师通过使用飞线(flightline)或网高亮显示(net highlight)来可视化需要连接的位置。然而，FinFET技术还需要添加切割层以获得适当的连接，但是飞线不能用于示出需要切割的布局形状的位置。此外，一旦FinFET器件被放置，则传统的电路布局工具不帮助布局工程师在满足越来越复杂的设计规则的同时完成布局。传统的电路布局工具确实指出给定的IC设计布局何时违反一个或多个设计规则，但是简单地知道IC设计布局违反了可以总计达700页的一套设计规则不是非常有用。如果工具可以帮助布局工程师首先减少或消除设计规则违反的发生，则IC设计布局工具将更加有用。
本文中描述的一些实施例提供不具有上述缺点的IC设计布局工具。具体地，一些实施例使得布局工程师容易在FinFET器件之间进行所需的连接。在一些实施例中，FinFET器件可以放置在互连轨道(即，用于布线电连接的网格)上而不是鳍部轨道上。在将器件放置在互连轨道上之后，然后将扩散区对齐到最近的鳍部轨道，从而将FinFET器件的边界与鳍部轨道对齐。
一些实施例的特征在于具有在互连轨道中指定的源极/漏极和栅极连接以及器件占据面积的参数的FinFET参数化单元(PCell)，而不是以长度为单位的实数(例如，而不是以纳米指定器件占用面积)。
一旦所有可能的连接都在互连网格上，一些实施例在现有布局的顶部上使用二维(2D)彩色编码棒图。在本公开中被称为“连接矩阵”的该颜色编码棒图可以用于分配布线通道并且非常快速地做出从IC设计中的金属层向下到所有器件的连接。这然后允许由布线器来进行实际连接。
在连接矩阵中，将颜色添加到现有形状以示出需要进行连接的位置以及需要基于网来添加切割的位置。具体地，多晶硅上的冲突颜色示出了需要多晶硅切割的位置。通过对IC设计布局中的现有对象着色，布局工程师可以可视化连接性，而不向GUI中的视图添加任何杂乱。这与将飞线添加到已经杂乱的布局视图的传统的IC设计布局工具形成对比。此外，由于人类视觉的限制，飞线(其在传统的IC设计布局工具中使用)通常限于大约10种颜色或10个独特的没有重复颜色的网。与传统的工具相反，本文中描述的一些实施例可以使用彩色形状的点图案来支持大约60个独特的网。
在一些实施例中，连接矩阵可以与FinFET PCell集成以使布局工程师能够使用鼠标点击进行连接(例如，通过添加通孔)或断开连接(例如，通过切割多晶硅)。一些实施例可以通过在进行连接以去除将违反DRC(设计规则检查)规则的不再有效的连接时适配连接矩阵来实现按构造正确连接。以下部分提供了一些上述实施例的进一步细节。
在定制布局中放置多栅极器件
图3A至图3E示出了根据本文中描述的一些实施例的IC设计布局工具的GUI如何可以用于放置多栅极器件。图3A至图3E仅用于说明的目的，而不旨在将本文中描述的实施例限于所公开的形式。
IC设计布局图300可以在IC设计布局工具的GUI窗口中示出。水平条纹对应于鳍部轨道，其标记为F1至F12。每个接触件被表示为一个正方形，其中具有一个十字。例如，在FinFET器件302和304中，接触件306和308分别被表示为具有十字的正方形。接触件306和308用于产生与相应的扩散区的电连接。可以做出类似的接触件以产生与栅极的电接触件(参见例如图4D中针对栅极结构408示出的接触件)。此外，注意，栅极通常竖直地延伸，并且不以图3A所示的方式终止(参见例如从电路布局图400的顶部边缘延伸到底部边缘的栅极结构408)。在一些半导体制造技术中，使用伪栅极来终止FinFET器件的源极和漏极。三个细竖直矩形对应于栅极，中间的细矩形是FinFET器件的实际栅极，而另外两个栅极是用于终止源极和漏极区域的伪栅极。例如，在FinFET器件304中，使用竖直矩形来表示栅极310和伪栅极316。扩散区(例如FinFET器件304中的扩散312)使用阴影图案来表示。局部互连使用粗竖直矩形来表示，例如，FinFET器件304中的局部互连314。最后，水平金属轨道使用细水平线(例如，鳍部轨道F5和F6之间的细水平线)来表示，并且竖直金属轨道使用细竖直线来表示。
注意，每个FinFET器件中的接触件可以相对于该器件的其余部分位于不同的位置。例如，接触件308大约在FinFET器件304的顶部和底部边缘的中间，而接触件306更接近FinFET器件302的底部边缘。这是因为本文中描述的一些实施例首先将FinFET器件放置在金属轨道(其固定接触件的位置)上，然后FinFET器件的扩散区被允许“摆动”，使得其对齐到最近的鳍部轨道(这使得接触件对于不同的FinFET器件实例位于不同位置)。
在图3B中，FinFET器件350可以包括伪栅极352、接触件354、局部互连356、栅极358和扩散区360。图3C示出了GUI视图，其示出了布线网格(其使用虚线示出)和可以在IC设计布局中(例如，使用鼠标)移动的FinFET器件350的实例。一旦布局工程师已经选择了期望的位置，则布局工程师可以指示IC设计布局工具放置FinFET器件。在接收到指令时，IC设计布局工具可以移动FinFET器件，使得接触件与网格点362对准，网格点362是与接触件最接近的网格点。图3D示出了在网格点362与接触件对准之后的视图。然而，如图3D所示，扩散区可能不与鳍部网格(为了清楚起见在图3D中未示出)对齐。本文中描述的一些实施例然后可以将扩散区对齐到鳍部网格，即，移动扩散区，使得扩散区与鳍部网格中最近的鳍部轨道对齐。图3E示出了在扩散区已被对齐到鳍部网格之后的视图。注意，在图3E中，接触件相对于扩散区的位置已经改变，因为当扩散区被对齐到鳍部网格时，接触件不移动。
以此方式，本文中描述的一些实施例可以使得布局工程师能够快速且容易地将FinFET器件放置在IC设计布局中，使得FinFET器件的接触件与布线网格对准以及FinFET器件的扩散区与鳍部网格对齐。
多栅极器件的定制布局的连接矩阵
一旦已经放置多栅极器件(例如，FinFET器件)，布局工程师就可以电连接器件。图4A至图4G示出了根据本文中描述的一些实施例的可以用于容易且快速地连接多栅极器件的GUI。具体地，图4A至图4G示出了如何容易且快速地连接用于2输入多路复用器的FinFET。图4A至图4G仅用于说明的目的，而不旨在将本文中描述的实施例限于所公开的形式。
在图4A中，电路布局图400包括一行PMOS FinFET器件402和一行NMOS FinFET器件404。使用细长竖直矩形表示栅极。注意，存在用于PMOS FinFET器件和相应的NMOS FinFET器件的单栅极结构。例如，栅极结构408针对在顶部的PMOS FinFET器件和在底部的相应NMOS FinFET器件创建单个电连接的栅极。位于细长竖直矩形之间的粗短竖直矩形表示用于连接FinFET器件的源极和漏极的局部互连。
图4B示出了如何使用连接矩阵来视觉地突出要彼此电连接的FinFET器件的结构着色。例如，使用特定图案来阴影的所有结构都需要彼此电连接。图4B中的正方形是可以创建接触件或可以切割多晶硅的位置。图4C注释图4B以说明连接矩阵的这些方面。如图4C所示，以下区域利用相同的阴影图案被示出并且对应于彼此电连接的结构：(1)对应于电源电压连接的区域；(2)对应于2输入MUX的三个输入(两个MUX输入和一个选择输入)的区域；(3)对应于接地连接的区域；以及(4)对应于2输入MUX的输出的区域。正方形对应于接触件和切割位置。
注意，栅极结构408的顶半部和底半部具有不同的阴影图案，这表示它们不应当彼此电连接。因此，栅极结构408将需要被切割，使得顶部PMOS FinFET器件和底部NMOSFinFET器件的栅极不彼此电连接(这在随后的附图中描述和示出)。另一方面，栅极结构410仅具有一种阴影图案。因此，不需要切割栅极结构410，因为顶部PMOS FinFET器件和底部NMOS FinFET器件的栅极被假定为要彼此电连接。具体地，在一些实施例中，布局工程师可以通过点击正方形来创建接触件或切割多晶硅(例如，栅极结构408)。
图4D示出了在布局工程师使用连接矩阵创建接触件并且切割多晶硅之后的GUI视图。注意，栅极结构408在中间被切割，但是栅极结构410没有被切割。此外，注意，已经针对需要电连接到其它结构的每个结构创建了接触件(包括通孔结构)。为了清楚起见，IC设计布局中的其它层未在图4D中示出。这些层在图4E中示出。回想一下，有四个区域对应于接地电压连接。在图4E中，右侧的三个区域通过局部互连彼此电连接。左侧的剩余的区域可以通过在金属层中布线来与其它区域电连接。
一旦布局工程师已经使用连接矩阵来在IC设计布局中的适当位置处创建接触件以及切割多晶硅，则布局工程师可以“关闭”连接矩阵以查看如图4F所示的原始布局。接下来，布局工程师可以使用布线器来布线金属连接以完成IC设计布局。最终结果在图4G中示出。图4G还包含注释以突出显示2输入MUX的不同部分。具体地，电源连接被注释为“vp”，接地连接被注释为“gd”，两个输入被注释为“a0”和“a1”，输出被注释为“z”，并且选择输入被注释为“s”。
促进多栅极器件的定制布局的过程
图5A示出根据本文中描述的一些实施例的用于放置多栅极器件的过程。该过程可以开始于接收用于在IC设计布局中放置多栅极器件的布局位置(操作502)。接下来，该过程可以在IC设计布局中放置多栅极器件，使得多栅极器件的器件接触件(例如，栅极、源极或漏极接触件)关于互连轨道的集合对齐，其中IC设计布局中的电路元件之间的电连接沿着互连轨道布线(操作504)。该过程然后可以相对于器件接触件的位置而移动多栅极器件的扩散区，使得扩散区关于鳍部轨道的集合对齐，其中每个多栅极器件的每个鳍部位于鳍部轨道上(操作506)。
图5B示出了根据本文中描述的一些实施例的用于促进IC设计的定制布局的过程。该过程可以开始于针对IC设计中的网的集合中的每个网，向IC设计的布局中与该网相对应的形状的集合分配不同的彩色图案，其中形状的集合中的每个形状与可以基于IC设计来制造的IC芯片中的物理结构相对应(操作522)。彩色图案可以是颜色和图案的组合。在图4B中，例如，对应于“接地”网的形状可以被分配“纯红色”彩色图案，而对应于“输出”网的形状可以被分配“纯蓝色”彩色图案。尽管在参照图4B的上述示例中已经使用了“实心”图案，但是GUI通常可以使用任何图案，例如，GUI可以使用不同类型的阴影图案。如果只有一种颜色可用于对GUI中的形状着色，则GUI可以使用不同的阴影图案来标识属于不同网的形状。接下来，该过程可以在IC设计工具的GUI中显示IC设计的布局，其中IC设计的布局中的每个形状通过使用被分配给该形状的彩色图案来显示在IC设计工具的GUI中(操作524)。在一些实施例中，该过程可以开始于接收IC设计布局和关于与IC设计布局中的多栅极器件相对应的形状的连接信息。接下来，该过程可以利用一个或多个彩色图案对IC设计布局中的形状进行着色，其中使用相同的彩色图案对要彼此电连接的形状着色。然后，该过程可以经由GUI向用户显示具有彩色形状的IC设计布局，从而便于用户基于彩色图案来电连接IC设计布局中的各形状。
图5C示出了根据本文中描述的一些实施例的用于在IC设计的布局中创建接触件的过程。该过程可以开始于在IC设计的布局中显示GUI对象的集合以用于创建电接触件，其中GUI对象的集合中的每个GUI对象与IC设计的布局中的形状相对应(操作532)。接下来，该过程可以在与被用户选择的每个GUI对象相对应的每个形状处创建电接触件(操作534)。然后，该过程可以使用布线器来在由用户通过选择相应的GUI对象而创建的电接触件之间创建电连接(操作536)。在一些实施例中，该过程可以开始于在IC设计布局中显示GUI对象以用于在一个或多个多栅极器件中创建具有一个或多个形状的电接触件。接下来，该过程可以从用户接收对一个或多个GUI对象的选择。然后，该过程可以在被用户选择的每个GUI对象处创建电接触件。接下来，该过程可以使用布线器来在通过选择GUI对象而创建的IC设计布局中的电接触件之间创建电连接。
图5D示出了根据本文中描述的一些实施例的用于在IC设计的布局中切割一个或多个形状的过程。该过程可以开始于在IC设计的布局中显示GUI对象的集合以用于在IC设计的布局中切割形状，其中GUI对象的集合中的每个GUI对象与IC设计的布局中能够切割至少一个形状的位置相对应，并且其中两个网之间的短路与IC设计的布局中使用两个不同的彩色图案着色的两个邻接形状相对应(操作542)。接下来，针对被用户选择的每个GUI对象，该过程可以在与所选择的GUI对象相对应的位置处切割至少一个形状(操作544)。在一些实施例中，该过程可以开始于在IC设计布局中显示GUI对象以用于在多栅极器件中切割多晶硅形状。接下来，该过程可以从用户接收对一个或多个GUI对象的选择。然后，该过程可以在多栅极器件中在被用户选择的每个GUI对象处切割多晶硅形状。
术语“定制布局系统”通常是指便于IC设计的定制布局的基于硬件的系统，尤其是包括多栅极器件的IC设计。图6示出了根据本文中描述的一些实施例的定制布局系统。定制布局系统602可以包括处理器604、存储器606和存储设备608。具体地，存储器606中的存储器位置可以通过处理器604可寻址的，从而使得处理器604能够访问(例如，经由加载/存储指令)和操纵(例如，经由逻辑/浮点/算术指令)存储在存储器606中的数据。定制布局系统602可以耦合到显示设备614、键盘610和定点设备612。存储设备608可以存储操作系统616、定制布局软件工具618和数据620。数据620可以包括定制布局软件工具618所需的输入和/或由定制布局软件工具618生成的输出。
定制布局系统602可以自动地(或通过用户的帮助)执行在本公开中隐含地或明确地描述的一个或多个操作。例如，定制布局系统602可以将定制布局软件工具618加载到存储器606中，然后定制布局软件工具618可以用于创建或编辑IC设计的定制布局。
呈现以上说明以使得本领域任何技术人员能够实现和使用实施例。对所公开的实施例的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本公开的精神和范围的情况下，本文中定义的一般原理适用于其它实施例和应用。因此，本发明不限于所示出的实施例，而是符合与本文中公开的原理和特征一致的最宽范围。
本公开中描述的数据结构和代码可以部分地或完全地存储在计算机可读存储介质和/或硬件模块和/或硬件装置上。计算机可读存储介质包括但不限于易失性存储器、非易失性存储器、磁和光存储器件(诸如盘驱动器、磁带、CD(光盘)、DVD(数字多功能盘或数字视频盘))、或者现在已知或后来开发的能够存储代码和/或数据的其它介质。本公开中描述的硬件模块或装置包括但不限于专用集成电路(ASIC)、现场可编程门阵列(FPGA)、专用或共享处理器、和/或现在已知的或后来开发的其它硬件模块或装置。
本公开中描述的方法和过程可以部分地或完全地实施为存储在计算机可读存储介质或器件中的代码和/或数据，使得当计算机系统读取和执行代码和/或数据时，计算机系统执行相关联的方法和过程。方法和过程也可以部分地或完全地在硬件模块或装置中实施，使得当硬件模块或装置被激活时，它们执行相关联的方法和过程。注意，方法和过程可以使用代码、数据和硬件模块或装置的组合来实现。
已经仅出于说明和描述的目的呈现了本发明的实施例的以上说明。它们不旨在穷尽的或将本发明限制为所公开的形式。因此，很多修改和变化对于本领域技术人员将是显而易见的。另外，上述公开不旨在限制本发明。本发明的范围由所附权利要求限定。

Claims (15)

1.一种用于促进集成电路IC设计的定制布局的方法，所述方法包括：
针对所述IC设计中的网的集合中的每个网，将不同的彩色图案分配给所述IC设计的布局中与所述网相对应的形状的集合，其中所述形状的集合中的每个形状表示多栅极器件的源极、栅极或漏极，并且其中网的所述集合中的每个网指定一个或多个多栅极器件之间的电连接；以及
在计算机的图形用户界面GUI中显示所述IC设计的布局，其中使用被分配给所述形状的所述不同的彩色图案将所述IC设计的布局中的每个形状显示在所述计算机的GUI中，从而使得用户能够容易地连接所述一个或多个多栅极器件。
2.根据权利要求1所述的方法，还包括：
在所述IC设计的布局中显示GUI对象的集合以用于在所述IC设计的布局中切割形状，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中能够切割至少一个形状的位置相对应，并且其中两个网之间的短路与所述IC设计的布局中使用两个不同的彩色图案着色的两个邻接形状相对应；以及
针对被用户选择的每个GUI对象，在与所述用户选择的所述GUI对象相对应的位置处切割至少一个形状。
3.根据权利要求1所述的方法，还包括：
在所述IC设计的布局中显示GUI对象的集合以用于创建电接触件，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中的形状相对应；以及
在与被用户选择的每个GUI对象相对应的每个形状处创建电接触件。
4.根据权利要求3所述的方法，还包括：
使用布线器来在由用户通过选择GUI对象而创建的电接触件之间创建电连接。
5.根据权利要求1所述的方法，其中每个彩色图案是颜色和图案的组合。
6.一种存储指令的非暂态计算机可读存储介质，所述指令在被计算机执行时使所述计算机执行用于促进集成电路IC设计的定制布局的方法，所述方法包括：
针对所述IC设计中的网的集合中的每个网，将不同的彩色图案分配给所述IC设计的布局中与所述网相对应的形状的集合，其中所述形状的集合中的每个形状表示多栅极器件的源极、栅极或漏极，并且其中网的所述集合中的每个网指定一个或多个多栅极器件之间的电连接；以及
在计算机的图形用户界面GUI中显示所述IC设计的布局，其中使用被分配给所述形状的所述不同的彩色图案将所述IC设计的布局中的每个形状显示在所述计算机的GUI中，从而使得用户能够容易地连接所述一个或多个多栅极器件。
7.根据权利要求6所述的非暂态计算机可读存储介质，其中当所述指令由所述计算机执行时，使计算机：
在所述IC设计的布局中显示GUI对象的集合以用于在所述IC设计的布局中切割形状，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中能够切割至少一个形状的位置相对应，并且其中两个网之间的短路与所述IC设计的布局中使用两个不同的彩色图案着色的两个邻接形状相对应；以及
针对被用户选择的每个GUI对象，在与所述用户选择的所述GUI对象相对应的位置处切割至少一个形状。
8.根据权利要求6所述的非暂态计算机可读存储介质，其中当所述指令由所述计算机执行时，使计算机：
在所述IC设计的布局中显示GUI对象的集合以用于创建电接触件，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中的形状相对应；以及
在与被用户选择的每个GUI对象相对应的每个形状处创建电接触件。
9.根据权利要求8所述的非暂态计算机可读存储介质，其中当所述指令由所述计算机执行时，使计算机：
使用布线器来在由用户通过选择相应的GUI对象而创建的电接触件之间创建电连接。
10.根据权利要求6所述的非暂态计算机可读存储介质，其中每个彩色图案是颜色和图案的组合。
11.一种用于促进集成电路IC设计的定制布局的装置，包括：
处理器；
图形用户界面GUI；和
存储指令的非暂态计算机可读存储介质，当所述指令被所述处理器执行时，使得处理器执行用于促进集成电路IC设计的定制布局的方法，所述方法包括:
针对所述IC设计中的网的集合中的每个网，将不同的彩色图案分配给所述IC设计的布局中与所述网相对应的形状的集合，其中所述形状的集合中的每个形状表示多栅极器件的源极、栅极或漏极，并且其中网的所述集合中的每个网指定一个或多个多栅极器件之间的电连接；以及
在计算机的图形用户界面GUI中显示所述IC设计的布局，其中使用被分配给所述形状的所述不同的彩色图案将所述IC设计的布局中的每个形状显示在所述计算机的GUI中，从而使得用户能够容易地连接所述一个或多个多栅极器件。
12.根据权利要求11所述的装置，其中所述指令在由所述处理器执行时使所述处理器：
在所述IC设计的布局中显示GUI对象的集合以用于在所述IC设计的布局中切割形状，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中能够切割至少一个形状的位置相对应，并且其中两个网之间的短路与所述IC设计的布局中使用两个不同的彩色图案着色的两个邻接形状相对应；以及
针对被用户选择的每个GUI对象，在与所述用户选择的所述GUI对象相对应的位置处切割至少一个形状。
13.根据权利要求11所述的装置，其中所述指令在由所述处理器执行时使所述处理器：
在所述IC设计的布局中显示GUI对象的集合以用于创建电接触件，其中所述GUI对象的集合中的每个GUI对象与所述IC设计的布局中的形状相对应；以及
在与被用户选择的每个GUI对象相对应的每个形状处创建电接触件。
14.根据权利要求13所述的装置，其中所述指令在由所述处理器执行时使所述处理器：
使用布线器来在由用户通过选择GUI对象而创建的电接触件之间创建电连接。
15.根据权利要求11所述的装置，其中每个彩色图案是颜色和图案的组合。
CN201710196344.8A 2016-03-29 2017-03-29 集成电路设计的定制布局 Active CN107239588B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/084,094 2016-03-29
US15/084,094 US10339249B2 (en) 2016-03-29 2016-03-29 Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs

Publications (2)

Publication Number Publication Date
CN107239588A CN107239588A (zh) 2017-10-10
CN107239588B true CN107239588B (zh) 2023-07-18

Family

ID=59961058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710196344.8A Active CN107239588B (zh) 2016-03-29 2017-03-29 集成电路设计的定制布局

Country Status (4)

Country Link
US (1) US10339249B2 (zh)
JP (1) JP6850653B2 (zh)
KR (1) KR102168901B1 (zh)
CN (1) CN107239588B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947659B2 (en) * 2014-05-27 2018-04-17 Mediatek Inc. Fin field-effect transistor gated diode
KR102413610B1 (ko) * 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US10475790B2 (en) * 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch
US10867102B2 (en) * 2018-06-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Inverted pitch IC structure, layout method, and system
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
CN110060820B (zh) * 2019-04-24 2022-04-22 南京宏晟智能科技有限公司 数字化电气成套产品的线束生产装配系统
KR20210028306A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법
US11900041B2 (en) * 2019-10-15 2024-02-13 Arm Limited Via coloring methods and systems
EP4073677A1 (en) * 2019-12-09 2022-10-19 Synopsys, Inc. Electrical circuit design using cells with metal lines
CN113255280A (zh) * 2020-02-13 2021-08-13 新思科技有限公司 用于表示集成电路的布局的系统和方法
US11972192B2 (en) * 2020-08-03 2024-04-30 Synopsys, Inc. Superseding design rule check (DRC) rules in a DRC-correct interactive router
CN111916443A (zh) * 2020-08-10 2020-11-10 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其版图结构
US20230022681A1 (en) * 2021-07-22 2023-01-26 Qualcomm Incorporated Cell architecture for a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
CN104050306A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于FinFET标准单元中多晶硅单元边缘结构的布局验证方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392222A (en) * 1991-12-30 1995-02-21 Schlumberger Technologies Inc. Locating a field of view in which selected IC conductors are unobscured
US5604819A (en) * 1993-03-15 1997-02-18 Schlumberger Technologies Inc. Determining offset between images of an IC
US5530372A (en) * 1994-04-15 1996-06-25 Schlumberger Technologies, Inc. Method of probing a net of an IC at an optimal probe-point
US6698007B2 (en) * 2001-10-09 2004-02-24 Numerical Technologies, Inc. Method and apparatus for resolving coloring conflicts between phase shifters
US6684380B2 (en) * 2002-04-01 2004-01-27 International Business Machines Corporation Intelligent structure simplification to facilitate package analysis of complex packages
US7643665B2 (en) * 2004-08-31 2010-01-05 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US7526739B2 (en) * 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
JP2007133347A (ja) * 2005-10-13 2007-05-31 Seiko Epson Corp 画像表示装置、電子機器、及び画素配置設計方法
JP4568222B2 (ja) * 2005-12-20 2010-10-27 株式会社東芝 自動設計装置、自動設計方法及び自動設計プログラム
US7934177B2 (en) * 2007-02-06 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for a pattern layout split
US8209656B1 (en) * 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US8782586B2 (en) * 2009-07-16 2014-07-15 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
US8631379B2 (en) * 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8407228B1 (en) * 2010-03-26 2013-03-26 Cadence Design Systems, Inc Method and mechanism for maintaining existence information for electronic layout data
US9219005B2 (en) * 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8495556B2 (en) * 2010-11-09 2013-07-23 Chipworks Inc. Circuit visualization using flightlines
US8418111B2 (en) * 2010-11-24 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for achieving multiple patterning technology compliant design layout
US8375348B1 (en) * 2010-12-29 2013-02-12 Cadence Design Systems, Inc. Method, system, and program product to implement colored tiles for detail routing for double pattern lithography
US8448120B2 (en) * 2011-05-09 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction for single patterning spacer technique
US8429574B2 (en) * 2011-04-14 2013-04-23 Cadence Design Systems, Inc. Dual-pattern coloring technique for mask design
JP5978595B2 (ja) * 2011-07-15 2016-08-24 大日本印刷株式会社 Ｌｓｉのレイアウトパターン表示装置および表示方法
US8473873B2 (en) * 2011-09-02 2013-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US9977855B2 (en) * 2011-09-14 2018-05-22 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
JP2013061575A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 配線レイアウトの設計方法、半導体装置及び配線レイアウトの設計を支援するプログラム
US8468470B2 (en) * 2011-09-21 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8601408B2 (en) * 2011-10-10 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for replacing a pattern in a layout
US8726200B2 (en) * 2011-11-23 2014-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Recognition of template patterns with mask information
US8741763B2 (en) * 2012-05-07 2014-06-03 Globalfoundries Inc. Layout designs with via routing structures
US8806414B2 (en) * 2012-05-31 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for layout parasitic estimation
US8709684B2 (en) * 2012-07-31 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic misalignment balancing scheme for multi-patterning technology
US8935639B1 (en) * 2012-08-29 2015-01-13 Atoptech, Inc. Natively color-aware double patterning technology (DPT) compliant routing
KR101953240B1 (ko) * 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9817941B2 (en) * 2012-12-04 2017-11-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US8661371B1 (en) * 2012-12-21 2014-02-25 Cadence Design Systems, Inc. Method and apparatus for fixing double patterning color-seeding violations
US9165104B1 (en) * 2012-12-21 2015-10-20 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning color-seeding violations
US9740814B1 (en) * 2013-03-11 2017-08-22 Cadence Design Systems, Inc. Method and system for triple patterning technology (TPT) violation detection and visualization
US10242142B2 (en) * 2013-03-14 2019-03-26 Coventor, Inc. Predictive 3-D virtual fabrication system and method
US9965577B2 (en) * 2013-03-14 2018-05-08 Coventor, Inc. System and method for performing directed self-assembly in a 3-D virtual fabrication environment
US9317632B2 (en) * 2013-03-14 2016-04-19 Coventor, Inc. System and method for modeling epitaxial growth in a 3-D virtual fabrication environment
TWI627546B (zh) * 2013-06-29 2018-06-21 新納普系統股份有限公司 故障分析期間之晶片截面識別和呈現
US9390218B2 (en) * 2014-03-10 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design system with color-coded component loading estimate display
US9652579B1 (en) * 2015-03-31 2017-05-16 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs
US9536778B2 (en) * 2015-04-06 2017-01-03 Globalfoundries Inc. Self-aligned double patterning process for metal routing
US9727683B2 (en) * 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having a plurality of conductive segments
US20170358585A1 (en) * 2016-06-14 2017-12-14 Globalfoundries Inc. Method, apparatus and system for fabricating self-aligned contact using block-type hard mask

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
CN104050306A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于FinFET标准单元中多晶硅单元边缘结构的布局验证方法

Also Published As

Publication number Publication date
JP6850653B2 (ja) 2021-03-31
US20170286584A1 (en) 2017-10-05
US10339249B2 (en) 2019-07-02
KR20170113344A (ko) 2017-10-12
KR102168901B1 (ko) 2020-10-22
JP2017191598A (ja) 2017-10-19
CN107239588A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN107239588B (zh) 集成电路设计的定制布局
CN109791930B (zh) 实现具有延伸出单元边界的金属层段的标准单元的集成电路
US9495506B2 (en) Methods for layout verification for polysilicon cell edge structures in FinFET standard cells using filters
KR102358571B1 (ko) 집적 회로 및 표준 셀 라이브러리
US9552450B2 (en) Determining a user-specified location in a graphical user interface of an electronic design automation tool
US9236343B2 (en) Architecture of spare wiring structures for improved engineering change orders
TWI719090B (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
CN107066681A (zh) 集成电路和制造集成电路的计算机实现方法
DE102013106539A1 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
US20210173999A1 (en) Electrical circuit design using cells with metal lines
CN108932360A (zh) 集成电路及其制造方法
CN104600115A (zh) 用于设计Fin-FET半导体器件的方法和系统
US6804809B1 (en) System and method for defining a semiconductor device layout
KR100565404B1 (ko) 반도체 집적 회로, 반도체 집적 회로 설계 방법 및 반도체집적 회로 설계 장치
US9436792B2 (en) Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
CN109074412B (zh) 使用自动焊接和自动克隆的电路中的连接的交互式布线
US8650529B2 (en) System and method for integrated circuit layout editing with asymmetric zoom views
US20230325574A1 (en) Method for Automated Standard Cell Design
TW201826155A (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
TW202331580A (zh) 積體電路的佈局圖的修改方法及修改系統及電腦編程產品
US9293450B2 (en) Synthesis of complex cells
JP6316311B2 (ja) パターンベースの電源グランド（ｐｇ）ルーティングおよびビア生成
Lienig et al. Bridges to Technology: Interfaces, Design Rules, and Libraries

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant