JP2017191598A - Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法 - Google Patents

Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法 Download PDF

Info

Publication number
JP2017191598A
JP2017191598A JP2017062936A JP2017062936A JP2017191598A JP 2017191598 A JP2017191598 A JP 2017191598A JP 2017062936 A JP2017062936 A JP 2017062936A JP 2017062936 A JP2017062936 A JP 2017062936A JP 2017191598 A JP2017191598 A JP 2017191598A
Authority
JP
Japan
Prior art keywords
layout
design
gui
shape
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017062936A
Other languages
English (en)
Other versions
JP6850653B2 (ja
JP2017191598A5 (ja
Inventor
ロバート・ビィ・レファーツ
B Lefferts Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2017191598A publication Critical patent/JP2017191598A/ja
Publication of JP2017191598A5 publication Critical patent/JP2017191598A5/ja
Application granted granted Critical
Publication of JP6850653B2 publication Critical patent/JP6850653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/16—Customisation or personalisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】集積回路（ＩＣ）設計図のレイアウトを容易にするためのシステムおよび技術を提供する。
【解決手段】特異な色パターンを、ネットに対応する、ＩＣ設計図のレイアウト内の一組の形状に割当てることができる。次に、ＩＣ設計図のレイアウトを、ＩＣ設計ツールのグラフィカルユーザインターフェイス（ＧＵＩ）に表示することができる。いくつかの実施形態は、マルチゲート素子の拡散領域を、この拡散領域が一組のフィントラックに対して位置合わせされるように、素子コンタクトの場所に対して移動させることができ、各マルチゲート素子の各フィンはフィントラック上に位置する。
【選択図】図５Ｂ

Description

本開示は集積回路（ＩＣ）設計に関する。より具体的には、本開示はＩＣ設計図のカスタムレイアウトに関する。
背景
関連技術
プロセス技術およびＩＣ設計ソフトウェアツールの向上によって素子サイズは数十年にわたって縮小し続けてきた。しかしながら、プロセス技術が２０ナノメートル（ｎｍ）というプロセスノードに近づきこのプロセスノードを超えると、それに伴って素子サイズの縮小はますます困難になってゆく。具体的には、このようなプロセスノードで性能もパワーも最適化することは、不可能でなくても非常に困難になった。
３次元（３Ｄ）マルチゲート素子設計（ＦｉｎＦＥＴ技術はこのようなマルチゲート技術の１つ）は、より小さな素子サイズに向かって絶え間なく進み続けると予測される。特に、これらの３Ｄマルチゲート素子設計は、従来のプレーナ（planar）素子設計と比べて、性能もパワーも最適化できる。
図１ＡはＦｉｎＦＥＴ素子を示す。ＦｉｎＦＥＴ素子は、シリコン基板１０２および酸化物層１０４から立ち上がっているソース１０６とドレイン１０８とゲート１１０とを含む３次元構造を有する。この３Ｄ構造により、ＦｉｎＦＥＴ素子は、平面領域が同一のプレーナゲートよりも体積が大きい。ゲート１１０の３次元構造は、ソース１０６およびドレイン１０８を含む伝導チャネルの周りを「包んで」いるので、ゲート１１０は伝導チャネルを流れる電流の制御に優れている。ゲート１１０は伝導チャネルの周りを「包んで」いるので、伝導チャネルの３面各々の上にゲートがあるように見える。ＦｉｎＦＥＴ素子が「マルチゲート」素子と呼ばれるのはこのためである。なお、（ソース１０６およびドレイン１０８を含む）伝導チャネルは「フィン（ｆｉｎ）」状に成形されていることから、「Ｆｉｎ電界効果トランジスタ」または略して「ＦｉｎＦＥＴ」という名称が付いている。ＦｉｎＦＥＴ素子がオフ状態のとき、ＦｉｎＦＥＴの本体から漏れる電流はほとんどない。このために、ＦｉｎＦＥＴ素子はプレーナ素子よりも低いしきい値電圧を有することができるので、結果として、サイズが同様のプレーナ素子と比較すると、スイッチング速度が速く、漏れが少なく、動的消費電力が少ない。
ゲートが電流の制御に優れかつオフ状態のときにＦｉｎＦＥＴの本体から漏れる電流がほぼゼロになることを保証すべく、「フィン」の幅を狭くすることは重要である。しかしながら、これは、各「フィン」の駆動強度が低いことも意味する。ＦｉｎＦＥＴ素子の駆動強度を高める手法は少なくとも２つある。一方の手法は「フィン」の高さを増すことである。しかしながら、フィンの高さが異なるＦｉｎＦＥＴを確実に製造することは非常に困難である。他方の手法は、いくつかの半導体製造施設で使用されているものであるが、複数のＦｉｎＦＥＴ素子を並列に用いることである。図１Ｂは、如何にして複数のＦｉｎＦＥＴ素子を並列に用いて駆動強度を高められるかを示す。図１Ｂに示されるＦｉｎＦＥＴ素子は、複数のソース１５２と複数のドレイン１５４とを含む。総駆動電流は、これらの「フィン」を流れる個々の電流の総和である。なお、各「フィン」を流れる電流は、同一のゲートすなわちゲート１５０によって制御される。また、この手法の場合、「フィン」の高さは変わらず、素子の拡大縮小は同一の素子に複数の「フィン」を設けることによって実現される。
従来のＩＣ設計ツールを用いて、ＩＣ設計レイアウトを、特にＦｉｎＦＥＴ素子のようなマルチゲート素子を含むＩＣ設計レイアウトを作成し操作することは、非常に長い時間を要し負担が大きい。
概要
本明細書に記載のいくつかの実施形態は、ＦｉｎＦＥＴ素子等のマルチゲート素子を含むＩＣ設計レイアウトを作成し操作するためのＩＣ設計ツールを提供する。具体的には、いくつかの実施形態は、マルチゲート素子のカスタムレイアウトを容易にするグラフィカルユーザインターフェイス（ＧＵＩ）の特徴を提供する。
動作中に、いくつかの実施形態は、マルチゲート素子を、ＩＣ設計レイアウト内に、このマルチゲート素子の素子コンタクト（たとえばゲートコンタクト、ソースコンタクト、またはドレインコンタクト）が、一組の配線トラックに対して位置合わせされるように配置することができ、このＩＣ設計レイアウト内の回路素子間の電気的接続は、配線トラックに沿ってルーティングされる。次に、本実施形態は、マルチゲート素子の拡散領域を、この拡散領域が一組のフィントラックに対して位置合わせされるように、素子コンタクトの場所に対して移動させることができ、各マルチゲート素子の各フィンはフィントラック上に位置する。なお、上記一組の配線トラックに含まれる隣合う配線トラックの間隔は第１の距離であってもよく、上記一組のフィントラックに含まれる隣合うフィントラックの間隔は第２の距離であってもよい。いくつかの実施形態において、第２の距離は、第１の距離と異なっていてもよく、たとえば第１の距離よりも小さくてもよい。
上記マルチゲート素子をＩＣ設計図に配置する前に、いくつかの実施形態は、上記マルチゲート素子を配置するための配置場所を受け付けてもよい。次に、本実施形態は、上記配置場所に最も近い一組の配線トラックに含まれる１つの配線トラックに基づいて、上記マルチゲート素子の、スナップされた配置場所を決定してもよい。
いくつかの実施形態において、ＩＣ設計における一組のネット（net）に含まれる各ネットごとに、このネットに対応する、ＩＣ設計図のレイアウト内の一組の形状に、特異な色パターンを割当ててもよく、上記一組の形状に含まれる各形状は、ＩＣ設計図に基づいて製造可能なＩＣチップ内の物理的構造に対応する。次に、本実施形態は、上記ＩＣ設計図のレイアウトを、ＩＣ設計ツールのＧＵＩに表示してもよく、上記ＩＣ設計図のレイアウト内の各形状は、この形状に割当てられた色パターンを用いて、ＩＣ設計ツールのＧＵＩに表示される。具体的には、いくつかの実施形態は、ＩＣ設計レイアウト内の形状を、１つ以上の色パターンで着色してもよく、互いに電気的に接続される予定である形状は、同一の色パターンを用いて着色される。その結果得られた表示をＧＵＩを介してユーザに示すことにより、ユーザが色パターンに基づいてＩＣ設計レイアウト内の形状を電気的に接続することを支援できる。
いくつかの実施形態は、一組のＧＵＩオブジェクトを、ＩＣ設計図のレイアウト内に、電気的コンタクトを形成するために表示してもよく、一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、ＩＣ設計図のレイアウト内のある形状に対応する。次に、本実施形態は、ユーザによって選択された各ＧＵＩオブジェクトに対応する各形状に、電気的コンタクトを形成してもよい。本実施形態は次に、ユーザが対応するＧＵＩオブジェクトを選択することによって形成した電気的コンタクト間に、ルータを用いて電気的接続を形成してもよい。具体的には、いくつかの実施形態において、ＧＵＩオブジェクトを、電気的コンタクトを形成するために、ＩＣ設計レイアウト内に表示してもよい。各ＧＵＩオブジェクト（たとえば正方形の記号）は、マルチゲート素子内のある形状（たとえばゲートに対応する矩形）に対応し得る。次に、ユーザによって（たとえばマウスクリックによって）選択された各ＧＵＩオブジェクトごとに、本実施形態は、ＧＵＩオブジェクトの場所に電気的コンタクトを形成してもよい。次に、ＧＵＩオブジェクトを選択することによってＩＣ設計レイアウト内に形成された電気的コンタクト間に、ルータを用いて電気的接続を形成してもよい。
いくつかの実施形態は、一組のＧＵＩオブジェクトを、ＩＣ設計図のレイアウト内に、このＩＣ設計図のレイアウト内の形状を切断するために表示してもよく、一組のＧＵＩオブジェクトに含まれる各オブジェクトは、少なくとも１つの形状を切断することが可能な、ＩＣ設計図のレイアウト内の場所に対応し、２つのネット間のショートは、２つの特異な色パターンを用いて着色された、ＩＣ設計図のレイアウト内の隣合う２つの形状に対応する。次に、このプロセスは、ユーザによって選択された各ＧＵＩオブジェクトごとに、選択されたＧＵＩオブジェクトに対応する場所において少なくとも１つの形状を切断してもよい。いくつかの実施形態において、ＧＵＩオブジェクトは、マルチゲート素子内のポリシリコン形状を切断するために、ＩＣ設計レイアウト内に表示することができる。具体的には、各ＧＵＩオブジェクト（たとえば正方形の記号）は、マルチゲート素子内のある形状（たとえばゲートに対応する矩形）に対応し得る。次に、（たとえば連続する２回のマウスクリックによって）ユーザが選択した各ＧＵＩオブジェクトごとに、本実施形態は、選択されたＧＵＩオブジェクトの場所で、ポリシリコン形状を切断することができる。
いくつかの実施形態において、マルチゲート素子は、パラメータ化されたセルによって表わすことができ、パラメータ化されたセルは、（１）ソース、ドレイン、およびゲート接続場所に関するパラメータと、（２）素子寸法に関するパラメータとを含み、各パラメータの値は、配線ピッチの倍数として特定される（配線ピッチは、１つの配線トラックの中央から隣の配線トラックの中央までの距離として定義し得る）。たとえば、配線ピッチがｄナノメートルに等しくかつパラメータ化されたセルのパラメータの値が「３」に等しい場合、これは、パラメータ値が３ｄナノメートルに等しいことを意味する。
本特許出願（または発行済の特許）は、カラー図面を少なくとも１つ含む。公開後の本特許出願（または発行済の特許）とそのカラー図面のコピーは、必要な料金を支払って要求すれば特許庁から提供されるであろう。
特定のマルチゲート技術であるＦｉｎＦＥＴ素子を示す。 如何にして複数のＦｉｎＦＥＴ素子を並列に用いて駆動強度を高められるかを示す。 本明細書に記載のいくつかの実施形態に従うルーティンググリッドを示す。 本明細書に記載のいくつかの実施形態に従う一組のフィントラックを示す。 本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。 本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。 本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。 本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。 本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。 本明細書に記載のいくつかの実施形態に従う、マルチゲート素子を配置するためのプロセスを示す。 本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のカスタムレイアウトを容易にするためのプロセスを示す。 本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のレイアウト内にコンタクトを形成するためのプロセスを示す。 本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のレイアウト内の１つ以上の形状を切断するためのプロセスを示す。 本明細書に記載のいくつかの実施形態に従うカスタムレイアウトシステムを示す。
詳細な説明
以下の説明は、当業者が本発明を実現し使用できるようにするために示され、特定のアプリケーションおよびその必要条件という文脈の中で提供される。開示されている実施形態のさまざまな変形は、当業者には直ちに明らかになるであろう。本明細書で定義されている一般的な原則は、本発明の精神および範囲から逸脱することなく他の実施形態およびアプリケーションに適用し得る。よって、本発明は、示されている実施形態に限定されるのではなく、本明細書に開示されている原則および特徴に従う最大範囲と一致することを意図している。
ＩＣ設計の概要
ＩＣ設計ソフトウェアツールを用いてＩＣ設計図を作成することができる。ＩＣ設計図が完成すると、製造、パッケージング、および組立てを経て、ＩＣチップを製造することができる。ＩＣ設計および製造プロセスは全体として複数のエンティティを含み得る。たとえば、ある企業がＩＣ設計フローで使用されるソフトウェアツールを作成し、別の企業が上記ＩＣ設計フローを利用してこのソフトウェアツールを使用することによりＩＣ設計図を作成し、また別の企業が上記ＩＣ設計フローを利用して作成されたＩＣ設計図に基づいてＩＣチップを製造する場合がある。ＩＣ設計フローに含まれる工程のうちのいずれか１つが改善されると、結果としてＩＣ設計および製造プロセス全体が改善されることになる。たとえば、ＩＣ設計フローで使用される改善されたソフトウェアツールは、ＩＣ設計および製造プロセス全体を改善する。ＩＣ設計フローは複数の工程を含み得る。各工程は、１つ以上のＩＣ設計ソフトウェアツールの使用を必要とする場合がある。ＩＣ設計工程および関連するソフトウェアツールのいくつかの例を以下で説明する。これらの例は、専ら説明を目的としているのであって、実施形態を開示されている形態に限定することを意図しているのではない。
いくつかのＩＣ設計ソフトウェアツールは、ＩＣ設計者が実現したい機能をＩＣ設計者が記述することを可能にする。これらのツールは、ＩＣ設計者がwhat-if計画を実行することによって機能を改良すること、コストを抑えること等も可能にする。論理設計および機能検証中に、ＨＤＬ（ハードウェア記述言語）の、たとえばSystemVerilogのコードを書込むことができ、設計の機能精度を検査することができる。たとえば、設計を検査することにより、正確な出力の生成を保証することができる。
テストのための合成および設計中に、１つ以上のＩＣ設計ソフトウェアツールを用いて、ＨＤＬコードをネットリストに変換することができる。さらに、このネットリストを、対象とする技術に合わせて最適化することができ、テストを設計し実施することにより、完成したチップを検査することができる。ネットリストの検証中に、このネットリストがタイミング制約を満たすか否かおよびＨＤＬコードに対応しているか否かについて検査することができる。
設計計画中に、チップの全体平面図を構成しタイミングとトップレベルルーティングについて分析することができる。物理的な実装中に、回路素子をレイアウトに配置し電気的に接続することができる。本明細書に記載のいくつかの実施形態は、ＩＣ設計図（たとえばマルチゲート素子を含むＩＣ設計図）のレイアウトを作成するための設計計画中に使用できるソフトウェアツールを提供することにより、ＩＣ設計および製造プロセス全体を改善することができる。具体的には、本明細書に記載のいくつかの実施形態は、１つ以上のＩＣ設計ツールの、使い易さ、性能、および／またはＱｏＲを改善することができる。
分析および抽出中に、回路の機能をトランジスタレベルで検証し、寄生を抽出することができる。物理的な検証中に、設計を検査することにより、製造、電気的事項、リソグラフィーに関する事項、および回路の正確さを保証することができる。
解像度の改善中に、形状操作をレイアウトに対して実行することにより、設計の生産性を高めることができる。マスクデータの作成中に、設計を「テープアウトする」ことにより、製造中に使用されるマスクを作ることができる。
マルチゲート素子のカスタムレイアウトの概要
ＩＣ設計レイアウト内の回路素子は、ルーティンググリッドに沿ってルーティングされるワイヤを用いて互いに電気的に接続することができる。図２Ａは、本明細書に記載のいくつかの実施形態に従うルーティンググリッドを示す。一般的に、金属トラック２０２が等間隔の一組の横線と縦線に配置されている。隣合う２本の金属トラック間の距離は金属ピッチと呼ばれる。図２Ａでは縦方向の金属ピッチと横方向の金属ピッチは等しいが、一般的には等しいピッチである必要はない。１つの回路素子の出力端子Ｐ１と別の回路素子の入力端子Ｐ２との間に電気的な接続が必要なときは、図２Ａに示されるように金属ワイヤを横方向の金属トラックと縦方向の金属トラックに沿ってルーティングすればよい。
半導体製造技術では、レイアウト内の予め定められた一組のフィントラックに沿ってフィンを配置する必要がある場合がある。図２Ｂは、本明細書に記載のいくつかの実施形態に従う一組のフィントラックを示す。ＦｉｎＦＥＴ素子をＩＣ設計レイアウト内に配置するとき、このＦｉｎＦＥＴ素子は一般的に２つの制約を満たす必要がある。第１に、ＦｉｎＦＥＴ素子のフィンはフィントラックに沿って配置されなければならない。第２に、ゲートの端部はフィントラックに対して位置合わせされなければならない、すなわち、ゲートの長さはフィンピッチの倍数でなければならない。
なお、ＦｉｎＦＥＴ素子のソースおよびドレインはフィントラック上に位置し、従来の回路レイアウトツールの場合はゲートの電気的コンタクトもフィントラックに対して位置合わせされる。ＦｉｎＦＥＴ素子を他の回路素子と電気的に接続するときは、ワイヤを、ＦｉｎＦＥＴ素子のゲート端子、ソース端子、およびドレイン端子から他の回路素子の端子までルーティングする必要があるであろう。従来の回路レイアウトツールは、ＦｉｎＦＥＴ素子をフィントラックに基づいて配置する。残念ながら、図２Ｂに示されるように、フィントラック２０４は金属トラック２０２と同一直線上にない場合がある。このため、従来の回路レイアウトツールは、レイアウト技術者が必要な素子接続を行なうのに最適でない端子位置をもたらす可能性がある。なぜなら、フィンピッチと金属ピッチは一致していないからである。従来の回路レイアウトツールには他の欠点もある。従来の回路レイアウトツールは、レイアウト技術者が、接続が必要な場所を、フライトラインまたはネットハイライトを用いることで視覚化することを支援する。しかしながら、ＦｉｎＦＥＴ技術では適切な接続性を得るために切断層を追加することも必要だが、切断が必要なレイアウト形状の場所をフライトラインを用いて示すことはできない。加えて、一旦ＦｉｎＦＥＴ素子が配置されたら、従来の回路レイアウトツールは、レイアウト技術者が複雑さが増しているデザインルールを満たしつつレイアウトを完成させるのには役立たない。従来の回路レイアウトツールは、所与のＩＣ設計レイアウトが１つ以上のデザインルールにいつ違反したかを指摘するが、ＩＣ設計レイアウトが７００頁にわたる一組のデザインルールに違反することを単純に知るのはあまり有益なことではない。ＩＣ設計レイアウトツールは、まずレイアウト設計者がデザインルール違反の発生を少なくするまたはなくすのに役立つのであれば、遥かに有用性が高いであろう。
本明細書に記載のいくつかの実施形態は、上記欠点がないＩＣ設計レイアウトツールを提供する。具体的には、いくつかの実施形態は、レイアウト技術者がＦｉｎＦＥＴ素子間の必要な接続をなすことを容易にする。いくつかの実施形態において、ＦｉｎＦＥＴ素子は、フィントラックではなく配線トラック（すなわち電気的接続のルーティングに使用されるグリッド）上に配置することができる。素子を配線トラック上に配置した後に、拡散領域を最も近いフィントラックにスナップすることにより、ＦｉｎＦＥＴ素子の境界線をフィントラックに対して位置合わせする。
いくつかの実施形態は、ＦｉｎＦＥＴのパラメータ化されたセル（parameterized cell：ＰＣｅｌｌ）を特徴とする。パラメータは、ソース／ドレインおよびゲート接続に関するパラメータと、長さの単位を伴う実数の代わりに（たとえばナノメートルの単位で素子実装面積を特定する代わりに）配線トラックを単位として特定された素子実装面積に関するパラメータである。
可能なすべての接続が配線グリッド上にあれば、いくつかの実施形態は、既存のレイアウト上の２次元（２Ｄ）の色分けされたスティック線図を用いる。本開示において「接続マトリクス」と呼ばれる色分けされたスティック線図を用いることにより、ルーティングチャネルを割当て、金属層からＩＣ設計内のすべての素子までの接続を非常に素早く実現することができる。そうすると、実際の接続はルータによって実現できる。
接続マトリクスにおいて、色を既存の形状に加えることにより、接続が必要な場所を示すとともにネットに基づいて切断の追加が必要な場所を示す。具体的には、ポリシリコン上の相反する色と色は、ポリシリコンの切断が必要な場所を示す。ＩＣ設計レイアウト内の既存のオブジェクトを着色することにより、レイアウト技術者は、ＧＵＩの表示に混乱を招くことなく接続性を視覚化することができる。これは、既に混乱しているレイアウト表示にフライトラインを追加する従来のＩＣ設計レイアウトツールとは対照的である。加えて、人間の視覚には限界があるので、（従来のＩＣ設計レイアウトツールで使用される）フライトラインは一般的に、繰返し色なしで、およそ１０色または１０個の固有ネットに限定される。従来のツールと異なり、本明細書に記載のいくつかの実施形態は、着色された形状内の点描パターンを用いることにより、およそ６０個の固有ネットをサポートすることができる。
いくつかの実施形態において、接続マトリクスをＦｉｎＦＥＴのＰＣｅｌｌと統合することにより、レイアウト技術者は、マウスのクリックを用いて（たとえばビアホールを追加することにより）接続をなす、または（たとえばポリシリコンを切断することにより）接続を切断することができる。いくつかの実施形態は、ＤＲＣ（デザインルールチェック）ルールに違反するであろうもはや有効ではない接続を取除くために接続をなすときに、接続マトリクスを適合させることによって、構築することで正しい結果が得られる（correct-by-construction）接続を、実現できる。以下のセクションは、上記実施形態のうちのいくつかをさらに詳細に示す。
マルチゲート素子をカスタムレイアウトに配置
図３Ａ〜図３Ｅは、本明細書に記載のいくつかの実施形態に従い、如何にしてＩＣ設計レイアウトツールのＧＵＩを用いてマルチゲート素子を配置できるかを示す。図３Ａ〜図３Ｅは、専ら説明を目的としているのであって、本明細書に記載の実施形態を開示されている形態に限定することを意図しているのではない。
ＩＣ設計レイアウト図３００は、ＩＣ設計レイアウトツールのＧＵＩウィンドウ内に示すことができる。横方向のグレーのストライプは、Ｆ１〜Ｆ１２で示されているフィントラックに対応する。各コンタクトは、中に十字が示されている白色の正方形で表わされている。たとえば、ＦｉｎＦＥＴ素子３０２および３０４において、コンタクト３０６および３０８は各々、中に十字が示された白色の正方形で表わされている。コンタクト３０６および３０８は、それぞれの拡散領域との電気的接続を形成するためのものである。同様のコンタクトを、ゲートとの電気的接続を形成するために作ることができる（たとえば図４Ｄのゲート構造４０８に対して示されているコンタクト参照）。さらに、ゲートは、一般的に縦方向に延在し、図３Ａに示されているように終端をなしているのではないことに注意されたい（たとえば回路レイアウト図４００の上端から下端まで延在するゲート構造４０８参照）。いくつかの半導体製造技術において、ＦｉｎＦＥＴ素子のソースおよびドレインの終端は、ダミーゲートを用いて実現される。縦方向の明るい赤色の３つの矩形はゲートに対応し、中央の矩形はＦｉｎＦＥＴ素子の実際のゲートであり、他の２つのゲートはソース領域およびドレイン領域の終端を実現するために使用されるダミーゲートである。たとえば、ＦｉｎＦＥＴ素子３０４において、ゲート３１０およびダミーゲート３１６は、縦方向の明るい赤色の矩形を用いて表わされている。拡散領域、たとえばＦｉｎＦＥＴ素子３０４の拡散３１２は、それよりも暗い赤色を用いて表わされている。局所配線は、緑色で表わされており、たとえばＦｉｎＦＥＴ素子３０４の局所配線３１４である。最後に横方向の金属トラックは青色の線で表わされており、縦方向の金属トラックは紫色の線で表わされている。
なお、各ＦｉｎＦＥＴ素子内のコンタクトは、他の素子とは異なる場所に位置していてもよい。たとえば、コンタクト３０８は、ＦｉｎＦＥＴ素子３０４の上端と下端のほぼ中間にあるのに対し、コンタクト３０６は、ＦｉｎＦＥＴ素子３０２の下端により近い場所にある。その理由は、本明細書に記載のいくつかの実施形態は、先ずＦｉｎＦＥＴ素子を（コンタクトの位置を固定する）金属トラック上に配置し、そうすると、このＦｉｎＦＥＴ素子の拡散領域は「振れて（wobble）」最も近いフィントラックにスナップすることができるからである（その結果ＦｉｎＦＥＴ素子の例のそれぞれのコンタクトは互いに異なる場所にある）。
図３Ｂにおいて、ＦｉｎＦＥＴ素子３５０は、ダミーゲート３５２と、コンタクト３５４と、局所配線３５６と、ゲート３５８と、拡散領域３６０とを含み得る。図３Ｃは、（点線で示される）ルーティンググリッドと、（たとえばマウスを用いて）ＩＣ設計レイアウト内で移動させることができるＦｉｎＦＥＴ素子３５０の一例とを示すＧＵＩの表示を示す。レイアウト技術者は、所望の位置を選択した後に、ＩＣ設計レイアウトツールに対してＦｉｎＦＥＴ素子を配置するよう命令することができる。ＩＣ設計レイアウトツールは、この命令を受けて、ＦｉｎＦＥＴ素子を、コンタクトが格子点３６２に対して位置合わせされるように移動させることができる。格子点３６２は、コンタクトに最も近い格子点である。図３Ｄは、格子点３６２がコンタクトに対して位置合わせされた後の表示を示す。しかしながら、図３Ｄに示されるように、拡散領域はフィングリッド（明確にするために図３Ｄには示されていない）に対して位置合わせされていない。そこで、本明細書に記載のいくつかの実施形態は、拡散領域をフィングリッドにスナップする、すなわち、拡散領域を、フィングリッド内で最も近いフィントラックに対して位置合わせされるように移動させる。図３Ｅは、拡散領域がフィングリッドにスナップされた後の表示を示す。なお、拡散領域に対するコンタクトの位置は図３Ｅでは変化している。なぜなら、拡散領域がフィングリッドにスナップされるとき、コンタクトは移動しないからである。
このようにして、本明細書に記載のいくつかの実施形態により、レイアウト技術者は、ＦｉｎＦＥＴ素子のコンタクトがルーティンググリッドに対して位置合わせされかつＦｉｎＦＥＴ素子の拡散領域がフィングリッドに対して位置合わせされるように、ＦｉｎＦＥＴ素子をＩＣ設計レイアウト内に素早くかつ簡単に配置することができる。
マルチゲート素子のカスタムレイアウトのための接続マトリクス
マルチゲート素子（たとえばＦｉｎＦＥＴ素子）が配置されたら、レイアウト技術者はこれらの素子を電気的に接続することができる。図４Ａ〜図４Ｇは、本明細書に記載のいくつかの実施形態に従う、容易にかつ迅速にマルチゲート素子を接続するために使用できるＧＵＩを示す。具体的には、図４Ａ〜図４Ｇは、如何にして２入力マルチプレクサのためのＦｉｎＦＥＴを容易にかつ迅速に接続できるかを示す。図４Ａ〜図４Ｇは、専ら説明を目的としているのであって、本明細書に記載の実施形態を開示されている形態に限定することを意図しているのではない。
図４Ａにおいて、回路レイアウト図４００は、１列のＰＭＯＳ ＦｉｎＦＥＴ素子４０２と、１列のＮＭＯＳ ＦｉｎＦＥＴ素子４０４とを含む。ゲートは縦方向の矩形を用いて表わされている。なお、ＰＭＯＳ ＦｉｎＦＥＴ素子および対応するＮＭＯＳ ＦｉｎＦＥＴ素子に対して、シングルゲート構造が存在する。たとえば、ゲート構造４０８によって、上部のＰＭＯＳ ＦｉｎＦＥＴ素子と、下部の対応するＮＭＯＳ ＦｉｎＦＥＴ素子に対し、１つの電気的に接続されたゲートが形成されている。緑色の矩形は、これらのＦｉｎＦＥＴ素子のソースとドレインを接続するのに使用される局所配線を表わす。
図４Ｂは、如何にして、互いに電気的に接続される予定のＦｉｎＦＥＴ素子の構造を、接続マトリクスを用いて着色できるかを示す。たとえば、緑色のすべての構造体は互いに接続される必要がある。図４Ｂの白色の正方形は、コンタクトを形成できる場所またはポリシリコンを切断できる場所である。図４Ｃは、図４Ｂに注釈を付けることにより、接続マトリクスのこれらの側面を説明している。図４Ｃに示されるように、黄褐色領域は電源電圧接続に対応し、グレー領域、マゼンタ領域、および黄色領域は、２入力ＭＵＸの３つの入力（２つのＭＵＸ入力と１つの選択入力）に対応し、赤色領域は接地接続に対応し、青色領域は２入力ＭＵＸの出力に対応する。白色の正方形は、コンタクト位置および切断位置に対応する。
なお、ゲート構造４０８の上半分と下半分は色が異なっている。これは、これらの上半分と下半分は互いに電気的に接続されてはならないことを意味する。したがって、ゲート構造４０８は、上側のＰＭＯＳ ＦｉｎＦＥＴ素子と下側のＮＭＯＳ ＦｉｎＦＥＴ素子が互いに電気的に接続されないよう、切断する必要がある（このことは次の図面に記載され示されている）。一方、ゲート構造４１０は一色だけである。したがって、ゲート構造４１０を切断する必要はない。なぜなら、上側のＰＭＯＳ ＦｉｎＦＥＴ素子のゲートと下側のＮＭＯＳ ＦｉｎＦＥＴ素子のゲートは互いに電気的に接続されることになっているからである。具体的には、いくつかの実施形態において、レイアウト技術者は、白色の正方形をクリックすることによって、コンタクトを形成するまたはポリシリコン（たとえばゲート構造４０８）を切断することができる。
図４Ｄは、レイアウト技術者が接続マトリクスを用いてコンタクトを形成しポリシリコンを切断した後のＧＵＩ表示を示す。なお、ゲート構造４０８は中央で切断されているが、ゲート構造４１０は切断されていない。加えて、（ビアホール構造を含む）コンタクトが、他の構造に電気的に接続される必要がある各構造に対して形成されている。このＩＣ設計レイアウト内の他の層は、明確にするために図４Ｄには示されていない。これらの層は図４Ｅに示されている。先に述べたように、接地電圧接続に対応する４つの赤色領域がある。図４Ｅにおいて、右側の３つの赤色領域は局所配線を介して互いに電気的に接続されている。左側の残りの１つの赤色領域は、ワイヤを金属層においてルーティングすることにより、他の赤色領域と電気的に接続できる。
レイアウト技術者は、接続マトリクスを用いてＩＣ設計レイアウト内の適切な場所でコンタクトを形成しポリシリコンを切断した後に、接続マトリクスを「オフにする」ことにより、図４Ｆに示される元のレイアウトを見ることができる。次に、レイアウト技術者はルータを用いることによって金属接続をルーティングしてＩＣ設計レイアウトを完成させることができる。最終結果は図４Ｇに示されている。図４Ｇはまた、この２入力ＭＵＸのさまざまな部位を強調するための注釈（黄色の文字）を含む。具体的には、電源接続には注釈「ｖｐ」が付けられ、接地接続には注釈「ｇｄ」が付けられ、２つの入力には注釈「ａ０」および「ａ１」が付けられ、出力には注釈「ｚ」が付けられ、選択入力には注釈「ｓ」が付けられている。
マルチゲート素子のカスタムレイアウトを容易にするためのプロセス
図５Ａは、本明細書に記載のいくつかの実施形態に従う、マルチゲート素子を配置するためのプロセスを示す。このプロセスは、マルチゲート素子をＩＣ設計レイアウト内に配置するための配置場所を受けること（オペレーション５０２）から始まる。次に、このプロセスは、マルチゲート素子の素子コンタクト（たとえばゲートコンタクト、ソースコンタクト、またはドレインコンタクト）が一組の配線トラックに対して位置合わせされるように、このマルチゲート素子をＩＣ設計レイアウト内に配置することを含み得るものであり、ＩＣ設計レイアウト内の回路素子間の電気的接続は、配線トラックに沿ってルーティングされる（オペレーション５０４）。このプロセスは次に、マルチゲート素子の拡散領域を、拡散領域が一組のフィントラックに対して位置合わせされるように、素子コンタクトの位置に対して移動させることを含み得るものであり、各マルチゲート素子の各フィンはフィントラック上に位置する（オペレーション５０６）。
図５Ｂは、本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のカスタムレイアウトを容易にするためのプロセスを示す。このプロセスは、ＩＣ設計図における一組のネットに含まれる各ネットごとに、このネットに対応する、ＩＣ設計図のレイアウト内の一組の形状に、特異な色パターンを割当てることから始まり、この一組の形状に含まれる各形状は、上記ＩＣ設計図に基づいて製造可能なＩＣチップ内の物理的構造に対応する（オペレーション５２２）。色パターンは、色とパターンとの組合わせであってもよい。たとえば、図４Ｂにおいて、「接地」ネットに対応する形状には「べた塗りの赤」色パターンが割当てられており、「出力」ネットに対応する形状には「べた塗の青」色パターンが割当てられている。図４Ｂでは「べた塗り」パターンが使用されているが、一般的にＧＵＩはどのようなパターンでも使用できる。たとえば、ＧＵＩはさまざまな種類のハッチングパターンを使用できる。ＧＵＩの形状の着色に使用できる色が一色のみである場合、ＧＵＩは、特異なハッチングパターンを用いて、それぞれ異なるネットに属する形状を特定することができる。次に、このプロセスは、上記ＩＣ設計図のレイアウトを、ＩＣ設計ツールのＧＵＩに表示することができ、このＩＣ設計図のレイアウト内の各形状は、この形状に割当てられた色パターンを用いて、上記ＩＣ設計ツールのＧＵＩに表示される（オペレーション５２４）。いくつかの実施形態において、このプロセスは、ＩＣ設計レイアウトと、このＩＣ設計レイアウト内のマルチゲート素子に対応する形状に関する接続情報とを受けることから始まってもよい。次に、このプロセスは、ＩＣ設計レイアウト内の形状を、１つ以上の色パターンで着色してもよく、互いに電気的に接続される予定である形状は、同一の色パターンを用いて着色される。このプロセスは次に、ＩＣ設計レイアウトを、着色された形状とともに、ＧＵＩを介してユーザに示すことにより、ユーザが色パターンに基づいてＩＣ設計レイアウト内の形状を電気的に接続することを容易にする。
図５Ｃは、本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のレイアウト内にコンタクトを形成するためのプロセスを示す。このプロセスは、電気的コンタクトを形成するために、一組のＧＵＩオブジェクトをＩＣ設計図のレイアウト内に表示することから始まってもよく、一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、ＩＣ設計図のレイアウト内のある形状に対応する（オペレーション５３２）。次に、このプロセスは、ユーザによって選択された各ＧＵＩオブジェクトに対応する各形状に、電気的コンタクトを形成してもよい（オペレーション５３４）。このプロセスは次に、ユーザが対応するＧＵＩオブジェクトを選択することによって形成した電気的コンタクト間に、ルータを用いて電気的接続を形成してもよい（オペレーション５３６）。いくつかの実施形態において、このプロセスは、１つ以上のマルチゲートデバイス内の１つ以上の形状との電気的コンタクトを形成するためのＩＣ設計レイアウト内にＧＵＩオブジェクトを表示することから始まってもよい。次に、このプロセスは、ユーザから、１つ以上のＧＵＩオブジェクトの選択を受けることができる。そうすると、このプロセスは、ユーザによって選択された各ＧＵＩオブジェクトに、電気的コンタクトを形成することができる。次に、このプロセスは、ＧＵＩオブジェクトの選択によって形成された、ＩＣ設計レイアウト内の電気的コンタクト間に、ルータを用いて電気的接続を形成することができる。
図５Ｄは、本明細書に記載のいくつかの実施形態に従う、ＩＣ設計図のレイアウト内の１つ以上の形状を切断するためのプロセスを示す。このプロセスは、一組のＧＵＩオブジェクトを、ＩＣ設計図のレイアウト内に、ＩＣ設計図のレイアウト内の形状を切断するために表示することから始まってもよく、上記一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、少なくとも１つの形状を切断できる、ＩＣ設計図のレイアウト内の場所に対応し、２つのネット間のショートは、２つの特異な色パターンを用いて着色された、上記ＩＣ設計図のレイアウト内の隣合う２つの形状に対応する（オペレーション５４２）。次に、このプロセスは、ユーザによって選択された各ＧＵＩオブジェクトごとに、選択されたＧＵＩオブジェクトに対応する場所で、少なくとも１つの形状を切断してもよい（オペレーション５４４）。いくつかの実施形態において、このプロセスは、マルチゲート素子内のポリシリコン形状を切断するために、ＩＣ設計レイアウト内にＧＵＩオブジェクトを表示することから始まってもよい。次に、このプロセスは、ユーザから、１つ以上のＧＵＩオブジェクトの選択を受けてもよい。このプロセスは次に、ユーザによって選択された各ＧＵＩオブジェクトの場所で、マルチゲート素子内のポリシリコン形状を切断してもよい。
「カスタムレイアウトシステム」という用語は、概ね、ＩＣ設計、特にマルチゲート素子を含むＩＣ設計図のためのカスタムレイアウトを容易にするハードウェアベースのシステムを意味する。図６は、本明細書に記載のいくつかの実施形態に従うカスタムレイアウトシステムを示す。カスタムレイアウトシステム６０２は、プロセッサ６０４と、メモリ６０６と、記憶装置６０８とを含み得る。具体的には、プロセッサ６０４はメモリ６０６内の記憶場所をアドレス指定することができ、そうすることで、プロセッサ６０４は、メモリ６０６に格納されているデータに（たとえばロード／ストア命令を介して）アクセスし（たとえば論理／浮動小数点／算術命令を介して）このデータを操作することができる。カスタムレイアウトシステム６０２は、表示装置６１４、キーボード６１０、およびポインティングデバイス６１２に結合し得る。記憶装置６０８は、オペレーティングシステム６１６、カスタムレイアウトソフトウェアツール６１８、およびデータ６２０を格納し得る。データ６２０は、カスタムレイアウトソフトウェアツール６１８が必要とする入力および／またはカスタムレイアウトソフトウェアツール６１８によって生成された出力を含み得る。
カスタムレイアウトシステム６０２は、本開示において暗示的または明示的に記載されている１つ以上のオペレーションを自動的に（またはユーザから支援されて）実行し得る。たとえば、カスタムレイアウトシステム６０２はカスタムレイアウトソフトウェアツール６１８をメモリ６０６にロードすることができ、そうすると、カスタムレイアウトソフトウェアツール６１８を用いてＩＣ設計のカスタムレイアウトを作成または編集することができる。
これまでの説明は、当業者が実施形態を実現し使用できるようにするために与えられている。開示されている実施形態のさまざまな変形は直ちに当業者には明らかになるであろう。また、本明細書において定義されている一般原理は、本開示の精神および範囲から外れることなくその他の実施形態および応用例にも適用し得る。よって、本発明は、示されている実施形態に限定されるのではなく、本明細書に開示されている原理および特徴と矛盾しない最も広い範囲に一致することが意図されている。
本開示に記載されているデータ構造およびコードは、コンピュータ読取可能な記憶媒体および／またはハードウェアモジュールおよび／またはハードウェア装置に、部分的または全体的に格納し得る。コンピュータ読取可能な記憶媒体は、限定されないが、揮発性メモリ、不揮発性メモリ、ディスクドライブ、磁気テープ、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタル多目的ディスクもしくはデジタルビデオディスク）等の磁気および光学記憶装置、または、コードおよび／またはデータを格納できる、現在知られているまたは今後開発されるその他の媒体を含む。
本開示に記載されている方法およびプロセスは、コンピュータ読取可能な記憶媒体または記憶装置に格納されているコードおよび／またはデータとして部分的にまたは全体的に実施し得るものであって、コンピュータシステムがこのコードおよび／またはデータを読取って実行したときにこのコンピュータシステムが対応する方法およびプロセスを実行するように、実施し得るものである。上記方法およびプロセスはまた、ハードウェアモジュールまたは装置において部分的にまたは全体的に実施し得るものであって、ハードウェアモジュールまたは装置が起動されたときにハードウェアモジュールまたは装置が対応する方法およびプロセスを実行するように、実施し得るものである。なお、上記方法およびプロセスは、コードと、データと、ハードウェアモジュールまたは装置との組合わせを用いて実施することができる。
本発明の実施形態のこれまでの記載は、専ら例示と説明を目的として示されている。これまでの記載は、すべてを網羅することを意図しているのではなく、本発明を開示されている形態に限定することを意図しているのでもない。したがって、多数の修正および変形が当業者には明らかであろう。加えて、上記開示は本発明を限定することを意図しているのではない。本発明の範囲は、以下の請求項によって定められる。

Claims (20)

  1. ＩＣ設計図のカスタムレイアウトを容易にするための方法であって、前記方法は、
    ＩＣ設計図における一組のネットに含まれる各ネットごとに、前記ネットに対応する、前記ＩＣ設計図のレイアウト内の一組の形状に、特異な色パターンを割当てるステップを含み、前記一組の形状に含まれる各形状は、前記ＩＣ設計図に基づいて製造可能なＩＣチップ内の物理的構造に対応し、
    前記ＩＣ設計図のレイアウトを、ＩＣ設計ツールのグラフィカルユーザインターフェイス（ＧＵＩ）に表示するステップを含み、前記ＩＣ設計図のレイアウト内の各形状は、前記形状に割当てられた前記色パターンを用いて、前記ＩＣ設計ツールのＧＵＩに表示される、方法。
  2. 一組のＧＵＩオブジェクトを、前記ＩＣ設計図のレイアウト内に、前記ＩＣ設計図のレイアウト内の形状を切断するために表示するステップをさらに含み、前記一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、少なくとも１つの形状を切断することが可能な、前記ＩＣ設計図のレイアウト内の場所に対応し、２つのネット間のショートは、２つの特異な色パターンを用いて着色された、前記ＩＣ設計図のレイアウト内の隣合う２つの形状に対応し、
    ユーザによって選択された各ＧＵＩオブジェクトごとに、前記選択されたＧＵＩオブジェクトに対応する場所において少なくとも１つの形状を切断するステップをさらに含む、請求項１に記載の方法。
  3. 一組のＧＵＩオブジェクトを、前記ＩＣ設計図のレイアウト内に、電気的コンタクトを形成するために表示するステップをさらに含み、前記一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、前記ＩＣ設計図のレイアウト内のある形状に対応し、
    ユーザによって選択された各ＧＵＩオブジェクトに対応する各形状に、電気的コンタクトを形成するステップをさらに含む、請求項１に記載の方法。
  4. ユーザが対応するＧＵＩオブジェクトを選択することによって形成した電気的コンタクト間に、ルータを用いて電気的接続を形成するステップをさらに含む、請求項３に記載の方法。
  5. 各色パターンは、色とパターンとの組合わせである、請求項１に記載の方法。
  6. コンピュータによって実行されたときに集積回路（ＩＣ）設計図のカスタムレイアウトを容易にするための方法を前記コンピュータに実行させる命令が格納された非一時的なコンピュータ読取可能な記憶媒体であって、前記方法は、
    ＩＣ設計図における一組のネットに含まれる各ネットごとに、前記ネットに対応する、前記ＩＣ設計図のレイアウト内の一組の形状に、特異な色パターンを割当てるステップを含み、前記一組の形状に含まれる各形状は、前記ＩＣ設計図に基づいて製造可能なＩＣチップ内の物理的構造に対応し、
    前記ＩＣ設計図のレイアウトを、ＩＣ設計ツールのグラフィカルユーザインターフェイス（ＧＵＩ）に表示するステップを含み、前記ＩＣ設計図のレイアウト内の各形状は、前記形状に割当てられた前記色パターンを用いて、前記ＩＣ設計ツールのＧＵＩに表示される、非一時的なコンピュータ読取可能な記憶媒体。
  7. 一組のＧＵＩオブジェクトを、前記ＩＣ設計図のレイアウト内に、前記ＩＣ設計図のレイアウト内の形状を切断するために表示するステップをさらに含み、前記一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、少なくとも１つの形状を切断することが可能な、前記ＩＣ設計図のレイアウト内の場所に対応し、２つのネット間のショートは、２つの特異な色パターンを用いて着色された、前記ＩＣ設計図のレイアウト内の隣合う２つの形状に対応し、
    ユーザによって選択された各ＧＵＩオブジェクトごとに、前記選択されたＧＵＩオブジェクトに対応する場所において少なくとも１つの形状を切断するステップをさらに含む、請求項６に記載の非一時的なコンピュータ読取可能な記憶媒体。
  8. 一組のＧＵＩオブジェクトを、前記ＩＣ設計図のレイアウト内に、電気的コンタクトを形成するために表示するステップをさらに含み、前記一組のＧＵＩオブジェクトに含まれる各ＧＵＩオブジェクトは、前記ＩＣ設計図のレイアウト内のある形状に対応し、
    ユーザによって選択された各ＧＵＩオブジェクトに対応する各形状に、電気的コンタクトを形成するステップをさらに含む、請求項６に記載の非一時的なコンピュータ読取可能な記憶媒体。
  9. ユーザが対応するＧＵＩオブジェクトを選択することによって形成した電気的コンタクト間に、ルータを用いて電気的接続を形成するステップをさらに含む、請求項８に記載の非一時的なコンピュータ読取可能な記憶媒体。
  10. 各色パターンは、色とパターンとの組合わせである、請求項６に記載の非一時的なコンピュータ読取可能な記憶媒体。
  11. マルチゲート素子のカスタムレイアウトを容易にするための方法であって、前記方法は、
    マルチゲート素子を、ＩＣ設計レイアウト内に、前記マルチゲート素子の素子コンタクトが、一組の配線トラックに対して位置合わせされるように配置するステップを含み、前記ＩＣ設計レイアウト内の回路素子間の電気的接続は、配線トラックに沿ってルーティングされ、
    前記マルチゲート素子の拡散領域を、前記拡散領域が一組のフィントラックに対して位置合わせされるように、前記素子コンタクトの場所に対して移動させるステップを含み、各マルチゲート素子の各フィンはフィントラック上に位置する、方法。
  12. 前記一組の配線トラックに含まれる隣合う配線トラックの間隔は第１の距離であり、前記一組のフィントラックに含まれる隣合うフィントラックの間隔は第２の距離である、請求項１１に記載の方法。
  13. 前記マルチゲート素子はフィン電界効果トランジスタ（ＦｉｎＦＥＴ）であり、前記第２の距離は前記第１の距離と異なる、請求項１２に記載の方法。
  14. 前記ＩＣ設計レイアウト内の形状を１つ以上の色パターンで着色するステップをさらに含み、互いに電気的に接続される予定の形状は、同一の色パターンを用いて着色される、請求項１１に記載の方法。
  15. １つ以上のマルチゲート素子内の１つ以上の形状との電気的コンタクトを形成するために、グラフィカルユーザインターフェイス（ＧＵＩ）オブジェクトを前記ＩＣ設計レイアウト内に表示するステップをさらに含む、請求項１１に記載の方法。
  16. ユーザによって選択された各ＧＵＩオブジェクトに電気的コンタクトを形成するステップをさらに含む、請求項１５に記載の方法。
  17. 前記ＩＣ設計レイアウト内の電気的コンタクト間に、ルータを用いて電気的接続を形成するステップをさらに含む、請求項１６に記載の方法。
  18. 前記マルチゲート素子内のポリシリコン形状を切断するために、グラフィカルユーザインターフェイス（ＧＵＩ）オブジェクトを前記ＩＣ設計レイアウト内に表示するステップをさらに含む、請求項１１に記載の方法。
  19. ＧＵＩオブジェクトの場所で、前記マルチゲート素子内のポリシリコン形状を、前記ＧＵＩオブジェクトの選択を受けたことに応じて切断するステップをさらに含む、請求項１８に記載の方法。
  20. 前記マルチゲート素子はパラメータ化されたセルによって表わされ、前記パラメータ化されたセルは、ソース、ドレイン、およびゲート接続場所に関するパラメータと、素子寸法に関するパラメータとを含み、各パラメータの値は、前記第１の距離の倍数として特定される、請求項１１に記載の方法。
JP2017062936A 2016-03-29 2017-03-28 Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法 Active JP6850653B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/084,094 US10339249B2 (en) 2016-03-29 2016-03-29 Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs
US15/084,094 2016-03-29

Publications (3)

Publication Number Publication Date
JP2017191598A true JP2017191598A (ja) 2017-10-19
JP2017191598A5 JP2017191598A5 (ja) 2019-06-13
JP6850653B2 JP6850653B2 (ja) 2021-03-31

Family

ID=59961058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017062936A Active JP6850653B2 (ja) 2016-03-29 2017-03-28 Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法

Country Status (4)

Country Link
US (1) US10339249B2 (ja)
JP (1) JP6850653B2 (ja)
KR (1) KR102168901B1 (ja)
CN (1) CN107239588B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180595A1 (en) * 2014-05-27 2015-12-03 Mediatek Inc. Fin field-effect transistor gated diode
KR102413610B1 (ko) * 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US10475790B2 (en) * 2017-09-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric gate pitch
US10867102B2 (en) * 2018-06-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Inverted pitch IC structure, layout method, and system
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
CN110060820B (zh) * 2019-04-24 2022-04-22 南京宏晟智能科技有限公司 数字化电气成套产品的线束生产装配系统
KR20210028306A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법
US11900041B2 (en) * 2019-10-15 2024-02-13 Arm Limited Via coloring methods and systems
CN114730353A (zh) * 2019-12-09 2022-07-08 美商新思科技有限公司 使用具有金属线的单元进行电路设计
CN113255280A (zh) * 2020-02-13 2021-08-13 新思科技有限公司 用于表示集成电路的布局的系统和方法
US11972192B2 (en) * 2020-08-03 2024-04-30 Synopsys, Inc. Superseding design rule check (DRC) rules in a DRC-correct interactive router
CN111916443A (zh) * 2020-08-10 2020-11-10 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其版图结构
US20230022681A1 (en) * 2021-07-22 2023-01-26 Qualcomm Incorporated Cell architecture for a semiconductor device
CN115329711B (zh) * 2022-08-19 2024-06-25 北京华大九天科技股份有限公司 集成电路版图的布线方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392222A (en) * 1991-12-30 1995-02-21 Schlumberger Technologies Inc. Locating a field of view in which selected IC conductors are unobscured
US5604819A (en) * 1993-03-15 1997-02-18 Schlumberger Technologies Inc. Determining offset between images of an IC
US5530372A (en) * 1994-04-15 1996-06-25 Schlumberger Technologies, Inc. Method of probing a net of an IC at an optimal probe-point
US6698007B2 (en) * 2001-10-09 2004-02-24 Numerical Technologies, Inc. Method and apparatus for resolving coloring conflicts between phase shifters
US6684380B2 (en) * 2002-04-01 2004-01-27 International Business Machines Corporation Intelligent structure simplification to facilitate package analysis of complex packages
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
US7643665B2 (en) * 2004-08-31 2010-01-05 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US7526739B2 (en) * 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
JP2007133347A (ja) * 2005-10-13 2007-05-31 Seiko Epson Corp 画像表示装置、電子機器、及び画素配置設計方法
JP4568222B2 (ja) * 2005-12-20 2010-10-27 株式会社東芝 自動設計装置、自動設計方法及び自動設計プログラム
US7934177B2 (en) * 2007-02-06 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for a pattern layout split
US8209656B1 (en) * 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US8782586B2 (en) * 2009-07-16 2014-07-15 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
US8631379B2 (en) * 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8407228B1 (en) * 2010-03-26 2013-03-26 Cadence Design Systems, Inc Method and mechanism for maintaining existence information for electronic layout data
US9219005B2 (en) * 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8495556B2 (en) * 2010-11-09 2013-07-23 Chipworks Inc. Circuit visualization using flightlines
US8418111B2 (en) * 2010-11-24 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for achieving multiple patterning technology compliant design layout
US8375348B1 (en) * 2010-12-29 2013-02-12 Cadence Design Systems, Inc. Method, system, and program product to implement colored tiles for detail routing for double pattern lithography
US8448120B2 (en) * 2011-05-09 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction for single patterning spacer technique
US8429574B2 (en) * 2011-04-14 2013-04-23 Cadence Design Systems, Inc. Dual-pattern coloring technique for mask design
JP5978595B2 (ja) * 2011-07-15 2016-08-24 大日本印刷株式会社 Ｌｓｉのレイアウトパターン表示装置および表示方法
US8473873B2 (en) * 2011-09-02 2013-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
JP2013061575A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 配線レイアウトの設計方法、半導体装置及び配線レイアウトの設計を支援するプログラム
US9977855B2 (en) * 2011-09-14 2018-05-22 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
US8468470B2 (en) * 2011-09-21 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8601408B2 (en) * 2011-10-10 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for replacing a pattern in a layout
US8726200B2 (en) * 2011-11-23 2014-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Recognition of template patterns with mask information
US8741763B2 (en) * 2012-05-07 2014-06-03 Globalfoundries Inc. Layout designs with via routing structures
US8806414B2 (en) * 2012-05-31 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for layout parasitic estimation
US8709684B2 (en) * 2012-07-31 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic misalignment balancing scheme for multi-patterning technology
US8935639B1 (en) * 2012-08-29 2015-01-13 Atoptech, Inc. Natively color-aware double patterning technology (DPT) compliant routing
KR101953240B1 (ko) * 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9817941B2 (en) * 2012-12-04 2017-11-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US8661371B1 (en) * 2012-12-21 2014-02-25 Cadence Design Systems, Inc. Method and apparatus for fixing double patterning color-seeding violations
US9165104B1 (en) * 2012-12-21 2015-10-20 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning color-seeding violations
US9740814B1 (en) * 2013-03-11 2017-08-22 Cadence Design Systems, Inc. Method and system for triple patterning technology (TPT) violation detection and visualization
DE102013106539B4 (de) * 2013-03-12 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
US10242142B2 (en) * 2013-03-14 2019-03-26 Coventor, Inc. Predictive 3-D virtual fabrication system and method
US9317632B2 (en) * 2013-03-14 2016-04-19 Coventor, Inc. System and method for modeling epitaxial growth in a 3-D virtual fabrication environment
US9965577B2 (en) * 2013-03-14 2018-05-08 Coventor, Inc. System and method for performing directed self-assembly in a 3-D virtual fabrication environment
TWI627546B (zh) * 2013-06-29 2018-06-21 新納普系統股份有限公司 故障分析期間之晶片截面識別和呈現
US9390218B2 (en) * 2014-03-10 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design system with color-coded component loading estimate display
US9652579B1 (en) * 2015-03-31 2017-05-16 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs
US9536778B2 (en) * 2015-04-06 2017-01-03 Globalfoundries Inc. Self-aligned double patterning process for metal routing
US9727683B2 (en) * 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having a plurality of conductive segments
US20170358585A1 (en) * 2016-06-14 2017-12-14 Globalfoundries Inc. Method, apparatus and system for fabricating self-aligned contact using block-type hard mask

Also Published As

Publication number Publication date
KR102168901B1 (ko) 2020-10-22
CN107239588A (zh) 2017-10-10
CN107239588B (zh) 2023-07-18
US20170286584A1 (en) 2017-10-05
JP6850653B2 (ja) 2021-03-31
US10339249B2 (en) 2019-07-02
KR20170113344A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
JP6850653B2 (ja) Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法
CN109791930B (zh) 实现具有延伸出单元边界的金属层段的标准单元的集成电路
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US9552450B2 (en) Determining a user-specified location in a graphical user interface of an electronic design automation tool
KR20190024723A (ko) 집적회로 설계 및/또는 제조
US9236343B2 (en) Architecture of spare wiring structures for improved engineering change orders
KR101777028B1 (ko) 파라미터 추출 방법 및 시스템
TW202002166A (zh) 整合裝置以及形成整合裝置的方法
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
US9436792B2 (en) Method of designing layout of integrated circuit and method of manufacturing integrated circuit
US8527933B2 (en) Layout technique for stress management cells
Cheng et al. Standard-cell scaling framework with guaranteed pin-accessibility
KR101697343B1 (ko) 집적 회로의 레이아웃 설계 방법 및 상기 집적 회로의 제조 방법
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
US20230325574A1 (en) Method for Automated Standard Cell Design
JP2005250874A (ja) 回路シミュレーション装置、回路シミュレーション方法を格納するコンピュータ記録媒体及び回路シミュレーションプログラム
US9817936B2 (en) Methods for minimizing layout area of IC
KR101932805B1 (ko) 패턴 기반 전력 및 접지 (ｐｇ) 라우팅 및 비아 생성
US20160027768A1 (en) Synthesis of complex cells
US7526744B2 (en) Integrated circuit design method for efficiently generating mask data
JP4190251B2 (ja) 電源網解析方法
JPH1145942A (ja) Ｌｓｉレイアウト設計方法および装置、セルライブラリ、並びに半導体集積回路装置
Golshan Floorplanning
TW201841339A (zh) 具有接觸窗跳線件的積體電路及半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210308

R150 Certificate of patent or registration of utility model

Ref document number: 6850653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250