CN101960583B - 半导体装置、基本单元以及半导体集成电路 - Google Patents

半导体装置、基本单元以及半导体集成电路 Download PDF

Info

Publication number
CN101960583B
CN101960583B CN201080001136.4A CN201080001136A CN101960583B CN 101960583 B CN101960583 B CN 101960583B CN 201080001136 A CN201080001136 A CN 201080001136A CN 101960583 B CN101960583 B CN 101960583B
Authority
CN
China
Prior art keywords
wiring
kink
hole
region
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080001136.4A
Other languages
English (en)
Other versions
CN101960583A (zh
Inventor
一柳美和
上原裕之
西村英敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42633639&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101960583(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101960583A publication Critical patent/CN101960583A/zh
Application granted granted Critical
Publication of CN101960583B publication Critical patent/CN101960583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其中，布线(1)具有：弯折部(2)、从弯折部(2)向X方向延伸的第1布线区域(1a)、从弯折部(2)向Y方向延伸的第2布线区域(1b)。在布线(1)的下方形成通孔(3)。在第1布线区域(1a)中，以不与弯折部(2)的区域重叠的方式形成通孔(3)，其X方向的长度(x)比Y方向的长度(y)长，Y方向上的两端与第1布线区域(1a)的Y方向上的两端重叠。

Description

半导体装置、基本单元以及半导体集成电路
技术领域
本发明涉及对应微细工艺的半导体装置的结构，特别涉及布线和布线下的连接孔(通孔)的结构。 
背景技术
以往，周知一种双镶嵌(Dual Damascene)方法，其在绝缘膜形成布线槽，在该布线槽底部形成通孔之后，在布线槽以及通孔中嵌入导电性材料，同时形成布线和触点部。在该双镶嵌方法中周知所谓的先沟槽(Trench First)方式，该先沟槽方式是先在形成了布线图案的硬掩膜上通过光刻技术形成通孔图案，之后通过蚀刻形成通孔和布线槽(例如，参照专利文献1)。 
利用图25对根据以往的先沟槽方式的双镶嵌方法中的布线和通孔的结构进行说明。在图25中，(a)是表示布线和其下方的通孔的配置位置和形状的平面图，(b)是表示布线单体的形状的平面图，(c)是表示半导体装置制造时通孔掩膜形成中使用的通孔图案的形状的平面图，(d)是表示通孔单体的形状的平面图，(e)是平面图(a)中的A1-A1’剖面图，(f)是平面图(a)中的A2-A2’剖面图。 
如图25(a)～(d)所示，在与基板垂直的方向从上方俯视半导体基板的情况下，通孔图案4与布线1的实质上重叠的部分为所形成的通孔31的平面形状。此外，在图25(a)中，由于在布线1的下方存在通孔31，因此以虚线表示通孔31。 
利用图25(e)、(f)对通孔31的剖面图进行简单说明。在双镶嵌方式中，在下层布线200上的绝缘膜201上，形成了已形成布线图案202的布线形成用硬掩膜203之后，在该布线形成用硬掩膜203上，形成已形成通孔图案4的通孔形成用抗蚀剂掩膜204。然后，通过利用通孔形成用抗蚀剂掩膜204对绝缘膜201进行蚀刻，从而在深度方向延长形成通孔部206，进而除去通孔形成用抗蚀剂掩膜204之后，利用布线形成用硬掩膜203对绝缘膜201进行蚀刻，从而在深度方向延长形成布线部205。通过在该布线部205和通孔部206中填充一次金属，从而同时形成布线1和通孔31。
此外，在半导体制造工艺中，以往规定了布线图案宽度的最小尺寸以及通孔图案的最小尺寸。在近年来的微细工艺中，由于制造装置的技术制约，通孔图案的分辨率比布线图案的分辨率低，而通孔图案4的最小尺寸比布线图案202的最小尺寸大。因此，通过基于双镶嵌方法中的自对准(self aligned)的通孔形成，在最小尺寸宽度的布线下形成的通孔31的完成平面形状，为圆形的通孔图案4与具有比通孔图案4的直径细的宽度的布线1之间实质上重叠部分的形状。 
另外，在由上网(on-grid)设计的配置布线工具进行的LSI布局设计中，通常使可传输基本单元的输入信号或者输出信号的多个端子位于X方向排列的布线网格与Y方向排列的布线网格之间的交点处(例如，参照专利文献2)。因此，为了确保配置布线中的布线资源，常常将通孔配置在X方向排列的布线网格与Y方向排列的布线网格的交点附近。此外，在此将沿着基本单元的电源布线的方向设定为X方向，将垂直于电源布线的方向设定为Y方向。 
[专利文献1]特开2006-294771号公报 
[专利文献2]特开2007-43049号公报 
在以往的半导体装置中，在具有弯折部的布线下方形成通孔时，多数情况下在该弯曲部的下方形成通孔。例如，在图25(a)中，在“L”字形布线1的弯折部2的下部形成通孔31。但是在该情况下，通过自对准，通孔31的完成形状如图25(d)所示那样，具有将其周缘部的一部分切掉的缺口部(大致凹部)5。具有这种缺口部的通孔由于其形状的畸变，在对通孔部的金属填充步骤中有可能使金属填充率下降。这将成为通孔嵌入不良的原因，进而引起半导体装置的制造成品率下降。 
此外，在图26(a)所示的T字形的布线11的弯折部21或者图26(b)所示的十字形布线12的弯折部22的下方形成通孔时，也可能引起同样的 问题。也就是说，由于通孔32、33相对于图26(c)的通孔图案4与布线11、12之间的重叠部分为同一形状，因此会具有缺口部5。因而，与图25的情况同样，有可能在对通孔部的金属填充步骤中使金属填充率下降。 
发明内容
本发明是为了解决上述以往问题而进行的，其目的是在具有布线和其下方的通孔的半导体装置中，抑制由于产生畸变的通孔形状而引起的通孔金属填充率下降。 
本发明的第1方式，作为半导体装置具有：第1布线；第2布线，其配置于所述第1布线的下层；以及第1通孔，在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，所述第1布线在俯视下具有：弯折部；第1布线区域，从所述弯折部向第1方向延伸；以及第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸，所述第1通孔在俯视下，在所述第1布线区域以与所述弯折部的区域不重叠的方式形成，所述第1方向的长度比所述第2方向的长度长，所述第2方向上的两端与所述第1布线区域在所述第2方向上的两端重叠。 
根据该方式，由于第1通孔以与第1布线的弯折部的区域不重叠的方式形成，因此不产生具有缺口部的畸变通孔形状。因此，能够抑制由产生具有缺口部的畸变通孔形状引起的通孔金属填充率下降。 
本发明的第2方式，作为半导体装置具有：第1布线；第2布线，其配置于所述第1布线的下层；以及第1通孔，在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，所述第1布线在俯视下具有：弯折部；第1布线区域，从所述弯折部向第1方向延伸；第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸；以及第1突出部，以从所述弯折部向所述第1以及第2布线区域之间的方向突出的方式形成，所述第1通孔在俯视下，以包含所述弯折部的区域的方式配置，其在所述第1以及第2布线区域之间的方向上的端部，比所述第1突出部的端部更靠近所述弯折部侧。 
根据该方式，由于第1布线的弯折部的区域被所述第1突出部扩张，第1通孔的端部处于第1突出部的内侧，因此能够在弯折部的下方形成没 有缺口的通孔。因此，能够抑制由产生具有缺口部的畸变通孔形状引起的通孔金属填充率下降。 
本发明的第3方式，作为半导体装置具有：第1布线；第2布线，其配置于所述第1布线的下层；以及第1通孔，在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，所述第1布线在俯视下具有：弯折部；第1布线区域，从所述弯折部向第1方向延伸；以及第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸，所述第1通孔在俯视下，以包含所述弯折部的区域的方式配置，从所述弯折部在所述第1布线区域向所述第1方向突出的长度，比从所述弯折部在所述第2布线区域向所述第2方向突出的长度长。 
根据该方式，第1通孔以包含弯折部的区域的方式配置，并且，从弯折部在第1布线区域向第1方向突出的长度比从弯折部在第2布线区域向第2方向突出的长度长。因此，能够在弯折部的下方形成尺寸足以减轻金属填充率下降的影响的通孔。因此能够抑制由产生具有缺口部的畸变通孔形状引起的通孔金属填充率下降。 
再有，本发明包括与上述第1以及第2方式具有同样特征的基本单元。 
此外，本发明包括具备多个基本单元的半导体集成电路装置，该多个基本单元具有与上述第1～第3方式同样的特征。 
根据本发明，由于能够抑制由产生具有缺口部的畸变通孔形状引起的通孔金属填充率下降，因此能够抑制由于通孔嵌入不良引起的制造成品率下降。 
附图说明
图1是表示第1实施方式所涉及的布线和布线下方通孔的结构图，(a)、(e)是布线和通孔的平面图，(b)是布线单体的平面图、(c)、(f)是通孔单体的平面图，(d)、(g)是通孔图案的平面图。 
图2是表示第1实施方式的变形例所涉及的布线和布线下方通孔的结构的平面图，(a)～(c)是T字形布线和通孔的平面图，(d)是十字形布线和通孔的平面图，(e)是通孔图案的平面图。 
图3是表示第2实施方式所涉及的布线和布线下方通孔的结构图， (a)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图4是表示的第2实施方式的变形例所涉及的布线和布线下方通孔的结构图，(a)是T字形布线和通孔的平面图，(b)是十字形布线和通孔的平面图，(c)是通孔图案的平面图。 
图5是表示第3实施方式所涉及的布线和布线下方通孔的结构图，(a)、(e)～(g)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图6是表示的第3实施方式的变形例所涉及的布线和布线下方通孔的结构图，(a)是T字形布线和通孔的平面图，(b)是十字形布线和通孔的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图7是表示第4实施方式所涉及的布线和布线下方通孔的结构图，(a)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图8是表示的第4实施方式的变形例所涉及的布线和布线下方通孔的结构图，(a)、(b)是T字形布线和通孔的平面图，(c)是十字形布线和通孔的平面图，(d)是通孔单体的平面图，(e)是通孔图案的平面图。 
图9是表示第4实施方式所涉及的布线和布线下方通孔的结构图，(a)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图10是表示第4实施方式所涉及的布线和布线下方通孔的结构图，(a)、(b)是T字形布线和通孔的平面图，(c)是十字形布线和通孔的平面图，(d)是通孔单体的平面图，(e)是通孔图案的平面图。 
图11是表示第4实施方式所涉及的布线和布线下方通孔的结构图，(a)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔单体的平面图，(d)是通孔图案的平面图。 
图12是表示基本单元的图，(a)是电路图，(b)是平面图。 
图13(a)～(c)是图12(b)的剖面图。 
图14是第5实施方式所涉及的基本单元的平面图。 
图15是表示使用图12以及图13的基本单元的、第5实施方式所涉及的半导体集成电路装置的结构图，(a)是平面图，(b)是剖面图。 
图16是表示基本单元的图，(a)是平面图，(b)是剖面图。 
图17是第6实施方式所涉及的基本单元的平面图。 
图18是表示使用图16的基本单元的、第6实施方式所涉及的半导体集成电路的结构图。 
图19是表示基本单元的图，(a)是平面图，(b)是剖面图。 
图20是第7实施方式所涉及的基本单元的平面图。 
图21是表示使用图19的基本单元的、第7实施方式所涉及的半导体集成电路装置的结构图。 
图22是表示基本单元的图，(a)是平面图，(b)是剖面图。 
图23是第8实施方式所涉及的基本单元的平面图。 
图24是使用图22的基本单元的、第8实施方式所涉及的半导体集成电路装置的结构图。 
图25是表示以往的布线和布线下方通孔的结构图，(a)是布线和通孔的平面图，(b)是布线单体的平面图，(c)是通孔图案的平面图，(d)是通孔单体的平面图，(e)～(f)是布线和通孔的剖面图。 
图26是表示以往的布线和布线下方通孔的结构图，(a)、(b)是布线和通孔的平面图，(c)是通孔图案的平面图。 
图中： 
1、11、12、13、14、15-布线 
1a-第1布线区域 
1b-第2布线区域 
2、21、22-弯折部 
3、8-通孔 
7-第1突出部 
7a-第1突出部 
7b-第2突出部 
7c-第1突出部 
7d-第2突出部 
7e-第3突出部 
7f-第4突出部 
13a-第1布线区域 
13b-第2布线区域 
14a-第1布线区域 
14b-第2布线区域 
14c-第3布线区域 
15a-第1布线区域 
15b-第2布线区域 
15c-第3布线区域 
15d-第4布线区域 
31、32、33-通孔(第2通孔) 
41、42、43、51、52、53、54、61、62、63、64-通孔 
90、91、92-突出部 
107-第1输出信号线(第1布线) 
108-第2输出信号线(第2布线) 
109-通孔 
112-第1输入信号线(第1布线) 
113-第2输入信号线(第2布线) 
114-通孔 
119-第1输出信号线(第1布线) 
121-通孔 
122-第1输入信号线(第1布线) 
123、124、125-通孔 
T121、T221、T321、T421-第1输出信号线 
T122、T222、T322、T422-第1输入信号线 
W121、W122、W221、W222、W321、W322、W421、W422-信号布线 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。 
(第1实施方式) 
图1是表示第1实施方式所涉及的布线和布线下方通孔的结构图。该图中，(a)是表示布线1和其下方的通孔3的配置位置和形状的平面图，(b)是表示布线1单体的形状的平面图，(c)是表示通孔3单体的形状的平面图，(d)是在半导体装置制造时通孔3的掩膜形成中使用的通孔图案4，(e)是表示布线1和其下方的通孔8的配置位置和形状的平面图，(f)是表示通孔8单体的形状的平面图，(g)是在半导体装置制造时通孔8的掩膜形成中使用的通孔图案9。 
在半导体装置的布线中，一般在其布线路径上存在多个弯曲的区域即弯折部2。例如图1(b)所示，作为第1布线的L字形布线1具有弯折部2。此外，在本申请说明书中，所谓布线的“弯折部”是指成为在X方向(第1方向)延伸的布线区域与在Y方向(与第1方向垂直的第2方向)延伸的布线区域双方的基端的部分。也就是说，布线区域从弯折部2向X方向和Y方向的两个方向延伸。布线1具有：弯曲部2、从弯折部2向X方向延伸的第1布线区域1a、从弯折部2向Y方向延伸的第2布线区域1b。 
并且，在布线1和布线1的下层所配置的第2布线(并未图示)之间，形成与其电连接的通孔。设第2布线通过弯折部2的下方。在以往，通常来说布线下方的通孔在配置布线设计中被设置在弯折部2的下方。再有，在采用双镶嵌方法的半导体装置中，布线下方的通孔通过自对准与布线连接形成。 
但是，在本实施方式中，如图1(a)所示，以俯视时不与弯折部2的区域重叠的方式，配置作为布线1下方的第1通孔的通孔3。也就是说，布线1与通孔图案4的重叠部分位于弯折部2的区域外。此外，在本申请说明书中，所谓“俯视”，是指在垂直于基板面的方向从上方观察形成了布线和布线下方通孔的半导体基板。另外，之所以由虚线表示通孔3，是因为通孔3位于布线1的下方。在以后的附图中也同样。 
此外，通孔3的形状通过自对准由布线1与通孔图案4之间的重叠部分决定。另外，在此通孔图案4的直径(尺寸x)比布线1的宽度(尺寸 y)长。因此，通孔3在俯视中其X方向的长度(尺寸x)比Y方向的长度(尺寸y)长，Y方向上的两端82、83与布线区域1a的Y方向上的两端重叠。 
再有，通孔3在X方向上的两端80、81的形状按照通孔图案4成为向外侧鼓起的圆弧状。 
根据本实施方式，由于在布线1的弯折部2的区域外配置形成通孔3，因此通孔3的形状没有像以往的图25(d)的通孔31那样的缺口部5。因而，能够抑制由于产生带有切口部的畸变通孔形状而引起的通孔金属填充率下降。 
此外，在图1(a)～(d)中，虽然例子中表示通孔图案4的形状为圆形，但是通孔图案并不限于圆形，只要是具有比布线1的布线宽度大的长度的形状即可。例如，通过在布线1的弯折部2的区域外配置图1(g)所示的矩形通孔图案9，可以形成图1(e)、(f)所示的通孔8。此外，即便是其他的通孔图案形状也能够获得同样的效果。 
(第1实施方式的变形例) 
图1中表示的是L字形布线1的例子，但除此以外，对于图2(a)～(c)所示的T字形的布线11、和图2(d)所示的十字形的布线12，通过同样地配置形成通孔也可获得同样的效果。也就是说，在图2(a)～(c)中，通过在布线11的弯折部21的区域外配置图2(e)的通孔图案4，来形成通孔3；在图2(d)中，通过在布线12的弯折部22的区域外配置图2(e)的通孔图案4，来形成通孔3。 
(第2实施方式) 
图3是表示第2实施方式所涉及的布线和布线下方通孔的结构图。在该图中，(a)是表示布线1和其下方的通孔3、31的配置位置和形状的平面图，(b)是表示布线1单体的形状的平面图，(c)是表示通孔3、31单体的形状的平面图，(d)是半导体装置制造时在通孔3、31的掩膜形成中使用的通孔图案。图3的结构与图1大致相同，对与图1相同的结构要素附于与图1相同的符号。 
在图3的结构中，在布线1与配置于布线1下层的第2布线(并未图示)之间，除了通孔3以外还形成作为第2通孔的通孔31，使得通孔31 包含弯折部2的区域。通孔31与以往的通孔同样具有缺口部5。在上述第1实施方式中，虽然表示仅在布线1的弯折部2的区域外配置形成通孔3的例子，但也可以如图3所示那样，以与弯折部2的区域不重叠的方式配置形成通孔3，并且在弯折部2的下方配置形成通孔31。即，可以说图3的结构是在以往的通孔构造中配置形成冗长的通孔3，可获得与上述第1实施方式同样的效果。 
(第2实施方式的变形例) 
在上述第2实施方式中，虽然以L字形的布线1为例进行了说明，但是除此以外，对于图4(a)所示的T字形的布线11、和图4(b)所示的十字形的布线12，通过同样地配置通孔也可获得同样的效果。也就是说，在图4(a)中，通过在布线11的弯折部21的区域外与区域内配置图4(c)的通孔图案4，来形成通孔3、32；在图4(b)中，通过在布线12的弯折部22的区域外和区域内配置图4(c)的通孔图案4，来形成通孔3、33。通孔32、33与以往的通孔同样具有缺口部5。 
(第3实施方式) 
图5是表示第3实施方式所涉及的布线和布线下方通孔的结构图。在该图中，(a)是表示布线13和其下方的通孔41的配置位置和形状的平面图，(b)是表示布线13单体的形状的平面图，(c)是表示通孔41单体的形状的平面图，(d)是半导体装置制造时在通孔41的掩膜形成中使用的通孔图案4，(e)～(g)是表示其他布线形状的例子的平面图。 
在图5的结构中，在作为第1布线的布线13与配置于布线13的下层的第2布线(并未图示)之间，使用图5(d)所示的比弯折部2大的圆形通孔图案4来形成作为第1通孔的通孔41。 
如图5(b)所示，布线13具有：弯折部2、从弯折部2向X方向延伸的第1布线区域13a、从弯折部2向Y方向延伸的第2布线区域13b。布线13还具有作为第1突出部的矩形突出部7，该矩形突出部7以从弯折部2向第1以及第2布线区域13a、13b之间的方向突出的方式形成。突出部7在俯视下使布线13的端部向着布线13弯曲的狭角侧方向扩张。 
再有，如图5(a)所示，以实质上包含弯折部2的区域的方式配置通孔41。通孔41的形状，与第1实施方式同样，通过自对准根据布线13 与通孔图案4之间的重叠部分决定。因此，通孔图案4之中处于布线13的区域内的部分成为通孔41。也就是说，在第1以及第2布线区域13a、13b内，通孔41的端部实质上与通孔图案41相同，在弯折部2的上侧以及左侧，通孔41的端部实质上与布线13的端部重叠。 
此外，由于包含突出部7的弯折部2附近的布线13相对于通孔图案4的尺寸形成得足够大，因此在第1以及第2布线区域13a、13b之间的方向上的通孔41的端部位于突出部7内，即位于比突出部7的端部更靠弯折部2侧。因此，如图5(c)所示，通孔41成为没有缺口部的形状。 
根据本实施方式，能够在布线13的弯折部2的下方配置形成没有缺口部的形状的通孔41。因此，能够抑制由于产生具有缺口部的畸变通孔形状而引起的通孔金属填充率下降。再有，由于与以往同样，能够在弯折部2的下方配置形成通孔41，因此与在弯折部的区域外存在通孔的上述第1以及第2实施方式相比，配置布线设计上的自由度得到提高。 
此外，在本实施方式中，虽然以矩形突出部7为例进行了说明，但是突出部的形状并不限于此。例如，可以设有图5(e)所示的大致三角形的突出部90，也可以设有图5(f)所示的端部向外侧鼓起的圆弧状的突出部91，还可以设有图5(g)所示的端部向内侧鼓起的突出部92。这些的形状都可以获得同样的效果。 
此外，在本实施方式中，虽然表示使用了圆形通孔图案4的例子，但是通孔图案的形状并不限于圆形，实质上包含具有突出部的布线的弯折部的、例如椭圆形、长圆形、矩形以及没有180度以往内角的多角形(都未图示)等，都能够获得同样的效果。 
(第3实施方式的变形例) 
虽然图5中表示L字形布线13的例子，但是除此以外，对于图6(a)所示的T字形布线14、和图6(b)所示的十字形布线15，通过同样地设有突出部并配置形成通孔，也可获得同样的效果。 
图6(a)所示的T字形布线14的形状可认为与如下的形状同样，即：将L字形布线和使其旋转90度之后的布线各自的弯折部21彼此重叠之后的形状。也就是说，从弯折部21，第1布线区域14a向X方向右侧延伸，第2布线区域14b向Y方向下侧延伸，第3布线区域14c向X方向左侧延伸。然后，以从弯折部21向第1以及第2布线区域14a、14b之间的方向突出的方式形成第1突出部7a，以从弯折部21向第2以及第3布线区域14b、14c之间的方向突出的方式形成第2突出部7b。由于设有第1以及第2突出部7a、7b，通过配置图6(d)的通孔图案4使其包含弯折部21的区域，从而形成图6(c)所示的没有缺口部的通孔42。
此外，图6(b)所示的十字形布线15的形状，可认为与如下的形状同样，即：将T字形布线和使其旋转180度之后的布线各自的弯折部22彼此重叠之后的形状。也就是说，从弯折部22，第1布线区域15a向X方向右侧延伸，第2布线区域15b向Y方向下侧延伸，第3布线区域15c向X方向左侧延伸，第4布线区域15d向Y方向上侧延伸。并且，以从弯折部22向第1以及第2布线区域15a、15b之间的方向突出的方式形成第1突出部7c，以从弯折部22向第2以及第3布线区域15b、15c之间方向突出的方式形成第2突出部7d，以从弯折部22向第3以及第4布线区域15c、15d之间的方向突出的方式形成第3突出部7e，从弯折部22向第4以及第1布线区域15d、15a之间的方向突出的方式形成突出部7f。由于设有第1～第4突出部7c～7f，因此通过配置图6(d)的通孔图案4使其包含弯折部22的区域，从而形成图6(c)所示的没有缺口部的通孔43。 
(第4实施方式) 
图7是表示第4实施方式所涉及的布线和布线下方通孔的结构图。在该图中，(a)是表示布线1和其下方的通孔51的配置位置和形状的平面图，(b)是表示布线1单体的形状的平面图，(c)是表示通孔51单体的形状的平面图，(d)是半导体装置制造时在通孔51的掩膜形成中使用的通孔图案50。 
在图7的结构中，在作为第1布线的布线1与配置于布线1的下层的第2布线(并未图示)之间，使用图7(d)所示的比弯折部2大的椭圆形通孔图案50，来形成作为第1通孔的通孔51。以实质上包含弯折部2的区域的方式配置通孔51。通孔51的形状与第1实施方式同样，能够通过自对准根据布线1与通孔图案50之间的重叠决定。因此，通孔图案50之中处于布线1的区域内的部分成为通孔51。也就是说，在第1以及第2布线区域1a、1b内通孔51的端部与通孔图案50实质上相同，在弯折部2 的上侧以及左侧通孔51的端部与布线1的端部实质上重叠。 
此外，通孔51中，从弯折部2在布线区域1a中向X方向突出的长度，比从弯折部2在布线区域1b中向Y方向突出的长度更长。也就是说，如图7(c)所示，通孔51的形状在X方向上的最长尺寸(尺寸x)比在Y方向上的最长尺寸(尺寸y)长。此外，例如优选尺寸x为尺寸y的1.5倍左右以上，但也并不限定于该比例。 
再有，通孔51的在第1布线区域1a向X方向突出的端部的形状成为向外侧鼓起的圆弧状。此外，通孔51的在第2布线区域1b向Y方向突出的端部的形状成为向外侧鼓起的圆弧状。另外，通孔51具有缺口部5。 
根据本实施方式，虽然在布线1的弯折部2的下方具有畸变形状的缺口部5，但配置形成面积比弯折部2充分大的通孔51。因而，由于较大的通孔从而获得金属填充率提高的效果，由此，能够抑制由于产生具有缺口部的畸变通孔形状而引起的通孔金属填充率下降。 
(第4实施方式的变形例) 
虽然在图7表示L字形布线1的例子，但是除此以外，对于图8(a)～(b)所示的T字形布线11、图8(c)所示的十字形布线12，通过同样地配置形成通孔也可获得同样的效果。 
图8(a)、(b)所示的T字形布线11的形状可认为与如下的形状同样，即：将L字形布线和将其旋转90度后的布线各自的弯折部21彼此重叠之后的形状。并且，通过配置图8(e)的通孔图案50使其包含布线11的弯折部21的区域，从而形成图8(d)所示的通孔52、53。此外，图8(c)所示的十字形布线12的形状可认为与如下的形状同样，即：将T字形布线和将其旋转180度之后的布线各自的弯折部22彼此重叠之后的形状。并且，通过配置图8(e)的通孔图案50使其包含布线12的弯折部22的区域，从而形成图8(d)所示的通孔54。 
此外，在本实施方式中，虽然表示使用椭圆形通孔图案50的例子，但是通孔图案的形状并不限定于椭圆形。例如，在图9中，通过将图9(d)所示的长圆形通孔图案60应用于图9(b)的布线1，从而形成图9(a)、(c)所示的通孔61。在图10中，通过将图10(e)所示长圆形通孔图案60应用于T字形布线11或十字形布线12，从而形成图10(a)～(d)所 示的通孔62、63、64。或者，在图11中，通过将图11(d)所示的矩形通孔图案70应用于图11(b)的布线1，从而形成图11(a)、(c)所示的通孔71。在这些结构中，能够获得与上述第4实施方式同样的效果。 
(第5实施方式) 
在此，为了让说明容易理解，在基本单元和半导体集成电路装置的布局中，将实施方式所涉及的与以往不同的通孔称为“通孔”，将其他的与以往相同的通孔称为“触点”。在以后的说明中也同样。 
图12(a)是表示由p沟道晶体管101和n沟道晶体管102构成的CMOS变换器100的电路图。对p沟道晶体管101以及n沟道晶体管102的各栅极共同输入输入信号Vin，从共同连接的p沟道晶体管101的漏极以及n沟道晶体管102的漏极取出输出信号Vout。 
图12(b)是表示实现图12(a)所示的CMOS变换器100的基本单元的平面构造的布局图。在图12(b)中，提供电源电压VDD的电源布线103经由第1触点104连接于p沟道MOS晶体管101的源极，并且提供接地电源VSS的接地布线105经由第2触点106连接于n沟道MOS晶体管102的源极。 
从CMOS变换100将输出信号Vout输出的第1输出信号线107，是可传输输出信号Vout的端子，经由第1通孔109连接于第2输出信号线108。第2输出信号线108经由第3触点110连接于p沟道MOS晶体管101的漏极，并且经由第4触点111连接于n沟道MOS晶体管102的漏极。对CMOS变换100将输入信号Vin输入的第1输入信号线112是可传输输入信号Vin的端子，经由第2通孔114连接于第2输入信号线113。第2输入信号线113经由第5触点116连接于p沟道MOS晶体管101和n沟道MOS晶体管102共同的栅极电极115。 
在图12(b)中，x1～x3是配置布线中使用的在X方向排列的布线网格，y1～y8是在Y方向排列的布线网格，第1通孔109配置于从第1输出信号线107下方的布线网格x3、y6的交点向X方向左侧偏离的位置，第2通孔114配置于从第1输入信号线112下方的布线网格x2、y5的交点向X方向左侧偏离的位置。 
在此，在使用该基本单元100的实际半导体装置中，图12(b)的第 1以及第2通孔109、114具有与第1实施方式所示的图1以及图2的通孔3相同的形状。 
图13是表示图12(b)的基本单元的剖面构造图，在该图中，(a)是线B1-B1’处剖面图，(b)是线B2-B2’处的剖面图，(c)是线B3-B3’处的剖面图。 
图14是本实施方式所涉及的基本单元的平面构造图的布局图。图14的布局与图12(b)大致相同。其中，第1输出信号线107与第1输入信号线112都具有弯折部。在作为具有弯折部的第1布线的第1输出信号线107与作为第2布线的第2输出信号线108之间形成第1通孔109。在作为具有弯折部的第1布线的第1输入信号线112与作为第2布线的第2输入信号线113之间形成第2通孔114。也就是说，在具有弯折部的布线下方形成本实施方式所涉及的通孔。 
图15(a)是使用图12(b)的基本单元100实施配置布线的实施方式所涉及的半导体集成电路装置的布局图，图15(b)是图15(a)的布局图的线C-C’的剖面图。 
在图15(a)中，C11、C12、C13是基本单元，T111、T121、T131分别是可传输基本单元C11、C12、C13的输出信号Vout的端子即第1输出信号线，T112、T122、T132分别是可传输基本单元C11、C12、C13的输入信号Vin的端子即第1输入信号线。此外，W111、W121、W131与第1输出信号线T111、T121、T131处于同层，分别是连接于第1输出信号线T111、T121、T131的信号布线，W112、W122、W132与第1输入信号线T112、T122、T132处于同层，分别是连接于第1输入信号线T112、T122、T132的信号布线。 
在图15(a)中，在左侧的基本单元C11中，连接于第1输出信号线T111的信号布线W111以及连接于第1输入信号布线T112的信号布线W112从单元的X方向(图面横方向)左侧连接布线。同样，在右侧的基本单元C13中，连接于第1输出信号线T131的信号布线W131以及连接于第1输入信号线T132的信号布线W132从单元的X方向右侧连接布线。 
但是，在中央的基本单元C12中，为了不与信号布线W111、W112、W131、W132重叠地进行布线，连接于第1输出信号线T121的信号布线 W121以及连接于第1输入信号线T122的信号布线W122不能从X方向的左右的任何一侧连接布线。因此，信号布线W121从Y方向上侧连接于第1输出信号线T121，信号布线W122从Y方向下侧连接于第1输入信号线T122。这样进行布线连接的情况下，在第1输出信号线T121的与信号布线W121的连接部、以及在第1输出信号线T122的与信号布线W122的连接部形成弯折部21。 
在此，就算信号布线W121从Y方向下侧连接于第1输出信号线T121，信号布线W122从Y方向上侧连接于第1输入信号线T122也同样，在第1输出信号线T121与信号布线W121的连接部、以及在第1输入信号线T122与信号布线W122的连接部形成弯折部。 
但是，基本单元C12的第1通孔109和第2通孔114的配置位置相对于弯折部21受到第1实施方式所示的配置位置的制约。也就是说，第1通孔109在具有弯折部21的布线T121、W121的下方具有与图1至图3的通孔3相同的配置位置，第2通孔114在具有弯折部21的布线T122、W122的下方具有与图1～图3的通孔3相同的配置位置。 
根据以上的实施方式，在使用基本单元实施配置布线的情况下，由于在布线的连接部的弯折部21下方没有配置形成通孔，因此能够形成通孔109、104，使其不具有图25(d)所示的以往通孔31那样的缺口部5。由此，能够抑制由畸变的通孔形状引起的通孔金属填充率下降。 
(第6实施方式) 
图16是表示实现图12(a)所示的CMOS变换器100的基本单元120的结构的图，(a)是表示平面构造的布局图，(b)是(a)中线D-D’处的剖面图。图16的结构虽然与图12以及图13相同，但是其不同点在于除了第1以及第2通孔109、114以外，配置了第3通孔117以及第4通孔118。 
在此，图16中图示的是第3以及第4通孔117、118为以正方形简略化之后的通孔形状，但是在使用该基本单元120的实际半导体装置中，具有与第2实施方式所示的图4的通孔32同样的缺口部5的形状。 
图17是表示本实施方式所涉及的基本单元的平面构造的布局图。图17的布局与图16(a)大致相同。其中，第1通孔109上方的第1输出信 号线107具有弯折部，此外，第2通孔114上方的第1输入信号线112具有弯折部。也就是说，在具有弯折部的布线下方形成实施方式所涉及的通孔。 
图18是使用图16的基本单元120来实施配置布线的、实施方式所涉及的半导体集成电路装置的布局图。在图18中，C21、C22、C23是基本单元，T211、T221、T231分别是可传输基本单元C21、C22、C23的输出信号Vout的端子即第1输出信号线，T212、T222、T232分别是可传输基本单元C21、C22、C23的输入信号Vin的端子即第1输入信号线。此外，W211、W221、W231与第1输出信号线T211、T221、T231处于同层，分别是连接于第1输出信号线T211、T221、T231的信号布线，W212、W222、W232与第1输入信号线T212、T222、T232处于同层，分别是连接于第1输入信号线T212、T222、T232的信号布线。 
图18中与图15(a)同样，信号布线W221从Y方向上侧连接于第1输出信号线T221，信号布线W222从Y方向下方连接于第1输入信号线T222。这样进行布线连接的情况下，在第1输出信号线T221的与信号布线W221的连接部、以及在第1输入信号线T222的与信号布线W222的连接部形成弯折部21。并且，在该弯折部21下方形成第3以及第4通孔117、118。 
以上根据本实施方式，在使用基本单元实施配置布线的情况下，在布线的连接部的弯折部21下方配置形成具有缺口部的畸变形状的第3以及第4通孔117、118，并且配置形成不具有缺口部的冗长的第1以及第2通孔109、114。由此，能够抑制由畸变形状引起的通孔金属填充率下降。 
(第7实施方式) 
图19是表示实现图12(a)所示的CMOS变换器100的基本单元130的结构图，(a)是表示平面构造的布局图，(b)是(a)中的线E-E’处的剖面图。虽然图19的结构与图12以及图13相同，但是其不同之处在于：代替第1输出信号线107以及第1输入信号线112具有第1输出信号线119以及第1输入信号线122，并且代替第1以及第2通孔109、114具有第3实施方式所示形状的第1以及第2通孔121、123。 
在此，图19中虽然图示的是第1以及第2通孔121、123以正方形简 略化之后的通孔形状，但是在使用该基本单元130的实际的半导体装置中，具有与第3实施方式所示的图6的通孔42相同的没有缺口部的形状。 
图20是表示本实施方式所涉及基本单元的平面构造的布局图。图20的布局与图19(a)大致相同。其中，第1输出信号线119与第1输入信号线122都具有弯折部。在作为具有弯折部的第1布线的第1输出信号线119与作为第2布线的第2输出信号线108之间形成第1通孔121。在作为具有弯折部的第1布线的第1输入信号线122与作为第2布线的第2输入信号线113之间形成第2通孔123。也就是说，在具有弯折部的布线下方形成本实施方式所涉及的通孔。并且，第1输出信号线119以及第1输入信号线122具有第3实施方式所示的突出部。 
图21是使用图19的基本单元130实施配置布线的本实施方式所涉及的半导体集成电路装置的布局图。在图21中，C31、C32、C33是基本单元，T311、T321、T331分别是可传输基本单元C31、C32、C33的输出信号Vout的端子即第1输出信号线，T312、T322、T332分别是可传输基本单元C31、C32、C33的输入信号Vin的端子即第1输入信号线。此外，W311、W321、W331与第1输出信号线T311、T321、T331处于同层，分别是连接于第1输出信号线T311、T321、T331的信号布线，W312、W322、W332与第1输入信号线T312、T322、T332处于同层，分别是连接于第1输入信号线T312、T1322、T332的信号布线。 
图21中与图15(a)同样，信号布线W321从Y方向上侧连接于第1输出信号线T321，信号布线W322从Y方向下侧连接于第1输入信号线T322。这样进行布线连接的情况下，在第1输出信号线T321的与信号布线W321的连接部、以及在第1输入信号线T322的与信号布线W322的连接部形成弯折部21。并且，在该弯折部21下方形成第1以及第2通孔121、123。再有，由第1输出信号线T321与信号布线W321构成的布线、以及由第1输入信号线T322与信号布线W322构成的布线分别具有第3实施方式所示的突出部。 
以上根据的本实施方式，在使用基本单元实施配置布线的情况下，在布线的连接部的弯折部21下方配置形成没有缺口部的第1以及第2通孔121、123。由此，能够抑制由畸变的通孔形状引起的通孔金属填充率下降。 
(第8实施方式) 
图22是表示实现图12(a)所示的CMOS变换器100的基本单元140的结构图，(a)是表示平面构造的布局图，(b)是(a)中的线F-F’处的剖面图。图22的结构虽然与图12以及图13相同，但是其不同点在于代替第1以及第2通孔109、114具有第4实施方式所示形状的第1以及第2通孔124、125。 
在此，虽然图22中图示的是第1以及第2通孔124、125以长方形简略化之后的通孔形状，但是在使用该基本单元140的实际半导体装置中，具有与第4实施方式所示的图7的通孔51同样的、具有缺口部但X方向的长度比Y方向的长度长的形状。 
图23是表示本实施方式所涉及基本单元的平面构造的布局图。图23的布局与图22(a)大致相同。其中，第1输出信号线107与第1输入信号线112都具有弯折部。在作为具有弯折部的第1布线的第1输出信号线107与作为第2布线的第2输出信号线108之间形成第1通孔124。在作为具有弯折部的第1布线的第1输入信号线112与作为第2布线的第2输入信号线113之间形成第2通孔125。也就是说，在具有弯折部的布线下方形成本实施方式所涉及的通孔。 
图24是使用图22的基本单元140实施配置布线的本实施方式所涉及的半导体集成电路装置的布局图。在图24中，C41、C42、C43是基本单元，T411、T421、T431分别是可传输基本单元C41、C42、C43的输出信号Vout的端子即第1输出信号线，T412、T422、T432分别是可传输基本单元C41、C42、C43的输入信号Vin的端子即第1输入信号线。此外，W411、W421、W431与第1输出信号线T411、T421、T431处于同层，分别是连接于第1输出信号线T411、T421、T431的信号布线，W412、W422、W432与第1输入信号线T412、T422、T432处于同层，分别是连接于第1输入信号线T412、T1422、T432的信号布线。 
图24中与图15(a)同样，信号布线W421从Y方向上侧连接于第1输出信号线T421，信号布线W422从Y方向下侧连接于第1输入信号线T422。这样进行布线连接的情况下，在第1输出信号线T421的与信号布线W421的连接部、以及在第1输入信号线T422的与信号布线W422的 连接部形成弯折部21。并且，在该弯折部21下方形成第1以及第2通孔124、125。 
以上根据本实施方式，在使用基本单元实施配置布线的情况下，在布线的连接部的弯折部21下方，配置形成第1以及第2通孔124、125，该第1以及第2通孔124、125虽然是具有缺口部的畸变形状，但其面积比弯折部21大。由此，由于大的通孔而获得金属填充率提高的效果，因此能够抑制由畸变的通孔形状引起的通孔金属填充率下降。 
此外，本实施方式中使用的通孔图案的形状如第4实施方式所示，可以是椭圆形，或者也可以是长圆形或矩形。 
另外，上述各实施方式中，在布线的微细化升级，布线俯视的宽度比深度更小的器件中，将获得更好的效果。 
此外，在上述第5～第8的各实施方式中，虽然各自使用含有一种通孔形状的基本单元，但是在实际的半导体集成电路装置中，可以任意组合使用各实施方式所示的基本单元。在这种结构中，也能够同样地获得各实施方式中的作用效果。也就是说，在半导体集成电路装置中，第1～第4实施方式所示的通孔之中的多种通孔可以混合存在。例如，在半导体集成电路装置中，第1实施方式所涉及的通孔与第3实施方式所涉及的通孔可以混合存在，第1实施方式所涉及的通孔与第4实施方式所涉及的通孔可以混合存在，第3实施方式所涉及的通孔与第4实施方式所涉及的通孔可以混合存在。 
此外，在上述第5～第8的各实施方式中，具有弯折部的布线形状并不限定于图示的情况，可以是T字形、L字形、十字形以外的形状。 
再有，在上述第5～8的各实施方式中，虽然作为基本单元的一例使用标准单元即CMOS变换器单元进行了说明，但是基本单元并不限定于CMOS变换。基本单元中例如有AND电路OR电路等的组合电路、触发器等的时序电路、模拟功能模块等，在使用这些基本单元的情况下，也能够获得与上述各实施方式同样的作用效果。 
此外，在上述第5～第8的各实施方式中，虽然仅对基本单元内的布线和通孔进行了说明，但是对于基本单元以外的布线和通孔也能够应用本发明。 
此外，在上述各实施方式中，即使使用图1(g)的通孔图案9或图11(d)的通孔图案70所示的长方形通孔图案，在制造实际产品时，由于通孔的角度为圆形，因此也未必如通孔图案那样来完成的。 
(产业上的利用可能性) 
本发明中，由于在半导体装置、和使用基本单元的半导体集成电路装置中，能够抑制由于通孔嵌入不良而引起的制造成品率下降，因此对于LSI的成本降低是有效的。 

Claims (11)

1.一种半导体装置，其特征在于，
具有：第1布线；
第2布线，其配置于所述第1布线的下层；以及
第1通孔，在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，
所述第1布线在俯视下具有：
弯折部；
第1布线区域，从所述弯折部向第1方向延伸；
第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸；以及
第1突出部，以从所述弯折部向所述第1以及第2布线区域之间的方向突出的方式形成，
所述第1通孔在俯视下，
以包含所述弯折部的区域的方式配置，
其在所述第1以及第2布线区域之间的方向上的端部，比所述第1突出部的端部更靠近所述弯折部侧。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第1布线在俯视下具有：
第3布线区域，从所述弯折部在所述第1方向上向与所述第1布线区域相反侧延伸；以及
第2突出部，以从所述弯折部向所述第2以及第3布线区域之间的方向突出的方式形成，
所述第1通孔在俯视下，
其在所述第2以及第3布线区域之间的方向上的端部，比所述第2突出部的端部更靠近所述弯折部侧。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第1布线在俯视下具有：
第4布线区域，从所述弯折部在所述第2方向上向与所述第2布线区域相反侧延伸；
第3突出部，以从所述弯折部向所述第3以及第4布线区域之间的方向突出的方式形成；以及
第4突出部，以从所述弯折部向所述第1以及第4布线区域之间的方向突出的方式形成，
所述第1通孔在俯视下，
其在所述第3以及第4布线区域之间的方向上的端部，比所述第3突出部的端部更靠近所述弯折部侧，
其在所述第1以及第4布线区域之间的方向上的端部，比所述第4突出部的端部更靠近所述弯折部侧。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第1布线在俯视下的宽度比深度小。
5.一种半导体装置，其特征在于，具有：
第1布线；
第2布线，其配置于所述第1布线的下层；以及
第1通孔，其在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，
所述第1布线在俯视下具有：
弯折部；
第1布线区域，从所述弯折部向第1方向延伸；以及
第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸，
所述第1通孔在俯视下，
以包含所述弯折部的区域的方式配置，
从所述弯折部在所述第1布线区域向所述第1方向突出的长度，比从所述弯折部在所述第2布线区域向所述第2方向突出的长度长。
6.根据权利要求5所述的半导体装置，其特征在于，
在俯视下，所述第1通孔在所述第1布线区域向所述第1方向突出的端部的形状是向外侧鼓起的圆弧状。
7.根据权利要求5所述的半导体装置，其特征在于，
在俯视下，所述第1通孔在所述第2布线区域向所述第2方向突出的端部的形状是向外侧鼓起的圆弧状。
8.根据权利要求5所述的半导体装置，其特征在于，
所述第1布线在俯视下的宽度比深度小。
9.一种基本单元，形成半导体集成电路装置，其特征在于，具有：
第1布线，其作为能传输输入信号或者输出信号的端子；
第2布线，其配置于所述第1布线的下层；以及
第1通孔，其在所述第1布线与所述第2布线之间形成，电连接所述第1以及第2布线，
所述第1布线在俯视下具有：
弯折部；
第1布线区域，从所述弯折部向第1方向延伸；
第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸；以及
第1突出部，以从所述弯折部向所述第1以及第2布线区域之间的方向突出的方式形成，
所述第1通孔在俯视下，
以包含所述弯折部的区域的方式配置，
在所述第1以及第2布线区域之间的方向上的端部，比所述第1突出部的端部更靠近所述弯折部侧。
10.一种半导体集成电路装置，具备多个基本单元，所述多个基本单元分别具有能传输输入信号或者输出信号的端子，该半导体集成电路装置的特征在于，
所述多个基本单元之中的至少一个具有：
第1布线，其连接作为所述端子的布线和从该基本单元的外部延伸的信号布线；
第2布线，其配置于所述第1布线的下层；以及
第1通孔，其在所述第1布线与所述第2布线之间形成，电连接所述第1布线以及第2布线，
所述第1布线在俯视下具有：
弯折部；
第1布线区域，从所述弯折部向第1方向延伸；
第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸；以及
第1突出部，以从所述弯折部向所述第1以及第2布线区域之间的方向突出的方式形成，
所述第1通孔在俯视下，
以包含所述弯折部的区域的方式配置，
在所述第1以及第2布线区域之间的方向上的端部，比所述第1突出部的端部更靠近所述弯折部侧。
11.一种半导体集成电路装置，具备多个基本单元，所述多个基本单元分别具有能传输输入信号或者输出信号的端子，该半导体集成电路装置的特征在于，
所述多个基本单元之中的至少一个具有：
第1布线，其连接作为所述端子的布线和从该基本单元的外部延伸的信号布线；
第2布线，其配置于所述第1布线的下层；以及
第1通孔，其在所述第1布线与所述第2布线之间形成，电连接所述第1布线以及第2布线，
所述第1布线在俯视下具有：
弯折部；
第1布线区域，从所述弯折部向第1方向延伸；以及
第2布线区域，从所述弯折部向与所述第1方向垂直的第2方向延伸，
所述第1通孔在俯视下，
以包含所述弯折部的区域的方式配置，
从所述弯折部在所述第1布线区域向所述第1方向突出的长度，比从所述弯折部在所述第2布线区域向所述第2方向突出的长度长。
CN201080001136.4A 2009-02-17 2010-01-14 半导体装置、基本单元以及半导体集成电路 Active CN101960583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009033359 2009-02-17
JP2009-033359 2009-02-17
PCT/JP2010/000171 WO2010095346A1 (ja) 2009-02-17 2010-01-14 半導体装置、基本セルおよび半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN101960583A CN101960583A (zh) 2011-01-26
CN101960583B true CN101960583B (zh) 2014-05-07

Family

ID=42633639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080001136.4A Active CN101960583B (zh) 2009-02-17 2010-01-14 半导体装置、基本单元以及半导体集成电路

Country Status (4)

Country Link
US (2) US8426978B2 (zh)
JP (1) JP5364093B2 (zh)
CN (1) CN101960583B (zh)
WO (1) WO2010095346A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
JP2012222151A (ja) * 2011-04-08 2012-11-12 Panasonic Corp 半導体集積回路装置
JP5819218B2 (ja) 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6255728B2 (ja) 2013-06-17 2018-01-10 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び設計プログラム
US9978682B1 (en) * 2017-04-13 2018-05-22 Qualcomm Incorporated Complementary metal oxide semiconductor (CMOS) standard cell circuits employing metal lines in a first metal layer used for routing, and related methods
KR20210092916A (ko) 2020-01-17 2021-07-27 삼성전자주식회사 배선 구조물 및 이를 포함하는 수직형 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384540A (zh) * 2001-04-27 2002-12-11 株式会社东芝 布线图形的布局方法、半导体器件及图形的光学修正方法
CN1630062A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 半导体集成电路的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
JPH1084092A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体集積回路
JP2000148821A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト設計方法及びその設計方法を記録した記録媒体
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2007043049A (ja) 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
JP2006294771A (ja) 2005-04-08 2006-10-26 Sony Corp 半導体装置の製造方法
JP4901302B2 (ja) * 2006-05-26 2012-03-21 株式会社東芝 半導体集積回路
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384540A (zh) * 2001-04-27 2002-12-11 株式会社东芝 布线图形的布局方法、半导体器件及图形的光学修正方法
CN1630062A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 半导体集成电路的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-148821A 2000.05.30

Also Published As

Publication number Publication date
CN101960583A (zh) 2011-01-26
JP5364093B2 (ja) 2013-12-11
US20110006439A1 (en) 2011-01-13
WO2010095346A1 (ja) 2010-08-26
US20130181358A1 (en) 2013-07-18
US8426978B2 (en) 2013-04-23
US8841774B2 (en) 2014-09-23
JPWO2010095346A1 (ja) 2012-08-23

Similar Documents

Publication Publication Date Title
CN101960583B (zh) 半导体装置、基本单元以及半导体集成电路
CN107039402B (zh) 测试图案、测试方法以及计算机实现方法
JP2008091722A (ja) 半導体集積回路
CN102177582A (zh) 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
CN102956609B (zh) 用于凸块对接合迹线比的结构和方法
US7747976B2 (en) Semiconductor cell with power layout not contacting sides of its rectangular boundary and semiconductor circuit utilizing semiconductor cells
JP2007173731A (ja) 半導体装置
US20080054985A1 (en) Signal generating and switching apparatus and method thereof
CN107516467B (zh) 一种阵列基板及显示装置
US6916996B2 (en) Symmetric electrical connection system
US20080217613A1 (en) Positional offset measurement pattern unit featuring via-plug and interconnections, and method using such positional offset measurement pattern unit
US7091614B2 (en) Integrated circuit design for routing an electrical connection
TWI767841B (zh) 運用於積體電路的電源網結構
CN113035864B (zh) 电源配置结构、集成电路器件和电子设备
JP5168872B2 (ja) 半導体集積回路
US9881892B2 (en) Integrated circuit device
CN111934684A (zh) 一种缓冲器、时钟网格电路和信号驱动方法
CN107801291B (zh) 静电放电保护装置及静电放电的保护方法
JP7323847B2 (ja) 半導体集積回路装置
CN101995523A (zh) 互连线有源器件测试结构及方法
WO2022215485A1 (ja) 半導体集積回路装置
EP2200078B1 (en) Semiconductor integrated circuit device
JP5711812B2 (ja) 半導体装置
JP5177951B2 (ja) 半導体集積回路
CN117673077A (zh) 标准单元布局及集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151117

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.