CN107801291B - 静电放电保护装置及静电放电的保护方法 - Google Patents

静电放电保护装置及静电放电的保护方法 Download PDF

Info

Publication number
CN107801291B
CN107801291B CN201710029582.XA CN201710029582A CN107801291B CN 107801291 B CN107801291 B CN 107801291B CN 201710029582 A CN201710029582 A CN 201710029582A CN 107801291 B CN107801291 B CN 107801291B
Authority
CN
China
Prior art keywords
input
pad
esd
electrostatic discharge
dummy pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710029582.XA
Other languages
English (en)
Other versions
CN107801291A (zh
Inventor
林伟尧
许剑铭
顾政宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ILI Techonology Corp
Original Assignee
ILI Techonology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ILI Techonology Corp filed Critical ILI Techonology Corp
Publication of CN107801291A publication Critical patent/CN107801291A/zh
Application granted granted Critical
Publication of CN107801291B publication Critical patent/CN107801291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种静电放电保护装置及静电放电的保护方法。其静电放电保护装置包括软性电路板、芯片以及多数条第一传输导线。软性电路板具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板。芯片配置在软性电路板上，芯片具有至少一输入输出焊垫以及一虚设焊垫，以及分别耦接至输入输出焊垫以及虚设焊垫的多个静电放电电路。第一传输导线形成在软性电路板上，使第一输入输出端子、虚设焊垫以及输入输出焊垫依序串联耦接。本发明提供的静电放电保护装置及静电放电的保护方法效提升静电放电防护等级。

Description

静电放电保护装置及静电放电的保护方法
技术领域
本发明涉及一种静电放电保护装置及静电放电的保护方法，尤其涉及一种利用软性电路版的走线来建构的静电放电保护装置。
背景技术
在显示装置得技术领域中，为确保显示装置的可靠度，提升显示装置的静电放电防护的能力是很重要的课题。在已知的技术领域中，常通过在芯片上进行多种不同的设计，藉以提升芯片所能进行的静电放电电流的宣泄能力，以达到提升显示装置整体的静电放电防护的等级。然而，这样的作法常需要芯片提供足够大的芯片面积来进行静电放电电路的设置，造成芯片面积的增加。而在显示驱动芯片中，由于显示驱动芯片需要提供的输入输出信道数量甚多，因此，在进行高效能的静电放电电路的设置时，会占去大量的芯片面积，而使芯片的尺寸(例如高度)大幅增加，而使成本提高，降低价格竞争力。
发明内容
本发明提供一种静电放电保护装置及静电放电的保护方法，有效提升静电放电防护等级。
本发明的静电放电保护装置包括软性电路板、芯片以及多数条第一传输导线。软性电路板具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板。芯片配置在软性电路板上，芯片具有至少一输入输出焊垫以及一虚设焊垫，以及分别耦接至输入输出焊垫以及虚设焊垫的多个静电放电电路。第一传输导线形成在软性电路板上，使第一输入输出端子、虚设焊垫以及输入输出焊垫依序串联耦接。
本发明的静电放电的保护方法包括：使芯片配置在软性电路板上，其中软性电路板具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板，芯片具有至少一输入输出焊垫以及虚设焊垫；在芯片上设置分别耦接至输入输出焊垫以及虚设焊垫的多个静电放电电路；以及，在软性电路板上形成多数条第一导线，使第一输入输出端子、虚设焊垫以及输入输出焊垫依序串联耦接。
基于上述，本发明通过在承载芯片的软性电路板上形成多条传输导线，以使耦接电路板的第一输入输出端子、芯片上的虚设焊垫以及输入输出焊垫依序串联耦接。在当静电放电现象发生时，静电放电电流可通过软性电路板上的传输导线先流至虚设焊垫以通过连接虚设焊垫的静电放电保护电路进行宣泄。如此，在不变更芯片的尺寸的前提下，可提升静电放电防护的等级。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的静电放电保护装置的示意图；
图2并示出本发明另一实施例的静电放电保护装置的示意图；
图3A以及图3B分别示出本发明不同实施例的静电放电保护装置的示意图；
图4A以及图4B分别示出本发明不同实施例的静电放电保护装置的示意图；
图5示出本发明一实施例的静电放电保护的方法流程图。
附图标记：
100、200、300、400：静电放电保护装置；
110、210、310、410：芯片；
120、220：软性电路板；
WIR1～WIR4：传输导线；
COFVS1、COFVS2：输入输出端子；
VS1：输入输出焊垫；
DUM1：虚设焊垫；
ESD1、ESD2：静电放电电路；
101：电路板；
102：玻璃基板；
AESD1、AESD2：辅助静电放电电路；
ADUM1、ADUM2：辅助虚设焊垫；
IWIR：导线；
S510～S530：静电放电保护的步骤。
具体实施方式
请参照图1，图1示出本发明一实施例的静电放电保护装置的示意图。静电放电保护装置100包括芯片110、软性电路板120以及形成在软性电路板120上的多个传输导线WIR1～WIR3。芯片110承载在软性电路板120上，而在本实施例中，芯片可以是显示驱动芯片或其他种类的芯片，而软性电路板120则可以是晶粒软模封装(chip on film,COF)的软性电路基板。
在软性电路板120上具有多个输入输出端子COFVS1-COFVS2分别耦接至电路板101以及玻璃基板102，其中，电路板101可以是印刷电路板，而输入输出端子COFVS1作为芯片110以及电路板101上的电路元件进行信号传输的媒介。玻璃基板102可以是显示面板，输入输出端子COFVS2则作为芯片110传输驱动信号至玻璃基板102的媒介。电路板101上的电路元件进行信号传输的媒介。输入输出端子COFVS1-COFVS2的数量没有一定的限制，图1中的示出仅只是一个说明范例，输入输出端子COFVS1-COFVS2的数量可以依据需求进行设置。芯片110上则具有输入输出焊垫VS1以及虚设焊垫DUM1。其中，芯片110上的输入输出焊垫的数量没有限定，图示中示出的一个输入输出焊垫VS1仅只是说明用的范例，事实上，芯片110通常具有多个的输入输出焊垫。
重点在于，在本实施例中，输入输出端子COFVS1与输入输出焊垫VS1间的耦接方式，是通过传输导线WIR1与虚设焊垫DUM1进行耦接，而虚设焊垫DUM1则通过传输导线WIR1来与输入输出焊垫VS1相耦接。也就是说，输入输出端子COFVS1、虚设焊垫DUM1以及输入输出焊垫VS1分别通过传输导线WIR1以及WIR2依序串接。其中，传输导线WIR1以及WIR2形成于软性电路板120上。
在另一方面，另一形成于软性电路板120上的传输导线WIR3则耦接输入输出端子COFVS2与输入输出焊垫VS1间。
值得注意的，芯片110上的输入输出焊垫VS1以及虚设焊垫DUM1分别耦接至静电放电电路ESD1以及静电放电电路ESD2。
当静电放电现象发生在输入输出端子COFVS1上时，静电放电电流会先通过传输导线WIR1被传输至虚设焊垫DUM1，并且，通过与虚设焊垫DUM1耦接的静电放电电路ESD2进行静电放电电流的宣泄动作。如此一来，静电放电电流流至输入输出焊垫VS1的能量将会大幅的减小(或甚至为0)，而这些残余的静电放电电流则可通过与输入输出焊垫VS1耦接的静电放电电路ESD1进行进一步的静电放电电流的宣泄动作，并有效达成静电放电保护的动作。
由上述的说明可以得知，本发明实施例通过虚设焊垫DUM1耦接的静电放电电路ESD2进行先期的静电放电电流宣泄，可以有效防止与输入输出焊垫VS1连接的芯片110中的核心电路受到静电放电电流的破坏，而本发明实施例再通过输入输出焊垫VS1耦接的静电放电电路ESD1进行下一步的静电放电电流宣泄以完成静电放电电流的宣泄动作，达到静电放电保护的目标。
以下请参照图2，图2并示出本发明另一实施例的静电放电保护装置的示意图。静电放电保护装置200包括芯片210、软性电路板220以及形成在软性电路板220上的多个传输导线WIR1～WIR4。芯片210承载在软性电路板220上，芯片210并具有输入输出焊垫VS1以及虚设焊垫DUM1。软性电路板220上则具有输入输出端子COFVS1以及输入输出端子COFVS2。
此外，软性电路板220上形成多条传输导线WIR1-WIR4，其中，传输导线WIR1耦接至输入输出端子COFVS1，并与传输导线WIR2及传输导线WIR4相耦接。传输导线WIR2的另一端耦接至芯片210上的虚设焊垫DUM1，而虚设焊垫DUM1并通过传输导线WIR3耦接至芯片210上的输入输出焊垫VS1。传输导线WIR4的另一端则耦接至输入输出端子COFVS2。
如此一来，输入输出端子COFVS1、虚设焊垫DUM1以及输入输出焊垫VS1通过传输导线WIR1、传输导线WIR2以及传输导线WIR3依序串接。而从另一个角度来观察，输入输出端子COFVS2、虚设焊垫DUM1以及输入输出焊垫VS1则通过传输导线WIR4、传输导线WIR2以及传输导线WIR3依序串接。
芯片210分别对应虚设焊垫DUM1以及输入输出焊垫VS1配置静电放电电路ESD2及静电放电电路ESD1，虚设焊垫DUM1以及输入输出焊垫VS1分别耦接至静电放电电路ESD2及静电放电电路ESD1。
在本实施例中，当静电放电现象发生在输入输出端子COFVS1上时，对应产生的静电放电电流可随着传输导线WIR1、传输导线WIR2被传送至虚设焊垫DUM1，并通过与虚设焊垫DUM1耦接的静电放电电路ESD2进行前期的电流宣泄动作。若静电放电电路ESD2未能完全宣泄静电放电电流，残余的静电放电电流可通过传输导线WIR3传送至输入输出焊垫VS1并通过静电放电电路ESD1进行进一步的电流宣泄动作。
在另一方面，当静电放电现象发生在输入输出端子COFVS2上时，对应产生的静电放电电流可随着传输导线WIR4、传输导线WIR2被传送至虚设焊垫DUM1，并通过与虚设焊垫DUM1耦接的静电放电电路ESD2进行前期的电流宣泄动作。若静电放电电路ESD2未能完全宣泄静电放电电流，残余的静电放电电流可通过传输导线WIR3传送至输入输出焊垫VS1并通过静电放电电路ESD1进行进一步的电流宣泄动作。
在本实施例中，来自输入输出端子COFVS1或输入输出端子COFVS2接可通过虚设焊垫DUM1耦接的静电放电电路ESD2进行先期的静电放电电流宣泄，再通过输入输出焊垫VS1耦接的静电放电电路ESD1进行下一步的静电放电电流宣泄以完成静电放电电流的宣泄动作，达到静电放电保护的目标。
以下请参照图3A以及图3B，图3A以及图3B分别示出本发明不同实施例的静电放电保护装置的示意图。图3A以及图3B的实施方式为本案图1实施例的延伸实施方式。在图3A中，静电放电保护装置300的芯片310上另配置辅助虚设焊垫ADUM1以及耦接至辅助虚设焊垫ADUM1的辅助静电放电电路AESD1。其中，辅助虚设焊垫ADUM1以及虚设焊垫DUM1间可以通过导线IWIR来形成电性耦接。导线IWIR可形成在芯片310上，导线IWIR可以通过芯片310上用以形成导线的任意材质来建构。
在图3A的实施例中，当静电放电现象发生时，对应产生的静电放电电流可先被传导至辅助虚设焊垫ADUM1，并通过辅助静电放电电路AESD1进行宣泄，再通过耦接至虚设焊垫ADUM1的静电放电电路ESD2进行进一步的能量宣泄。若还有残余能量未能宣泄，则可再通过与输入输出焊垫VS1耦接的静电放电电路ESD1进行能量宣泄。
在另一方面，辅助虚设焊垫的数量可以是多个。在图3B中，芯片310上设置辅助虚设焊垫ADUM1以及辅助虚设焊垫ADUM2，以及分别对应辅助虚设焊垫ADUM1以及辅助虚设焊垫ADUM2的辅助静电放电电路AESD1以及辅助静电放电电路AESD2。辅助虚设焊垫ADUM1以及辅助虚设焊垫ADUM2分别耦接至辅助静电放电电路AESD1以及辅助静电放电电路AESD2。辅助虚设焊垫ADUM1以及辅助虚设焊垫ADUM2通过并联的传输导线耦接至输入输出端子COFVS1。当静电放电现象发生时，对应产生的静电放电电流可先被传导至辅助虚设焊垫ADUM1以及辅助虚设焊垫ADUM2并通过辅助静电放电电路AESD1及辅助静电放电电路AESD2进行同步的能量宣泄动作，并提升静电放电电流的宣泄能力。
以下请参照图4A以及图4B，图4A以及图4B分别示出本发明不同实施例的静电放电保护装置的示意图。图4A以及图4B的实施方式为本案图2实施例的延伸实施方式。与图3A、图3B相类似，通过在芯片410上配置一个或多个辅助虚设焊垫ADUM1、辅助虚设焊垫ADUM2以及对应的辅助静电放电电路AESD1、辅助静电放电电路AESD2，并使辅助虚设焊垫ADUM1、辅助虚设焊垫ADUM2相互电性耦接，且与虚设焊垫DUM1进行耦接。如此一来，当静电放电现象发生时，对应产生的静电放电电流可先被传导至一个或多个的辅助虚设焊垫ADUM1、辅助虚设焊垫ADUM2，并通过一个或多个的辅助静电放电电路AESD1、辅助静电放电电路AESD2进行宣泄，再通过耦接至虚设焊垫ADUM1的静电放电电路ESD2进行进一步的能量宣泄。若还有残余能量未能宣泄，则可再通过与输入输出焊垫VS1耦接的静电放电电路ESD1进行能量宣泄。有效提升静电放电防护等级。
以下请参照图5，图5示出本发明一实施例的静电放电保护的方法流程图。步骤S510，使芯片配置在软性电路板上，其中软性电路板具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板，芯片具有至少一输入输出焊垫以及虚设焊垫。接着，在步骤S520中，在芯片上设置分别耦接至输入输出焊垫以及虚设焊垫的多个静电放电电路，且在步骤S530中，在软性电路板上形成多条第一导线，使第一输入输出端子、虚设焊垫以及输入输出焊垫依序串联耦接。如此一来，当静电放电现象发生时，静电放电电流可先传导至虚设焊垫，并通过虚设焊垫对应的静电放电路进行能量宣泄动作，并藉以提升静电放电防护的等级。
此外，本发明实施例中还可通过配置一个或多个辅助虚设焊垫以及辅助静电放电路的方法来提升静电放电的能力，进一步提升静电放电防护的等级。
关于上述步骤的实施细节在前述的多个实施例及实施方式中都已有详尽的说明，在此恕不多赘述。
综上所述，本发明通过在软性电路板上形成传输导线，并通过传输导线使静电放电电流先通过芯片上的虚设焊垫，并藉由虚设焊垫对应的静电放电电路进行能量宣泄动作。如此一来，在不用更改芯片的布局方式，仅通过修改软性电路板上的走线，就可有效的提升静电放电防护的等级，可降低芯片所需的生产成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。

Claims (8)

1.一种静电放电保护装置，其特征在于，包括：
软性电路板，具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板；
芯片，配置在所述软性电路板上，所述芯片具有至少一输入输出焊垫以及虚设焊垫，以及分别耦接至所述输入输出焊垫以及所述虚设焊垫的多个静电放电电路，其中，所述芯片还包括：
至少一辅助虚设焊垫，与所述虚设焊垫相邻配置；以及
至少一辅助静电放电电路，耦接所述辅助虚设焊垫，
其中，所述至少一辅助虚设焊垫与所述虚设焊垫电性耦接；以及
多数条第一传输导线，形成在所述软性电路板上，使所述第一输入输出端子、所述虚设焊垫以及所述输入输出焊垫依序串联耦接。
2.根据权利要求1所述的静电放电保护装置，其特征在于，所述第二输入输出端子通过第二传输导线以耦接至所述输入输出焊垫或所述第一输入输出端子。
3.根据权利要求1所述的静电放电保护装置，其特征在于，当静电放电流发生在所述第一输入输出端子上时，所述静电放电流流至所述虚设焊垫，并通过耦接所述虚设焊垫的静电放电电路进行电流宣泄。
4.根据权利要求1所述的静电放电保护装置，其特征在于，当静电放电流发生在所述第一输入输出端子上时，所述静电放电流流至所述虚设焊垫以及所述至少一辅助虚设焊垫，并通过耦接所述虚设焊垫的静电放电电路以及耦接所述至少一辅助虚设焊垫的辅助静电放电电路进行电流宣泄。
5.一种静电放电的保护方法，其特征在于，包括：
使芯片配置在一软性电路板上，其中所述软性电路板，具有至少一第一输入输出端子以及至少一第二输入输出端子分别连接至电路板以及玻璃基板，所述芯片具有至少一输入输出焊垫以及虚设焊垫；
在所述芯片上设置分别耦接至所述输入输出焊垫以及所述虚设焊垫的多个静电放电电路；
在所述软性电路板上形成多数条第一导线，使所述第一输入输出端子、所述虚设焊垫以及所述输入输出焊垫依序串联耦接；
在所述芯片上设置至少一辅助虚设焊垫，所述至少一辅助虚设焊垫与所述虚设焊垫相邻配置；
所述芯片上设置至少一辅助静电放电电路以耦接至所述至少一辅助虚设焊垫；以及
使所述至少一辅助虚设焊垫与所述虚设焊垫电性耦接。
6.根据权利要求5所述的静电放电的保护方法，其特征在于，还包括：
在所述软性电路板上形成一第二传输导线，使所述第二输入输出端子并通过所述第二传输导线以耦接至所述输入输出焊垫或所述第一输入输出端子。
7.根据权利要求5所述的静电放电的保护方法，其特征在于，当静电放电流发生在所述第一输入输出端子上时，使所述所述静电放电流流至所述虚设焊垫，并通过耦接所述虚设焊垫的静电放电电路进行电流宣泄。
8.根据权利要求5所述的静电放电的保护方法，其特征在于，当静电放电流发生在所述第一输入输出端子上时，使所述静电放电流流至所述虚设焊垫以及所述至少一辅助虚设焊垫，并通过耦接所述虚设焊垫的静电放电电路以及耦接所述至少一辅助虚设焊垫的辅助静电放电电路进行电流宣泄。
CN201710029582.XA 2016-09-06 2017-01-16 静电放电保护装置及静电放电的保护方法 Active CN107801291B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105128741A TWI596992B (zh) 2016-09-06 2016-09-06 靜電放電保護裝置及靜電放電的保護方法
TW105128741 2016-09-06

Publications (2)

Publication Number Publication Date
CN107801291A CN107801291A (zh) 2018-03-13
CN107801291B true CN107801291B (zh) 2020-02-28

Family

ID=60189034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710029582.XA Active CN107801291B (zh) 2016-09-06 2017-01-16 静电放电保护装置及静电放电的保护方法

Country Status (2)

Country Link
CN (1) CN107801291B (zh)
TW (1) TWI596992B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116567922A (zh) * 2022-01-29 2023-08-08 京东方科技集团股份有限公司 柔性印刷电路板和显示触控装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
TW200843571A (en) * 2007-04-19 2008-11-01 Novatek Microelectronics Corp Flexible circuit board considering ESD issues
TW201019407A (en) * 2008-11-04 2010-05-16 Mediatek Inc Semiconductor device and method for modifying integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
TW200823516A (en) * 2006-11-21 2008-06-01 Wintek Corp Liquid crystal panel with electrostatic discharge protection effect and manufacturing method thereof
US20080266730A1 (en) * 2007-04-25 2008-10-30 Karsten Viborg Spark Gaps for ESD Protection
TWI508254B (zh) * 2012-09-04 2015-11-11 Realtek Semiconductor Corp 積體電路
TWI504091B (zh) * 2014-05-06 2015-10-11 Macronix Int Co Ltd 靜電放電保護裝置
CN204721706U (zh) * 2015-04-30 2015-10-21 伯恩光学(惠州)有限公司 具有防静电功能的柔性电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
TW200843571A (en) * 2007-04-19 2008-11-01 Novatek Microelectronics Corp Flexible circuit board considering ESD issues
TW201019407A (en) * 2008-11-04 2010-05-16 Mediatek Inc Semiconductor device and method for modifying integrated circuit

Also Published As

Publication number Publication date
TWI596992B (zh) 2017-08-21
CN107801291A (zh) 2018-03-13
TW201811121A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN107861658B (zh) 显示面板和显示装置
CN113963622B (zh) 一种显示面板和显示装置
US10983618B2 (en) Display substrate and display device
KR101374084B1 (ko) 게이트 구동회로 및 이를 구비한 표시 기판
CN1963600A (zh) 液晶显示面板
CN107342284A (zh) 显示基板及显示装置
CN108399900A (zh) 显示装置
US20110043954A1 (en) Electrostatic discharge protection structure and electronic device using the same
CN104238796B (zh) 触控集成电路装置
CN107801291B (zh) 静电放电保护装置及静电放电的保护方法
KR20160060218A (ko) 인쇄 회로 기판 및 이를 포함하는 표시 장치
TWI671723B (zh) 一種積體電路、手機和顯示器
CN109698185B (zh) 集成电路的配电网络
CN105243981A (zh) 显示面板和显示装置
CN103338582A (zh) 软性电路板以及使用该软性电路板的电子装置
CN100356561C (zh) 低阻抗集成电路的电源/地结构
KR102295106B1 (ko) 인쇄회로기판
US7667330B2 (en) Semiconductor device for preventing inflow of high current from an input/output pad and a circuit for preventing inflow of high current thereof
KR101301192B1 (ko) 집적 회로들에 ｉ／ｏ 클러스터들을 형성하기 위한 방법 및 장치
CN105047643A (zh) 集成电路
US9627337B2 (en) Integrated circuit device
CN103972215B (zh) 半导体装置
TWI593323B (zh) 電路佈局方法以及兩層式印刷電路板
CN201629903U (zh) 静电放电保护装置及电路板装置
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210126

Address after: Grand Cayman Islands

Patentee after: Yili Technology (Cayman) Co., Ltd

Address before: No.1, 10th floor, No.1, Taiyuan Second Street, Zhubei City, Xinzhu County

Patentee before: ILI TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220422

Address after: Hsinchu County, Taiwan, China

Patentee after: ILI TECHNOLOGY Corp.

Address before: Grand Cayman, Cayman Islands

Patentee before: Yili Technology (Cayman) Co.,Ltd.

TR01 Transfer of patent right