KR20160060218A - 인쇄 회로 기판 및 이를 포함하는 표시 장치 - Google Patents

인쇄 회로 기판 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160060218A
KR20160060218A KR1020140161647A KR20140161647A KR20160060218A KR 20160060218 A KR20160060218 A KR 20160060218A KR 1020140161647 A KR1020140161647 A KR 1020140161647A KR 20140161647 A KR20140161647 A KR 20140161647A KR 20160060218 A KR20160060218 A KR 20160060218A
Authority
KR
South Korea
Prior art keywords
pads
wirings
wiring
circuit board
electrode
Prior art date
Application number
KR1020140161647A
Other languages
English (en)
Other versions
KR102263056B1 (ko
Inventor
박문철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140161647A priority Critical patent/KR102263056B1/ko
Priority to US14/680,274 priority patent/US9699900B2/en
Publication of KR20160060218A publication Critical patent/KR20160060218A/ko
Application granted granted Critical
Publication of KR102263056B1 publication Critical patent/KR102263056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)

Abstract

회로 기판이 제공된다. 회로 기판은 제1 방향을 따라 연장되고, 상기 제1 방향과 수직인 제2 방향을 따라 나란히 배열된 복수의 배선들, 상기 제1 방향을 따라 연장된 소정의 길이를 가지고, 상기 복수의 배선들 상에 배치된 복수의 패드들 및 상기 복수의 패드들의 외측에 배치된 그라운드 패드를 포함하되, 상기 복수의 배선들은 정극성 신호를 전달하는 제1 배선들과 부극성 신호를 전달하는 제2 배선들을 포함하고, 상기 복수의 패드들은 상기 제1 배선들 상에 배치되는 제1 패드들 및 상기 제2 배선들 상에 배치되는 제2 패드들을 포함하고, 상기 각 배선의 단면적과 상기 각 패드의 단면적은 실질적으로 동일하다.

Description

인쇄 회로 기판 및 이를 포함하는 표시 장치{PRINTED CIRCUIT BOARD AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 인쇄 회로 기판 및 이를 포함하는 표시 장치에 관한 것이다.
TV 및 모니터와 같은 가정용 표시 장치뿐만 아니라, 노트북, 핸드폰 및 PMP 등의 휴대용 표시 장치의 경량화 및 박형화 추세에 따라 다양한 표시 장치가 널리 사용된다. 표시 장치에는 액정 표시 장치, 유기 발광 표시 장치 및 전기 영동 표시 장치 등의 다양한 종류가 있다.
이러한, 표시 장치는 통상, 인쇄 회로 기판(Printed Circuit Board: PCB)인 컨트롤 보드를 통하여 표시 장치의 구동에 필요한 구동 신호가 패널에 제공되어 구동된다. 이때, 컨트롤 보드와 패널 간의 전기적인 연결은 연성 인쇄 회로 기판(Flexible Printed Circuit Board: FPCB)에 의해 이루어질 수 있다.
한편, 표시 장치의 작동시 인쇄 회로 기판은 물론, 연성 인쇄 회로 기판에도 ESD(ElectroStatic Discharge)와 같은 순간적인 과전압(Surge Voltage)가 발생될 수 있다. 또한, EMI(ElectroMagnetic interference)와 같은 전자파 장애 또한 발생될 수 있다. 이러한 과전압은 인쇄 회로 기판 또는 연성 인쇄 회로 기판에 형성된 구동 직접 회로을 손상시킬 수 있으며, 전자파 장애는 신호에 혼선을 유발하는 바, 표시 장치의 기능이 저하될 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 ESD 및 EMI의 발생을 억제하여 오작동을 방지할 수 있는 인쇄 회로 기판을 제공하는 것이다.
또한, 본 발명이 해 결하고자 하는 과제는 ESD 및 EMI의 발생을 억제하여 오작동을 방지할 수 있는 인쇄 회로 기판을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 회로 기판은 제1 방향을 따라 연장되고, 상기 제1 방향과 수직인 제2 방향을 따라 나란히 배열된 복수의 배선들, 상기 제1 방향을 따라 연장된 소정의 길이를 가지고, 상기 복수의 배선들 상에 배치된 복수의 패드들 및 상기 복수의 패드들의 외측에 배치된 그라운드 패드를 포함하되, 상기 복수의 배선들은 정극성 신호를 전달하는 제1 배선들과 부극성 신호를 전달하는 제2 배선들을 포함하고, 상기 복수의 패드들은 상기 제1 배선들 상에 배치되는 제1 패드들 및 상기 제2 배선들 상에 배치되는 제2 패드들을 포함하고, 상기 각 배선의 단면적과 상기 각 패드의 단면적은 실질적으로 동일하다.
상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향을 따라 이격될 수 있다.
상기 제1 패드와 상기 제2 패드는 제2 방향을 따라 오버랩되지 않을 수 있다.
상기 복수의 배선들이 일면에 배치된 베이스부를 더 포함하고, 상기 제1 배선과 상기 제2 배선은 교대 배열될 수 있다.
상기 제1 배선은 상기 정극성 신호와 상기 부극성 신호가 소정의 임피던스 밸런스를 유지하도록 상기 제2 배선과 상기 제2 방향을 따라 이격될 수 있다.
인접하는 상기 제1 배선과 상기 제2 배선은 하나의 그룹으로 정의되며, 상기 하나의 그룹과 이웃하는 그룹 사이에 배치되고, 상기 베이스부를 관통하는 그라운드 패턴을 더 포함할 수 있다.
상기 그라운드 패턴과 연결되고, 상기 베이스부의 타면에 형성된 그라운드 배선을 더 포함할 수 있다.
인접하는 상기 제1 배선과 상기 제2 배선은 하나의 그룹으로 정의되며, 상기 하나의 그룹과 이웃하는 그룹 사이에 배치되고, 상기 베이스부의 일면에 상기 제1 방향을 따라 연장된 그라운드 배선을 더 포함할 수 있다.
상기 그라운드 배선은 상기 복수의 패드들과 제2 방향을 따라 오버랩되지 않을 수 있다.
상기 베이스부는 가요성 물질을 포함할 수 있다.
상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 연결 부재를 포함하고, 상기 복수의 배선들을 통해 전달되는 과전압 및 과전류를 제어하는 과전원 차단 소자를 더 포함할 수 있다.
상기 과전압 및 과전류가 상기 복수의 배선들에 인가된 경우, 상기 연결 부재는 상기 제1 패드와 상기 제2 패드를 전기적으로 연결하여, 상기 과전압 및 과전류를 방전할 수 있다.
상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 제거 필터를 포함하고, 상기 복수의 배선에 발생된 EMI를 제거하는 EMI 필터를 더 포함할 수 있다.
상기 EMI 필터는, 상기 복수의 배선의 노이즈 성분을 선택적으로 제거하고, 상기 제거된 성분을 상기 그라운드 패드로 출력할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 표시 패널 및 상기 표시 패널을 구동 하는 집적 회로가 형성된 회로 기판을 포함하되, 상기 회로 기판은, 제1 방향을 따라 연장되고, 상기 제1 방향과 수직인 제2 방향을 따라 나란히 배열된 복수의 배선들, 상기 제1 방향을 따라 연장된 소정의 길이를 가지고, 상기 복수의 배선들 상에 배치된 복수의 패드들 및 상기 복수의 패드들의 외측에 배치된 그라운드 패드를 포함하고, 상기 복수의 배선들은 정극성 신호를 전달하는 제1 배선들과 부극성 신호를 전달하는 제2 배선들을 포함하고, 상기 복수의 패드들은 상기 제1 배선들 상에 배치되는 제1 패드들 및 상기 제2 배선들 상에 배치되는 제2 패드들을 포함하고, 상기 각 배선의 단면적과 상기 각 패드의 단면적은 실질적으로 동일하다.
상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향을 따라 소정 거리 이격될 수 있다.
상기 복수의 배선들이 일면에 배치된 베이스부를 더 포함하고, 상기 제1 배선과 상기 제2 배선은 교대 배열될 수 있다.
상기 제1 배선은 상기 정극성 신호와 상기 부극성 신호가 소정의 임피던스 밸런스를 유지하도록 상기 제2 배선과 상기 제2 방향을 따라 이격될 수 있다.
상기 회로 기판은, 상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 연결 부재를 포함하고, 상기 복수의 배선을 통해 전달되는 과전압 및 과전류를 제어하는 과전원 차단 소자를 더 포함할 수 있다.
상기 회로 기판은, 상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 제거 필터를 포함하고, 상기 복수의 배선에 발생된 EMI를 제거하는 EMI 필터를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 발생된 ESD 및 EMI을 제거할 수 있다.
임피던스의 밸런스가 유지되어 신호 전송 효율이 높아질 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 회로 기판의 사시도이다.
도 2는 도 1의 A 영역을 확대한 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ’를 따라 절단한 회로 기판의 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ’를 따라 절단한 회로 기판의 단면도이다.
도 5는 과전원 차단 소자(120)가 배치된 회로 기판(100)의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 회로 기판(100)의 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 회로 기판의 사시도이다.
도 8은 도 7의 A 영역을 절단한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 개략적인 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 회로 기판의 사시도이고, 도 2는 도 1의 A 영역을 확대한 평면도이다.
도 1 및 도 2를 참조하면, 회로 기판(100)은 복수의 배선들(L), 복수의 패드들(P) 및 그라운드 패드(GP)를 포함할 수 있다.
도 1은 회로 기판(100)의 일 영역을 확대하여 도시한 도면일 수 있으며, 회로 기판(100)의 구성은 도 1에 도시된 것에 한정되지 않는다. 회로 기판(100)은 일면에 복수의 배선들(L), 복수의 패드들(P) 및 그라운드 패드(GP)가 배치될 수 있다. 또한, 회로 기판(100)은 일면에 집적 회로(110) 및 과전원 차단 소자(120)가 배치될 수 있다. 여기서, 회로 기판(100)은 표시 패널을 구동하는 컨트롤 보드로써 인쇄 회로 기판(PCB)일 수 있다. 집적 회로(110)는 표시 패널의 구동 신호를 생성하는 메인 프로세서일 수 있다. 복수의 배선들(L)은 일단이 집적 회로(110)와 연결될 수 있으며, 상기 구동 신호는 복수의 배선들(L)을 통해 표시 패널로 전달될 수 있다. 다만, 이에 한정되는 것은 아니며, 본 실시예에 따른 회로 기판(100)은 컨트롤 보드인 인쇄 회로 기판(PCB)에 한정되는 것은 아니다. 본 실시예에 따른 회로 기판(100)은 연성 인쇄 회로 기판(FPCB)일 수도 있다. 즉, 회로 기판(100)은 연성 필름으로 구성될 수 있으며, 일면에 형성된 집적 회로(110)는 COF(Chip on Film) 방식으로 실장된 구동 IC일 수 있다. 즉, 구동 IC에서 출력되는 소스 신호는 복수의 배선들(L)을 통해 표시 패널의 각 화소로 전달될 수 있다.
복수의 배선들(L)은 제1 방향(D1)을 따라 연장될 수 있다. 복수의 배선들(L)은 제1 방향(D1)과 수직인 제2 방향(D2)을 따라 나란히 배열될 수 있다. 여기서, 도 1은 회로 기판(100)의 특정 영역을 도시한 것이며, 복수의 배선들(L)은 회로 기판(100) 전체에서 직선으로 배치되는 것은 아니다. 즉, 도 1에 도시되지 않은 회로 기판(100)의 다른 영역에서 복수의 배선들(L)은 다른 구성들과의 배치 관계에 따라 여러 방향으로 방향으로 꺽인 형태로 배치될 수도 있다.
복수의 배선들(L)은 4개의 배선을 포함할 수 있다. 즉, 복수의 배선들(L)은 4채널(4ch) 일 수 있다. 다만, 이에 한정되는 것은 아니며 몇몇 실시예에서, 복수의 배선들(L)은 6개의 배선으로 구성된 6채널(6ch)일 수 있으며, 8개의 배선으로 구성된 8채널(8ch)일 수도 있다.
회로 기판(100)은 적어도 하나의 과전원 차단 소자(120)를 포함할 수 있다. 과전원 차단 소자(120)는 회로 기판(100)의 일 구성 또는 외부로부터 유발되어 복수의 배선들(L)을 통해 전달되는 과전압 및 과전류를 제어할 수 있다. 과전원 차단 소자(120)가 배치되는 영역(A)은 이러한 과전압 및 과전류가 빈번하게 발생하는 영역일 수 있다. 도 1에 도시된 영역 A는 과전압 및 과전류가 발생될 가능성이 높은 영역일 수 있다. 과전원 차단 소자(120)은 복수의 배선들(L)과 접촉될 수 있으며 발생된 과전압 및 과전류를 방전할 수 있다. 과전원 차단 소자(120)는 과전압 및 과전류가 표시 패널 또는 인접하게 배치된 집적 회로(110)에 유입되는 것을 방지할 수 있다.
복수의 배선들(L)은 과전원 차단 소자(120)와 복수의 패드들(P)를 통해 접촉될 수 있다. 도 2에서 B 영역은 과전원 차단 소자(120)가 배치되는 영역을 나타낸 것으로 과전원 차단 소자(120)은 복수의 패드들(P) 상에 배치되어 복수의 배선들(L)과 연결될 수 있다. 복수의 패드들(P)은 복수의 배선들(L)의 연장 방향과 동일한 방향으로 연장된 소정의 길이를 가질 수 있다. 도 2에 도시된 바와 같이, 복수의 패드들(P)은 제1 방향(D1)을 따라 연장된 소정의 길이를 가질 수 있다.
그라운드 패드(GP)는 회로 기판(100)의 일면 상에 형성될 수 있다. 그라운드 패드(GP)는 복수의 패드들(P)의 외측에 배치될 수 있다. 그라운드 패드(GP)는 과전원 차단 소자(120)와 접촉될 수 있으며, 복수의 배선들(L)에서 발생된 과전압 및 과전류는 과전원 차단 소자(120)를 통해 그라운드 패드(GP)로 방전될 수 있다.
여기서, 복수의 배선들(L)은 제1 배선(L1)과 제2 배선(L2)를 포함할 수 있다. 제1 배선(L1)은 정극성 신호를 전달하는 배선일 수 있으며, 제2 배선(L2)은 부극성 신호를 전달하는 배선일 수 있다. 제1 배선(L1)과 제2 배선(L2)은 교대 배열될 수 있다. 즉, 제1 배선(L1)과 제2 배선(L2)은 하나의 그룹으로 차동 신호를 전달할 수 있다. 집적 회로(110)는 MIPI 방식(Mobile Industry Processor Interface)으로 신호를 전달할 수 있으나, 이에 한정되는 것은 아니다. 여기서, 제1 배선(L1)은 정극성 신호와 부극성 신호가 소정의 임피던스 매칭(Impedance matching)를 유지하도록 제2 배선(L2)과 상기 제2 방향을 따라 이격될 수 있다. 즉, 집적 회로(110)는 제1 배선(L1)과 제2 배선(L2)의 임피던스 밸런스를 고려한 차동 신호를 제1 배선(L1)과 제2 배선(L2)으로 출력할 수 있다. 소정의 임피던스 값은 80Ω 내지 120Ω 일 수 있다.
제1 배선(L1) 상에는 제1 패드(P1)가 소정의 길이로 배치될 수 있으며, 제2 배선(L2) 상에는 제2 패드(P2)가 소정의 길이로 배치될 수 있다. 여기서, 소정의 길이는 복수의 패드들(P)과 복수의 배선들(L)의 연결에 필요한 최소한의 길이일 수 있다. 그리고, 제2 배선(L2)의 단면적과 제2 패드(P2)의 단면적은 실질적으로 동일할 수 있다. 그리고, 제1 배선(L1)과 단면적과 제1 패드(P1)의 단면적은 실질적으로 동일할 수 있다. 제1 배선(L1)의 폭과 제1 패드(P1)의 폭은 실질적으로 동일할 수 있으며, 제2 배선(L2)의 폭과 제2 패드(P2)의 폭은 실질적으로 동일할 수 있다. 즉, 각 배선의 단면적과 이에 배치된 각 패드의 단면적은 실질적으로 동일할 수 있다. 즉, 본 발명의 일 실시예에 따른 복수의 패드들은 기 설정된 배선들의 임피던스 매칭에 영향을 주지 않기 위해 최소한의 길이와 실질적으로 배선과 동일한 폭으로 형성될 수 있다.
그리고, 과전압 및 과전류가 과전원 차단 소자(120)를 통해 방전되는 그라운드 패드(GP)는 복수의 패드들(P)의 외측에 형성될 수 있다. 즉, 과전원 차단 소자(120)와 접촉하기 위한 복수의 패드들(P) 및 그라운드 패드(GP)는 배선들(L)의 연장 방향에 실질적인 변화를 주지 않는다. 따라서, 기 설정된 배선들의 임피던스 매칭은 과전원 차단 소자(120)와의 접촉에 필요한 패드들을 배치하더라도 변화되지 않을 수 있다.
여기서, 제2 패드(P2)와 제1 패드(P1)는 제2 방향(D2)을 따라 나란히 배치되지 않을 수 있다. 제1 패드(P1)와 제2 패드(P2)는 제1 방향(D1)을 따라 소정 거리 이격될 수 있다. 즉, 제1 패드(P1)와 제2 패드(P2)는 제2 방향(D2)을 따라 오버랩되지 않을 수 있다. 제1 패드(P1)와 이웃하는 제2 패드(P2)는 대각선 방향으로 배치될 수 있다. 즉, 제1 패드(P1)와 제2 패드(P2)의 상호간의 간섭은 최소화될 수 있으며, 이에 따라 임피던스 매칭에 미치는 영향도 최소화될 수 있다. 나아가, 제1 패드(P1)와 제2 패드(P2) 사이의 이격됨에 따라, 과전원 차단 소자(120)와 결합시 사용되는 접착 수지가 빠져 나갈 수 있는 공간도 확보될 수도 있다.
이하, 도 3 내지 도 5를 참조하여, 회로 기판(100)의 각 구성에 대해 보다 상세히 설명하도록 한다.
도 3은 도 2의 Ⅲ-Ⅲ’를 따라 절단한 회로 기판의 단면도이다. 도 4는 도 2의 Ⅳ-Ⅳ’를 따라 절단한 회로 기판의 단면도이며, 도 5는 과전원 차단 소자(120)가 배치된 회로 기판(100)의 단면도이다.
도 3 내지 도 5에 도시된 구성은 회로 기판의 구성을 예시적으로 도시한 것으로 본 실시예에 따른 회로 기판이 이에 한정되는 것은 아니다. 도 3 내지 도 5를 참조하면, 회로 기판(100)은 베이스부(B)를 포함할 수 있다. 베이스부(B)는 절연성 물질일 수 있으며, 일면에 복수에 배선들(L)이 배치될 수 있다. 그리고, 타면에는 그라운드 배선(GL)이 배치될 수 있다. 여기서, 제1 배선(L1)과 제2 배선(L2)은 하나의 차동 신호를 전달하는 하나의 배선 그룹을 형성할 수 있다. 그리고, 본 실시예에 따른 회로 기판(100)은 하나의 배선 그룹의 양 측에 형성된 그라운드 패턴(H)을 더 포함할 수 있다. 즉, 하나의 배선 그룹과 이웃하는 배선 그룹 사이에 그라운드 패턴(H)은 배치될 수 있다. 그라운드 패턴(H)은 제1 방향(D1)을 따라 이격된 형태로 형성될 수 있으나, 이에 한정되는 것은 아니다. 그라운드 패턴(H)은 도전성 물질로 형성되어 베이스부(B)를 관통할 수 있다. 여기서, 그라운드 패턴(H)은 복수의 배선들(L)과 서로 연결되지 않으며, 이격된 상태일 수 있다. 그라운드 패턴(H)은 베이스부(B)의 타면에 배치된 그라운드 배선(GL)과 연결될 수 있다. 그라운드 패턴(H)은 복수의 배선들(L)을 포함한 회로 기판(100)의 구성 및 회로 기판(100)의 주변부에서 순간적으로 발생하는 주변부로 이동될 수 있는 정전기를 그라운드 라인(GL)으로 방전할 수 있다. 즉, 순간적으로 발생하는 정전기는 도전성 패턴인 그라운드 패턴(H)을 통해 그라운드 라인(GL)으로 방전될 수 있다. 그라운드 패턴(H)은 과전원 차단 소자(120)의 보조적인 기능을 수행할 수 있으며, 회로 기판(100)의 내부 구성을 보호할 수 있다.
복수의 패드들(P)는 복수의 배선들(L) 상에 배치되고, 그라운드 패드(GP)는 복수의 패드들(P)의 외측에 배치될 수 있다. 그라운드 패드(GP)는 베이스부(B)의 일면에 배치될 수 있으며, 베이스부(B)의 타면에 배치된 그라운드 라인(GL)과 관통홀을 통해 연결될 수 있다. 여기서, 관통홀은 상술한 그라운드 패턴(H)일 수 있다. 즉, 그라운드 패드(GP)은 과전원 차단 소자(120)에서 방전되는 과전류 및 과전압을 그라운드 배선(GL)으로 전달할 수 있다. 그라운드 패드(GP)와 복수의 패드들(P)는 소정 높이로 형성될 수 있다. 베이스부(B)의 일면으로부터 그라운드 패드(GP)의 상면과 복수의 패드들(P)의 상면까지 높이는 동일하게 형성될 수 있으나, 이에 한정되는 것은 아니다. 상술한 바와 같이, 복수의 패드들(P)은 복수의 배선들(L)과 실질적으로 동일한 크기의 단면적으로 형성될 수 있다. 다만, 그라운드 패드(GP)는 복수의 패드들(P)과 단면적의 크기가 상이할 수 있다. 그라운드 패드(GP)는 충분한 용량을 가질 수 있도록 복수의 패드들(P)보다 넓은 단면적을 가질 수 있다. 예시적인 실시예에서 그라운드 패드(GP)의 단면적은 복수의 패드들(P)의 단면적의 4배 내지 5배일 수 있으나, 이에 한정되는 것은 아니다.
과전원 차단 소자(120)는 제1 전극(121), 제2 전극(122) 및 연결 부재(123)를 포함할 수 있다. 제1 전극(121)은 복수의 패드들(P)과 연결될 수 있으며, 제2 전극(122)은 그라운드 패드(GP)와 연결될 수 있다. 연결 부재(123)는 제1 전극(121)과 제2 전극(122)를 연결할 수 있다. 제1 전극(121)과 제2 전극(122)은 컨택 전극일 수 있다. 복수의 배선들(L)에 발생된 과전압 및 과전류는 제1 전극(121)을 통해 연결 부재(123)로 인가될 수 있다. 연결 부재(123)는 인가되는 과전압 및 과전류의 레벨에 따라 선택적으로 저항이 변경될 수 있다. 즉, 연결 부재(123)는 바리스터일 수 있다. 즉, 연결 부재(123)는 특정 전압 이상의 과전압이나 낙뢰 등에 의한 써지 전압이 인가되는 경우 저항이 급격히 감소하여 전류가 흐를 수 있다. 즉, 제1 전극(121)과 제2 전극(122)은 과전압 및 과전류가 복수의 배선들(L)에 인가되는 연결 부재(123)에 의해 전기적으로 연결될 수 있다. 제2 전극(122)은 그라운드 패드(GP)와 연결되어 있으며, 과전압 및 과전류는 그라운드 패드(GP)로 방전될 수 있다. 본 실시예에 따른 그라운드 패드(GP)는 복수의 배선들(L)의 전송 선로가 아닌, 복수의 배선들(L)의 외측에 배치되므로, 일시적으로 그라운드 패드(GP)가 높은 전압을 수용하더라도 이에 따른 전송 신호들의 임피던스 균일성 저하는 최소화될 수 있다.
본 실시예에 따른 회로 기판(100)은 전송 신호의 임피던스 매칭에 영향을 주지 않기 위해 최소한의 길이와 실질적으로 배선과 동일한 폭의 접촉 패드를 포함할 수 있다. 그리고, 그라운드 패드는 전송 선로의 외측에 배치되어 정전 용량의 수용에 따른 임피던스 영향을 최소화할 수 있다. 즉, 본 실시예에 따른 회로 기판(100)은 임피던스 매칭의 영향을 최소화하면서 과전원 차단 소자(120)와 연결될 수 있다. 이에 따라 과전원의 발생에 따른 회로 기판(100)의 다른 구성을 보호할 수 있으며, 신호 전송 효율은 높아질 수 있다.
이하, 본 발명의 다른 실시예에 따른 회로 기판(100)에 대해 설명하도록 한다.
도 6은 본 발명의 다른 실시예에 따른 회로 기판(100)의 확대 평면도이다.
구체적으로, 도 6은 본 발명의 다른 실시예에 따른 회로 기판(100)에서 과전원 차단 소자(120)가 배치되는 특정 영역(A)을 확대한 평면도이다.
도 6을 참조하면, 본 실시예에 따른 그라운드 배선(GL)은 복수의 배선들(L)과 동일한 기판의 일면에 형성될 수 있다. 그라운드 배선(GL)은 복수의 배선들(L)과 동일한 제1 방향(D1)을 따라 연장될 수 있다. 그라운드 배선(GL)은 제1 그라운드 배선(GL1)과 제2 그라운드 배선(GL2)를 포함할 수 있다. 제1 그라운드 배선(GL1)은 복수의 배선들(L)의 외측에 배치될 수 있다. 복수의 배선들 중 제1 배선(L1)과 제2 배선(L2)은 하나의 그룹으로 정의될 수 있으며, 하나의 그룹과 이웃하는 그룹 사이에 제2 그라운드 배선(GL2)은 배치될 수 있다. 여기서, 제1 그라운드 배선(GL1)은 그라운드 패드(GP)와 연결되는 배선일 수 있다. 그리고, 제2 그라운드 배선(GL2)은 복수의 패드들과 제2 방향(D2)을 따라 오버랩되지 않을 수 있다. 본 실시예에 따른 그라운드 패드(GP)는 복수의 배선들(L)의 외측에 형성되며, 복수의 배선들(L) 사이에는 형성되지 않으므로 제2 그라운드 배선(GL2)은 과전원 차단 소자(120)가 배치되는 영역까지 연장되지 않을 수 있다. 제2 그라운드 배선(GL2)은 배선 그룹 사이에서 발생된 일부 과전류를 방전시킬 수 있다.
그 밖에 본 실시예에 따른 회로 기판에 대한 다른 설명은 도 1 내지 도 5의 회로 기판에 포함된 동일한 명칭 또는 동일한 부호를 갖는 구성에 설명들과 실질적으로 동일하므로 생략하도록 한다.
이하, 본 발명의 또 다른 실시예에 따른 회로 기판에 대해 설명하도록 한다.
도 7은 본 발명의 또 다른 실시예에 따른 회로 기판의 사시도이며, 도 8은 도 7의 A 영역을 절단한 단면도이다.
도 8 및 도 7을 참조하면, 회로 기판(200)은 EMI 필터(220)를 포함할 수 있다. EMI 필터(220)는 복수의 배선들(L)에 발생된 전자파 장애(EMI: Electro Magnetic interference)를 제거할 수 있다. EMI 필터(200)는 복수의 패드들(P)과 연결되는 제1 전극(221) 및 그라운드 패드(GP)와 연결되는 제2 전극(222) 및 제1 전극(221)과 제2 전극(222)을 연결하는 제거 필터(223)을 포함할 수 있다. 제거 필터(223)는 제1 전극(221)을 통해 전달되는 전송 신호의 노이즈 성분을 제거할 수 있다. 즉, 제거 필터(223)는 선택적으로 복수의 배선들(L)의 노이즈 성분을 제거할 수 있다. 제거 필터(223)는 제거된 노이즈 성분은 제2 전극(222)을 통해 그라운드 패드로 출력될 수 있다. EMI 필터(220)는 도 1 내지 도 5의 회로 기판(100)의 배치된 과전원 차단 소자(120)와 동일한 형태로 회로 기판(100)에 실장될 수 있다. 따라서, 즉, 본 실시예에 따른 회로 기판(200)은 임피던스 매칭의 영향을 최소화하면서 EMI 필터(220)와 연결될 수 있다. 이에 따라 EMI에 따른 노이즈 회로 기판(100)의 다른 구성을 보호할 수 있으며, 신호 전송 효율은 높아질 수 있다.
그 밖에 본 실시예에 따른 회로 기판에 대한 다른 설명은 도 1 내지 도 5의 회로 기판에 포함된 동일한 명칭 또는 동일한 부호를 갖는 구성에 설명들과 실질적으로 동일하므로 생략하도록 한다.
이하, 본 발명의 또 다른 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 9를 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(Pa)과 회로 기판을 포함한다. 표시 패널(Pa)은 화상을 표시하는 패널일 수 있다. 표시 패널(Pa)은 화상을 디스플레이하는 패널로서, LCD 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), OLED 패널(Organic Light Emitting Diode Panel), LED 패널(Light Emitting Diode Panel), 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surface-conduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널일 수 있다. 표시 패널(Pa)는 직사각형 형태일 수 있으나, 이에 한정되는 것은 아니다. 몇몇 실시예의 표시 패널(Pa)은 비직사각형(Non-rectangle) 형태일 수 있으며, 원형의 표시 영역을 포함할 수 있다.
표시 패널(Pa)은 복수의 표시 소자가 배치되어 화상을 표시하는 표시 영역(D)과 표시 영역(D)의 외곽부에 형성되는 비표시 영역(N)을 포함할 수 있다. 표시 영역(D)은 외부에서 제공되는 데이터 신호에 따른 화상을 표시하는 영역일 수 있으며, 매트릭스 배열된 복수의 화소를 포함할 수 있다. 비표시 영역(N)은 표시 영역(D)을 둘러싸는 형태일 수 있다. 비표시 영역(N)에는 표시 영역(D)의 표시 소자에 영상 신호를 공급하기 위한 각종 회로와 배선 등이 배치될 수 있다. 즉, 비표시 영역(N)은 회로 기판이 연결되는 영역일 수 있다.
회로 기판은 표시 패널(Pa)의 비표시 영역(N)과 연결되어 표시 영역(D)의 표시 소자에 구동 신호를 공급할 수 있다. 여기서, 회로 기판은 표시 패널을 구동하는 컨트롤 보드로써 인쇄 회로 기판(PCB)와 인쇄 회로 기판(PCB)과 표시 패널(Pa)을 연결하는 연성 인쇄 회로 기판(FPCB)을 포함할 수 있다. 여기서, 회로 기판은 상술한 도 1 내지 도 8의 회로 기판 중 하나일 수 있다. 즉, 회로 기판은 제1 방향(D1)을 따라 연장되고, 제1 방향(D1)과 수직인 제2 방향(D2)을 따라 나란히 배열된 복수의 배선들(L), 제1 방향(D1)을 따라 연장된 소정의 길이를 가지고, 복수의 배선들 상에 배치된 복수의 패드들(P) 및 복수의 패드들(P)의 외측에 배치된 그라운드 패드(GP)를 포함하고, 복수의 배선들(P)은 정극성 신호를 전달하는 제1 배선들(L1)과 부극성 신호를 전달하는 제2 배선들(L2)을 포함하고, 복수의 패드들(P)은 제1 배선들(L1) 상에 배치되는 제1 패드들(P1) 및 제2 배선들(L2) 상에 배치되는 제2 패드들(P2)을 포함하고, 각 배선의 단면적과 각 패드의 단면적은 실질적으로 동일할 수 있다.
제1 배선(L1)과 제2 배선(L2)은 교대 배열될 수 있으며, 제1 배선(L1)은 정극성 신호와 부극성 신호가 소정의 임피던스 밸런스를 유지하도록 제2 배선(L2)과 제2 방향(D2)을 따라 이격될 수 있다. 여기서, 복수의 패드들은 기 설정된 배선들의 임피던스 매칭에 영향을 주지 않기 위해 최소한의 길이와 실질적으로 배선과 동일한 폭으로 형성될 수 있다. 그리고, 그라운드 패드(GP)는 복수의 배선들(L)의 전송 선로가 아닌, 복수의 배선들(L)의 외측에 배치되므로, 일시적으로 그라운드 패드(GP)가 높은 전압을 수용하더라도 이에 따른 전송 신호들의 임피던스 균일성 저하는 최소화될 수 있다.
제2 패드(P2)와 제1 패드(P1)는 제2 방향(D2)을 따라 나란히 배치되지 않을 수 있다. 제1 패드(P1)와 제2 패드(P2)는 제1 방향(D1)을 따라 소정 거리 이격될 수 있다. 즉, 제1 패드(P1)와 제2 패드(P2)는 제2 방향(D2)을 따라 오버랩되지 않을 수 있다. 제1 패드(P1)와 이웃하는 제2 패드(P2)는 대각선 방향으로 배치될 수 있다. 즉, 제1 패드(P1)와 제2 패드(P2)의 상호간의 간섭은 최소화될 수 있으며, 이에 따라 임피던스 매칭에 미치는 영향도 최소화될 수 있다. 나아가, 제1 패드(P1)와 제2 패드(P2) 사이의 이격됨에 따라, 과전원 차단 소자(120)와 결합시 사용되는 접착 수지가 빠져 나갈 수 있는 공간도 확보될 수도 있다.
그리고, 회로 기판은 복수의 패드들(P)과 연결되는 제1 전극, 그라운드 패드(GP)와 연결되는 제2 전극 및 제1 전극과 제2 전극을 연결하는 연결 부재를 포함하고, 상기 복수의 배선을 통해 전달되는 과전압 및 과전류를 제어하는 과전원 차단 소자를 더 포함할 수 있다. 이에 따라, 본 실시예에 따른 표시 장치(10)는 전송 선로의 임피던스에 영향을 미치지 않으면서 과전원에 의한 회로 기판 및 표시 패널의 손상을 방지할 수 있으므로, 신호 전송 효율이 높아질 수 있다.
몇몇 실시예에서, 회로 기판은 복수의 패드들(P)과 연결되는 제1 전극, 그라운드 패드(GP)와 연결되는 제2 전극 및 제1 전극과 제2 전극을 연결하는 제거 필터를 포함하고, 상기 복수의 배선에 발생된 EMI를 제거하는 EMI 필터를 더 포함할 수 있다. 이에 따라, 표시 장치는 전송 선로의 임피던스에 영향을 미치지 않으면서 EMI에 의한 노이즈를 제거할 수 있는 바, 신호 전송 효율을 보다 개선할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
100, 200: 회로 기판
110, 210: 집적 회로
120: 과전압 차단 소자
220: EMI 필터

Claims (20)

  1. 제1 방향을 따라 연장되고, 상기 제1 방향과 수직인 제2 방향을 따라 나란히 배열된 복수의 배선들;
    상기 제1 방향을 따라 연장된 소정의 길이를 가지고, 상기 복수의 배선들 상에 배치된 복수의 패드들; 및
    상기 복수의 패드들의 외측에 배치된 그라운드 패드를 포함하되,
    상기 복수의 배선들은 정극성 신호를 전달하는 제1 배선들과 부극성 신호를 전달하는 제2 배선들을 포함하고,
    상기 복수의 패드들은 상기 제1 배선들 상에 배치되는 제1 패드들 및 상기 제2 배선들 상에 배치되는 제2 패드들을 포함하고,
    상기 각 배선의 단면적과 상기 각 패드의 단면적은 실질적으로 동일한 회로 기판.
  2. 제1 항에 있어서,
    상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향을 따라 이격된 회로 기판.
  3. 제3 항에 있어서,
    상기 제1 패드와 상기 제2 패드는 제2 방향을 따라 오버랩되지 않는 회로 기판.
  4. 제1 항에 있어서,
    상기 복수의 배선들이 일면에 배치된 베이스부를 더 포함하고,
    상기 제1 배선과 상기 제2 배선은 교대 배열되는 회로 기판.
  5. 제4 항에 있어서,
    상기 제1 배선은 상기 정극성 신호와 상기 부극성 신호가 소정의 임피던스 밸런스를 유지하도록 상기 제2 배선과 상기 제2 방향을 따라 이격된 회로 기판.
  6. 제4 항에 있어서,
    인접하는 상기 제1 배선과 상기 제2 배선은 하나의 그룹으로 정의되며,
    상기 하나의 그룹과 이웃하는 그룹 사이에 배치되고, 상기 베이스부를 관통하는 그라운드 패턴을 더 포함하는 회로 기판.
  7. 제6 항에 있어서,
    상기 그라운드 패턴과 연결되고, 상기 베이스부의 타면에 형성된 그라운드 배선을 더 포함하는 회로 기판.
  8. 제4 항에 있어서,
    인접하는 상기 제1 배선과 상기 제2 배선은 하나의 그룹으로 정의되며,
    상기 하나의 그룹과 이웃하는 그룹 사이에 배치되고, 상기 베이스부의 일면에 상기 제1 방향을 따라 연장된 그라운드 배선을 더 포함하는 회로 기판.
  9. 제8 항에 있어서,
    상기 그라운드 배선은 상기 복수의 패드들과 제2 방향을 따라 오버랩되지 않는 회로 기판.
  10. 제4 항에 있어서,
    상기 베이스부는 가요성 물질을 포함하는 회로 기판.
  11. 제1 항에 있어서,
    상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 연결 부재를 포함하고, 상기 복수의 배선들을 통해 전달되는 과전압 및 과전류를 제어하는 과전원 차단 소자를 더 포함하는 회로 기판.
  12. 제11 항에 있어서,
    상기 과전압 및 과전류가 상기 복수의 배선들에 인가된 경우,
    상기 연결 부재는 상기 제1 패드와 상기 제2 패드를 전기적으로 연결하여,
    상기 과전압 및 과전류를 방전하는 회로 기판.
  13. 제1 항에 있어서,
    상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 제거 필터를 포함하고, 상기 복수의 배선에 발생된 EMI를 제거하는 EMI 필터를 더 포함하는 회로 기판.
  14. 제13 항에 있어서,
    상기 EMI 필터는,
    상기 복수의 배선의 노이즈 성분을 선택적으로 제거하고,
    상기 제거된 성분을 상기 그라운드 패드로 출력하는 회로 기판.
  15. 표시 패널 및 상기 표시 패널을 구동 하는 집적 회로가 형성된 회로 기판을 포함하되,
    상기 회로 기판은, 제1 방향을 따라 연장되고, 상기 제1 방향과 수직인 제2 방향을 따라 나란히 배열된 복수의 배선들;
    상기 제1 방향을 따라 연장된 소정의 길이를 가지고, 상기 복수의 배선들 상에 배치된 복수의 패드들; 및
    상기 복수의 패드들의 외측에 배치된 그라운드 패드를 포함하고,
    상기 복수의 배선들은 정극성 신호를 전달하는 제1 배선들과 부극성 신호를 전달하는 제2 배선들을 포함하고,
    상기 복수의 패드들은 상기 제1 배선들 상에 배치되는 제1 패드들 및 상기 제2 배선들 상에 배치되는 제2 패드들을 포함하고,
    상기 각 배선의 단면적과 상기 각 패드의 단면적은 실질적으로 동일한 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향을 따라 소정 거리 이격되는 표시 장치.
  17. 제15 항에 있어서,
    상기 복수의 배선들이 일면에 배치된 베이스부를 더 포함하고,
    상기 제1 배선과 상기 제2 배선은 교대 배열되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 배선은 상기 정극성 신호와 상기 부극성 신호가 소정의 임피던스 밸런스를 유지하도록 상기 제2 배선과 상기 제2 방향을 따라 이격된 표시 장치.
  19. 제15 항에 있어서,
    상기 회로 기판은,
    상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 연결 부재를 포함하고, 상기 복수의 배선을 통해 전달되는 과전압 및 과전류를 제어하는 과전원 차단 소자를 더 포함하는 표시 장치.
  20. 제15 항에 있어서,
    상기 회로 기판은,
    상기 복수의 패드들과 연결되는 제1 전극, 상기 그라운드 패드와 연결되는 제2 전극 및 상기 제1 전극과 상기 제2 전극을 연결하는 제거 필터를 포함하고, 상기 복수의 배선에 발생된 EMI를 제거하는 EMI 필터를 더 포함하는 표시 장치.
KR1020140161647A 2014-11-19 2014-11-19 인쇄 회로 기판 및 이를 포함하는 표시 장치 KR102263056B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140161647A KR102263056B1 (ko) 2014-11-19 2014-11-19 인쇄 회로 기판 및 이를 포함하는 표시 장치
US14/680,274 US9699900B2 (en) 2014-11-19 2015-04-07 Printed circuit board and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140161647A KR102263056B1 (ko) 2014-11-19 2014-11-19 인쇄 회로 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160060218A true KR20160060218A (ko) 2016-05-30
KR102263056B1 KR102263056B1 (ko) 2021-06-09

Family

ID=55963041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140161647A KR102263056B1 (ko) 2014-11-19 2014-11-19 인쇄 회로 기판 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9699900B2 (ko)
KR (1) KR102263056B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068015A (ko) * 2018-01-11 2020-06-15 페가트론 코포레이션 정전기 방전 보호 메커니즘을 구비하는 회로 기판 및 이를 구비하는 전자 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106061098B (zh) * 2016-07-01 2018-11-02 青岛海信移动通信技术股份有限公司 一种用于传输高速信号的介质板
CN110967852B (zh) * 2019-11-20 2021-04-27 Tcl华星光电技术有限公司 液晶显示装置
CN111369945B (zh) * 2020-04-30 2021-05-04 京东方科技集团股份有限公司 电路板组件、显示装置、终端和信号处理系统
JP7451325B2 (ja) 2020-06-29 2024-03-18 株式会社小糸製作所 画像投影装置および車両用灯具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008131A1 (en) * 2004-08-02 2009-01-08 Osamu Shibata Flexible printed-circuit board
US20090167731A1 (en) * 2007-12-26 2009-07-02 Nec Lcd Technologies, Ltd. Display device
KR20110013387A (ko) * 2008-05-09 2011-02-09 타이코 일렉트로닉스 저팬 지.케이. 전기커넥터
KR20130085137A (ko) * 2012-01-19 2013-07-29 신영철 전자파 차폐용 필터부재
KR20140062607A (ko) * 2012-11-13 2014-05-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345385A (ja) 2000-06-02 2001-12-14 Nec Corp 半導体集積回路の配線方法
KR20080088317A (ko) 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 패키지
JP2010192802A (ja) * 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
US20130003242A1 (en) 2010-07-15 2013-01-03 Kun-Hsien Lin Transient voltage suppressor for multiple pin assignments
KR101764098B1 (ko) 2010-12-28 2017-08-14 엘지디스플레이 주식회사 액정 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008131A1 (en) * 2004-08-02 2009-01-08 Osamu Shibata Flexible printed-circuit board
US20090167731A1 (en) * 2007-12-26 2009-07-02 Nec Lcd Technologies, Ltd. Display device
KR20110013387A (ko) * 2008-05-09 2011-02-09 타이코 일렉트로닉스 저팬 지.케이. 전기커넥터
KR20130085137A (ko) * 2012-01-19 2013-07-29 신영철 전자파 차폐용 필터부재
KR20140062607A (ko) * 2012-11-13 2014-05-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068015A (ko) * 2018-01-11 2020-06-15 페가트론 코포레이션 정전기 방전 보호 메커니즘을 구비하는 회로 기판 및 이를 구비하는 전자 장치
US11178752B2 (en) 2018-01-11 2021-11-16 Pegatron Corporation Circuit board with electrostatic discharge protection mechanism and electronic apparatus having the same

Also Published As

Publication number Publication date
US20160143159A1 (en) 2016-05-19
KR102263056B1 (ko) 2021-06-09
US9699900B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
US9961773B2 (en) Printed circuit board assembly
KR102263056B1 (ko) 인쇄 회로 기판 및 이를 포함하는 표시 장치
US10199398B2 (en) Display device with different circuit groups
CN110346994B (zh) 阵列基板和显示面板
CN105404063B (zh) 用于显示装置的驱动印刷电路板以及具有其的显示装置
JP5404070B2 (ja) 表示装置
KR102365683B1 (ko) 디스플레이 구동 칩
EP3278360B1 (en) Array substrates, methods for fabricating the same, and display device containing the same
CN112711349A (zh) 触控显示屏、触控显示装置
CN112614427B (zh) 显示面板及切割面板
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
CN111863885A (zh) 一种待切割显示面板、显示面板的制作方法及显示装置
KR102594791B1 (ko) 액정표시장치
US9106073B2 (en) Electronic apparatus
CN103379723A (zh) 电子装置
US7872726B2 (en) Active device array mother substrate
KR20190023876A (ko) 표시 장치
CN110827688A (zh) 显示面板、显示面板母版和显示装置
CN106597766A (zh) 显示装置
KR102223784B1 (ko) 연성 회로 필름 및 이를 포함하는 표시 장치
CN107957808B (zh) 触摸屏板、接口电路及信息处理装置
KR102404721B1 (ko) 가요성 인쇄회로기판
KR102513388B1 (ko) 협 베젤 구조를 갖는 평판 표시 장치
KR100766933B1 (ko) 평판 표시장치
CN107801291B (zh) 静电放电保护装置及静电放电的保护方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant