KR20140062607A - 반도체 패키지용 연성회로기판 - Google Patents

반도체 패키지용 연성회로기판 Download PDF

Info

Publication number
KR20140062607A
KR20140062607A KR1020120128367A KR20120128367A KR20140062607A KR 20140062607 A KR20140062607 A KR 20140062607A KR 1020120128367 A KR1020120128367 A KR 1020120128367A KR 20120128367 A KR20120128367 A KR 20120128367A KR 20140062607 A KR20140062607 A KR 20140062607A
Authority
KR
South Korea
Prior art keywords
pattern
base film
dummy
dummy pattern
wiring pattern
Prior art date
Application number
KR1020120128367A
Other languages
English (en)
Other versions
KR101951956B1 (ko
Inventor
김도영
김경덕
윤영민
정제영
Original Assignee
매그나칩 반도체 유한회사
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사, 스템코 주식회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020120128367A priority Critical patent/KR101951956B1/ko
Priority to US14/066,905 priority patent/US9332649B2/en
Priority to TW102140926A priority patent/TWI538074B/zh
Priority to CN201310565531.0A priority patent/CN103809314A/zh
Publication of KR20140062607A publication Critical patent/KR20140062607A/ko
Application granted granted Critical
Publication of KR101951956B1 publication Critical patent/KR101951956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명의 반도체 패키지용 연성회로기판은 노이즈를 효율적으로 배출하여 노이즈에 의한 불량을 방지하기 위한 것으로, 적어도 하나의 홀이 형성되고 구동소자가 실장되는 이너리드영역 및 외부장치와 접합되는 아우터리드영역을 포함하는 베이스필름; 상기 베이스필름의 제1면에 형성된 입력배선패턴 및 출력배선패턴; 상기 베이스필름의 제1면에 형성된 노이즈가 유입되는 적어도 하나의 더미패턴; 상기 베이스필름의 제2면에 형성되어 상기 홀을 통해 더미패턴과 접속되어 더미패턴을 유입된 노이즈를 제거하는 접지패턴으로 구성된다.

Description

반도체 패키지용 연성회로기판{FLEXIBLE PRINTED CIRCUIT BOARD FOR PACKAGING SEMICONDUCTOR DEVICE}
본 발명은 연성회로기판 및 반도체패키지에 관한 것으로, 특히 구동소자로부터 발생하는 노이즈를 효율적으로 감소시켜 오작동을 방지할 수 있는 연성회로기판 및 반도체패키지에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기와 대형 TV등이 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display), 플라즈마 표시장치(Plasma Display Panel), 유기전계발광 표시장치, 전기영동 표시장치 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대형화의 실현이라는 이유로 인해 현재에는 액정표시장치가 각광을 받고 있다.
이러한 액정표시장치는 이동기기장치와 같은 소형의 전자기기에 적용될 뿐만 아니라 대형 TV 등과 같은 다양한 전자기기에 적용되고 있다.
한편, 액정표시장치는 전계를 이용하여 액정층의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀을 가지는 액정패널과, 액정패널에 광을 조사하는 백라이트유닛(Back Light Unit) 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.
이와 같이, 구성된 액정표시장치는 복수의 데이터라인과 게이트라인에 접속되어 각각 데이터신호와 스캔신호를 데이터라인과 게이트 라인에 공급하기 위한 복수의 구동소자(Driving Integrated Curcuit)가 필요하게 된다.
이러한, 구동소자는 여러 가지 제어신호, 데이터신호 등을 생성하는 부품들이 실장되는 인쇄회로기판(PCB:printed circuit board)에서 공급되는 신호를 액정패널에 공급하는 것으로, 이러한 구동소자를 실장(packaging)하는 방법에 따라, 칩-온 글래스(COG:chip on glass) 및 칩-온 필름(COF:chip on film) 등으로 나누어진다.
칩-온 글래스(COG)는 액정패널의 어레이기판 상에 직접 구동소자를 실장하는 것으로 액정표시장치의 부피가 커지게 되는 단점이 있는 반면에, 칩-온 필름(COF)은 필름형태의 연성회로기판상에 구동소자를 실장하기 때문에 액정 표시장치의 부피를 줄일 수 있다는 장점이 있다.
도 1은 종래 칩-온 필름(COF)의 연성회로기판상에 구동소자가 실장된 것을 나타내는 단면도이다.
도 1에 도시된 바와 같이, 종래 연성회로기판(1)은 절연성 물질로 이루어지는 베이스필름(10)과, 상기 베이스필름(10)의 제1면(즉, 상면) 상에 형성된 입력배선패턴(12) 및 출력배선패턴(14)으로 구성된다.
도 1에 도시된 바와 같이, 구동소자(20)는 베이스필름(10)에 실장되며, 단자(도면표시하지 않음)가 범프 등과 같은 접합부재(22)를 통해 입력배선패턴(12) 및 출력배선패턴(13)과 전기적으로 접속된다.
이때, 상기 구동소자(20)는 플립칩(Flip Chip)방식으로 베이스필름(10)에 실장되며, 상기 실장된 구동소자(20)의 주변으로 에폭시 등의 레진(24)을 도포하여 실장부위를 보호한다. 상기 입력배선패턴(12) 및 출력배선패턴(13)이 형성된 베이스필름(10)의 제1면 위에는 절연층(16)이 형성되어 입력배선(12)과 출력배선(13)을 덮고 있게 된다.
그러나, 상기와 같은 구조의 연성회로기판에는 다음과 같은 문제가 있다.
일반적으로 연성회로기판에는 액정패널에 주사신호를 인가하기 위한 게이트구동소자 또는 화상신호를 인가하기 위한 데이터구동소자가 실장된다. 이러한 구동소자의 구동에 따라 구동소자로부터 또는 외부로부터 노이즈가 발생하게 되는데, 이러한 노이즈는 액정표시장치의 구동시 오신호에 의한 화상불량의 중요한 원인이 된다.
이러한 오작동을 방지하기 위해, 노이즈를 저감하기 위한 신호처리를 해야만 하지만, 선호처리가 복잡할 뿐만 아니라 신호처리를 하여도 다양한 원인의 노이즈를 완전하게 저감하는 데에는 한계가 있었다.
본 발명은 상기한 점을 감안하여 베이스필름의 전면에 더미패턴을 형성하고 후면에 더미패턴과 전기적으로 접속되는 접지패턴을 형성하여 구동소자에서 발생하는 노이즈를 용이하게 저감할 수 있는 연성회로기판 및 반도체패키지를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 연성회로기판은 제1면 및 제2면을 도통하는 홀을 포함하는 베이스 필름; 상기 베이스 필름의 제1면에 형성된 적어도 하나의 입력배선패턴, 출력배선패턴 및 더미패턴; 및 상기 베이스필름의 제2면에 형성되고 홀을 통해 상기 더미패턴과 전기적으로 연결되는 접지패턴으로 구성된다.
상기 더미패턴은 설정 폭의 띠형상, 다각형상, 원형상 또는 타원형상의 다양한 형상으로 형성될 수 있다. 이때, 상기 더미패턴은 구동소자의 단자와 전기적으로 접속될 수도 있고 절연될 수도 있다.
상기 입력배선패턴 및 출력배선패턴, 더미패턴은 도전물질로 이루어지는데, 모두 동일 물질로 이루어질 수 있다.
또한, 본 발명에 따른 반도체패키지는 제1면과 제2면을 도통하는 홀을 포함하는 베이스 필름; 상기 베이스 필름의 제1면에 형성된 적어도 하나의 입력배선패턴, 출력배선패턴 및 더미패턴; 상기 베이스 필름의 제2면에 형성되고 베이스 필름의 홀을 통해 상기 더미패턴과 전기적으로 연결되는 접지패턴; 및 상기 베이스필름 위에 실장되어 입력배선패턴 및 출력배선패턴과 접속되는 반도체소자로 구성된다.
이때, 상기 반도체소자는 접지패턴과 전기적으로 단선될 수도 있고 접합부재를 통해 접지패턴과 전기적으로 접속될 수도 있다.
본 발명에서는 연성회로기판의 전면에 더미패턴을 형성하고 후면에 더미패턴과 전기적으로 접속되는 접지패턴을 형성함으로써, 구동소자 등에서 발생하는 노이즈가 더미패턴을 통해 접지패턴을 유입되어 저감된다. 따라서, 노이즈에 의해 신호왜곡을 방지할 수 있게 되어 표시장치에 불량이 발생하는 것을 효과적으로 방지할 수 있게 된다.
도 1은 종래 반도체 패키지용 연성회로기판의 평면도.
도 2a는 본 발명의 제1실시예에 따른 반도체 패키지용 연성회로기판의 평면도.
도 2b는 도 2a의 II-II'선 단면도로서, 반도체가 실장된 것을 나타내는 단면도.
도 2c는 도 2a의 III-III'선 단면도로서, 반도체가 실장된 것을 나타내는 단면도.
도 3a-도 3e는 본 발명에 따른 반도체 패키지용 연성회로기판의 제조방법을 나타내는 도면.
도 4a는 본 발명의 제2실시예에 따른 반도체 패키지용 연성회로기판의 구조를 나타내는 도면.
도 4b는 도 4a의 Ⅳ-Ⅳ'선 단면도.
도 5a-도 5d는 각각 본 발명의 제3-6실시예에 따른 반도체 패키지용 연성회로기판의 구조를 나타내는 평면도.
도 6a 및 도 6b는 본 발명의 제7실시예 및 제8실시예에 따른 반도체 패키지용 연성회로기판의 구조를 나타내는 평면도.
본 발명에서는 구동소자 등에서 발생하는 노이즈를 제거하기 위해, 부가의 노이즈 제거회로를 형성하거나 신호로부터 노이즈를 제거하기 위한 회로설계, 또는 노이즈 제거용 부품을 실장하지 않고 간단하게 노이즈를 저감할 수 있게 된다.
특히, 본 발명에서는 연성회로기판 상에 접지패턴을 형성하고 구동소자 등에서 발생하는 노이즈를 이 접지패턴으로 인도함으로써 간단한 방법으로 노이즈를 저감할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 2a-도 2c는 본 발명의 제1실시예에 따른 연성회로기판의 구조를 나타내는 도면으로, 도 2a는 평면도이고 도 2b는 II-II'선 단면도로서 제1면에 구동소자(120)가 실장된 것을 나타내는 도면이고 도 2c는 III-III'선 단면도이다.
도 2a-도 2c에 도시된 바와 같이, 본 발명의 연성회로기판(101)은 구동소자(120)가 실장되는 이너리드영역(A1)과 외부장치에 부착되어 외부회로(도면표시하지 않음)와 연결되는 아우터리드영역(A2,A3)으로 이루어진 베이스필름(110)과, 상기 베이스필름(110)의 제1면에 형성되어 각각 구동소자(120)와 전기적으로 연결되어 외부의 인쇄회로기판으로부터 구동소자(120)에 신호를 인가하는 입력배선패턴(112)과 액정패널과 전기적으로 연결되어 구동소자로부터 출력되는 신호를 액정패널에 공급하는 출력배선패턴(114)과, 상기 베이스필름(110)의 제1면에 형성되어 구동소자 등으로부터 발생하는 노이즈가 유입되는 더미패턴(115)과, 상기 베이스필름(110)의 제2면에 형성되어 더미패턴(115)과는 전기적으로 접속되어 구동소자(120) 등으로부터 발생하여 더미패턴(115)으로 유입된 노이즈가 인도되어 제거되는 접지패턴(130)으로 구성된다.
상기 베이스필름(110)은 절연성 물질로 이루어질 수 있는데, 예를 들어, 폴리이미드(PI;polyimide), 폴리에스테르(PE; polyester), 폴리에틸렌테레프탈레이트(PET: Polyethylene Terephthalate), 폴리에틸렌나프탈렌 (PEN; poly ethylene napthalene), 폴리카보네이트(PC; poly carbonate) 등을 포함하는 고분자그룹에서 선택된 물질로 형성할 수 있다.
입력배선패턴(112)과 출력배선패턴(114)은 일정 폭을 갖는 띠형상으로 형성되어 복수개가 이너리드영역(A1)에서 아우터리드영역(A2,A3)으로 일정 간격을 두고 배열된다. 도면에서는 상기 입력배선패턴(112)과 출력배선패턴(114)이 이너리드영역(A1)에서 일정 영역까지는 평행하게 배열되고 아우터리드영역(A2,A3)에서는 일정 각도로 절곡되어 복수의 입력배선패턴(112)과 출력배선패턴(114)의 각각 부채꼴 형상으로 배치되지만, 상기 입력배선패턴(112)과 출력배선패턴(114)이 아우터리드영역(A2,A3)에서도 평행하게 배열될 수 있을 것이다.
다시 말해서, 도면에서는 상기 입력배선패턴(112)과 출력배선패턴(114)이 특정 형상으로 배열되지만, 본 발명에서 이러한 입력배선패턴(112)과 출력배선패턴(114)의 배열은 특정형상에 한정되는 것이 아니라 구동소자(120)와 전기적으로 접속되고 외부 PCB 및 액정패널과 전기적으로 원활하게 접속될 수만 있다면 어떠한 형상 및 배열도 가능할 것이다.
상기 입력배선패턴(112)과 출력배선패턴(114)은 각각 단부가 이너리드영역(A1)에 배치되지만, 이때 상기 입력배선패턴(112)과 출력배선패턴(114)의 단부는 이너리드영역(A1)에서 서로 일정 거리 이격되어 배치된다.
상기 입력배선패턴(112)과 출력배선패턴(114)은 금, 알루미늄, 구리와 같이 도전특성이 좋은 단일의 금속층 또는 이들 금속이 2층 이상으로 이루어진 복수의 금속층으로 이루어질 수도 있다.
제1아우터리드영역(A2)은 표시장치에 제어신호와 화상신호와 같은 각종 신호를 생성하여 구동소자(120)에 인가하는 각종 부품이 실장되는 외부 PCB에 부착되며, 제2아우터리드영역(A3)는 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소영역이 구비되어 실제 화상이 구현되는 표시패널에 부착된다. 입력배선패턴(112)의 일단은 이너리드영역(A1)에 위치하여 구동소자(120)의 단자(도면표시하지 않음)와 전기적으로 접속되며 타단은 제1아우터리드영역(A2)에 위치하여 외부 PCB의 배선과 전기적으로 접속된다. 또한, 출력배선패턴(114)의 일단은 이너리드영역(A1)에 위치하여 구동소자(120)의 단자와 전기적으로 접속되며 타단은 제2아우터리드영역(A3)에 위치하여 표시패널에 형성된 게이트패드 또는 데이터패드와 전기적으로 접속된다.
더미패턴(115)은 띠형상의 일정 폭으로 형성되어 입력배선패턴(112)들 사이 및 출력배선패턴(114) 사이에 배치된다. 이때, 상기 더미패턴(115)은 입력배선패턴(112) 및 출력배선패턴(114)과는 일정 거리 이격되어, 전기적으로 연결되지 않는다. 상기 더미패턴(115)은 구동소자(120)에서 발생하는 노이즈를 유입하여 전도하기 위한 것으로, 금속과 같이 도전성이 좋은 물질로 형성되어 구동소자(120)에서 발생하는 노이즈를 원활하게 유입 및 전도하도록 한다. 이때, 상기 더미패턴(115)은 금, 알루미늄, 구리와 같은 단일의 금속층 또는 이들 금속이 2층 이상의 복수층으로 이루어질 수 있다. 특히, 본 발명에서는 입력배선패턴(112)과 출력배선패턴(114)이 다른 물질로 형성될 수도 있지만, 공정의 단순화나 비용절감 차원에서 상기 입력배선패턴(112)과 출력배선패턴(114)은 동일한 물질로 동일한 공정에서 형성하는 것이 바람직하다.
도면에는 도시하지 않았지만, 상기 더미패턴(115), 입력배선패턴(112) 및 출력배선패턴(114)의 하부에는 도금법에 의해 도전층을 형성하기 위한 금속박막층을 하지막으로 형성할 수도 있다. 물론, 다른 공정(예를 들면, 스퍼터링법 등)에 의해 더미패턴(115), 입력배선패턴(112) 및 출력배선패턴(114)을 형성하는 경우 하지막은 필요없게 된다.
상기 더미패턴(115)은 일단이 이너리드영역(A)에 배치되며, 타단이 이너리드영역(A)의 외부로 연장되어 있다. 구동소자(120)가 베이스필름(110)에 실장될 때 더미패턴(115)이 구동소자(120)의 단자와 전기적으로 접속되며, 구동소자(120)가 구동하는 경우 발생하는 노이즈가 구동소자(120)로부터 직접 더미패턴(115)으로 유입된다.
베이스필름(110)의 제2면에 형성되는 접지패턴(130)은 전체적으로 하나의 패턴으로 형성된다. 상기 접지패턴(130)은 베이스필름(110)의 형상과 유사한 사각형상으로 베이스필름(110)의 면적과 유사하게 형성되는 것이 바람직하지만, 그 형상이나 면적이 특정 형상이나 특정 크기의 면적으로 한정되는 것은 아니다.
상기 접지패턴(130)은 금, 알루미늄, 구리와 같은 단일의 금속층 또는 이들 금속이 2층 이상의 복수층으로 형성되며, 베이스필름(110)에 형성된 홀(118)을 통해 베이스필름(110) 제1면에 형성된 더미패턴(115)과 전기적으로 연결되어, 상기 더미패턴(115)으로 유입되는 노이즈를 상기 접지패턴(130)으로 배출한다. 상기 접지패턴(130)에도 금속박막층이 하지막으로 형성될 수도 있다.
상기 홀(118)은 더미패턴(115)이 형성되는 영역에 각각에 적어도 하나 형성되어 더미패턴(115)과 접지패턴(130)을 전기적으로 접속한다. 도면에서는 홀(118)이 이너리드영역(A1)의 더미패턴(115) 형성영역에 형성되지만, 홀(118)이 이너리드영역(A1) 외부의 더미패턴(115) 형성영역에 형성될 수도 있다. 또한, 도면에서는 하나의 더미패턴(115)에 대응하는 영역에 하나의 홀(118)이 형성되어 하나의 더미패턴(115)이 하나의 홀(118)에 의해 접지패턴(130)과 전기적으로 접속되지만, 하나의 더미패턴(115)에 대응하는 영역에 복수의 홀(118)이 형성되어 하나의 더미패턴(115)이 복수의 홀(118)에 의해 접지패턴(130)과 전기적으로 접속될 수도 있다. 이와 같이, 홀(118)을 복수개 형성함에 따라 노이즈를 유도하는 경로가 증가하게 되며, 그 결과 상기 더미패턴(115)으로 노이즈를 인도하기가 용이해 질 수 있다
도 2b에 도시된 바와 같이, 홀(118) 내부에는 도전층(132)이 형성되어 더미패턴(115)과 접지패턴(130)을 전기적으로 접속한다. 상기 도전층(132)은 더미패턴(115) 또는 접지패턴(130) 형성공정시 동시에 형성될 수도 있고 더미패턴(115) 및 접지패턴(130)과는 별개의 공정으로 형성될 수도 있다.
베이스필름(110)의 제1면에 형성된 모든 더미패턴(115)은 베이스필름(110)의 제2면에 형성된 하나의 접지패턴(130)에 접속되어, 더미패턴(115)으로 유입된 노이즈가 접지패턴(130)으로 인도되어 제거된다.
한편, 상기 접지패턴(110)은 일체화된 하나의 패턴으로만 형성될 필요는 없다. 구동소자(120)의 실장 형태, 더미패턴(115)의 형상 및 위치 등과 같이 노이즈의 발생요인에 따라 접지패턴(110)은 복수의 분할된 형태 또는 특정 형상으로 형성할 수 있을 것이다.
구동소자(120)는 베이스필름(110)의 제1면의 이너리드영역(A1)에 실장되어 레진(124)에 의해 베이스필름(110)에 고정된다. 이때, 구동소자(120)의 단자(도면표시하지 않음)는 범프(bump)와 같은 접합부재(122)를 통해 입력배선패턴(112)과 출력배선패턴(114) 및 더미패턴(115)과 연결된다. 통상적으로 구동소자(120)에는 수많은 입출력단자가 형성된다. 이때, 구동소자(120)의 입력단자는 접합부재(122)를 통해 입력배선패턴(112)에 접속되고 출력단자는 접합부재(122)를 통해 출력배선패턴(114)에 접속되며, 입출력단자를 제외한 단자가 접합부재(122)를 통해 더미패턴(115)과 전기적으로 접속되어 구동소자, 상기 입력배선패턴(112)과 출력배선패턴(114)으로부터 발생한 노이즈 또는 외부로부터 인가된 노이즈가 더미패턴(115)을 통해 접지패턴(130)으로 인도된다.
상기와 같이 구동소자(120)가 실장된 베이스필름(110)의 제1면에는 솔더레지스트(solder resist)와 같은 절연층(116)을 도포하여 하부의 입력배선패턴(112)과 출력배선패턴(114) 및 더미패턴(115)을 보호하게 된다. 이때, 상기 절연층(116)은 제1면 전체에 형성될 필요는 없으며, 특히 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)에는 형성되지 않아, 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)의 입력배선패턴(112)과 출력배선패턴(114)이 외부로 노출되어, 표시장치에 설치될 경우 입력배선패턴(112)과 출력배선패턴(114)이 각각 PCB의 배선과 표시장치의 패드에 접속되도록 한다.
상술한 바와 같이, 본 발명에서는 베이스필름(110)의 제1면에 더미패턴(115)을 형성하고 제2면에 접지패턴(130)을 형성하고, 상기 더미패턴(115)과 접지패턴(130)을 베이스필름(110)에 형성된 홀(118)을 통해 전기적으로 접속한다.
따라서, 베이스필름(110)에 실장되는 구동소자(120)를 구동할 때, 노이즈가 발생하거나 외부로부터 인가되는 경우, 상기 노이즈가 더미패턴(115)으로 유입되고 이 유입된 노이즈가 홀(118) 내부의 금속층(132)을 거쳐 접지패턴(130)으로 전송되어 이 접지패턴(130)에서 노이즈를 제거함으로써 제1면에 발생하는 노이즈를 저감할 수 있게 된다..
접지패턴(130)은 어떠한 형태나 면적으로 형성될 수도 있지만, 노이즈가 접지패턴(130)에 유입되어 제거되므로, 상기 접지패턴(130)은 유입된 노이즈가 제거될 정도의 형상이나 면적으로 형성하는 것이 바람직하다.
또한, 필요하다면 상기 접지패턴(130)은 금속재질로 이루어진 표시장치의 탑케이스(top case) 등에 전기적으로 접속되거나 물리적으로 접촉됨으로써 유입된 노이즈를 표시장치 외부로 배출할 수도 있을 것이다.
이하에서는 도면을 참조하여 상기와 같은 구성의 연성회로기판을 형성하는 방법을 설명한다.
도 3a-도 3e는 본 발명의 제1실시예에 따른 연성회로기판을 형성하는 방법을 나타내는 도면으로, 이때의 도면은 도 2의 II-II'선 단면도이다.
우선, 도 3a에 도시된 바와 같이, 폴리이미드(PI;polyimide), 폴리에스테르(PE; polyester), 폴리에틸렌테레프탈레이트(PET: Polyethylene Terephthalate), 폴리에틸렌나프탈렌 (PEN; poly ethylene napthalene), 폴리카보네이트(PC; poly carbonate) 등의 고분자 물질로 이루어지고 제1면 및 제2면에 금속박막층(111)이 형성된 베이스필름(110)을 준비한 후, 레이저 등을 이용하여 설정된 위치에 홀(118)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 스퍼터링(sputtering)법 등에 의해 홀(118) 내부에 Al 등과 같은 도전성이 좋은 물질에 의해 금속층(132)을 형성한 다.
그 후, 도 3c에 도시된 바와 같이 베이스필름(110)의 양면에 포토레지스트를 도포하고 포토공정에 의해 현성하여 포토레지스트패턴(162)을 형성한 후, 도금법에 의해 포토레지스트패턴(162)을 통해 노출되는 제1면 및 제2면 상의 금속박막층(111)상에 금, 알루미늄, 구리와 같은 금속층(112a,114a)을 적층한다.
이어서, 도 3d에 도시된 바와 같이, 포토레지스트패턴(162)을 제거(strip)하여 베이스필름(110)의 제1면의 금속박막층(111) 상에 입력배선패턴(112)과 출력배선패턴(114) 및 더미패턴(115)을 형성하고 베이스필름(110)의 제2면의 금속박막층(111) 상에 접지패턴(130)을 형성한다.
그 후, 도 3e에 도시된 바와 같이, 상기 입력배선패턴(112), 출력배선패턴(114), 더미패턴(115) 및 접지패턴(130)을 마스크층으로 하여 하부의 금속박막층(111)을 식각함으로써 회로를 형성하고, 솔더레지스트를 이너리드영역(A1), 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)을 제외한 베이스필름(110)의 제1면상에 도포함으로써 연성회로기판(101)을 완성한다. 한편, 상기 패턴(112,114,115,130)은 접합력 향상 및 산화방지효과를 위해 도금 등의 표면처리층을 형성할 수 있다.
상기와 같이 본 발명에서는 도금법에 의해 베이스필름(110)상에 입력배선패턴(112), 출력배선패턴(114), 더미패턴(115) 및 접지패턴(130)을 형성할 수 있지만, 본 발명의 연성회로기판이 이러한 방법에 의해서만 형성되는 것은 아니다. 즉, 상기 입력배선패턴(112), 출력배선패턴(114), 더미패턴(115) 및 접지패턴(130)은 베이스필름(110)의 제1면 및 제2면에 스퍼터링법 등에 의해 도전물질을 적층한 후 포토레지스트 및 식각액을 이용한 포토식각공정에 의해 형성할 수도 있을 것이다.
상기와 같이 제작된 연성회로기판(101)의 이너리드영역(A1) 위에 구동소자(120)를 위치시키고 열압착에 의해 구동소자(120)를 실장한 후, 실장부분을 레진으로 도포한다.
상기와 같이 구동소자(120)가 실장된 연성회로기판은 제1아우터리드영역(A2)을 표시장치의 PCB에 접착하고 제2아우터리드영역(A3)을 표시패널의 패드영역에 부착함으로써 표시장치로의 설치가 완료된다.
도 4a 및 도 4b는 본 발명의 제2실시예에 따른 연성회로기판을 나타내는 도면이다. 이때, 이 실시들의 구조는 제1실시예와 거의 유사한 형상으로 형성되고 더미패턴의 홀의 형태 및 위치만이 다르므로, 동일한 구조에 대해서는 설명을 생략하고 다른 구조에 대해서만 설명한다.
도 4a 및 도 4b에 도시된 바와 같이, 이 실시예의 연성회로기판(201)에서는 복수의 더미패턴(215) 각각이 입력배선패턴(212) 사이 및 출력배선패턴(214) 사이에 형성된다. 도 2a에 도시된 구조에서는 더미패턴(115)의 단부가 이너리드영역(A1) 내에 형성되어 더미패턴(115)이 접합부재를 통해 구동소자(120)에 직접 접속되는데 반해, 이 실시예에서는 더미패턴(215)의 단부가 이너리드영역(A1)내에 형성되지 않기 때문에 더미패턴(215)은 구동소자(220)와는 접속되지 않는 아일래드(island)형상으로 형성된다.
이 실시예에서는 비록 더미패턴(215)이 구동소자(220)와 접속되지 않고 다른 입력배선패턴(212) 사이 및 출력배선패턴(214)과도 절연되어 있지만, 구동소자(220)가 구동함에 따른 노이즈가 구동소자(220)의 단자로부터 상기 더미패턴(215)으로 유입되거나 입력배선패턴(212) 사이 또는 출력배선패턴(214)으로부터 더미패턴(215)으로 유입된 후 베이스필름(210)의 제2면에 형성된 접지패턴(230)으로 전송되어 제거된다.
도면에서는 더미패턴(215)이 형성되는 영역에 홀(218)이 하나만 형성되지만, 상기 홀(218)의 2개 이상 복수개 형성될 수도 있으며, 이러한 홀(218)은 더미패턴(215)이 형성되는 영역 어디에도 형성될 수 있을 것이다.
도 5a-도 5d는 본 발명의 3-6실시예에 따른 연성회로기판의 구조를 나타내는 평면도이다.
도 5a에 도시된 바와 같이, 본 발명의 제3실시예에 따른 연성회로기판에서는 복수의 더미패턴(315) 각각이 입력배선패턴(312) 사이 및 출력배선패턴(314) 사이에 배치되고 상기 더미패턴(315)은 이너리드영역(A1)에서 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)까지 연장되어 형성되며, 이너리드영역(A1)에 배치된 더미패턴(315)은 범프와 같은 접합부재에 의해 구동소자의 단자와 직접 연결된다. 이때, 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)가 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)에서 절곡되어 있으므로, 더미패턴(315)의 형상도 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)에서 절곡된다.
제1실시예에서는 더미패턴(115)의 길이가 입력배선패턴(112) 및 출력배선패턴(114)의 길이에 비해 짧았지만, 이 실시예에서는 더미패턴(315)의 길이가 입력배선패턴(312) 및 출력배선패턴(314)의 길이와 실질적으로 동일하게 형성된다. 이와 같이, 본 발명에서는 더미패턴(315)의 길이가 특정하게 한정될 필요가 없으며 노이즈 발생유형에 따라 다양한 길이로 더미패턴(315)을 형성할 수 있을 것이다.
도 5b에 도시된 바와 같이, 본 발명의 제4실시예에 따른 연성회로기판에서는 더미패턴(315)가 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)까지 연장되어 입력배선패턴(312) 및 출력배선패턴(314)과 거의 유사한 길이로 형성되지만, 이너리드영역(A1)에는 형성되지 않기 때문에, 더미패턴(315)이 구동소자와는 직접적으로 연결되지 않고 아일래드형태를 이룬다.
도 5c에 도시된 제5실시예에서는 복수의 더미패턴(315) 각각이 입력배선패턴(312) 사이 및 출력배선패턴(314) 사이에 배치되고 상기 더미패턴(315)은 이너리드영역(A1)에서 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)까지 연장되어 형성되며, 이너리드영역(A1)에 배치된 더미패턴(315)은 범프와 같은 접합부재에 의해 구동소자의 단자와 직접 연결된다.
이때, 더미패턴(315)과 접지패턴(330)을 접속시키는 홀(332)은 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)에 형성된다.
즉, 이 실시예의 구조는 제2실시예의 구조와 동일하지만, 제2실시예에서는 홀이 이너리드영역(A1)에 형성되는 반면, 이 실시예에서는 홀(332)이 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)에 형성된다.
이와 같이, 본 발명에서 홀(332)의 형성위치는 더미패턴(315)이 형성되는 베이스필름(310)의 다양한 위치에 형성될 수 있을 것이다. 즉, 이 실시예뿐만 아니라 예시된 모든 실시예에서도 접지패턴(330)과 전기적으로 접속될 수만 있다면 다양한 형상의 더미패턴(315)에 대응하는 베이스필름(310)의 어떠한 위치에도 홀(332)이 형성될 수 있을 것이다.
도 5d에 도시된 실시예에서는 더미패턴(315)이 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)과 그 근처에만 형성된다. 즉, 더미패턴(315)이 구동소자와는 일정 거리 이격된 위치에 형성된다. 이러한 구조에서도 구동소자가 구동할 때 발생하는 노이즈가 상기 더미패턴(315)으로 유입되어 접지패턴(330)으로 전송됨으로써 노이즈가 표시소자의 내부로 침투하는 것을 효과적으로 예방할 수 있게 된다.
이때, 상기 더미패턴(315)은 일정 폭의 띠형상으로 형성될 수도 있지만, 도면에 도시된 바와 같이 다각형 형상으로 형성될 수도 있다. 도면에는 비록 상기 더미패턴(315)이 특정 형상의 다각형상으로 이루어지지만, 상기 더미패턴(315)은 삼각형상, 원형상, 타원형상과 같이 다양한 형상으로 형성될 수 있다.
도 6a 및 도 6b는 본 발명의 제7실시예 및 제8실시예를 나타내는 평면도이다.
도 6a에 도시된 바와 같이, 이 실시예에서는 더미패턴(415)이 각각 제1아우터리드영역(A2) 및 제2아우터리드영역(A3)으로 연장되어 제1연결패턴(430a) 및 제2연결패턴(430b)에 의해 인접하는 더미패턴(415)과 전기적으로 연결된다. 도면에서는 상기 제1연결패턴(430a)이 제1아우터리드영역(A2)으로 연장되는 모든 더미패턴(415)와 연결되고 제2연결패턴(430b)이 제2아우터리드영역(A3)으로 연장되는 모드 더미패턴(415)과 연결되지만, 상기 제1연결패턴(430a) 및 제2연결패턴(430b)는 각각 서로 인접하는 더미패턴(415)만을 연결하거나 설정된 개수의 더미패턴(415)만을 연결할 수 있다.
도 6b에 도시된 바와 같이, 이 실시예에서는 더미패턴(415)이 각각 이너리드영역(A1)으로 연장되어 제1연결패턴(430a) 및 제2연결패턴(430b)에 의해 인접하는 더미패턴(415)과 전기적으로 연결된다. 이때, 이 실시예에서도 모든 더미패턴(415)이 제1연결패턴(430a) 및 제2연결패턴(430b)에 의해 연결될 수도 있고 설정된 개수의 더미패턴(415)만이 연결될 수도 있다.
이와 같이, 더미패턴(415)이 연결패턴(430a,430b)에 의해 연결되어 복수의 더미패턴(415)이 전기적으로 연결됨에 따라 노이즈의 방출통로가 다양하게 형성되어 노이즈가 더욱 원활하게 접지패턴으로 유입되어 노이즈를 효과적으로 저감할 수 있게 된다.
상술한 바와 같이, 본 발명에서는 베이스필름의 제1면에 더미패턴을 형성하고 제2면에 접지패턴을 형성하여 베이스필름에 형성된 홀을 통해 더미패턴과 접지패턴을 전기적으로 연결하여 구동소자 등으로부터 발생하는 노이즈를 더미패턴에서 접지패턴으로 전송함으로써 노이즈를 저감할 수 있게 된다.
한편, 상술한 상세한 설명에서는 본 발명을 특정한 구조로 설명하고 있지만, 본 발명이 이러한 특정한 구조에 한정되는 것은 아니다. 더미패턴과 접지패턴에 의해 노이즈를 저감한다는 기본적인 개념을 이용하여 적용할 수 있는 모든 구성을 포함할 것이다.
110 : 베이스필름 112 : 입력배선패턴
114 : 출력배선패턴 115 : 더미패턴
118 : 홀 130 : 접지패턴
132 : 도전층

Claims (12)

  1. 제1면 및 제2면을 도통하는 홀을 포함하는 베이스 필름;
    상기 베이스 필름의 제1면에 형성된 적어도 하나의 입력배선패턴, 출력배선패턴 및 더미패턴; 및
    상기 베이스필름의 제2면에 형성되고 홀을 통해 상기 더미패턴과 전기적으로 연결되는 접지패턴을 포함하는 연성회로기판.
  2. 제1항에 있어서, 상기 더미패턴은 이웃하는 더미패턴과 연결되는 것을 특징으로 하는 연성회로기판.
  3. 제1항에 있어서, 상기 더미패턴은 다각형상, 원형상 또는 타원형상으로 형성되는 것을 특징으로 하는 연성회로기판.
  4. 제1항 또는 제2항에 있어서, 복수의 더미패턴은 적어도 하나의 입력배선패턴 또는 출력배선패턴 사이에 형성되는 것을 특징으로 하는 연성회로기판.
  5. 제1항에 있어서, 상기 입력배선패턴, 출력배선패턴, 더미패턴 및 접지패턴은 도전물질로 이루어진 것을 특징으로 하는 연성회로기판.
  6. 제1항에 있어서, 상기 베이스필름에는 복수의 홀이 형성되어, 상기 더미패턴이 복수의 홀을 통해 접지패턴과 전기적으로 연결되는 것을 특징으로 하는 연성회로기판.
  7. 제1항에 있어서, 상기 홀 내부는 도전재로 충진되어 상기 더미패턴을 접지패턴과 전기적으로 접속하는 것을 특징으로 하는 연성회로기판.
  8. 제1면과 제2면을 도통하는 홀을 포함하는 베이스 필름;
    상기 베이스 필름의 제1면에 형성된 적어도 하나의 입력배선패턴, 출력배선패턴 및 더미패턴;
    상기 베이스 필름의 제2면에 형성되고 베이스 필름의 홀을 통해 상기 더미패턴과 전기적으로 연결되는 접지패턴; 및
    상기 베이스필름 위에 실장되어 입력배선패턴 및 출력배선패턴과 접속되는 반도체소자로 구성된 반도체 패키지.
  9. 제8항에 있어서, 상기 구동소자는 더미패턴과 전기적으로 접속되는 반도체 패키지.
  10. 제8항에 있어서, 상기 구동소자는 더미패턴과 전기적으로 절연되는 반도체 패키지.
  11. 적어도 하나의 홀이 형성되고 구동소자가 실장되는 이너리드영역 및 외부장치와 접합되는 아우터리드영역을 포함하는 베이스필름;
    상기 베이스필름의 제1면에 형성된 입력배선패턴 및 출력배선패턴;
    상기 베이스필름의 제1면에 형성된 노이즈가 유입되는 적어도 하나의 더미패턴; 및
    상기 베이스필름의 제2면에 형성되어 상기 홀을 통해 더미패턴과 접속되어 더미패턴에 유입된 노이즈를 제거하는 접지패턴으로 구성된 연성회로기판.
  12. 적어도 하나의 홀이 형성되고 구동소자가 실장되는 이너리드영역 및 외부장치와 접합되는 아우터리드영역을 포함하는 베이스필름;
    상기 베이스필름의 제1면에 형성된 입력배선패턴 및 출력배선패턴;
    상기 베이스필름의 제1면에 형성된 노이즈가 유입되는 적어도 하나의 더미패턴;
    상기 베이스필름의 제2면에 형성되어 상기 홀을 통해 더미패턴과 접속되어 더미패턴을 유입된 노이즈를 제거하는 접지패턴;
    상기 베이스필름의 이너리드영역에 실장되며, 상기 입력배선패턴 및 출력배선패턴에 접속 실장되는 반도체소자로 구성된 반도체패키지.
KR1020120128367A 2012-11-13 2012-11-13 반도체 패키지용 연성회로기판 KR101951956B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120128367A KR101951956B1 (ko) 2012-11-13 2012-11-13 반도체 패키지용 연성회로기판
US14/066,905 US9332649B2 (en) 2012-11-13 2013-10-30 Flexible printed circuit board for packaging semiconductor device and method of producing the same
TW102140926A TWI538074B (zh) 2012-11-13 2013-11-11 可撓性電路板及其製造方法，以及半導體封裝
CN201310565531.0A CN103809314A (zh) 2012-11-13 2013-11-13 柔性电路板、半导体封装件及制造柔性电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120128367A KR101951956B1 (ko) 2012-11-13 2012-11-13 반도체 패키지용 연성회로기판

Publications (2)

Publication Number Publication Date
KR20140062607A true KR20140062607A (ko) 2014-05-26
KR101951956B1 KR101951956B1 (ko) 2019-02-26

Family

ID=50680951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120128367A KR101951956B1 (ko) 2012-11-13 2012-11-13 반도체 패키지용 연성회로기판

Country Status (4)

Country Link
US (1) US9332649B2 (ko)
KR (1) KR101951956B1 (ko)
CN (1) CN103809314A (ko)
TW (1) TWI538074B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060218A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 표시 장치
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same
WO2019088563A1 (ko) * 2017-11-02 2019-05-09 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지
WO2020149558A1 (ko) * 2019-01-14 2020-07-23 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
US10991646B2 (en) 2017-03-03 2021-04-27 Silicon Works Co., Ltd. Flexible circuit board for display
KR20210077662A (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9902006B2 (en) 2014-07-25 2018-02-27 Raytheon Company Apparatus for cleaning an electronic circuit board
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
KR102325189B1 (ko) * 2015-02-17 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR20160110861A (ko) 2015-03-13 2016-09-22 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함하는 표시 장치
TWI641106B (zh) * 2016-12-15 2018-11-11 南茂科技股份有限公司 晶片封裝基板與晶片封裝結構
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
JP2019159240A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 表示パネル
CN108807717B (zh) * 2018-08-14 2019-11-15 武汉华星光电半导体显示技术有限公司 一种显示面板及绑定方法
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
KR20210020673A (ko) * 2019-08-16 2021-02-24 삼성전기주식회사 인쇄회로기판
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917902A (ja) * 1995-06-29 1997-01-17 Shin Etsu Polymer Co Ltd チップ状半導体素子装着用の配線回路基板およびその製造方法
US20050263846A1 (en) * 2004-05-31 2005-12-01 Yasunori Inoue Circuit device
KR20100021899A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329684A (ja) 1986-07-23 1988-02-08 株式会社　タカラ 水利用マスク玩具
JPH0464277A (ja) * 1990-07-04 1992-02-28 Sumitomo Bakelite Co Ltd 印刷回路板の製造方法
US5341233A (en) * 1991-05-15 1994-08-23 Idemitsu Kosan Co., Ltd. Liquid crystal module with tab assemblies connected through a flexible circuit board
JP2916824B2 (ja) * 1991-05-31 1999-07-05 アルプス電気株式会社 液晶表示装置
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
KR100240818B1 (ko) * 1996-08-01 2000-01-15 나시모토 류조 테이프캐리어패키지를 구비한 액정표시장치
TW379432B (en) * 1998-09-14 2000-01-11 Worldwide Semiconductor Mfg Method of manufacturing self-aligned shield wires
JP3229286B2 (ja) 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP3596471B2 (ja) 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
JP3741005B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
TWI310670B (en) 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
TWI310983B (en) 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
CN101651133B (zh) * 2008-08-13 2011-03-16 奇景光电股份有限公司 降低电磁干扰的膜上芯片布线方法与结构
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917902A (ja) * 1995-06-29 1997-01-17 Shin Etsu Polymer Co Ltd チップ状半導体素子装着用の配線回路基板およびその製造方法
US20050263846A1 (en) * 2004-05-31 2005-12-01 Yasunori Inoue Circuit device
KR20100021899A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060218A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 인쇄 회로 기판 및 이를 포함하는 표시 장치
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same
US10991646B2 (en) 2017-03-03 2021-04-27 Silicon Works Co., Ltd. Flexible circuit board for display
WO2019088563A1 (ko) * 2017-11-02 2019-05-09 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지
US11239172B2 (en) 2017-11-02 2022-02-01 Lg Innotek Co., Ltd. Flexible circuit board and chip package including same
US11694964B2 (en) 2017-11-02 2023-07-04 Lg Innotek Co., Ltd. Flexible circuit board and chip package including same
WO2020149558A1 (ko) * 2019-01-14 2020-07-23 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
KR20210077662A (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
US11233000B2 (en) 2019-03-05 2022-01-25 Magnachip Semiconductor, Ltd. Semiconductor package with inner lead pattern group and method for manufacturing the semiconductor package

Also Published As

Publication number Publication date
TW201426888A (zh) 2014-07-01
TWI538074B (zh) 2016-06-11
US9332649B2 (en) 2016-05-03
KR101951956B1 (ko) 2019-02-26
US20140131889A1 (en) 2014-05-15
CN103809314A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
US10903127B2 (en) Film for a package substrate
US8537091B2 (en) Flat panel display
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
KR100723492B1 (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
US11775110B2 (en) Display apparatus
CN109979907B (zh) 电子产品
KR20120030776A (ko) 테이프 패키지
KR20180020430A (ko) 연성 회로 기판
KR101396433B1 (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
WO2017138443A1 (ja) 半導体装置及び表示装置
JP2009212328A (ja) 回路基板、電気光学装置及び電子機器
US10692815B2 (en) Chip on glass package assembly
KR102059477B1 (ko) 연성 회로 기판
TWI381502B (zh) 平面顯示器與晶片接合墊
US20230420349A1 (en) Semiconductor package and display apparatus including the same
KR20190045037A (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법
KR20230082920A (ko) 필름 패키지
US20200135695A1 (en) Chip on film package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant