TWI641106B - 晶片封裝基板與晶片封裝結構 - Google Patents

Abstract

一種晶片封裝基板，其包括可撓性薄膜、多個引腳、多條第一線路、導電層、多個導電件以及多條第二線路。可撓性薄膜具有多個封裝區與兩傳輸區。這些引腳與這些第一線路設置於可撓性薄膜的其中一表面，且導電層與這些第二線路設置於可撓性薄膜的另一表面。這些引腳與這些第一線路分別設置於這些封裝區內，且這些引腳自對應的封裝區的晶片接合區內向外延伸。導電層位於兩傳輸區內。這些第一線路分別透過貫通可撓性薄膜的這些導電件電性連接這些第二線路，且這些第二線路電性連接於至少其中一個傳輸區內的導電層。

Description

晶片封裝基板與晶片封裝結構

本發明是有關於一種封裝基板與封裝結構，且特別是有關於一種晶片封裝基板與晶片封裝結構。

以往的薄膜覆晶(chip on film, COF)封裝與捲帶承載封裝(tape carrier package, TCP)等半導體產品是以捲帶式傳輸進行封裝作業，在捲帶傳輸過程中，捲帶上的可撓性薄膜與晶片會積存靜電荷，一旦使晶片與可撓性薄膜的電路進行電性接合，兩者之間的電位差會產生瞬間大電壓的靜電放電，時常發生燒毀晶片的內部積體電路的情況。

通常而言，可撓性薄膜可具有封裝區與傳輸區，其中封裝區內設有引腳與靜電防護線路，傳輸區設有傳輸孔與位於傳輸孔周圍的金屬層，且引腳、靜電防護線路以及金屬層皆位於可撓性薄膜的同一表面。捲帶式傳輸是透過傳動齒輪或滾輪來帶動可撓性薄膜以進行各種封裝製程，在此過程中，傳動齒輪或滾輪會與金屬層接觸以將靜電(即絕緣的可撓性薄膜在傳輸作業中不斷重複的摩擦、剝離等動作而累積的大量靜電荷)導出。然而，在傳動齒輪的齒部或滾輪與金屬層接觸的過程中，金屬層可能受摩擦而被刮除並產生金屬微粒。金屬微粒可能附著於封裝區內並與引腳橋接，進而造成電性短路。

本發明提供一種晶片封裝基板，其在提供靜電防護的同時，也可避免導電微粒導致引腳橋接。

本發明提供一種晶片封裝結構，其具有良好的品質與可靠度。

本發明提出一種晶片封裝基板，其包括可撓性薄膜、多個引腳、導電層、多條第一線路、多個導電件以及多條第二線路。可撓性薄膜具有第一表面、相對於第一表面的第二表面、多個封裝區以及位於這些封裝區的相對兩側的兩傳輸區，其中各個封裝區具有相對的兩第一邊、相對的兩第二邊以及晶片接合區，且兩傳輸區分別相鄰於各個封裝區的兩第二邊。這些引腳設置於第一表面上，且分別位於這些封裝區內，各個封裝區內的這些引腳分別自對應的晶片接合區內向兩第一邊延伸。導電層設置於第二表面上，且位於兩傳輸區內。這些第一線路設置於第一表面上，且分別位於這些封裝區內，各條第一線路的至少局部位於對應的晶片接合區內。這些導電件分別位於這些封裝區內，且貫通第一表面與第二表面。這些第二線路設置於第二表面上，且分別對應於這些封裝區，其中這些第一線路分別透過這些導電件電性連接這些第二線路，且這些第二線路分別自這些導電件向對應的封裝區的兩第二邊的至少其一延伸，並電性連接於兩傳輸區的至少其一內的導電層。

本發明提出一種晶片封裝結構，其包括可撓性薄膜、晶片、多個引腳、至少一第一線路、至少一導電件以及至少一第二線路。可撓性薄膜具有第一表面、相對於第一表面的第二表面、相對的兩第一邊、相對的兩第二邊以及晶片接合區。晶片設置於第一表面上，且位於晶片接合區內。這些引腳設置於第一表面上，其中這些引腳自晶片接合區內向兩第一邊延伸，且晶片與這些引腳電性連接。第一線路設置於第一表面上，且第一線路的至少局部位於晶片接合區內。導電件貫通第一表面與第二表面。第二線路設置於第二表面上，其中第一線路透過導電件電性連接第二線路，且第二線路自導電件向兩第二邊的至少其一延伸。第二線路的端部與兩第二邊的至少其一切齊。

基於上述，本發明的晶片封裝基板是使靜電防護線路自引腳所在的第一表面貫穿可撓性薄膜而延伸至相對於第一表面的第二表面，並進一步延伸至位於第二表面上的傳輸區內的導電層。因此，在透過傳動齒輪或滾輪帶動可撓性薄膜的過程中，即便傳動齒輪或滾輪與導電層相接觸摩擦而產生導電微粒，導電微粒也不會附著於第一表面而與第一表面上的引腳橋接，藉以避免產生電性短路的情況。換言之，採用本發明的晶片封裝基板製作而得的晶片封裝結構可具有良好的品質與可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是本發明一實施例的晶片封裝基板的局部俯視示意圖。圖2是圖1的晶片封裝基板的局部底視示意圖。圖3是圖1的晶片封裝基板沿線段A-A的剖面示意圖，其中圖3省略繪示部分引腳。請參考圖1至圖3，在本實施例中，晶片封裝基板100包括可撓性薄膜110、多個引腳120、導電層130、多條第一線路140、多個導電件150以及多條第二線路160，其中可撓性薄膜110的材質可為聚醯亞胺(PI)或聚酯樹脂(PET)，且具有彼此相對的第一表面111與第二表面112、多個封裝區113以及位於這些封裝區113的相對兩側的傳輸區114與115。這些引腳120設置於第一表面111上，且包括多個第一引腳120a與第二引腳120b。這些第一引腳120a與這些第二引腳120b設置於這些封裝區113內。

以其中一個封裝區113為例，這些第一引腳120a與這些第二引腳120b彼此相對設置，且這些第一引腳120a與這些第二引腳120b包括訊號引腳、電源引腳、接地引腳及虛置引腳。進一步而言，封裝區113具有相對的兩個第一邊113a與113b、相對的兩個第二邊113c與113d以及晶片接合區113e，且傳輸區114與115分別相鄰於封裝區113的兩個第二邊113c與113d。這些第一引腳120a與這些第二引腳120b分別自晶片接合區113e內向外延伸至兩個第一邊113a與113b，其中晶片接合區113e具有第一側邊113f以及相對於第一側邊113f的第二側邊113g，其中這些第一引腳120a沿著第一側邊113f相鄰排列，且這些第二引腳120b沿著第二側邊113g相鄰排列。也就是說，這些第一引腳120a與這些第二引腳120b分別自晶片接合區113e內穿過第一側邊113f與第二側邊113g而延伸至第一邊113a與113b。

導電層130設置於第二表面112上，且位於傳輸區114與115內。這些第一線路140設置於第一表面111上，且分別位於這些封裝區113內。各條第一線路140的至少局部位於對應的晶片接合區113e內，如圖1所示，其中一條第一線路140完全位於對應的晶片接合區113e內，另一條第一線路140自對應的晶片接合區113e朝向第二邊113c及/或113d延伸而出，但以不與對應的封裝區113內的引腳120橋接以及不伸入傳輸區114與115為原則。在本實施例中，各條第一線路140可為虛置線路或接地線路，其中各條第一線路140位於對應的晶片接合區113e內的這些第一引腳120a與這些第二引腳120b之間，且其延伸方向平行於對應的晶片封裝區113e的第一側邊113f與第二側邊113g。

這些導電件150分別位於這些封裝區113內，其可以是貫通第一表面111與第二表面112的導電通孔。另一方面，這些第二線路160設置於第二表面112上，且分別對應於這些封裝區113。在其中一個封裝區113內，兩條第二線路160分別自位於晶片接合區113e內的兩個導電件140朝向傳輸區114與115(或第二邊113c與113d)延伸，而分別與位於傳輸區114與115內的導電層130電性連接。第一線路140透過前述兩個導電件150分別電性連接前述兩條第二線路160，也就是說，前述兩個導電件150分別落在第一線路140與前述兩條第二線路160重疊處，以導通分別位於可撓性薄膜110的相對兩個表面111、112的第一線路140與前述兩條第二線路160。在另一個封裝區113內，兩條第二線路160分別自位於晶片接合區113e外的兩個導電件150朝向傳輸區114與115(或第二邊113c與113d)延伸，而分別與位於傳輸區114與115內的導電層130電性連接。第一線路140透過前述兩個導電件150分別電性連接前述兩條第二線路160，也就是說，前述兩個導電件150分別落在第一線路140與前述兩條第二線路160重疊處，以導通分別位於可撓性薄膜110的相對兩個表面111、112的第一線路140與前述兩條第二線路160。此外，在其他未繪示的實施例中，至少一個第一引腳120a及/或第二引腳120b可連接至第一線路140，以作為接地引腳。

在本實施例中，可撓性薄膜110還具有多個傳輸孔116，分別位於傳輸區114與115內，且導電層130分佈於各個傳輸區114或115中這些傳輸孔116以外的區域。舉例來說，導電層130可以是兩條金屬細線131，分別位於傳輸區114與115內且沿著這些封裝區113的第二邊113c與113d延伸，也就是說，前述兩條金屬細線131的延伸方向與這些傳輸孔116的排列方向互為平行。在其他實施例中，導電層130也可以佈滿整個傳輸區114與115中傳輸孔116以外的區域。

圖4是本發明一實施例的晶片封裝結構的俯視示意圖。為求清楚表示與便於說明，圖4的晶片200以透視的方式繪示，並省略繪示封裝膠體。請參考圖1至圖4，在本實施例中，晶片封裝結構10可以是採用晶片封裝基板100製作而得，其中傳輸區114與115以及其餘部分的封裝區113於靜電釋放與封裝完畢後業已切除。由於靜電防護線路(即第一線路140、導電件150以及第二線路160)自第一引腳120a與第二引腳120b所在的第一表面111貫穿可撓性薄膜110而延伸至相對於第一表面111的第二表面112，並進一步延伸至位於第二表面112上的傳輸區114與115內的導電層130。因此，在透過傳動齒輪或滾輪帶動可撓性薄膜110的過程中，傳動齒輪或滾輪會與導電層130相接觸而將靜電(即絕緣的可撓性薄膜110在傳輸作業中不斷重複的摩擦、剝離等動作而累積的大量靜電荷)導出。即便傳動齒輪或滾輪與導電層130摩擦而刮除導電層130並產生導電微粒，導電微粒也不會附著於第一表面111而與第一表面111上的第一引腳120a與第二引腳120b橋接，藉以避免產生電性短路的情況。換言之，採用晶片封裝基板100製作而得的晶片封裝結構10可具有良好的品質與可靠度。

在本實施例中，晶片封裝結構10包括可撓性薄膜110、晶片200、多個引腳120、第一線路140、兩個導電件150以及兩條第二線路160。需說明的是，本發明對於第一線路140、導電件150以及第二線路160等構件的數量不加以限定，可視實際設計需求而作調整。可撓性薄膜110具有第一表面111、相對於第一表面111的第二表面112、相對的第一邊113a與113b、相對的第二邊113c與113d以及晶片接合區113e。晶片200設置於第一表面111上，且位於晶片接合區113e內。這些引腳120設置於第一表面111上，且包括多個第一引腳120a與第二引腳120b。這些第一引腳120a與120b、第一線路140、前述兩個導電件150以及前述兩條第二線路160等構件的設置方式與連接關係可參照上述說明，於此便不贅述。封裝完畢後，傳輸區114與115以及其餘部分的封裝區113業已切除，因此前述兩條第二線路160的端部分別和第二邊113c與113d切齊。

晶片200包括多個第一凸塊210、多個第二凸塊220以及至少一個第三凸塊230，其中這些第一凸塊210與這些第二凸塊220包括訊號凸塊、電源凸塊、接地凸塊及虛置凸塊，這些第三凸塊230包括接地凸塊或虛置凸塊，且這些第一凸塊210、這些第二凸塊220以及第三凸塊230面向可撓性薄膜110的第一表面111。這些第一凸塊210對應於這些第一引腳120a而沿晶片接合區113e的第一側邊113f相鄰排列，且這些第二凸塊220對應於這些第二引腳120b而沿晶片接合區113e的第二側邊113g相鄰排列。這些第一凸塊210可透過熱壓合的方式分別與這些第一引腳120a相接合，且這些第二凸塊220可透過熱壓合的方式分別與這些第二引腳120b相接合。另一方面，在本實施例中，第三凸塊230的數量為多個，且對應於第一線路140設置。這些第三凸塊230位於這些第一凸塊210與這些第二凸塊220之間，其中這些第三凸塊230的排列方向平行於第一側邊113f及第二側邊113g，且可透過熱壓合的方式與第一線路140相接合。詳細而言，這些第三凸塊230可將晶片200上的靜電透過第一線路140、前述兩個導電件150以及前述兩條第二線路160傳導至傳輸區114與115內的導電層130。本實施例的第三凸塊230的數量為多個，可用以支撐可撓性薄膜110，避免可撓性薄膜110於晶片接合區113e處塌陷或彎曲變形，然而，本發明並不限制第三凸塊230的數量。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖5A至圖5C是本發明其他實施例的晶片封裝基板的局部底視示意圖。請參考圖5A，圖5A的晶片封裝基板100A與圖2的晶片封裝基板100的主要差異在於：每一封裝區113內僅設置有一條第二線路160，並延伸至傳輸區114內而與導電層130電性連接。請參考圖5B，圖5B的晶片封裝基板100B與圖2的晶片封裝基板100的主要差異在於：導電層130b包括多個導電環線131b以及多條金屬細線132b，這些導電環線131b分別環繞這些傳輸孔116，且各條金屬細線132b連接任兩相鄰的導電環線131b。請參考圖5C，圖5C的晶片封裝基板100C與圖5B的晶片封裝基板100B的主要差異在於：每一封裝區113內僅設置有一條第二線路160，並延伸至傳輸區114內而與導電層130b電性連接。

圖6是本發明另一實施例的晶片封裝基板的局部俯視示意圖。圖7是圖6的晶片封裝基板的局部底視示意圖。圖8是圖7的晶片封裝基板沿線段B-B的剖面示意圖，其中圖8省略繪示部分引腳。請參考圖6至圖8，本實施例的晶片封裝基板100D與圖1至圖3的晶片封裝基板100的主要差異在於：第一線路140、導電件150以及第二線路160等構件的設置方式與連接關係。在本實施例中，這些第一線路140自對應的晶片接合區113e內分別穿過第一側邊113f與第二側邊113g，而延伸出晶片接合區113e，也就是說，這些第一線路140與這些第一引腳120a及這些第二引腳120b沿著第一側邊113f及第二側邊113g相鄰排列。另一方面，每一條第一線路140可以是位於任兩相鄰的第一引腳120a之間，或者是位於任兩相鄰的第二引腳120b之間。在部分實施態樣中，任兩相鄰的第一引腳120a之間或任兩相鄰的第二引腳120b之間可設置有至少兩條並列的第一線路140。此外，在其他實施例中，這些第一線路140可以只穿過對應的晶片接合區113e的其中一個側邊(即第一側邊113f或第二側邊113g)，而與這些第一引腳120a或這些第二引腳120b沿著第一側邊113f或第二側邊113g相鄰排列。

在本實施例中，這些導電件150位於晶片接合區113e之外，且位於晶片接合區113e的相對兩側旁。穿過第一側邊113f而朝向第一邊113a延伸的部分第一線路140與部分導電件150電性連接，且穿過第二側邊113g而朝向第一邊113b延伸的另一部分第一線路140與另一部分導電件150電性連接。在其他實施例中，導電件150可位於晶片接合區113e內，或者第一線路140與對應的導電件150可完全位於晶片接合區113e內。

在其中一個封裝區113內，第二線路160的數量為四條，其中兩條第二線路160分別與穿過第一側邊113f而朝向第一邊113a延伸的部分第一線路140透過部分導電件150電性連接，且這兩條第二線路160分別延伸至傳輸區114與115內而與導電層130電性連接，而另兩條第二線路160分別與穿過第二側邊113g而朝向第一邊113b延伸的另一部分第一線路140透過另一部分導電件150電性連接，且這另外兩條第二線路160分別延伸至傳輸區114與115內而與導電層130電性連接。也就是說，其中兩條第二線路160與另兩條第二線路160分別位於晶片接合區113e的相對兩側旁。

在另一個封裝區113內，第二線路160的數量為兩條，其中一條第二線路160與穿過第一側邊113f而朝向第一邊113a延伸的部分第一線路140透過部分導電件150電性連接，另一條第二線路160與穿過第二側邊113g而朝向第一邊113b延伸的另一部分第一線路140透過另一部分導電件150電性連接，且前述兩條第二線路160分別延伸至傳輸區114與115而與導電層130電性連接。也就是說，其中一條第二線路160與另一條第二線路160分別位於晶片接合區113e的相對兩側旁。本發明對於任一封裝區113內的第二線路160的數量並不加以限制，在其他實施例中，任一封裝區113內的第二線路160的數量也可以為一個。且本發明對於第二線路160的設置位置也不加以限制，在其他實施例中，任一封裝區113內的第二線路160也可局部位於對應的晶片接合區113e內。

圖9是本發明另一實施例的晶片封裝結構的俯視示意圖。為求清楚表示與便於說明，圖9的晶片200以透視的方式繪示，並省略繪示封裝膠體。請參考圖6至圖9，在本實施例中，晶片封裝結構10A可以是採用晶片封裝基板100D製作而得，其中傳輸區114與115以及其餘部分的封裝區113於封裝完畢後業已切除，晶片封裝結構10A與上述實施例的晶片封裝結構10的主要差異在於：第一線路140、導電件150以及第二線路160等構件的設置方式與連接關係，其中晶片封裝結構10A的第一線路140、導電件150以及第二線路160等構件的設置方式與連接關係可參照上述說明，於此便不贅述。另一方面，本實施例的每一條第一線路140是與一個第三凸塊230對應接合。

綜上所述，本發明靜電防護線路(即第一線路、導電件以及第二線路)自第一引腳與第二引腳所在的第一表面貫穿可撓性薄膜而延伸至相對於第一表面的第二表面，並進一步延伸至位於第二表面上的傳輸區而與導電層電性連接。因此，在透過傳動齒輪或滾輪帶動可撓性薄膜的過程中，傳動齒輪或滾輪會與導電層相接觸而將靜電(即絕緣的可撓性薄膜在傳輸作業中不斷重複的摩擦、剝離等動作而累積的大量靜電荷)導出。即便傳動齒輪或滾輪與導電層摩擦而刮除導電層並產生導電微粒，導電微粒也不會附著於第一表面而與第一表面上的第一引腳與第二引腳橋接，藉以避免產生電性短路的情況。換言之，採用本發明的晶片封裝基板製作而得的晶片封裝結構可具有良好的品質與可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、10A：晶片封裝結構 100、100A~100D：晶片封裝基板 110：可撓性薄膜 111：第一表面 112：第二表面 113：封裝區 113a、113b：第一邊 113c、113d：第二邊 113e：晶片接合區 113f：第一側邊 113g：第二側邊 114、115：傳輸區 116：傳輸孔 120：引腳 120a：第一引腳 120b：第二引腳 130、130b：導電層 131b：導電環線 132b：金屬細線 131：金屬細線 140：第一線路 150：導電件 160：第二線路 200：晶片 210：第一凸塊 220：第二凸塊 230：第三凸塊

圖1是本發明一實施例的晶片封裝基板的局部俯視示意圖。 圖2是圖1的晶片封裝基板的局部底視示意圖。 圖3是圖1的晶片封裝基板沿線段A-A的剖面示意圖。 圖4是本發明一實施例的晶片封裝結構的俯視示意圖。 圖5A至圖5C是本發明其他實施例的晶片封裝基板的局部底視示意圖。 圖6是本發明另一實施例的晶片封裝基板的局部俯視示意圖。 圖7是圖6的晶片封裝基板的局部底視示意圖。 圖8是圖7的晶片封裝基板沿線段B-B的剖面示意圖。 圖9是本發明另一實施例的晶片封裝結構的俯視示意圖。

Claims (15)

1. 一種晶片封裝基板，包括：一可撓性薄膜，具有一第一表面、相對於該第一表面的一第二表面、多個封裝區以及位於該些封裝區的相對兩側的兩傳輸區，其中各該封裝區具有相對的兩第一邊、相對的兩第二邊以及一晶片接合區，且該兩傳輸區分別相鄰於各該封裝區的該兩第二邊；多個引腳，設置於該第一表面上，且分別位於該些封裝區內，各該封裝區內的該些引腳分別自對應的該晶片接合區內向該兩第一邊延伸；一導電層，設置於該第二表面上，且位於該兩傳輸區內；多條第一線路，設置於該第一表面上，且分別位於該些封裝區內，各該第一線路的至少局部位於對應的該晶片接合區內；多個導電件，分別位於該些封裝區內，且貫通該第一表面與該第二表面；以及多條第二線路，設置於該第二表面上，且分別對應於該些封裝區，其中該些第一線路分別透過該些導電件電性連接該些第二線路，且該些第二線路分別自該些導電件向對應的該封裝區的該兩第二邊的至少其一延伸，並電性連接於該兩傳輸區的至少其一內的該導電層。
2. 如申請專利範圍第1項所述的晶片封裝基板，其中各該晶片接合區具有一第一側邊以及相對於該第一側邊的一第二側邊，在任一該封裝區內，該些引腳包括沿著該第一側邊相鄰排列的多個第一引腳以及沿著該第二側邊相鄰排列的多個第二引腳。
3. 如申請專利範圍第2項所述的晶片封裝基板，其中各該第一線路位於任兩相鄰的該些第一引腳或任兩相鄰的該些第二引腳之間。
4. 如申請專利範圍第2項所述的晶片封裝基板，其中各該第一線路位於對應的該晶片接合區內，且位於該些第一引腳與該些第二引腳之間。
5. 如申請專利範圍第1項所述的晶片封裝基板，其中該些第一線路包括虛置線路或接地線路。
6. 如申請專利範圍第1項所述的晶片封裝基板，其中該可撓性薄膜還具有多個傳輸孔，分別位於該兩傳輸區內，且該導電層分佈於各該傳輸區中該些傳輸孔以外的區域。
7. 如申請專利範圍第6項所述的晶片封裝基板，其中該導電層包括兩條金屬細線，分別位於該兩傳輸區內且沿著該些封裝區的該兩第二邊延伸。
8. 如申請專利範圍第6項所述的晶片封裝基板，其中該導電層包括多條導電環線以及多條金屬細線，該些導電環線分別環繞該些傳輸孔，且各該金屬細線連接任兩相鄰的該些導電環線。
9. 一種晶片封裝結構，包括：一可撓性薄膜，具有一第一表面、相對於該第一表面的一第二表面、相對的兩傳輸區、相對的兩第一邊、相對的兩第二邊以及一晶片接合區，且該兩傳輸區分別相鄰於該兩第二邊；一晶片，設置於該第一表面上，且位於該晶片接合區內；多個引腳，設置於該第一表面上，其中該些引腳自該晶片接合區內向該兩第一邊延伸，且該晶片與該些引腳電性連接；一導電層，設置於該第二表面上，且位於該兩傳輸區內；至少一第一線路，設置於該第一表面上，且該第一線路的至少局部位於該晶片接合區內；至少一導電件，貫通該第一表面與該第二表面；以及至少一第二線路，設置於該第二表面上，其中該第一線路透過該導電件電性連接該第二線路，且該第二線路自該導電件向該兩第二邊的至少其一延伸，並電性連接於該兩傳輸區的至少其一內的該導電層。
10. 如申請專利範圍第9項所述的晶片封裝結構，其中該晶片接合區具有一第一側邊以及相對於該第一側邊的一第二側邊，該些引腳包括沿著該第一側邊相鄰排列的多個第一引腳以及沿著該第二側邊相鄰排列的多個第二引腳。
11. 如申請專利範圍第10項所述的晶片封裝結構，其中該第一線路位於任兩相鄰的該些第一引腳或任兩相鄰的該些第二引腳之間。
12. 如申請專利範圍第10項所述的晶片封裝結構，其中該第一線路位於該晶片接合區內，且位於該些第一引腳與該些第二引腳之間。
13. 如申請專利範圍第10項所述的晶片封裝結構，其中該晶片包括多個第一凸塊、多個第二凸塊以及至少一第三凸塊，該些第一凸塊分別與該些第一引腳相接合，該些第二凸塊分別與該些第二引腳相接合，且該第一線路與該第三凸塊相接合。
14. 如申請專利範圍第13項所述的晶片封裝結構，其中該第三凸塊包括虛置凸塊或接地凸塊。
15. 如申請專利範圍第9項所述的晶片封裝結構，其中該第一線路包括虛置線路或接地線路。