CN111668172B - 薄膜覆晶封装结构 - Google Patents
薄膜覆晶封装结构 Download PDFInfo
- Publication number
- CN111668172B CN111668172B CN201910374014.2A CN201910374014A CN111668172B CN 111668172 B CN111668172 B CN 111668172B CN 201910374014 A CN201910374014 A CN 201910374014A CN 111668172 B CN111668172 B CN 111668172B
- Authority
- CN
- China
- Prior art keywords
- chip
- opening
- flexible substrate
- package structure
- encapsulant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title description 6
- 230000017525 heat dissipation Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 39
- 239000000084 colloidal system Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 description 62
- 229910000679 solder Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种薄膜覆晶封装结构包括可挠性基材、线路层、芯片、封装胶体以及散热贴片。线路层与芯片位于可挠性基材上。芯片电性连接线路层。线路层位于可挠性基材与芯片之间。芯片具有彼此相对的第一侧面与第二侧面。封装胶体至少填充于可挠性基材与芯片之间。封装胶体包括覆盖芯片的第一侧面的第一部分与覆盖芯片的第二侧面的第二部分。散热贴片位于可挠性基材上，且覆盖芯片以及封装胶体。散热贴片具有至少二开孔，且二开孔分别位于芯片的相对两侧。二开孔的其一局部暴露出封装胶体的第一部分，且二开孔的另一局部暴露出封装胶体的第二部分。
Description
技术领域
本发明涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。
背景技术
现行的薄膜覆晶封装(Chip on Film,COF)为增进散热效果，会贴附散热贴片于封装结构的表面上，特别是具有芯片的表面上。一般而言，散热贴片是以滚压的方式贴附于芯片封装结构上，由于芯片具有一定的高度，且覆盖芯片四周的底部填充材(即封装胶体)呈不规则坡形，以滚压方式贴附散热贴片于芯片上时，可能因散热贴片未顺应芯片与封装胶体紧密贴合而有拱起及空隙的情况产生。此外，由于散热贴片会完全覆盖住芯片与封装胶体，因此在贴附后无法有效确认散热贴片与芯片和封装胶体之间是否紧密贴合，进而可能因散热贴片拱起及形成空隙而导致散热效率不佳的问题。因此，如何使薄膜覆晶封装结构具有良好的散热效率，将成为重要的一门课题。
发明内容
本发明提供一种薄膜覆晶封装结构，其具有良好的散热效率。
本发明提供一种薄膜覆晶封装结构包括可挠性基材、线路层、芯片、封装胶体以及散热贴片。线路层与芯片位于可挠性基材上。芯片电性连接线路层。线路层位于可挠性基材与芯片之间。芯片具有彼此相对的第一侧面与第二侧面。封装胶体至少填充于可挠性基材与芯片之间。封装胶体包括覆盖芯片的第一侧面的第一部分与覆盖芯片的第二侧面的第二部分。散热贴片位于可挠性基材上，且覆盖芯片以及封装胶体。散热贴片具有至少二开孔，且二开孔分别位于芯片的相对两侧。二开孔的其一局部暴露出封装胶体的第一部分，且二开孔的另一局部暴露出封装胶体的第二部分。
本发明另提供一种薄膜覆晶封装结构包括可挠性基材、线路层、芯片、封装胶体以及散热贴片。线路层与芯片位于可挠性基材上。芯片电性连接线路层。线路层位于可挠性基材与芯片之间。芯片具有背向可挠性基材的背面以及连接背面且彼此相对的第一侧面与第二侧面。封装胶体至少填充于可挠性基材与芯片之间。封装胶体包括覆盖芯片的第一侧面的第一部分与覆盖芯片的第二侧面的第二部分。散热贴片位于可挠性基材上，且覆盖芯片以及封装胶体。散热贴片具有开孔，且开孔局部暴露出芯片的背面、封装胶体的第一部分以及封装胶体的第二部分。
基于上述，本发明的薄膜覆晶封装结构的散热贴片具有至少二开孔，二开孔分别位于芯片的相对两侧，使二开孔的其一局部暴露出封装胶体的第一部分，且二开孔的另一局部暴露出封装胶体的第二部分。此外，本发明的薄膜覆晶封装结构的散热贴片也可以是具有自芯片的一侧跨越芯片的背面至芯片的另一侧的开孔，使开孔局部暴露出芯片的背面、封装胶体的第一部分以及封装胶体的第二部分，因此通过在散热贴片上设置开孔可以有助于作业人员即时确认散热贴片是否有平顺贴合于芯片与封装胶体上，进而可使本发明的薄膜覆晶封装结构具有良好的散热效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是本发明一实施例的薄膜覆晶封装结构的俯视示意图；
图1B是图1A沿剖线A-A’的剖面示意图；
图2是本发明一实施例的薄膜覆晶封装结构的俯视示意图；
图3是本发明一实施例的薄膜覆晶封装结构的俯视示意图；
图4A是本发明一实施例的薄膜覆晶封装结构的俯视示意图；
图4B是图4A沿剖线B-B’的剖面示意图。；
图5A是本发明一实施例的薄膜覆晶封装结构的剖面示意图；
图5B是本发明一实施例的薄膜覆晶封装结构的剖面示意图。
特别说明的是，尽管图1B是图1A沿剖线A-A’的剖面示意图及图4B是图4A沿剖线B-B’的剖面示意图，然而，在图1B与图4B中为了清楚表示相关构件之间的关系，因此图1B与图4B并未按照与图1A及图4A对应的比例示出。
附图标号说明：
100、100a、100b、100c、100d、100e：薄膜覆晶封装结构
102：防焊层
110：可挠性基材
120：线路层
122：引脚
130：芯片
130a：第一侧面
130b：第二侧面
130c：背面
140：封装胶体
142：第一部分
142a：第一表面
144：第二部分
144a：第二表面
150、1501、1502、1503、1504：散热贴片
152、1521：第一开孔
154、1541：第二开孔
159：开孔
156、1561、1562：金属层
158、1581、1582、1583：绝缘薄膜
159a、159b、159c：区块
L1：第一长度
L2：第二长度
R1、R2：方向
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A是本发明一实施例的薄膜覆晶封装结构的俯视示意图。图1B是图1A沿剖线A-A’的剖面示意图。请同时参考图1A与图1B，在本实施例中，薄膜覆晶封装结构100包括可挠性基材110、线路层120、芯片130、封装胶体140以及散热贴片150。可挠性基材110的材质例如是聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)或其他适合的可挠性材料。
在本实施例中，线路层120位于可挠性基材110上，其中线路层120可以包括多个引脚122，如图1A所示。芯片130位于可挠性基材110上，且电性连接线路层120。芯片130可以是采用覆晶(flip-chip)的方式电性连接至线路层120，如图1B所示。进一步而言，线路层120位于可挠性基材110与芯片130之间，且芯片130的相对两侧具有彼此相对的第一侧面130a与第二侧面130b。更具体而言，在本实施例中，芯片130具有相对的两个短边侧与相对的两个长边侧，而彼此相对的第一侧面130a与第二侧面130b位于长边侧。特别说明的是，本发明不限制多个引脚122的配置方式与芯片130的种类，可视实际设计需求而定。
在本实施例中，封装胶体140至少填充于可挠性基材110与芯片130之间。详细而言，封装胶体140包括覆盖芯片130的第一侧面130a的第一部分142与覆盖芯片130的第二侧面130b的第二部分144。封装胶体140的材料例如是环氧模压树脂(Epoxy MoldingCompound,EMC)。特别说明的是，在本实施例中，第一部分142示出为覆盖整个第一侧面130a，且第二部分144示出为覆盖整个第二侧面130b，然而本发明对此不作限制，第一部分142可仅覆盖部分的第一侧面130a，第二部分144可仅覆盖部分的第二侧面130b。
在本实施例中，散热贴片150位于可挠性基材110上，且覆盖芯片130以及封装胶体140。散热贴片150具有第一开孔152与第二开孔154。第一开孔152与第二开孔154分别位于芯片130的相对两侧。更具体而言，在本实施例中，第一开孔152与第二开孔154分别位于芯片130的两个长边侧。此外，第一开孔152局部暴露出封装胶体140的第一部分142；而第二开孔154局部暴露出封装胶体140的第二部分144。通过第一开孔152与第二开孔154的设置，可以有助于作业人员即时确认散热贴片150是否有平顺贴合于芯片130与封装胶体140上，进而可使本发明的薄膜覆晶封装结构100具有良好的散热效率。特别说明的是，在本实施例中仅示出第一开孔152与第二开孔154，然而本发明不限制开孔数量为两个，可视实际设计需求而定。此外，尽管在图1A中示出的第一开孔152与第二开孔154的开孔大小相同，然而本发明不限于此，可视实际需求调整开孔大小。换句话说，第一开孔152与第二开孔154的开孔大小可以相同或不同。
在一些实施例中，为了更全面的观察散热贴片150中同一区块的贴合情形，因此薄膜覆晶封装结构100的第一开孔152与第二开孔154于芯片130的相对两侧可以为对位配置。在此，对位配置即在第一方向R1上第一开孔152或第二开孔154互相对准。换句话说，第一开孔152与第二开孔154分别位于第二方向R2的相同位置上而形成对位。
在一些实施例中，为了有效地维持线路层120的特性，薄膜覆晶封装结构100还可以包括防焊层102。防焊层102位于线路层120上，以避免线路层120产生氧化。防焊层102可以覆盖部分线路层120，并裸露出另一部分线路层120以用于与芯片130和外部元件电性连接。防焊层102的材料例如是绿漆。
在一些实施例中，散热贴片150可以包括金属层156与绝缘薄膜158。在本实施例中，金属层156覆盖芯片130、封装胶体140的第一部分142以及封装胶体140的第二部分144，绝缘薄膜158覆盖金属层156，而散热贴片150的第一开孔152与第二开孔154同时形成于金属层156与绝缘薄膜158。换句话说，金属层156与绝缘薄膜158通过第一开孔152局部暴露出第一部分142与通过第二开孔154暴露出第二部分144。绝缘薄膜158的面积可以是大于金属层156的面积，因此绝缘薄膜158可以完全覆盖金属层156。在一些实施例中，金属层156与绝缘薄膜158可以进一步延伸至防焊层102并与防焊层102贴合。金属层156的材料例如是具有良好导热能力的铜或铝；而绝缘薄膜158的材料例如是聚酰亚胺等可挠性材料，用以保护金属层156，避免金属层156刮伤受损，并加强固定金属层156于可挠性基材110上；绝缘薄膜158的材料也可以是包括散热粒子的绝缘材料，因此可以进一步提升薄膜覆晶封装结构100的散热效率。
请继续参考图1B，芯片130具有背向可挠性基材110的背面130c。封装胶体140的第一部分142具有第一表面142a；而封装胶体140的第二部分144具有第二表面144a。在本实施例中，第一表面142a与第二表面144a分别连接芯片130的背面130c的相对两边缘。散热贴片150顺应贴合芯片130的背面130c、封装胶体140的第一部分142的第一表面142a以及封装胶体140的第二部分144的第二表面144a。详细而言，由于芯片130运行时，大部分的热会经由芯片130的背面130c或经由封装胶体140传递至外界，因此散热贴片150顺应贴合芯片130的背面130c、第一部分142的第一表面142a以及第二部分144的第二表面144a可以增加散热面积，进而可以更进一步提升本发明的薄膜覆晶封装结构100的散热效率。
在本实施例中，第一部分142的第一表面142a具有自芯片130延伸至可挠性基材110的第一长度L1；而第二部分144的第二表面144a具有自芯片130延伸至可挠性基材110的第二长度L2。详细而言，在本实施例中，第一长度L1为在R1方向上自芯片130的背面130c的一边缘顺应第一表面142a由上而下延伸至可挠性基材110的长度；而第二长度L2为在R1方向上自芯片130的背面130c的另一边缘顺应第二表面144a由上而下延伸至可挠性基材110的长度。散热贴片150的第一开孔152至少暴露出80％的第一长度L1；而第二开孔154至少暴露出80％的第二长度L2。在一些实施例中，散热贴片150的第一开孔152可以是暴露出部分的第一长度L1；而第二开孔154可以是暴露出部分的第二长度L2。在一些其他实施例中，散热贴片150的第一开孔152也可以是完全暴露出第一长度L1；而第二开孔154也可以是完全暴露出第二长度L2，如图1B所示。因此通过散热贴片150的第一开孔152至少暴露出80％的第一长度L1；而第二开孔154至少暴露出80％的第二长度L2可以更有效的观测到散热贴片150与芯片130及封装胶体140之间的紧贴程度，并即时调整未平顺贴合的情形，进而可以改善后续的产品良率以及可靠度。
在此必须说明的是，以下实施例沿用上述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是本发明一实施例的薄膜覆晶封装结构的俯视示意图。请参考图2，本实施例的薄膜覆晶封装结构100a类似于上述实施例的薄膜覆晶封装结构100，而其差别在于：本实施例的薄膜覆晶封装结构100a的第一开孔152与第二开孔154于芯片130的相对两侧(第一侧面130a与第二侧面130b)为错位配置。在此，错位配置即在第一方向R1上第一开孔152或第二开孔154不会互相对准。换句话说，第一开孔152与第二开孔154分别位于第二方向R2的不同位置上而形成错位。通过第一开孔152与第二开孔154于芯片130的相对两侧为错位配置可以进一步确认芯片130上其他位置上散热贴片150与芯片130及封装胶体140之间的紧贴程度，进而有效提升薄膜覆晶封装结构100a的整体散热效率。
图3是本发明一实施例的薄膜覆晶封装结构的俯视示意图。请参考图3，本实施例的薄膜覆晶封装结构100b类似于上述实施例的薄膜覆晶封装结构100，而其差别在于：本实施例的薄膜覆晶封装结构100b的散热贴片1501的第一开孔1521与第二开孔1541可以进一步暴露出芯片130的背面130c。详细而言，金属层1561与绝缘薄膜1581覆盖部分的第一部分142、部分的第二部分144与部分的背面130c，并通过第一开孔1521及第二开孔1541暴露出另一部分的第一部分142、另一部分的第二部分144与另一部分的背面130c。
图4A是本发明一实施例的薄膜覆晶封装结构的俯视示意图。图4B是图4A沿剖线B-B’的剖面示意图。请参考图4A与图4B，本实施例的薄膜覆晶封装结构100c类似于上述实施例的薄膜覆晶封装结构100，而其差别在于：本实施例的散热贴片1502具有开孔159，且开孔159局部暴露出芯片130的背面130c、封装胶体140的第一部分142以及封装胶体140的第二部分144。在本实施例中，散热贴片1502仅具有一开孔159，且开孔159自芯片130的一侧沿着第一方向R1延伸、跨越芯片130的背面130c至芯片130的另一侧，因而局部暴露出封装胶体140的第一部分142、芯片130的背面130c以及封装胶体140的第二部分144。进一步而言，如图4B所示，开孔159可以包括第一区块159a、第二区块159b以及第三区块159c，其中第三区块159c连接第一区块159a与第二区块159b。更进一步而言，第一区块159a局部暴露出封装胶体140的第一部分142；第二区块159b局部暴露出封装胶体140的第二部分144；而第三区块159c局部暴露出芯片130的背面130c。特别说明的是，在本实施例中仅示出一开孔159，然而本发明不限制自芯片的一侧跨越芯片的背面至芯片的另一侧的开孔数量为一个，可视实际设计需求而定。
在一些实施例中，散热贴片1502可以包括金属层1562与绝缘薄膜1582。金属层1562覆盖芯片130、封装胶体140的第一部分142以及封装胶体140的第二部分144。绝缘薄膜1582覆盖金属层1562，而散热贴片1502的开孔159同时形成于金属层1562与绝缘薄膜1582。换句话说，金属层1562与绝缘薄膜1582覆盖部分的第一部分142与部分的第二部分144，并通过开孔159暴露出另一部分的第一部分142与另一部分的第二部分144。
请继续参考图4B，散热贴片1502顺应贴合芯片130的背面130c、封装胶体140的第一部分142的第一表面142a以及封装胶体140的第二部分144的第二表面144a。在一些实施例中，散热贴片1502的开孔159至少暴露出80％的第一长度L1与80％的第二长度L2。散热贴片1502、金属层1562与绝缘薄膜1582可以类似图1B中散热贴片150、金属层156与绝缘薄膜158所描述的内容，于此不再赘述。
图5A是本发明一实施例的薄膜覆晶封装结构的剖面示意图。请参考图5A，本实施例的薄膜覆晶封装结构100d类似于上述实施例的薄膜覆晶封装结构100，而其差别在于：本实施例的薄膜覆晶封装结构100d的散热贴片1503的第一开孔152与第二开孔154被绝缘薄膜1583覆盖。换句话说，第一开孔152与第二开孔154仅贯穿金属层156。详细而言，当绝缘薄膜1583为透明度较高的材料时，第一开孔152与第二开孔154可以被绝缘薄膜1583覆盖，作业人员可以直接透过绝缘薄膜1583观测到第一开孔152与第二开孔154中的情形。
图5B是本发明一实施例的薄膜覆晶封装结构的剖面示意图。请参考图5B，本实施例的薄膜覆晶封装结构100e类似于上述实施例的薄膜覆晶封装结构100c，而其差别在于：本实施例的薄膜覆晶封装结构100e的散热贴片1504的开孔159被绝缘薄膜1583覆盖。换句话说，开孔159仅贯穿金属层1562。详细而言，第一区块159a、第二区块159b以及第三区块159c皆被绝缘薄膜1583覆盖。由于绝缘薄膜1583为透明度较高的材料，因此作业人员可以直接透过绝缘薄膜1583观测到开孔159中的情形。
综上所述，本发明的薄膜覆晶封装结构的散热贴片具有至少二开孔，二开孔分别位于芯片的相对两侧，使二开孔的其一局部暴露出封装胶体的第一部分，且二开孔的另一局部暴露出封装胶体的第二部分。此外，本发明的薄膜覆晶封装结构的散热贴片也可以是具有自芯片的一侧跨越芯片的背面至芯片的另一侧的开孔，使开孔局部暴露出芯片的背面、封装胶体的第一部分以及封装胶体的第二部分。因此通过在散热贴片上设置开孔可以有助于作业人员即时确认散热贴片是否有平顺贴合于芯片与封装胶体上，进而可使本发明的薄膜覆晶封装结构具有良好的散热效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种薄膜覆晶封装结构，其特征在于，包括：
可挠性基材；
线路层，位于所述可挠性基材上；
芯片，位于所述可挠性基材上，且电性连接所述线路层，其中所述线路层位于所述可挠性基材与所述芯片之间，且所述芯片具有彼此相对的第一侧面与第二侧面；
封装胶体，至少填充于所述可挠性基材与所述芯片之间，且所述封装胶体包括覆盖所述芯片的所述第一侧面的第一部分与覆盖所述芯片的所述第二侧面的第二部分；以及
散热贴片，位于所述可挠性基材上，且覆盖所述芯片以及所述封装胶体，其中所述散热贴片具有至少二开孔，且所述二开孔分别位于所述芯片的相对两侧且所述二开孔于所述芯片的相对两侧为错位配置，所述二开孔的其一局部暴露出所述封装胶体的所述第一部分，且所述二开孔的另一局部暴露出所述封装胶体的所述第二部分。
2.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述散热贴片包括金属层与绝缘薄膜，所述金属层覆盖所述芯片、所述封装胶体的所述第一部分以及所述封装胶体的所述第二部分，所述绝缘薄膜覆盖所述金属层。
3.根据权利要求2所述的薄膜覆晶封装结构，其特征在于，所述散热贴片的所述二开孔形成于所述金属层，且所述二开孔被所述绝缘薄膜覆盖。
4.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述芯片还具有背向所述可挠性基材的背面，所述封装胶体的所述第一部分具有第一表面，且所述封装胶体的所述第二部分具有第二表面，所述散热贴片顺应贴合于所述芯片的所述背面、所述第一部分的所述第一表面以及所述第二部分的所述第二表面。
5.根据权利要求4所述的薄膜覆晶封装结构，其特征在于，所述第一部分的所述第一表面具有自所述芯片延伸至所述可挠性基材的第一长度，所述第二部分的所述第二表面具有自所述芯片延伸至所述可挠性基材的第二长度，所述散热贴片的所述二开孔的其一至少暴露出80％的所述第一长度，且所述二开孔的另一至少暴露出80％的所述第二长度。
6.一种薄膜覆晶封装结构，其特征在于，包括：
可挠性基材；
线路层，位于所述可挠性基材上；
芯片，位于所述可挠性基材上，且电性连接所述线路层，所述线路层位于所述可挠性基材与所述芯片之间，且所述芯片具有背向所述可挠性基材的背面以及连接所述背面且彼此相对的第一侧面与第二侧面；
封装胶体，至少填充于所述可挠性基材与所述芯片之间，且所述封装胶体包括覆盖所述芯片的所述第一侧面的第一部分与覆盖所述芯片的所述第二侧面的第二部分；以及
散热贴片，位于所述可挠性基材上，且覆盖所述芯片以及所述封装胶体，其中所述散热贴片具有开孔，且所述开孔局部暴露出所述芯片的所述背面、所述封装胶体的所述第一部分以及所述封装胶体的所述第二部分。
7.根据权利要求6所述的薄膜覆晶封装结构，其特征在于，所述散热贴片包括金属层与绝缘薄膜，所述金属层覆盖所述芯片、所述封装胶体的所述第一部分以及所述封装胶体的所述第二部分，所述绝缘薄膜覆盖所述金属层。
8.根据权利要求7所述的薄膜覆晶封装结构，其特征在于，所述散热贴片的所述开孔形成于所述金属层，且所述开孔被所述绝缘薄膜覆盖。
9.根据权利要求6所述的薄膜覆晶封装结构，其特征在于，所述封装胶体的所述第一部分具有第一表面，且所述封装胶体的所述第二部分具有第二表面，所述散热贴片顺应贴合于所述芯片的所述背面、所述第一部分的所述第一表面以及所述第二部分的所述第二表面。
10.根据权利要求9所述的薄膜覆晶封装结构，其特征在于，所述第一部分的所述第一表面具有自所述芯片延伸至所述可挠性基材的第一长度，所述第二部分的所述第二表面具有自所述芯片延伸至所述可挠性基材的第二长度，所述散热贴片的所述开孔至少暴露出80％的所述第一长度与80％的所述第二长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108107506A TWI697079B (zh) | 2019-03-06 | 2019-03-06 | 薄膜覆晶封裝結構 |
| TW108107506 | 2019-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111668172A CN111668172A (zh) | 2020-09-15 |
| CN111668172B true CN111668172B (zh) | 2022-05-03 |
Family
ID=72176481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910374014.2A Active CN111668172B (zh) | 2019-03-06 | 2019-05-07 | 薄膜覆晶封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111668172B (zh) |
| TW (1) | TWI697079B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI743915B (zh) * | 2020-07-31 | 2021-10-21 | 大陸商河南烯力新材料科技有限公司 | 薄膜覆晶封裝結構與顯示裝置 |
| CN114613266A (zh) * | 2022-03-07 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 显示模组与显示装置 |
| WO2023185923A1 (zh) * | 2022-03-29 | 2023-10-05 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
| TWI794115B (zh) * | 2022-06-14 | 2023-02-21 | 大陸商北京集創北方科技股份有限公司 | 薄膜晶片封裝結構 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1674241A (zh) * | 2004-03-22 | 2005-09-28 | 夏普株式会社 | 半导体器件、其制造方法及其液晶模块和半导体模块 |
| CN101404267A (zh) * | 2007-10-03 | 2009-04-08 | 松下电器产业株式会社 | 半导体装置与半导体装置的制造方法 |
| CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
| CN107464792A (zh) * | 2016-06-02 | 2017-12-12 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164846A (ja) * | 2011-02-08 | 2012-08-30 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及び表示装置 |
| US10770368B2 (en) * | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
-
2019
- 2019-03-06 TW TW108107506A patent/TWI697079B/zh active
- 2019-05-07 CN CN201910374014.2A patent/CN111668172B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1674241A (zh) * | 2004-03-22 | 2005-09-28 | 夏普株式会社 | 半导体器件、其制造方法及其液晶模块和半导体模块 |
| CN101404267A (zh) * | 2007-10-03 | 2009-04-08 | 松下电器产业株式会社 | 半导体装置与半导体装置的制造方法 |
| CN106816419A (zh) * | 2015-12-02 | 2017-06-09 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
| CN107464792A (zh) * | 2016-06-02 | 2017-12-12 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202034467A (zh) | 2020-09-16 |
| CN111668172A (zh) | 2020-09-15 |
| TWI697079B (zh) | 2020-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111668172B (zh) | 薄膜覆晶封装结构 | |
| US11637070B2 (en) | Method of fabricating a semiconductor package | |
| TWI387070B (zh) | 晶片封裝體及其製作方法 | |
| US7825498B2 (en) | Semiconductor device | |
| KR102522322B1 (ko) | 반도체 패키지 | |
| US7745910B1 (en) | Semiconductor device having RF shielding and method therefor | |
| US8492888B2 (en) | Integrated circuit packaging system with stiffener and method of manufacture thereof | |
| US20140048913A1 (en) | Electronic devices including emi shield structures for semiconductor packages and methods of fabricating the same | |
| JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| US9589906B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US20190259634A1 (en) | Packaging structure and packaging method | |
| TWI428995B (zh) | 板上縮小封裝 | |
| KR102228461B1 (ko) | 반도체 패키지 장치 | |
| US20150171056A1 (en) | Manufacturing method of semiconductor device | |
| US9209053B2 (en) | Manufacturing method of a conductive shield layer in semiconductor device | |
| US11101243B2 (en) | Semiconductor package | |
| US10008454B1 (en) | Wafer level package with EMI shielding | |
| CN112397462B (zh) | 半导体封装结构及其制造方法 | |
| US7589405B2 (en) | Memory cards and method of fabricating the memory cards | |
| TWI567882B (zh) | 半導體元件及其製造方法 | |
| CN101231989B (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| CN110323184B (zh) | 薄膜覆晶封装结构 | |
| TW201517241A (zh) | 具有偏向堆疊元件的封裝模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |