CN101231989B - 增进散热效益的半导体封装载膜与封装构造 - Google Patents
增进散热效益的半导体封装载膜与封装构造 Download PDFInfo
- Publication number
- CN101231989B CN101231989B CN 200710000402 CN200710000402A CN101231989B CN 101231989 B CN101231989 B CN 101231989B CN 200710000402 CN200710000402 CN 200710000402 CN 200710000402 A CN200710000402 A CN 200710000402A CN 101231989 B CN101231989 B CN 101231989B
- Authority
- CN
- China
- Prior art keywords
- pin
- film carrier
- dielectric layer
- semiconductor packages
- heat sinking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004806 packaging method and process Methods 0.000 title claims description 32
- 238000010276 construction Methods 0.000 title description 5
- 230000008878 coupling Effects 0.000 claims abstract description 22
- 238000010168 coupling process Methods 0.000 claims abstract description 22
- 238000005859 coupling reaction Methods 0.000 claims abstract description 22
- 230000008901 benefit Effects 0.000 claims description 45
- 239000011800 void material Substances 0.000 claims description 34
- 238000003466 welding Methods 0.000 claims description 15
- 230000001737 promoting effect Effects 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 62
- 230000000694 effects Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000037361 pathway Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000084 colloidal system Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
本发明是有关于一种增进散热效益的半导体封装载膜与封装构造，该载膜是主要包含一可挠性介电层、复数个引脚、至少一散热图案以及至少一虚置引脚。该散热图案是形成于该可挠性介电层的一上表面或一下表面。该虚置引脚是经过该可挠性介电层的一晶片设置区并热耦合上述引脚中的至少一引脚至该散热图案。因此可提供高密度排列引脚的导热路径，以更有效地增进其散热效率。
Description
技术领域
本发明涉及一种半导体封装的晶片载体，特别是涉及一种增进散热效益的半导体封装载膜以及使用该载膜的半导体封装构造。
背景技术
依据半导体产品的适用性与用途变化的不同，其晶片载体可以选用印刷电路板、导线架与薄型电路载膜，其中薄型电路载膜具有可挠曲性与薄化的优点。然而在现有习知的薄膜式半导体封装技术中，薄型电路载膜在有限的空间下其散热效能较差，导致特定发热部位容易发生永久性变形。若是直接附加外置散热片在半导体封装构造的一外露表面，例如贴附在裸露的晶背或是封胶体的顶面，以增加散热效果。但外置散热片会改变半导体封装构造的外观并增加了厚度与重量，特别不适用在轻薄要求高的半导体封装产品，例如薄膜覆晶封装构造(COF package，Chip-On-Film package)与卷带承载封装构造(TCP，Tape Carrier Package)。
由此可见，上述现有的薄型电路载膜在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的增进散热效益的半导体封装载膜与封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的薄型电路载膜存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的增进散热效益的半导体封装载膜与封装构造，能够改进一般现有的薄型电路载膜，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的薄型电路载膜存在的缺陷，而提供一种新型的增进散热效益的半导体封装载膜与封装构造，所要解决的技术问题是使其藉由虚置引脚耦合其中一侧的引脚至位于另一侧散热图案的配置方式，提供高密度排列引脚的导热路径，以更有效地增进其散热效率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种增进散热效益的半导体封装载膜，其特征在于其包含：一可挠性介电层，其是具有一上表面与一下表面，该上表面是界定有一晶片设置区；复数个引脚，其是形成于该可挠性介电层的该上表面；至少一散热图案，其是形成于该可挠性介电层的该上表面或该下表面；以及至少一虚置引脚，其是经过该晶片设置区并热耦合(thermally coupled)上述引脚中的至少一引脚至该散热图案。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的增进散热效益的半导体封装载膜，其中所述的晶片设置区两侧往外区分有一输入侧与一输出侧。
前述的增进散热效益的半导体封装载膜，其中所述的这些引脚是包含复数个第一引脚及复数个第二引脚，其是形成于该可挠性介电层的该上表面，且分别位于该输入侧与该输出侧。
前述的增进散热效益的半导体封装载膜，其中所述的虚置引脚是热耦合上述第二引脚中的至少一引脚至该散热图案。
前述的增进散热效益的半导体封装载膜，其中所述的散热图案是位于该输入侧。
前述的增进散热效益的半导体封装载膜，其中所述的虚置引脚是形成于该可挠性介电层的该下表面。
前述的增进散热效益的半导体封装载膜，其中所述的可挠性介电层是具有复数个通孔，以供该虚置引脚的热耦合连接。
前述的增进散热效益的半导体封装载膜，其中所述的虚置引脚是形成于该可挠性介电层的该上表面。
前述的增进散热效益的半导体封装载膜，其中所述的虚置引脚是连接上述被热耦合连接的引脚的内端。
前述的增进散热效益的半导体封装载膜，其中所述的散热图案是为岛块状或网状。
前述的增进散热效益的半导体封装载膜，其中所述的散热图案与上述引脚是为同一金属层结构。
前述的增进散热效益的半导体封装载膜，其特征在于其另包含有一防焊层，其是覆盖上述引脚的一部份以及该散热图案，该防焊层是具有一开口，以界定该晶片设置区。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装构造，其特征在于其主要包含一半导体封装载膜及一晶片，其中该晶片是对应于该晶片设置区而设置于该载膜上，该半导体载膜的特征在于其包含：一可挠性介电层，其是具有一上表面与一下表面，该上表面是界定有一晶片设置区；复数个引脚，其是形成于该可挠性介电层的该上表面；至少一散热图案，其是形成于该可挠性介电层的该上表面或该下表面；以及至少一虚置引脚，其是经过该晶片设置区并热耦合(thermally coupled)其中至少一的上述引脚至该散热图案。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造，其中所述的晶片是具有复数个凸块，其是接合至上述引脚。
前述的半导体封装构造，其特征在于其另包含有一封胶体，其是形成于该晶片与该载膜之间，以密封上述凸块。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种增进散热效益的半导体封装载膜，其特征在于其包含：一可挠性介电层，其是具有一上表面与一下表面，该上表面是界定有一晶片设置区；复数个引脚，其是形成于该可挠性介电层的该上表面；至少一散热图案，其是形成于该可挠性介电层的该下表面；以及至少一虚置引脚，其是形成于该可挠性介电层的该下表面并经过该下表面对应于该晶片设置区的一区域以热耦合上述引脚中的至少一引脚至该散热图案。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明增进散热效益的半导体封装载膜与封装构造至少具有下列优点：提供高密度排列引脚的导热路径，以更有效地增进其散热效率。
综上所述，本发明是有关于一种增进散热效益的半导体封装载膜与封装构造，该载膜是主要包含一可挠性介电层、复数个引脚、至少一散热图案以及至少一虚置引脚。该散热图案是形成于该可挠性介电层的一上表面或一下表面。该虚置引脚是经过该可挠性介电层的一晶片设置区并热耦合上述引脚中的至少一引脚至该散热图案。因此可提供高密度排列引脚的导热路径，以更有效地增进其散热效率。本发明具有上述诸多优点及实用价值，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的薄型电路载膜具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是依据本发明的第一具体实施例，一种增进散热效益的半导体封装载膜的顶面示意图。
图2是依据本发明的第一具体实施例，使用该载膜的一半导体封装构造的局部截面示意图。
图3是依据本发明的第二具体实施例，另一种增进散热效益的半导体封装载膜的顶面示意图。
图4是依据本发明的第二具体实施例，使用该载膜的一半导体封装构造的局部截面示意图。
图5是依据本发明的第三具体实施例，使用另一种增进散热效益的半导体封装载膜的一半导体封装构造的局部截面示意图。
10：晶片 11：凸块
20：封胶体 30：晶片
31：凸块 40：封胶体
50：晶片 51：凸块
60：封胶体 100：半导体封装载膜
110：可挠性介电层 111：上表面
112：下表面 113：晶片设置区
114输入侧 115：输出侧
116：通孔 120：第一引脚
130：第二引脚 140：散热图案
150：虚置引脚 160：防焊层
200：半导体封装载膜 210：可挠性介电层
211上表面 212：下表面
213：晶片设置区 214输入侧
215：输出侧 220：第一引脚
230：第二引脚 240：散热图案
250：虚置引脚 260：防焊层
300：半导体封装载膜 310：可挠性介电层
311：上表面 312：下表面
313：晶片设置区 314：通孔
320：第一引脚 330：第二引脚
340：散热图案 350：虚置引脚
360：防焊层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的增进散热效益的半导体封装载膜与封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，揭示一种增进散热效益的半导体封装载膜。如图1及图2所示，该半导体封装载膜100主要包含一可挠性介电层110、复数个引脚120与130、至少一散热图案140以及至少一虚置引脚150。依引脚形成侧位置不同，上述引脚区分为复数个第一引脚120与复数个第二引脚130。
该可挠性介电层110是具有一上表面111与一下表面112，该上表面111是界定有一晶片设置区113。在本实施例中，该晶片设置区113两侧往外可区分有一输入侧114与一输出侧115。通常该可挠性介电层110的材质是可为聚亚酰胺(polyimide，PI)或聚酯类(PET)等，作为上述第一引脚120、上述第二引脚130与上述散热图案140的载膜。
上述第一引脚120是形成于该可挠性介电层110的该上表面111并位于该输入侧114。上述第二引脚130是形成于该可挠性介电层110的该上表面111并位于该输出侧115。通常上述第二引脚130在数量上是远多于上述第一引脚120，而达高密度排列。
该散热图案140是形成于该可挠性介电层110的该上表面111或该下表面112。该散热图案140是可位于该输入侧114，相对于该输出侧115能具有更大的散热设置空间，不会影响上述第二引脚130的高密度排列。在本实施例中，该散热图案140是可为岛块状。较佳地，该散热图案140、上述第一引脚120与上述第二引脚130是可为同一金属层结构，以维持该半导体封装载膜100的可挠曲性。
该虚置引脚150是经过该晶片设置区113并热耦合上述引脚120与130中的至少一引脚至该散热图案140。在本实施例中，该虚置引脚150是可热耦合上述第二引脚130中的至少一引脚至该散热图案140。在本实施例中，该虚置引脚150是可形成于该可挠性介电层110的该下表面112。另，该可挠性介电层110是可具有复数个通孔116，以供该虚置引脚150的热耦合连接。藉由该虚置引脚150耦合上述第二引脚130至该散热图案140的配置可在不影响位于上述输出侧的第二引脚130的高密度配置，并提供上述第二引脚130的导热路径，以更有效地增进其散热效率。
在本实施例中，该半导体封装载膜100是可另包含有一防焊层160，其是覆盖上述第一引脚120与上述第二引脚130的一部份以及该散热图案140，能防止上述第一引脚120与上述第二引脚130外露被污染而短路，该防焊层160是具有一开口，以界定该晶片设置区113。通常该防焊层160是可为液态感光性焊罩层(liquid photoimagable solder mask，LPI)、感光性覆盖层(photoimagable cover layer，PIC)、或可为一般非感光性介电材质的非导电油墨或覆盖层(cover layer)。
依据本发明的第一具体实施例，该半导体封装载膜100可进一步应用于一半导体封装构造。请参阅图2，一种半导体封装构造是为薄膜覆晶封装构造(COF package)，主要包含前述的半导体封装载膜100及一晶片10。该晶片10是对应于该晶片设置区113而设置于该载膜100上。在本实施例中，该晶片10是具有复数个凸块11，其是接合至上述第一引脚120与上述第二引脚130。该封装构造并可另包含有一封胶体20，例如一种在固化前具高流动性的点涂胶体，其是形成于该晶片10与该载膜100之间，以密封上述凸块11，以防止水气侵入产生水解。
在本发明的第二具体实施例，揭示另一种增进散热效益的半导体封装载膜。如图3及图4所示，该半导体封装载膜200主要包含一可挠性介电层210、复数个引脚220与230、至少一散热图案240以及至少一虚置引脚250。上述可挠性介电层210是具有一上表面211与一下表面212，该上表面211是界定有一晶片设置区213。该晶片设置区213两侧往外可区分有一输入侧214与一输出侧215。上述引脚是可包含复数个第一引脚220及复数个第二引脚230，其是形成于该可挠性介电层210的该上表面211，且分别位于该输入侧214与该输出侧215。
该散热图案240是形成于该可挠性介电层210的该上表面211或下表面212。在本实施例中，该散热图案240是可为网状。该虚置引脚250是热耦合上述引脚220与230中的至少一引脚至该散热图案240。在本实施例中，该虚置引脚250是可形成于该可挠性介电层210的该上表面211。该虚置引脚250是可连接上述被热耦合连接的第二引脚230的内端而经过该晶片设置区213。
在本实施例中，该半导体封装载膜200是可另包含有一防焊层260，其是覆盖上述第一引脚220与上述第二引脚230的一部份以及该散热图案240，该防焊层260是具有一开口，以界定该晶片设置区213。该开口是显露上述第一引脚220的内端与上述第二引脚230的内端，以供一晶片30的复数个凸块31接合。因此，该半导体封装载膜200可运用在一薄膜式半导体封装构造中，如图4所示，该晶片30的上述凸块31是设置于上述第二引脚230的显露内端。该半导体封装构造可另包含一封胶体40，其是可形成于该晶片30与该载膜200之间，以密封上述凸块31，提供适当的封装保护以防止电性短路与尘埃污染。
在本发明的第三具体实施例，揭示另一种增进散热效益的半导体封装载膜。如图5所示，该半导体封装载膜300主要包含一可挠性介电层310、复数个引脚320与330、至少一散热图案340以及至少一虚置引脚350。该可挠性介电层310是具有一上表面311与一下表面312，该上表面311是界定有一晶片设置区313。复数个引脚是形成于该可挠性介电层310的该上表面311。在本实施例中，上述引脚是可包含复数个第一引脚320及复数个第二引脚330。该散热图案340是形成于该可挠性介电层310的该下表面312。其中该散热图案340是可为岛块状或网状。该虚置引脚350亦与该散热图案340相同地形成于该可挠性介电层310的该下表面312并经过该下表面312对应于该晶片设置区313的一区域，以热耦合上述引脚320与330中的至少一引脚至该散热图案340。在本实施例中，该虚置引脚350是藉由该可挠性介电层310的通孔314以热耦合上述第二引脚330至该散热图案340。该半导体封装载膜300是可另包含有一防焊层360，其是形成于该可挠性介电层310的该上表面311并局部覆盖上述第一引脚320与上述第二引脚330，并且该防焊层360是具有一开口，其是显露上述第一引脚320的内端与上述第二引脚330的内端，以供一晶片50的复数个凸块51接合。因此，该半导体封装载膜300可运用在一薄膜式半导体封装构造中，该晶片50的上述凸块51是设置于上述第一引脚320的显露内端与上述第二引脚330的显露内端。该封装构造可另包含有一封胶体60，例如一种在固化前具高流动性的点涂胶体，其是密封上述凸块51。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (16)
1.一种增进散热效益的半导体封装载膜，其特征在于其包含：
一可挠性介电层，其是具有一上表面与一下表面，该上表面是界定有一晶片设置区；
复数个引脚，其是形成于该可挠性介电层的该上表面；
至少一散热图案，其是形成于该可挠性介电层的该上表面或该下表面；以及
至少一虚置引脚，其是经过该晶片设置区并热耦合上述引脚中的至少一引脚至该散热图案。
2.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其中所述的晶片设置区两侧往外区分有一输入侧与一输出侧。
3.根据权利要求2所述的增进散热效益的半导体封装载膜，其特征在于其中所述的这些引脚是包含复数个第一引脚及复数个第二引脚，该些第一引脚与该些第二引脚是形成于该可挠性介电层的该上表面，且分别位于该输入侧与该输出侧。
4.根据权利要求3所述的增进散热效益的半导体封装载膜，其特征在于其中所述的虚置引脚是热耦合上述第二引脚中的至少一引脚至该散热图案。
5.根据权利要求4所述的增进散热效益的半导体封装载膜，其特征在于其中所述的散热图案是位于该输入侧。
6.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其中所述的虚置引脚是形成于该可挠性介电层的该下表面。
7.根据权利要求6所述的增进散热效益的半导体封装载膜，其特征在于其中所述的可挠性介电层是具有复数个通孔，以供该虚置引脚的热耦合连接。
8.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其中所述的虚置引脚是形成于该可挠性介电层的该上表面。
9.根据权利要求8所述的增进散热效益的半导体封装载膜，其特征在于其中所述的虚置引脚是连接上述被热耦合连接的引脚的内端。
10.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其中所述的散热图案是为岛块状或网状。
11.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其中所述的散热图案与上述引脚是为同一金属层结构。
12.根据权利要求1所述的增进散热效益的半导体封装载膜，其特征在于其另包含有一防焊层，其是覆盖上述引脚的一部份以及该散热图案，该防焊层是具有一开口，以界定该晶片设置区。
13.一种半导体封装构造，其特征在于其主要包含一如权利要求1所述的半导体封装载膜及一晶片，其中该晶片是对应于该晶片设置区而设置于该载膜上。
14.根据权利要求13所述的半导体封装构造，其特征在于其中所述的晶片是具有复数个凸块，其是接合至上述引脚。
15.根据权利要求14所述的半导体封装构造，其特征在于其另包含有一封胶体，其是形成于该晶片与该载膜之间，以密封上述凸块。
16.一种增进散热效益的半导体封装载膜，其特征在于其包含：
一可挠性介电层，其是具有一上表面与一下表面，该上表面是界定有一晶片设置区；
复数个引脚，其是形成于该可挠性介电层的该上表面；
至少一散热图案，其是形成于该可挠性介电层的该下表面；以及
至少一虚置引脚，其是形成于该可挠性介电层的该下表面并经过该下表面对应于该晶片设置区的一区域，以热耦合上述引脚中的至少一引脚至该散热图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710000402 CN101231989B (zh) | 2007-01-25 | 2007-01-25 | 增进散热效益的半导体封装载膜与封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710000402 CN101231989B (zh) | 2007-01-25 | 2007-01-25 | 增进散热效益的半导体封装载膜与封装构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231989A CN101231989A (zh) | 2008-07-30 |
| CN101231989B true CN101231989B (zh) | 2010-06-23 |
Family
ID=39898322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710000402 Expired - Fee Related CN101231989B (zh) | 2007-01-25 | 2007-01-25 | 增进散热效益的半导体封装载膜与封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101231989B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8241964B2 (en) * | 2010-05-13 | 2012-08-14 | Stats Chippac, Ltd. | Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation |
| TWI509756B (zh) * | 2013-09-30 | 2015-11-21 | Chipmos Technologies Inc | 薄膜覆晶封裝結構 |
| KR20220012676A (ko) | 2020-07-23 | 2022-02-04 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 |
| CN114083905B (zh) * | 2021-12-06 | 2023-01-20 | 湖南凯通电子有限公司 | 热敏打印机发热电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442233A (en) * | 1989-12-01 | 1995-08-15 | Hitachi, Ltd. | Packaged semiconductor device and a lead frame therefor, having a common potential lead with lead portions having dual functions of chip support and heat dissipation |
| US5828000A (en) * | 1996-11-14 | 1998-10-27 | Fujitsu Limited | Semiconductor device with heat radiating plate and positioning dummy lead and lead frame therefor |
| CN1374695A (zh) * | 2001-03-09 | 2002-10-16 | 矽品精密工业股份有限公司 | 具有内嵌式散热块的半导体封装件 |
| CN1469462A (zh) * | 2002-07-17 | 2004-01-21 | 旺宏电子股份有限公司 | 散热增益型导线架 |
| CN1868057A (zh) * | 2003-10-17 | 2006-11-22 | 皇家飞利浦电子股份有限公司 | 用于提供导线框架基引线键合电子封装的双侧冷却的方法及通过其制造的器件 |
-
2007
- 2007-01-25 CN CN 200710000402 patent/CN101231989B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442233A (en) * | 1989-12-01 | 1995-08-15 | Hitachi, Ltd. | Packaged semiconductor device and a lead frame therefor, having a common potential lead with lead portions having dual functions of chip support and heat dissipation |
| US5828000A (en) * | 1996-11-14 | 1998-10-27 | Fujitsu Limited | Semiconductor device with heat radiating plate and positioning dummy lead and lead frame therefor |
| CN1374695A (zh) * | 2001-03-09 | 2002-10-16 | 矽品精密工业股份有限公司 | 具有内嵌式散热块的半导体封装件 |
| CN1469462A (zh) * | 2002-07-17 | 2004-01-21 | 旺宏电子股份有限公司 | 散热增益型导线架 |
| CN1868057A (zh) * | 2003-10-17 | 2006-11-22 | 皇家飞利浦电子股份有限公司 | 用于提供导线框架基引线键合电子封装的双侧冷却的方法及通过其制造的器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101231989A (zh) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5036563B2 (ja) | 半導体装置およびその製造方法 | |
| US9466784B2 (en) | Semiconductor device having multiple magnetic shield members | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| KR102243287B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US9490221B2 (en) | Semiconductor device having multiple magnetic shield members | |
| JP2001077301A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20130116100A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
| CN111668172B (zh) | 薄膜覆晶封装结构 | |
| JP2017183521A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9035473B2 (en) | Circuit device and method of manufacturing the same | |
| CN101231989B (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| JP2010050286A (ja) | 半導体装置 | |
| JP2012191002A (ja) | 半導体装置 | |
| CN217507316U (zh) | 芯片封装结构 | |
| CN101360393B (zh) | 嵌埋半导体芯片的电路板结构及其制法 | |
| US20060022316A1 (en) | Semiconductor package with flip chip on leadless leadframe | |
| TWI417040B (zh) | 形成雙面電磁遮蔽層之半導體封裝方法及構造 | |
| CN105990304A (zh) | 芯片封装结构及其制造方法 | |
| CN100573856C (zh) | 增进散热效益的卷带式半导体封装构造 | |
| JP2010109255A (ja) | 半導体装置 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
| TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
| US20080087999A1 (en) | Micro BGA package having multi-chip stack | |
| CN101533817B (zh) | 引脚在承座上的半导体封装构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 Termination date: 20200125 |