CN108231746B - 芯片封装基板与芯片封装结构 - Google Patents

Abstract

本发明提供一种芯片封装基板和芯片封装结构，芯片封装基板包括可挠性薄膜、多个引脚、多条第一线路、导电层、多个导电件以及多条第二线路。可挠性薄膜具有多个封装区与两个传输区。这些引脚与这些第一线路设置于可挠性薄膜的其中一表面，且导电层与这些第二线路设置于可挠性薄膜的另一表面。这些引脚与这些第一线路分别设置于这些封装区内，且这些引脚自对应的封装区的芯片接合区由内向外延伸。导电层位于两传输区内。这些第一线路分别通过贯通可挠性薄膜的这些导电件电性连接这些第二线路，且这些第二线路电性连接至少其中一个传输区内的导电层。本发明的芯片封装基板，其在提供静电防护的同时，也可避免导电微粒导致引脚桥接。

Description

芯片封装基板与芯片封装结构

技术领域

本发明涉及一种封装基板与封装结构，且特别涉及一种芯片封装基板与芯片封装结构。

背景技术

以往的薄膜覆晶(chip on film,COF)封装与卷带承载封装(tape carrierpackage,TCP)等半导体产品是以卷带式传输进行封装作业，在卷带传输过程中，卷带上的可挠性薄膜与芯片会积存静电荷，一旦使芯片与可挠性薄膜的电路进行电性接合，两者之间的电位差会产生瞬间大电压的静电放电，时常发生烧毁芯片的内部集成电路的情况。

通常而言，可挠性薄膜具有封装区与传输区，其中封装区内设有引脚与静电防护线路，传输区设有传输孔与位于传输孔周围的金属层，且引脚、静电防护线路以及金属层皆位于可挠性薄膜的同一表面。卷带式传输是通过传动齿轮或滚轮来带动可挠性薄膜以进行各种封装制程，在此过程中，传动齿轮或滚轮会与金属层接触以将静电(即绝缘的可挠性薄膜在传输作业中不断重复的摩擦、剥离等动作而累积的大量静电荷)导出。然而，在传动齿轮的齿部或滚轮与金属层接触的过程中，金属层可能受摩擦而被刮除并产生金属微粒。金属微粒可能附着于封装区内并与引脚桥接，进而造成电性短路。

发明内容

本发明提供一种芯片封装基板，其在提供静电防护的同时，也可避免导电微粒导致引脚桥接。

本发明提供一种芯片封装结构，其具有良好的品质与可靠性。

本发明提出一种芯片封装基板，其包括可挠性薄膜、多个引脚、导电层、多条第一线路、多个导电件以及多条第二线路。可挠性薄膜具有第一表面、相对于第一表面的第二表面、多个封装区以及位于这些封装区的相对两侧的两传输区，其中各个封装区具有相对的两第一边、相对的两第二边以及芯片接合区，且两传输区分别相邻于各个封装区的两第二边。这些引脚设置于第一表面上，且分别位于这些封装区内，各个封装区内的这些引脚分别自对应的芯片接合区内向两第一边延伸。导电层设置于第二表面上，且位于两传输区内。这些第一线路设置于第一表面上，且分别位于这些封装区内，各条第一线路的至少局部位于对应的芯片接合区内。这些导电件分别位于这些封装区内，且贯通第一表面与第二表面。这些第二线路设置于第二表面上，且分别对应于这些封装区，其中这些第一线路分别通过这些导电件电性连接这些第二线路，且这些第二线路分别自这些导电件向对应的封装区的两第二边的至少其一延伸，并电性连接于两传输区的至少其一内的导电层。

本发明提出一种芯片封装结构，其包括可挠性薄膜、芯片、多个引脚、至少一第一线路、至少一导电件以及至少一第二线路。可挠性薄膜具有第一表面、相对于第一表面的第二表面、相对的两第一边、相对的两第二边以及芯片接合区。芯片设置于第一表面上，且位于芯片接合区内。这些引脚设置于第一表面上，其中这些引脚自芯片接合区内向两第一边延伸，且芯片与这些引脚电性连接。第一线路设置于第一表面上，且第一线路的至少局部位于芯片接合区内。导电件贯通第一表面与第二表面。第二线路设置于第二表面上，其中第一线路通过导电件电性连接第二线路，且第二线路自导电件向两第二边的至少其一延伸。第二线路的端部与两第二边的至少其一切齐。

基于上述，本发明的芯片封装基板是使静电防护线路自引脚所在的第一表面贯穿可挠性薄膜而延伸至相对于第一表面的第二表面，并进一步延伸至位于第二表面上的传输区内的导电层。因此，在通过传动齿轮或滚轮带动可挠性薄膜的过程中，即便传动齿轮或滚轮与导电层相接触摩擦而产生导电微粒，导电微粒也不会附着于第一表面而与第一表面上的引脚桥接，从而避免产生电性短路的情况。换言之，采用本发明的芯片封装基板制作而得的芯片封装结构可具有良好的品质与可靠性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明一实施例的芯片封装基板的局部俯视示意图。

图2是图1的芯片封装基板的局部底视示意图。

图3是图1的芯片封装基板沿线段A-A的剖面示意图。

图4是本发明一实施例的芯片封装结构的俯视示意图。

图5A至图5C是本发明其他实施例的芯片封装基板的局部底视示意图。

图6是本发明另一实施例的芯片封装基板的局部俯视示意图。

图7是图6的芯片封装基板的局部底视示意图。

图8是图7的芯片封装基板沿线段B-B的剖面示意图。

图9是本发明另一实施例的芯片封装结构的俯视示意图。

附图标记说明：

10、10A：芯片封装结构

100、100A～100D：芯片封装基板

110：可挠性薄膜

111：第一表面

112：第二表面

113：封装区

113a、113b：第一边

113c、113d：第二边

113e：芯片接合区

113f：第一侧边

113g：第二侧边

114、115：传输区

116：传输孔

120：引脚

120a：第一引脚

120b：第二引脚

130、130b：导电层

131b：导电环线

132b：金属细线

131：金属细线

140：第一线路

150：导电件

160：第二线路

200：芯片

210：第一凸块

220：第二凸块

230：第三凸块

具体实施方式

图1是本发明一实施例的芯片封装基板的局部俯视示意图。图2是图1的芯片封装基板的局部底视示意图。图3是图1的芯片封装基板沿线段A-A的剖面示意图，其中图3省略图示部分引脚。请参考图1至图3，在本实施例中，芯片封装基板100包括可挠性薄膜110、多个引脚120、导电层130、多条第一线路140、多个导电件150以及多条第二线路160，其中可挠性薄膜110的材质可为聚酰亚胺(PI)或聚酯树脂(PET)，且具有彼此相对的第一表面111与第二表面112、多个封装区113以及位于这些封装区113的相对两侧的传输区114与115。这些引脚120设置于第一表面111上，且包括多个第一引脚120a与第二引脚120b。这些第一引脚120a与这些第二引脚120b设置于这些封装区113内。

以其中一个封装区113为例，这些第一引脚120a与这些第二引脚120b彼此相对设置，且这些第一引脚120a与这些第二引脚120b包括信号引脚、电源引脚、接地引脚及虚置引脚。进一步而言，封装区113具有相对的两个第一边113a与113b、相对的两个第二边113c与113d以及芯片接合区113e，且传输区114与115分别相邻于封装区113的两个第二边113c与113d。这些第一引脚120a与这些第二引脚120b分别自芯片接合区113e内向外延伸至两个第一边113a与113b，其中芯片接合区113e具有第一侧边113f以及相对于第一侧边113f的第二侧边113g，其中这些第一引脚120a沿着第一侧边113f相邻排列，且这些第二引脚120b沿着第二侧边113g相邻排列。也就是说，这些第一引脚120a与这些第二引脚120b分别自芯片接合区113e内穿过第一侧边113f与第二侧边113g而延伸至第一边113a与113b。

导电层130设置于第二表面112上，且位于传输区114与115内。这些第一线路140设置于第一表面111上，且分别位于这些封装区113内。各条第一线路140的至少局部位于对应的芯片接合区113e内，如图1所示，其中一条第一线路140完全位于对应的芯片接合区113e内，另一条第一线路140自对应的芯片接合区113e朝向第二边113c和/或113d延伸而出，但以不与对应的封装区113内的引脚120桥接以及不伸入传输区114与115为原则。在本实施例中，各条第一线路140可为虚置线路或接地线路，其中各条第一线路140位于对应的芯片接合区113e内的这些第一引脚120a与这些第二引脚120b之间，且其延伸方向平行于对应的芯片封装区113e的第一侧边113f与第二侧边113g。

这些导电件150分别位于这些封装区113内，其可以是贯通第一表面111与第二表面112的导电通孔。另一方面，这些第二线路160设置于第二表面112上，且分别对应于这些封装区113。在其中一个封装区113内，两条第二线路160分别自位于芯片接合区113e内的两个导电件140朝向传输区114与115(或第二边113c与113d)延伸，而分别与位于传输区114与115内的导电层130电性连接。第一线路140通过前述两个导电件150分别电性连接前述两条第二线路160，也就是说，前述两个导电件150分别落在第一线路140与前述两条第二线路160重叠处，以导通分别位于可挠性薄膜110的相对两个表面111、112的第一线路140与前述两条第二线路160。在另一个封装区113内，两条第二线路160分别自位于芯片接合区113e外的两个导电件150朝向传输区114与115(或第二边113c与113d)延伸，而分别与位于传输区114与115内的导电层130电性连接。第一线路140通过前述两个导电件150分别电性连接前述两条第二线路160，也就是说，前述两个导电件150分别落在第一线路140与前述两条第二线路160重叠处，以导通分别位于可挠性薄膜110的相对两个表面111、112的第一线路140与前述两条第二线路160。此外，在其他未图示的实施例中，至少一个第一引脚120a和/或第二引脚120b可连接至第一线路140，以作为接地引脚。

在本实施例中，可挠性薄膜110还具有多个传输孔116，分别位于传输区114与115内，且导电层130分布于各个传输区114或115中这些传输孔116以外的区域。举例来说，导电层130可以是两条金属细线131，分别位于传输区114与115内且沿着这些封装区113的第二边113c与113d延伸，也就是说，前述两条金属细线131的延伸方向与这些传输孔116的排列方向互为平行。在其他实施例中，导电层130也可以布满整个传输区114与115中传输孔116以外的区域。

图4是本发明一实施例的芯片封装结构的俯视示意图。为求清楚表示与便于说明，图4的芯片200以透视的方式图示，并省略图示封装胶体。请参考图1至图4，在本实施例中，芯片封装结构10可以是采用芯片封装基板100制作而得，其中传输区114与115以及其余部分的封装区113于静电释放与封装完毕后已切除。由于静电防护线路(即第一线路140、导电件150以及第二线路160)自第一引脚120a与第二引脚120b所在的第一表面111贯穿可挠性薄膜110而延伸至相对于第一表面111的第二表面112，并进一步延伸至位于第二表面112上的传输区114与115内的导电层130。因此，在通过传动齿轮或滚轮带动可挠性薄膜110的过程中，传动齿轮或滚轮会与导电层130相接触而将静电(即绝缘的可挠性薄膜110在传输作业中不断重复的摩擦、剥离等动作而累积的大量静电荷)导出。即便传动齿轮或滚轮与导电层130摩擦而刮除导电层130并产生导电微粒，导电微粒也不会附着于第一表面111而与第一表面111上的第一引脚120a与第二引脚120b桥接，从而避免产生电性短路的情况。换言之，采用芯片封装基板100制作而得的芯片封装结构10可具有良好的品质与可靠性。

在本实施例中，芯片封装结构10包括可挠性薄膜110、芯片200、多个引脚120、第一线路140、两个导电件150以及两条第二线路160。需说明的是，本发明对于第一线路140、导电件150以及第二线路160等构件的数量不加以限定，可视实际设计需求而作调整。可挠性薄膜110具有第一表面111、相对于第一表面111的第二表面112、相对的第一边113a与113b、相对的第二边113c与113d以及芯片接合区113e。芯片200设置于第一表面111上，且位于芯片接合区113e内。这些引脚120设置于第一表面111上，且包括多个第一引脚120a与第二引脚120b。这些第一引脚120a与120b、第一线路140、前述两个导电件150以及前述两条第二线路160等构件的设置方式与连接关系可参照上述说明，于此便不赘述。封装完毕后，传输区114与115以及其余部分的封装区113已切除，因此前述两条第二线路160的端部分别和第二边113c与113d切齐。

芯片200包括多个第一凸块210、多个第二凸块220以及至少一个第三凸块230，其中这些第一凸块210与这些第二凸块220包括信号凸块、电源凸块、接地凸块及虚置凸块，这些第三凸块230包括接地凸块或虚置凸块，且这些第一凸块210、这些第二凸块220以及第三凸块230面向可挠性薄膜110的第一表面111。这些第一凸块210对应于这些第一引脚120a而沿芯片接合区113e的第一侧边113f相邻排列，且这些第二凸块220对应于这些第二引脚120b而沿芯片接合区113e的第二侧边113g相邻排列。这些第一凸块210可通过热压合的方式分别与这些第一引脚120a相接合，且这些第二凸块220可通过热压合的方式分别与这些第二引脚120b相接合。另一方面，在本实施例中，第三凸块230的数量为多个，且对应于第一线路140设置。这些第三凸块230位于这些第一凸块210与这些第二凸块220之间，其中这些第三凸块230的排列方向平行于第一侧边113f及第二侧边113g，且可通过热压合的方式与第一线路140相接合。详细而言，这些第三凸块230可将芯片200上的静电通过第一线路140、前述两个导电件150以及前述两条第二线路160传导至传输区114与115内的导电层130。本实施例的第三凸块230的数量为多个，可用以支撑可挠性薄膜110，避免可挠性薄膜110于芯片接合区113e处塌陷或弯曲变形，然而，本发明并不限制第三凸块230的数量。

以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图5A至图5C是本发明其他实施例的芯片封装基板的局部底视示意图。请参考图5A，图5A的芯片封装基板100A与图2的芯片封装基板100的主要差异在于：每一封装区113内仅设置有一条第二线路160，并延伸至传输区114内而与导电层130电性连接。请参考图5B，图5B的芯片封装基板100B与图2的芯片封装基板100的主要差异在于：导电层130b包括多个导电环线131b以及多条金属细线132b，这些导电环线131b分别环绕这些传输孔116，且各条金属细线132b连接任意两相邻的导电环线131b。请参考图5C，图5C的芯片封装基板100C与图5B的芯片封装基板100B的主要差异在于：每一封装区113内仅设置有一条第二线路160，并延伸至传输区114内而与导电层130b电性连接。

图6是本发明另一实施例的芯片封装基板的局部俯视示意图。图7是图6的芯片封装基板的局部底视示意图。图8是图7的芯片封装基板沿线段B-B的剖面示意图，其中图8省略图示部分引脚。请参考图6至图8，本实施例的芯片封装基板100D与图1至图3的芯片封装基板100的主要差异在于：第一线路140、导电件150以及第二线路160等构件的设置方式与连接关系。在本实施例中，这些第一线路140自对应的芯片接合区113e内分别穿过第一侧边113f与第二侧边113g，而延伸出芯片接合区113e，也就是说，这些第一线路140与这些第一引脚120a及这些第二引脚120b沿着第一侧边113f及第二侧边113g相邻排列。另一方面，每一条第一线路140可以是位于任意两相邻的第一引脚120a之间，或者是位于任意两相邻的第二引脚120b之间。在部分实施态样中，任意两相邻的第一引脚120a之间或任意两相邻的第二引脚120b之间可设置有至少两条并列的第一线路140。此外，在其他实施例中，这些第一线路140可以只穿过对应的芯片接合区113e的其中一个侧边(即第一侧边113f或第二侧边113g)，而与这些第一引脚120a或这些第二引脚120b沿着第一侧边113f或第二侧边113g相邻排列。

在本实施例中，这些导电件150位于芯片接合区113e之外，且位于芯片接合区113e的相对两侧旁。穿过第一侧边113f而朝向第一边113a延伸的部分第一线路140与部分导电件150电性连接，且穿过第二侧边113g而朝向第一边113b延伸的另一部分第一线路140与另一部分导电件150电性连接。在其他实施例中，导电件150可位于芯片接合区113e内，或者第一线路140与对应的导电件150可完全位于芯片接合区113e内。

在其中一个封装区113内，第二线路160的数量为四条，其中两条第二线路160分别与穿过第一侧边113f而朝向第一边113a延伸的部分第一线路140通过部分导电件150电性连接，且这两条第二线路160分别延伸至传输区114与115内而与导电层130电性连接，而另两条第二线路160分别与穿过第二侧边113g而朝向第一边113b延伸的另一部分第一线路140通过另一部分导电件150电性连接，且这另外两条第二线路160分别延伸至传输区114与115内而与导电层130电性连接。也就是说，其中两条第二线路160与另两条第二线路160分别位于芯片接合区113e的相对两侧旁。

在另一个封装区113内，第二线路160的数量为两条，其中一条第二线路160与穿过第一侧边113f而朝向第一边113a延伸的部分第一线路140通过部分导电件150电性连接，另一条第二线路160与穿过第二侧边113g而朝向第一边113b延伸的另一部分第一线路140通过另一部分导电件150电性连接，且前述两条第二线路160分别延伸至传输区114与115而与导电层130电性连接。也就是说，其中一条第二线路160与另一条第二线路160分别位于芯片接合区113e的相对两侧旁。本发明对于任意一封装区113内的第二线路160的数量并不加以限制，在其他实施例中，任意一封装区113内的第二线路160的数量也可以为一个。且本发明对于第二线路160的设置位置也不加以限制，在其他实施例中，任意一封装区113内的第二线路160也可局部位于对应的芯片接合区113e内。

图9是本发明另一实施例的芯片封装结构的俯视示意图。为求清楚表示与便于说明，图9的芯片200以透视的方式图示，并省略图示封装胶体。请参考图6至图9，在本实施例中，芯片封装结构10A可以是采用芯片封装基板100D制作而得，其中传输区114与115以及其余部分的封装区113于封装完毕后已切除，芯片封装结构10A与上述实施例的芯片封装结构10的主要差异在于：第一线路140、导电件150以及第二线路160等构件的设置方式与连接关系，其中芯片封装结构10A的第一线路140、导电件150以及第二线路160等构件的设置方式与连接关系可参照上述说明，于此便不赘述。另一方面，本实施例的每一条第一线路140是与一个第三凸块230对应接合。

综上所述，本发明静电防护线路(即第一线路、导电件以及第二线路)自第一引脚与第二引脚所在的第一表面贯穿可挠性薄膜而延伸至相对于第一表面的第二表面，并进一步延伸至位于第二表面上的传输区而与导电层电性连接。因此，在通过传动齿轮或滚轮带动可挠性薄膜的过程中，传动齿轮或滚轮会与导电层相接触而将静电(即绝缘的可挠性薄膜在传输作业中不断重复的摩擦、剥离等动作而累积的大量静电荷)导出。即便传动齿轮或滚轮与导电层摩擦而刮除导电层并产生导电微粒，导电微粒也不会附着于第一表面而与第一表面上的第一引脚与第二引脚桥接，从而避免产生电性短路的情况。换言之，采用本发明的芯片封装基板制作而得的芯片封装结构可具有良好的品质与可靠性。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。

Claims (15)

1.一种芯片封装基板，其特征在于，包括：

可挠性薄膜，具有第一表面、相对于所述第一表面的第二表面、多个封装区以及位于所述多个封装区的相对两侧的两个传输区，其中所述多个封装区的每一个具有相对的两个第一边、相对的两个第二边以及芯片接合区，且所述两个传输区分别相邻于所述多个封装区的每一个的所述两个第二边；

多个引脚，设置于所述第一表面上，且分别位于所述多个封装区内，所述多个封装区的每一个内的所述多个引脚分别自对应的所述芯片接合区内向所述两个第一边延伸；

导电层，设置于所述第二表面上，且位于所述两个传输区内；

多条第一线路，设置于所述第一表面上，且分别位于所述多个封装区内，所述多条第一线路的每一条至少局部位于对应的所述芯片接合区内；

多个导电件，分别位于所述多个封装区内，且贯通所述第一表面与所述第二表面；以及

多条第二线路，设置于所述第二表面上，且分别对应于所述多个封装区，其中所述多条第一线路分别通过所述多个导电件电性连接所述多条第二线路，且所述多条第二线路分别自所述多个导电件向对应的所述封装区的所述两个第二边的至少其中一个延伸，并电性连接于所述两个传输区的至少其中一个内的所述导电层。

2.根据权利要求1所述的芯片封装基板，其特征在于，所述多个芯片接合区的每一个具有第一侧边以及相对于所述第一侧边的第二侧边，在所述多个封装区的任一个内，所述多个引脚包括沿着所述第一侧边相邻排列的多个第一引脚以及沿着所述第二侧边相邻排列的多个第二引脚。

3.根据权利要求2所述的芯片封装基板，其特征在于，所述多条第一线路的每一条位于所述多个第一引脚中相邻的任两个或所述多个第二引脚中相邻的任两个之间。

4.根据权利要求2所述的芯片封装基板，其特征在于，所述多条第一线路的每一条位于对应的所述芯片接合区内，且位于所述多个第一引脚与所述多个第二引脚之间。

5.根据权利要求1所述的芯片封装基板，其特征在于，所述多条第一线路包括虚置线路或接地线路。

6.根据权利要求1所述的芯片封装基板，其特征在于，所述可挠性薄膜还具有多个传输孔，分别位于所述两个传输区内，且所述导电层分布于各所述传输区中所述多个传输孔以外的区域。

7.根据权利要求6所述的芯片封装基板，其特征在于，所述导电层包括两条金属线，分别位于所述两个传输区内且沿着所述多个封装区的所述两个第二边延伸。

8.根据权利要求6所述的芯片封装基板，其特征在于，所述导电层包括多条导电环线以及多条金属线，所述多条导电环线分别环绕所述多个传输孔，且所述多条金属线的每一条连接所述多条导电环线中相邻的任两条。

9.一种芯片封装结构，其特征在于，包括：

可挠性薄膜，具有第一表面、相对于所述第一表面的第二表面、相对的两个第一边、相对的两个第二边以及芯片接合区；

芯片，设置于所述第一表面上，且位于所述芯片接合区内；

多个引脚，设置于所述第一表面上，其中所述多个引脚自所述芯片接合区内向所述两个第一边延伸，且所述芯片与所述多个引脚电性连接；

至少一条第一线路，设置于所述第一表面上，且所述第一线路至少局部位于所述芯片接合区内；

至少一个导电件，贯通所述第一表面与所述第二表面；以及

至少一条第二线路，设置于所述第二表面上，其中所述第一线路通过所述导电件电性连接所述第二线路，且所述第二线路自所述导电件向所述两个第二边的至少其中一个延伸，所述第二线路的端部与所述两个第二边的至少其中一个切齐。

10.根据权利要求9所述的芯片封装结构，其特征在于，所述芯片接合区具有第一侧边以及相对于所述第一侧边的第二侧边，所述多个引脚包括沿着所述第一侧边相邻排列的多个第一引脚以及沿着所述第二侧边相邻排列的多个第二引脚。

11.根据权利要求10所述的芯片封装结构，其特征在于，所述第一线路位于所述多个第一引脚中相邻的任两个或所述多个第二引脚中相邻的任两个之间。

12.根据权利要求10所述的芯片封装结构，其特征在于，所述第一线路位于所述芯片接合区内，且位于所述多个第一引脚与所述多个第二引脚之间。

13.根据权利要求10所述的芯片封装结构，其特征在于，所述芯片包括多个第一凸块、多个第二凸块以及至少一第三凸块，所述多个第一凸块分别与所述多个第一引脚相接合，所述多个第二凸块分别与所述多个第二引脚相接合，且所述第一线路与所述第三凸块相接合。

14.根据权利要求13所述的芯片封装结构，其特征在于，所述第三凸块包括虚置凸块或接地凸块。

15.根据权利要求9所述的芯片封装结构，其特征在于，所述第一线路包括虚置线路或接地线路。

Images