KR101374084B1 - 게이트 구동회로 및 이를 구비한 표시 기판 - Google Patents

게이트 구동회로 및 이를 구비한 표시 기판 Download PDF

Info

Publication number
KR101374084B1
KR101374084B1 KR1020070110828A KR20070110828A KR101374084B1 KR 101374084 B1 KR101374084 B1 KR 101374084B1 KR 1020070110828 A KR1020070110828 A KR 1020070110828A KR 20070110828 A KR20070110828 A KR 20070110828A KR 101374084 B1 KR101374084 B1 KR 101374084B1
Authority
KR
South Korea
Prior art keywords
wiring
clock
power
extending
signal
Prior art date
Application number
KR1020070110828A
Other languages
English (en)
Other versions
KR20090044645A (ko
Inventor
장종웅
홍권삼
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070110828A priority Critical patent/KR101374084B1/ko
Priority to US12/114,882 priority patent/US8138792B2/en
Publication of KR20090044645A publication Critical patent/KR20090044645A/ko
Application granted granted Critical
Publication of KR101374084B1 publication Critical patent/KR101374084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

정전기에 대한 내성을 향상시키기 위한 게이트 구동회로 및 이를 구비한 표시 기판에서, 게이트 구동회로는 쉬프트 레지스터, 클럭배선 및 개시배선을 포함한다. 쉬프트 레지스터는 베이스 기판 상에 제1 방향으로 배열되어 게이트 신호들을 출력하는 복수의 스테이지들을 포함한다. 클럭배선은 제1 방향으로 연장되고, 제1 방향과 교차하는 제2 방향으로 연장된 복수의 클럭연결배선들과 연결되어 스테이지들에 클럭신호를 전달한다. 개시배선은 제1 방향으로 연장된 제1 배선과, 제1 배선과 연결되고 클럭연결배선들과 교차하도록 제1 방향으로 연장된다. 이에 따라 개시배선과 클럭연결배선들이 교차하는 부분에 형성된 복수의 커패시터들에 의해 정전기로부터 게이트 구동회로의 손상을 막을 수 있다.
게이트 구동회로, 정전기, 수직개시신호, 클럭신호, 배선

Description

게이트 구동회로 및 이를 구비한 표시 기판{GATE DRIVING CIRCUIT AND DISPLAY SUBSTRATE HAVING THE SAME}
본 발명은 게이트 구동회로 및 이를 구비한 표시 기판에 관한 것으로, 보다 상세하게는 신뢰성을 향상시키기 위한 게이트 구동회로 및 이를 구비한 표시 기판에 관한 것이다.
일반적으로 표시 기판은 모기판 상에 복수의 표시 셀로 형성된 후, 어레이 검사 공정 및 스크랩 공정을 통해 분리된다.
상기 모기판 상에는 각각의 표시 셀에 대한 어레이 검사 공정을 수행하기 위한 검사 패드들이 형성된다. 상기 검사 패드들은 상기 표시 셀에 형성된 데이터 배선들 및 게이트 배선들과 전기적으로 연결된다. 상기 검사 패드들은 상기 데이터 배선들에 데이터 검사신호를 인가하는 데이터 검사패드들과 상기 게이트 배선들에 게이트 검사신호를 인가하는 게이트 검사패드들을 포함한다.
최근 표시 기판 상에 상기 게이트 배선들을 구동하기 위한 게이트 구동회로가 집적되는 표시 기판이 개발되었다. 상기 게이트 구동회로는 상기 게이트 배선들에 게이트 신호를 출력하는 복수의 스테이지들을 포함한다. 상기 게이트 구동회로 가 상기 표시 기판 상에 집적되는 경우, 상기 게이트 검사패드들에는 상기 게이트 구동회로를 구동하기 위한 구동신호들이 인가된다.
일반적으로 상기 구동신호들은 전원신호(VSS), 클럭신호(CK, CKB) 및 수직개시신호(STV)를 포함한다. 상기 전원신호(VSS) 및 클럭신호(CK, CKB)는 상기 게이트 구동회로의 스테이지들에 각각 제공된다. 반면, 상기 수직개시신호(STV)는 상기 스테이지들 중 첫 번째 스테이지에 제공되어 상기 게이트 구동회로의 구동을 개시시킨다.
상기 모기판을 제조하는 제조 공정 중 또는 어레이 검사 공정 중 발생된 정전기가 상기 수직개시신호가 인가되는 패드로 유입되어 상기 게이트 구동회로의 첫 번째 스테이지를 손상시킨다. 상기 게이트 구동회로는 상기 첫 번째 스테이지가 동작됨에 따라 나머지 스테이지들이 순차적으로 구동된다. 결과적으로 상기 정전기에 의해 첫 번째 스테이지가 손상되면 상기 게이트 구동회로가 동작되지 않는 문제가 발생한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 정전기에 대한 내성을 향상시키기 위한 게이트 구동회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 게이트 구동회로를 포함하는 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 게이트 구동회로는 쉬프트 레지스터, 클럭배선 및 개시배선을 포함한다. 상기 쉬프트 레지스터는 베이스 기판 상에 제1 방향으로 배열되어 게이트 신호들을 출력하는 복수의 스테이지들을 포함한다. 상기 클럭배선은 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 클럭연결배선들과 연결되어 상기 스테이지들에 클럭신호를 전달한다. 상기 개시배선은 상기 제1 방향으로 연장된 제1 배선과, 상기 클럭연결배선들과 교차하도록 상기 제1 배선으로부터 연장되어 첫 번째 스테이지에 상기 수직개시신호를 전달하는 제2 배선을 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판은 복수의 화소부들 및 게이트 구동회로를 포함한다. 상기 복수의 화소부들은 베이스 기판의 표시 영역에 형성되고, 제1 방향으로 연장된 데이터 배선들과 상기 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선들에 전기적으로 연결된다. 상기 게이트 구동회로는 상기 표시 영역을 둘러싸는 주변 영역에 형성되고, 상기 게이트 배선들에 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 쉬프트 레지스터와, 상기 제2 방향으로 연장된 복수의 클럭연결배선들과 연결되어 상기 스테이지들에 클럭신호를 전달하는 클럭배선과, 상기 제1 방향으로 연장된 제1 배선과, 상기 클럭연결배선들과 교차하도록 상기 제1 배선으로부터 연장되어 첫 번째 스테이지에 상기 수직개시신호를 전달하는 제2 배선을 포함하는 개시배선을 포함한다.
이러한 게이트 구동회로 및 이를 구비한 표시 기판에 의하면, 수직개시신호를 전달하는 신호배선의 구조를 변경함으로써 정전기로부터 상기 게이트 구동회로를 보호할 수 있다. 이에 따라 제품의 구동 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 표시 기판(100)은 모기판(200) 상에 형성된다.
상기 표시 기판(100)은 복수의 화소부들(P)이 형성된 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다.
상기 표시 영역(DA)에는 제1 방향으로 연장된 데이터 배선들(DL)과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 게이트 배선들(GL1,...,GLn)이 형성되고, 상기 게이트 배선들(GL1,...,GLn)과 데이터 배선들(DL)에 전기적으로 연결된 상기 화소부들(P)이 형성된다. 각 화소부(P)는 게이트 배선과 데이터 배선에 연결된 스위칭 소자(TR)와 상기 스위칭 소자(TR)에 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다.
상기 주변 영역(PA)에는 게이트 구동회로(GDC)와 팬 아웃부(FO)가 형성된다. 상기 게이트 구동회로(GDC)는 상기 게이트 배선들(GL1,...,GLn)의 단부와 인접하게 형성되고, 쉬프트 레지스터(120), 신호 패드부(130) 및 신호 배선부(140)를 포함한다.
상기 쉬프트 레지스터(120)는 상기 게이트 배선들(GL1,...,GLn)의 단부와 전기적으로 연결되어 상기 게이트 배선들(GL1,...,GLn)에 게이트 신호들을 출력하는 복수의 스테이지들을 포함한다.
상기 신호 패드부(130)는 상기 쉬프트 레지스터(120)를 구동하는 구동신호들을 수신한다. 상기 구동신호들은 전원신호(VSS), 제1 클럭신호(CK), 제2 클럭신호(CKB) 및 수직개시신호(STV)를 포함한다. 이에 따라 상기 신호 패드부(130)는 상기 전원신호(VSS)를 수신하는 전원패드(미도시), 상기 제1 클럭신호(CK)를 수신하는 제1 클럭패드(미도시), 상기 제2 클럭신호(CKB)를 수신하는 제2 클럭패드(미도시) 및 상기 수직개시신호(STV)를 수신하는 개시패드(136)를 포함한다.
상기 신호 배선부(140)는 상기 신호 패드부(130)에 수신된 상기 구동신호들을 상기 쉬프트 레지스터(120)에 전달한다. 구체적으로, 상기 신호 배선부(140)는 상기 전원신호(VSS)를 전달하는 전원배선(141), 상기 제1 클럭신호(CK)를 전달하는 제1 클럭배선(143), 상기 제2 클럭신호(CKB)를 전달하는 제2 클럭배선(144) 및 상기 수직개시신호(STV)를 전달하는 개시배선(146)을 포함한다.
상기 전원배선(141)은 상기 데이터 배선(DL)이 연장된 상기 제1 방향으로 연장된다. 상기 신호 배선부(140)는 상기 제1 방향과 교차하는 상기 제2 방향으로 연장되어 상기 전원배선(141)과 상기 스테이지들의 전원단들을 연결하는 복수의 전원연결배선들(142)을 포함한다.
상기 제1 및 제2 클럭배선(143, 144)은 상기 전원배선(141)과 평행하게 상기 제1 방향으로 연장된다. 상기 신호 배선부(140)는 상기 제2 방향으로 연장되어 상 기 제1 및 제2 클럭배선들(143, 144)과 상기 스테이지들의 클럭단들을 연결되는 복수의 클럭연결배선들(145)을 포함한다.
상기 개시배선(146)은 상기 스테이지들 중 첫 번째 게이트 배선(GL1)과 연결된 첫 번째 스테이지부터 n번째 게이트 배선(GLn)과 연결된 n번째 스테이지까지 연장된 제1 배선과 상기 제1 배선과 연결되어 상기 마지막 스테이지부터 상기 첫 번째 스테이지까지 연장된 제2 배선을 포함한다. 즉, 상기 개시배선(146)은 'U'자 형상으로 형성되어 상기 첫 번째 스테이지의 입력단과 연결된다. 상기 제1 방향으로 연장된 상기 제2 배선은 상기 제2 방향으로 연장된 상기 전원연결배선들(142) 및 클럭연결배선들(145)과 교차된다. 상기 개시배선(146)의 제2 배선은 교차된 부분에서 복수의 커패시터들이 정의되며, 상기 커패시터들은 상기 개시배선(146)에 병렬로 연결된 구조를 가진다. 이에 따라 상기 개시배선(146)에 유입된 정전기는 상기 커패시터들을 통해 분산되어 상기 첫 번째 스테이지를 정전기로부터 보호할 수 있다.
상기 팬 아웃부(FO)는 복수의 데이터 패드들을 포함하는 데이터 패드부(160) 및 상기 데이터 패드들과 상기 데이터 배선들(DL)을 각각 연결하는 출력 배선들을 포함하는 출력 배선부(180)를 포함한다.
상기 데이터 패드부(160)는 연성인쇄회로기판과 전기적으로 연결되어 데이트 구동회로(미도시)로부터 출력되는 데이터 신호들을 수신한다. 상기 출력 배선부(180)는 상기 데이터 패드부(160)에 수신된 사기 데이터 신호들을 상기 데이터 배선들(DL)에 전달한다.
상기 모기판(200) 상에는 상기 표시 기판(100)을 정의하는 분리선(201)이 형성되고, 상기 분리선(201)과 인접하여 어레이 검사패드부가 형성된다. 상기 어레이 검사패드부는 게이트 검사패드부(210)와 데이터 검사패드부(미도시) 및 공통전압패드부(미도시)를 포함한다. 상기 게이트 검사패드부(210)는 상기 어레이 검사 공정시 상기 게이트 검사신호를 수신하여 상기 신호 패드부(140)를 통해 상기 쉬프트 레지스터(120)에 제공한다. 상기 게이트 검사패드부(210)는 상기 수직개시신호(STV)를 수신하는 개시검사패드(211)를 포함한다.
한편, 상기 모기판 상에 상기 표시 기판을 형성하는 제조 공정 및 상기 어레이 검사 공정시 발생되는 정전기가 상기 게이트 검사패드부(210)에 정전기가 유입되는 경우 상기 신호 배선부(140)는 유입된 정전기를 분산시켜 상기 쉬프트 레지스터(120)를 상기 정전기로부터 보호한다.
구체적으로, 상기 개시검사패드(211)에 정전기가 유입되는 경우 상기 정전기는 상기 개시배선(146)의 제1 및 제2 배선에 유입되고, 상기 제2 배선에 유입된 정전기는 상기 제2 배선과 상기 전원연결배선들(142) 및 클럭연결배선들(145)과 교차된 부분에 형성된 상기 커패시터들에 의해 분산되어 에너지가 감쇄된다. 이에 따라 상기 쉬프트 레지스터(120)는 정전기에 의해 손상되는 것을 막을 수 있다.
또한, 상기 전압배선(141), 제1 클럭배선(143) 및 제2 클럭배선(144)에 유입된 정전기는 상기 전원연결배선들(142) 및 클럭연결배선들(145)에 의해 분산되어 에너지가 감쇄된다. 이에 따라 상기 쉬프트 레지스터(120)는 정전기에 의해 손상되는 것을 막을 수 있다.
도 2는 도 1에 도시된 게이트 구동회로의 확대도이다.
도 1 및 도 2를 참조하면, 상기 게이트 구동회로는 쉬프트 레지스터(120), 신호 패드부(130) 및 신호 배선부(140)를 포함한다.
상기 쉬프트 레지스터(120)는 서로 연결된 n개의 스테이지들(SRC1,..,SRCn)을 포함한다. 예를 들면, 제2 스테이지(SRC2)는 제1 스테이지(SRC1)와 제3 스테이지(SRC3)와 서로 연결된다. 상기 제2 스테이지(SRC2)는 상기 제1 스테이지(SRC1)로부터 출력되는 제1 게이트 신호의 하이레벨에 응답하여 제2 게이트 신호의 하이레벨을 출력하고 제3 스테이지(SRC3)로부터 출력되는 제3 게이트 신호의 하이레벨에 응답하여 상기 제2 게이트 신호의 하이레벨을 로우레벨로 천이하여 유지시킨다.
상기 신호 패드부(130)는 상기 쉬프트 레지스터(120)에 제공되는 구동신호들을 수신한다. 상기 신호 패드부(130)는 전원패드(131), 제1 클럭패드(131), 제2 클럭패드(133) 및 개시패드(136)를 포함한다. 상기 전원패드(131)는 전원전압(VSS)을 수신하고, 상기 제1 클럭패드(133)는 제1 클럭신호(CK)를 수신하고, 제2 클럭패드(134)는 제2 클럭신호(CKB)를 수신하며, 상기 개시패드(136)는 수직개시신호(STV)를 수신한다.
상기 신호 배선부(140)는 상기 신호 패드부(130)로부터 수신된 구동신호들을 상기 쉬프트 레지스터(120)에 전달한다. 상기 신호 배선부(140)는 전원배선(141), 전원연결배선(142), 제1 클럭배선(143), 제2 클럭배선(144), 클럭연결배선(145) 및 개시배선(146)을 포함한다.
상기 전원배선(141)은 상기 전원패드(131)로부터 상기 데이터 배선(DL)과 평 행한 제1 방향으로 연장되어 상기 전원전압(VSS)을 전달한다. 상기 전원연결배선(142)은 상기 전원배선(141)으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되어 각 스테이지의 전원단과 연결된다. 이에 따라 상기 전원패드(131)에 수신된 상기 전원신호(VSS)는 상기 스테이지들(SRC1,..,SRCn)에는 제공된다. 여기서는 상기 전원배선(141)과 전원연결배선(142)을 동일한 금속물질로 형성된 것을 예로 하였으나, 상기 제1 및 제2 클럭배선(143, 144)과 클럭연결배선(145)과 같이 서로 다른 금속물질로 형성할 수 있다.
상기 제1 및 제2 클럭배선(143, 144)은 상기 전원배선(141)과 상기 쉬프트 레지스터(120) 사이에 형성되고, 상기 제1 방향으로 연장되어 상기 제1 및 제2 클럭신호(CK, CKB)를 전달한다. 상기 클럭연결배선(145)은 상기 제1 및 제2 클럭배선(143, 144)으로부터 상기 제1 방향으로 연장되어 각 스테이지의 클럭단과 연결된다.
예를 들면, 상기 제1 클럭배선(143)과 제1 콘택부(143c)를 통해 연결된 상기 클럭연결배선(145)은 홀수 번째 스테이지(SRC1, SRC3,..,SRCn-1)의 클럭단에 연결된다. 상기 제2 클럭배선(144)과 제2 콘택부(144c)를 통해 연결된 상기 클럭연결배선(145)은 짝수 번째 스테이지(SRC2, ..,SRCn)의 클럭단에 연결된다. 이에 따라 상기 제1 클럭패드(133)에 수신된 상기 제1 클럭신호(CK)는 상기 홀수 번째 스테이지(SRC1, SRC3,..,SRCn-1)에 제공되고, 상기 제2 클럭패드(134)에 수신된 상기 제2 클럭신호(CKB)는 상기 짝수 번째 스테이지(SRC2,..,SRCn)에 제공된다. 상기 제1 및 제2 클럭신호(CK, CKB)는 위상이 서로 반전된 신호이다.
상기 개시배선(146)은 상기 전원배선(141)과 인접한 영역에 상기 제1 방향으로 연장된 제1 배선(146a)과 상기 제1 및 제2 클럭배선(143, 144)과 상기 쉬프트 레지스터(120) 사이에 상기 제1 방향으로 연장된 제2 배선(146b) 및 제3 배선(146c)을 포함한다.
구체적으로, 상기 제1 배선(146a)은 상기 제1 및 제2 클럭배선(143, 144)이 형성된 상기 전원배선(141)의 일측과 대향하는 타측에 형성되고, 상기 개시패드(136)부터 제n 스테이지(SRCn)까지 연장된다.
상기 제2 및 제3 배선(146b, 146c)은 상기 전원연결배선(142) 및 클럭연결배선(145)과 교차하도록 형성된다. 상기 제2 배선(146b)은 상기 제1 배선(146a)과 연결되고, 상기 제n 스테이지(SRCn)부터 제1 스테이지(SRC1)까지 연장되어 상기 제1 스테이지(SRC1)의 입력단과 연결된다. 상기 제3 배선(146c)은 상기 제2 배선(146b)과 연결되고, 상기 제1 스테이지(SRC1)부터 상기 제n 스테이지(SRCn)까지 연장되어 상기 제n 스테이지(SRCn)의 입력단과 연결된다. 이에 따라 상기 개시패드(136)에 수신된 상기 수직개시신호(STV)는 상기 제1 및 제n 스테이지(SRC1, SRCn)에 제공된다.
상기 제2 및 제3 배선(146b, 146c)과 상기 전원연결배선(142) 및 클럭연결배선(145)이 서로 교차된 부분에서 복수의 커패시터들이 형성된다. 이에 따라 상기 개시배선(146)에 유입된 정전기는 상기 커패시터들에 의해 분산되어 상기 쉬프트 레지스터(120)의 손상을 막는다.
도 3은 도 2에 도시된 'I-I'선을 따라 절단한 단면도이다. 도 4는 도 2에 도 시된 개시배선의 등가회로도이다.
도 2, 도 3 및 도 4를 참조하면, 상기 개시배선(146)의 제2 배선(146b)은 상기 전원연결배선(142) 및 클럭연결배선(145)과 교차되어 형성된다.
구체적으로, 베이스 기판(101) 상에 제1 금속층으로 상기 전원연결배선(142) 및 클럭연결배선(145)이 형성된다. 예컨대, 상기 제1 금속층은 상기 표시 영역에 형성된 게이트 배선과 동일한 금속층이다.
상기 제1 금속층으로 형성된 상기 전원연결배선(142) 및 클럭연결배선(145) 상에 제1 절연층(102)을 형성한다. 예컨대, 상기 제1 절연층(102)은 상기 게이트 배선 상에 형성된 게이트 절연층이다.
상기 제1 절연층(102) 상에 제2 금속층으로 상기 제1, 제2 및 제3 배선(146a, 146b, 146c)을 포함하는 상기 개시배선(146)을 형성한다. 상기 개시배선(146)이 형성된 베이스 기판(101) 상에는 제2 절연층(104)이 형성된다. 예컨대, 상기 제2 절연층은 상기 데이터 배선 상에 형성된 패시베이션층이다.
상기 제2 및 제3 배선(146b, 146c)은 상기 전원연결배선(142) 및 클럭연결배선(145)과 교차하도록 형성된다. 상기 교차하는 부분에는 상기 제1 금속층, 제1 절연층 및 제2 금속층으로 이루어진 복수의 커패시터들(C1,...,Cn)이 형성된다. 도시된 바와 같이, 상기 커패시터들(C1,...,Cn)은 n개의 스테이지들(SRC1,..,SRCn)에 대응하여 형성되며, 상기 개시배선(146)에 병렬로 연결된다.
이에 따라, 제조 공정 및 어레이 검사 공정에서 발생되는 정전기(Q)가 개시검사패드(211)에 유입되는 경우, 상기 정전기(Q)는 상기 개시배선(146)에 병렬로 연결된 상기 커패시터들(C1,..,Cn)에서 분산되어, 각 커패시터(C1)에 충전되는 전하량은 Q/n이 된다. 이에 따라 상기 스테이지들(SRC1,..,SRCn)에 유입되는 정전기의 에너지는 현저하게 감쇄되고 상기 제1 스테이지(SRC1) 및 제n 스테이지(SRCn)의 손상을 막을 수 있다.
이하에서는 게이트 구동회로에 대한 다양한 실시예들을 설명한다. 상기 제1 실시예의 게이트 구동회로와 비교하면 상기 다양한 실시예들의 게이트 구동회로들은 신호 패드부 및 신호 배선부가 서로 상이하다. 이에 따라 동일한 구성요소에 대한 도면부호는 동일하게 부여하고 반복되는 설명은 생략한다.
도 5는 본 발명의 제2 실시예에 따른 게이트 구동회로의 확대도이다.
도 5를 참조하면, 게이트 구동회로는 쉬프트 레지스터(120), 신호 패드부(330) 및 신호 배선부(340)를 포함한다. 상기 신호 패드부(330)는 전원패드(331), 제1 클럭패드(333), 제2 클럭패드(334) 및 개시패드(336)를 포함한다.
상기 신호 배선부(340)는 상기 전원패드(331)와 연결된 전원배선(341), 상기 제1 및 제2 클럭패드(333, 334)와 연결된 제1 및 제2 클럭배선(343, 344) 및 상기 개시패드(336)와 연결된 개시배선(346)을 포함한다. 상기 신호 배선부(340)는 상기 전원배선(341)과 연결된 복수의 전원연결배선들(342)과, 상기 제1 및 제2 클럭배선(343, 344)과 연결된 복수의 클럭연결배선들(345)을 더 포함한다.
상기 개시배선(346)은 상기 전원배선(341)과 인접하게 상기 제1 방향으로 연장된 제1 배선(346a)과 상기 제1 및 제2 클럭배선(343, 344)과 상기 쉬프트 레지스터(120) 사이에 상기 제1 방향으로 연장된 제2 배선(346b)을 포함한다.
구체적으로, 상기 제1 배선(346a)은 상기 제1 및 제2 클럭배선(343, 344)이 형성된 상기 전원배선(341)의 일측과 대향하는 타측에 형성되고, 상기 개시패드(336)부터 제n 스테이지(SRCn)까지 연장된다.
상기 제2 배선(346b)은 상기 전원연결배선(342) 및 클럭연결배선(345)과 교차하도록 형성된다. 상기 제2 배선(346b)은 상기 제1 배선(346a)과 연결되고, 상기 제n 스테이지(SRCn)부터 제1 스테이지(SRC1)까지 연장되어 일단은 상기 제1 스테이지(SRC1)의 입력단과 연결되고 타단은 상기 제n 스테이지(SRCn)의 입력단과 연결된다. 이에 따라 상기 개시패드(336)에 수신된 상기 수직개시신호(STV)는 상기 제1 및 제n 스테이지(SRC1, SRCn)에 제공된다.
상기 제2 배선(346b)과 상기 전원연결배선(342) 및 클럭연결배선(345)이 서로 교차된 부분에 복수의 커패시터들이 형성된다. 이에 따라 상기 개시배선(346)에 유입된 정전기는 상기 커패시터들에 의해 분산되어 상기 쉬프트 레지스터(120)의 손상을 막는다.
도 6은 본 발명의 제3 실시예에 따른 게이트 구동회로의 확대도이다.
도 6을 참조하면, 게이트 구동회로는 쉬프트 레지스터(120), 신호 패드부(430) 및 신호 배선부(440)를 포함한다. 상기 신호 패드부(430)는 전원패드(431), 제1 클럭패드(433), 제2 클럭패드(434) 및 개시패드(436)를 포함한다.
상기 신호 배선부(440)는 상기 전원패드(431)와 연결된 전원배선(441), 상기 제1 및 제2 클럭패드(433, 434)와 연결된 제1 및 제2 클럭배선(443, 444) 및 상기 개시패드(436)와 연결된 개시배선(446)을 포함한다. 상기 신호 배선부(440)는 상기 전원배선(441)과 연결된 복수의 전원연결배선들(441)과, 상기 제1 및 제2 클럭배선(443, 444)과 연결된 복수의 클럭연결배선들(445)을 더 포함한다.
상기 개시배선(446)은 상기 전원배선(441)과 상기 제1 및 제2 클럭배선(443, 444) 사이에 형성된 제1 배선(446a)과 상기 제1 및 제2 클럭배선(443, 444)과 상기 쉬프트 레지스터(120) 사이에 형성된 제2 배선(446b) 및 제3 배선(446c)을 포함한다.
구체적으로, 상기 제1 배선(446a)은 상기 개시패드(436)부터 제n 스테이지(SRCn)까지 연장되고, 상기 제2 배선(446b)은 상기 제1 배선(446a)과 연결되고 상기 제n 스테이지(SRCn)부터 제1 스테이지(SRC1)까지 연장되어 상기 제1 스테이지(SRC1)의 입력단과 연결된다. 상기 제3 배선(446c)은 상기 제2 배선(446b)과 연결되고 상기 제1 스테이지(SRC1)부터 상기 제n 스테이지(SRCn)까지 연장되어 상기 제n 스테이지(SRCn)의 입력단과 연결된다. 이에 따라 상기 개시패드(436)에 수신된 상기 수직개시신호(STV)는 상기 제1 및 제n 스테이지(SRC1, SRCn)에 제공된다.
상기 제2 및 제3 배선(446b, 446c)과 상기 전원연결배선(442) 및 클럭연결배선(445)이 서로 교차된 부분에 복수의 커패시터들이 형성된다. 이에 따라 상기 개시배선(446)에 유입된 정전기는 상기 커패시터들에 의해 분산되어 정전기에 의한 상기 쉬프트 레지스터(120)의 손상을 막는다.
상기 제3 실시예는 상기 개시배선(446)이 제1, 제2 및 제3 배선(446a, 446b, 446c)을 포함하는 것을 예로 하였으나, 상기 제2 실시예와 같이 제1 및 제2 배선(446a, 446b) 만을 포함할 수도 있다. 즉, 제2 배선(446b)의 일단은 제1 스테이 지(SRC1)의 입력단과 연결되고 타단은 제n 스테이지(SRCn)의 입력단과 연결될 수 있다.
도 7은 본 발명의 제4 실시예에 따른 게이트 구동회로의 확대도이다.
도 7을 참조하면, 게이트 구동회로는 쉬프트 레지스터(120), 신호 패드부(530) 및 신호 배선부(540)를 포함한다. 상기 신호 패드부(530)는 전원패드(531), 제1 클럭패드(533), 제2 클럭패드(534) 및 개시패드(536)를 포함한다.
상기 신호 배선부(540)는 상기 전원패드(531)와 연결된 전원배선(541), 상기 제1 및 제2 클럭패드(533, 534)와 연결된 제1 및 제2 클럭배선(543, 544) 및 상기 개시패드(536)와 연결된 개시배선(546)을 포함한다. 상기 신호 배선부(540)는 상기 전원배선(541)과 연결된 전원연결배선(541)과, 상기 제1 및 제2 클럭배선(543, 544)과 연결된 클럭연결배선(545)을 더 포함한다.
상기 개시배선(546)은 제1 및 제2 클럭배선(543, 544)과 상기 쉬프트 레지스터(120) 사이에 서로 평행하게 형성된 제1, 제2 및 제3 배선들(546a, 546b, 546c)을 포함한다.
상기 제1 배선(546a)은 상기 개시패드(536)부터 제n 스테이지(SRCn)까지 연장되고, 상기 제2 배선(546b)은 상기 제1 배선(546a)과 연결되고 상기 제n 스테이지(SRCn)부터 제1 스테이지(SRC1)까지 연장되어 상기 제1 스테이지(SRC1)의 입력단과 연결된다. 상기 제3 배선(546c)은 상기 제2 배선(546b)과 연결되고, 상기 제1 스테이지(SRC1)부터 상기 제n 스테이지(SRCn)까지 연장되어 상기 제n 스테이지(SRCn)의 입력단과 연결된다. 이에 따라 상기 개시패드(536)에 수신된 상기 수직 개시신호(STV)는 상기 제1 및 제n 스테이지(SRC1, SRCn)에 제공된다.
상기 제1, 제2 및 제3 배선(546a, 546b, 546c)과 상기 전원연결배선(542) 및 클럭연결배선(545)이 서로 교차된 부분에서 복수의 커패시터들이 형성된다. 이에 따라 상기 개시배선(546)에 유입된 정전기는 상기 커패시터들에 의해 분산되어 상기 쉬프트 레지스터(120)의 손상을 막는다.
상기 제4 실시예는 상기 개시배선(546)이 제1, 제2 및 제3 배선(546a, 546b, 546c)을 포함하는 것을 예로 하였으나, 상기 제2 실시예와 같이 제1 및 제2 배선(546a, 546b) 만을 포함할 수도 있다. 즉, 제2 배선(546b)의 일단은 제1 스테이지(SRC1)의 입력단과 연결되고 타단은 제n 스테이지(SRCn)의 입력단과 연결될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 게이트 구동회로에서, 쉬프트 레지스터에 구동신호를 전달하는 신호 배선부의 구조를 변경하여 상기 쉬프트 레지스터를 정전기로부터 보호할 수 있다.
구체적으로 수직개시신호를 전달하는 개시배선을 다른 배선들과 교차하는 구조로 형성하여 교차하는 부분에 복수의 커패시터들을 형성한다. 이에 의해 유입된 정전기를 상기 커패시터들을 통해 분산시킴으로써 쉬프트 레지스터에 유입되는 정전기의 에너지를 감쇄시킬 수 있다. 이에 의해 정전기에 의한 쉬프트 레지스터 특히 첫 번째 스테이지의 손상을 막아 게이트 구동회로의 신뢰성을 향상시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1에 도시된 게이트 구동회로의 확대도이다.
도 3은 도 2에 도시된 'I-I' 선을 따라 절단한 단면도이다.
도 4는 도 2에 도시된 개시배선의 등가회로도이다.
도 5는 본 발명의 제2 실시예에 따른 게이트 구동회로의 확대도이다.
도 6은 본 발명의 제3 실시예에 따른 게이트 구동회로의 확대도이다.
도 7은 본 발명의 제4 실시예에 따른 게이트 구동회로의 확대도이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 모기판 100 : 표시 기판
210 : 게이트 검사패드부 DA : 표시 영역
PA : 주변 영역 GDC : 게이트 구동회로
FO : 팬 아웃부 120 : 쉬프트 레지스터
130 : 신호 패드부 140 : 신호 배선부
141 : 전원배선 142 : 전원연결배선
143 : 제1 클럭배선 144 ; 제2 클럭배선
145 : 클럭연결배선 146 : 개시배선
160 : 데이터 패드부 180 : 출력 배선부

Claims (18)

  1. 베이스 기판 상에 제1 방향으로 배열되어 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 쉬프트 레지스터;
    상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 클럭연결배선들과 연결되어 상기 스테이지들에 클럭신호를 전달하는 클럭배선; 및
    상기 제1 방향으로 연장된 제1 배선과, 상기 클럭연결배선들과 교차하도록 상기 제1 배선으로부터 연장되어 첫 번째 스테이지에 수직개시신호를 전달하는 제2 배선을 포함하는 개시배선을 포함하고,
    상기 개시배선의 제2 배선이 상기 클럭연결배선들에 교차하는 부분에서 커패시터들이 형성되어, 상기 커패시터들이 상기 개시배선에 인가되는 정전기를 분산시켜 상기 쉬프트 레지스터로 인가되는 정전기 에너지를 감소시키는 게이트 구동회로.
  2. 제1항에 있어서, 상기 제1 방향으로 연장되고, 상기 제2 방향으로 연장된 복수의 전원연결배선들과 연결되어 상기 스테이지들에 전원신호를 전달하는 전원배선을 더 포함하는 게이트 구동회로.
  3. 제2항에 있어서, 상기 클럭배선은 상기 전원배선의 일측에 형성되고,
    상기 개시배선의 제1 배선은 상기 일측과 대향하는 상기 전원배선의 타측에 형성된 것을 특징으로 하는 게이트 구동회로.
  4. 제3항에 있어서, 상기 개시배선은 상기 제2 배선으로부터 연장되어 마지막 스테이지에 상기 수직개시신호를 전달하는 제3 배선을 더 포함하며, 상기 제3배선은 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 게이트 구동회로.
  5. 제4항에 있어서, 상기 제2 및 제3 배선은 상기 클럭연결배선들 및 상기 전원연결배선들과 서로 다른 금속층으로 형성된 것을 특징으로 하는 게이트 구동회로.
  6. 제2항에 있어서, 상기 제1 배선은 상기 클럭배선과 상기 전원배선 사이에 형성되며, 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 게이트 구동회로.
  7. 제6항에 있어서, 상기 개시배선은 상기 제2 배선으로부터 연장되어 마지막 스테이지에 상기 수직개시신호를 전달하는 제3 배선을 더 포함하며, 상기 제3배선은 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 게이트 구동회로.
  8. 제7항에 있어서, 상기 제2 및 제3 배선은 상기 클럭연결배선들 및 상기 전원연결배선들과 서로 다른 금속층으로 형성된 것을 특징으로 하는 게이트 구동회로.
  9. 제1항에 있어서, 상기 클럭배선은
    상기 클럭연결배선들을 통해 홀수 번째 스테이지에 제1 클럭신호를 전달하는 제1 클럭배선; 및
    상기 클럭연결배선들을 통해 짝수 번째 스테이지에 상기 제1 클럭신호와 위상이 반전된 제2 클럭신호를 전달하는 제2 클럭배선을 포함하는 게이트 구동회로.
  10. 베이스 기판의 표시 영역에 형성되고, 제1 방향으로 연장된 데이터 배선들과 상기 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선들에 전기적으로 연결된 복수의 화소부들; 및
    상기 표시 영역을 둘러싸는 주변 영역에 형성되고, 상기 게이트 배선들에 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 쉬프트 레지스터와, 상기 제2 방향으로 연장된 복수의 클럭연결배선들과 연결되어 상기 스테이지들에 클럭신호를 전달하는 클럭배선과, 상기 제1 방향으로 연장된 제1 배선과 상기 클럭연결배선들과 교차하도록 상기 제1 배선으로부터 연장되어 첫 번째 스테이지에 수직개시신호를 전달하는 제2 배선을 포함하는 개시배선을 포함하는 게이트 구동회로를 포함하고,
    상기 개시배선의 제2 배선이 상기 클럭연결배선들에 교차하는 부분에서 커패시터들이 형성되어, 상기 커패시터들이 상기 개시배선에 인가되는 정전기를 분산시켜 상기 쉬프트 레지스터로 인가되는 정전기 에너지를 감소시키는 표시 기판.
  11. 제10항에 있어서, 상기 제1 방향으로 연장되고, 상기 제2 방향으로 연장된 복수의 전원연결배선들과 연결되어 상기 스테이지들에 전원신호를 전달하는 전원배선을 더 포함하는 표시 기판.
  12. 제11항에 있어서, 상기 클럭배선은 상기 전원배선의 일측에 형성되고,
    상기 개시배선의 제1 배선은 상기 일측과 대향하는 상기 전원배선의 타측에 형성된 것을 특징으로 하는 표시 기판.
  13. 제12항에 있어서, 상기 개시배선은 상기 제2 배선으로부터 연장되어 마지막 스테이지에 상기 수직개시신호를 전달하는 제3 배선을 더 포함하며, 상기 제3배선은 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 표시 기판.
  14. 제13항에 있어서, 상기 제2 및 제3 배선은 상기 클럭연결배선들 및 상기 전원연결배선들과 서로 다른 금속층으로 형성된 것을 특징으로 하는 표시 기판.
  15. 제11항에 있어서, 상기 제1 배선은 상기 클럭배선과 상기 전원배선 사이에 형성되며, 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 표시 기판.
  16. 제15항에 있어서, 상기 개시배선은 상기 제2 배선으로부터 연장되어 마지막 스테이지에 상기 수직개시신호를 전달하는 제3 배선을 더 포함하며, 상기 제3배선은 상기 클럭연결배선들 및 상기 전원연결배선들 중 적어도 하나와 교차하는 표시 기판.
  17. 제16항에 있어서, 상기 제2 및 제3 배선은 상기 클럭연결배선들 및 상기 전원연결배선들과 서로 다른 금속층으로 형성된 것을 특징으로 하는 표시 기판.
  18. 제10항에 있어서, 상기 클럭배선은
    상기 클럭연결배선들을 통해 홀수 번째 스테이지에 제1 클럭신호를 전달하는 제1 클럭배선; 및
    상기 클럭연결배선들을 통해 짝수 번째 스테이지에 상기 제1 클럭신호와 위상이 반전된 제2 클럭신호를 전달하는 제2 클럭배선을 포함하는 표시 기판.
KR1020070110828A 2007-11-01 2007-11-01 게이트 구동회로 및 이를 구비한 표시 기판 KR101374084B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070110828A KR101374084B1 (ko) 2007-11-01 2007-11-01 게이트 구동회로 및 이를 구비한 표시 기판
US12/114,882 US8138792B2 (en) 2007-11-01 2008-05-05 Gate drive circuit, display substrate having the same, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110828A KR101374084B1 (ko) 2007-11-01 2007-11-01 게이트 구동회로 및 이를 구비한 표시 기판

Publications (2)

Publication Number Publication Date
KR20090044645A KR20090044645A (ko) 2009-05-07
KR101374084B1 true KR101374084B1 (ko) 2014-03-13

Family

ID=40587604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110828A KR101374084B1 (ko) 2007-11-01 2007-11-01 게이트 구동회로 및 이를 구비한 표시 기판

Country Status (2)

Country Link
US (1) US8138792B2 (ko)
KR (1) KR101374084B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR101341911B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 게이트 구동회로
TWI408665B (zh) * 2009-10-21 2013-09-11 Hannstar Display Corp 閘極驅動電路
TWI398850B (zh) * 2009-11-30 2013-06-11 Ili Technology Corp 驅動電路及其驅動方法
KR101330421B1 (ko) * 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
KR101635858B1 (ko) 2010-03-23 2016-07-05 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101702031B1 (ko) * 2010-05-11 2017-02-03 삼성디스플레이 주식회사 표시 패널
KR101656766B1 (ko) * 2010-06-14 2016-09-13 삼성디스플레이 주식회사 표시 기판
US9128335B2 (en) * 2011-05-18 2015-09-08 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device
KR101903566B1 (ko) * 2011-10-26 2018-10-04 삼성디스플레이 주식회사 표시 패널
KR20140023711A (ko) 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102039682B1 (ko) * 2012-10-30 2019-11-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
CN103227173B (zh) * 2013-04-10 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102085367B1 (ko) 2013-05-27 2020-03-06 삼성디스플레이 주식회사 게이트 구동부 및 그것을 포함하는 표시 장치
TWI521494B (zh) * 2014-01-06 2016-02-11 友達光電股份有限公司 顯示面板及其製作方法
JP6539567B2 (ja) 2015-10-30 2019-07-03 株式会社ジャパンディスプレイ 表示装置
CN106023867B (zh) * 2016-07-29 2019-12-31 上海中航光电子有限公司 一种阵列基板和显示面板
KR102453711B1 (ko) * 2017-12-19 2022-10-11 엘지디스플레이 주식회사 표시 장치
KR102586039B1 (ko) 2018-07-26 2023-10-10 삼성디스플레이 주식회사 표시장치
KR20200017012A (ko) * 2018-08-07 2020-02-18 삼성디스플레이 주식회사 표시 장치
KR102573238B1 (ko) * 2018-08-27 2023-08-30 엘지디스플레이 주식회사 표시 장치
KR20210030552A (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
KR20210135385A (ko) * 2020-05-04 2021-11-15 삼성디스플레이 주식회사 게이트 검사부 및 이를 포함하는 표시 장치
CN114967249B (zh) * 2022-05-31 2023-10-20 京东方科技集团股份有限公司 一种显示基板、显示装置
CN117936547A (zh) * 2023-12-13 2024-04-26 长沙惠科光电有限公司 阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024915A (ko) * 2002-09-17 2004-03-24 삼성전자주식회사 액정표시장치
US20060061562A1 (en) 2004-09-18 2006-03-23 Haeng-Won Park Gate driving unit and display device having the same
KR20060134730A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
KR101277152B1 (ko) * 2006-08-24 2013-06-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024915A (ko) * 2002-09-17 2004-03-24 삼성전자주식회사 액정표시장치
US20060061562A1 (en) 2004-09-18 2006-03-23 Haeng-Won Park Gate driving unit and display device having the same
KR20060134730A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
KR20090044645A (ko) 2009-05-07
US20090115690A1 (en) 2009-05-07
US8138792B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
KR101374084B1 (ko) 게이트 구동회로 및 이를 구비한 표시 기판
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
US11296125B2 (en) Array substrate and display panel
CN108182921B (zh) 一种阵列基板、显示面板与显示装置
KR101404542B1 (ko) 액정 표시 장치
US9269317B2 (en) Gate driving circuit and display apparatus having the same
CN100474364C (zh) 栅极驱动单元及具有该栅极驱动单元的显示装置
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
CN101004498A (zh) 液晶显示器及其修复方法
US8208083B2 (en) Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel
US9293090B2 (en) Gate-driving apparatus and display device including the same
CN111142295B (zh) 显示装置
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
CN104965369A (zh) 一种阵列基板、显示面板以及显示装置
US9991292B2 (en) Gate driver and display apparatus having the same
US20090262292A1 (en) Electrical connectors between electronic devices
CN113406830A (zh) 一种阵列基板、液晶显示面板及显示装置
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
KR102342327B1 (ko) 표시장치
CN101305412B (zh) 显示装置以及具有该显示装置的电子设备
TW201011376A (en) LCD panel
KR20070105001A (ko) 게이트 구동회로 및 이를 갖는 어레이 기판
TW200528793A (en) Array substrate for flat display device
JP2002090708A (ja) 回路基板および平面表示装置
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7