CN117936547A - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
CN117936547A
CN117936547A CN202311714423.5A CN202311714423A CN117936547A CN 117936547 A CN117936547 A CN 117936547A CN 202311714423 A CN202311714423 A CN 202311714423A CN 117936547 A CN117936547 A CN 117936547A
Authority
CN
China
Prior art keywords
clock
clock line
signal transmission
sub
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311714423.5A
Other languages
English (en)
Inventor
卢昭阳
叶利丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Original Assignee
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Changsha HKC Optoelectronics Co Ltd filed Critical HKC Co Ltd
Priority to CN202311714423.5A priority Critical patent/CN117936547A/zh
Publication of CN117936547A publication Critical patent/CN117936547A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开一种阵列基板和显示面板，包括非显示区域，在非显示区域设置有扫描驱动电路、多条沿第一方向延伸并沿第二方向依次排列的时钟线和多条沿第二方向延伸并沿第一方向依次排列的信号传输线，每条时钟线通过一条信号传输线连接于扫描驱动电路，时钟信号线用于传输时钟信号至扫描驱动电路，时钟信号用于驱动扫描驱动电路输出扫描信号。阵列基板还包括基底，在非显示区域，时钟线与信号传输线同层设置于基底表面，时钟线在时钟线与信号传输线相交的位置包括缺口，在缺口位置时钟线与信号传输线相互绝缘，在缺口位置时钟线经导电层相互电性连接。通过将时钟线与信号传输线同层设置可有效降低时钟线与信号传输线之间的寄生电容。

Description

阵列基板和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及阵列基板和显示面板。
背景技术
GOA技术(Gate On Array)即扫描驱动电路制作在阵列基板，使之能替代外接集成电路板((Integrated Circuit，IC)来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，能够提升产能并降低产品成本，而且可以使显示面板更适合制作窄边框或无边框的显示产品。
但是，由于扫描驱动电路需要对应设置大量用于传输时钟信号的时钟线，并且时钟线在进行排布的过程中会进行跨线设置，导致时钟线之间的寄生电容较大，从而导致时钟信号延迟较大，进而影响扫描驱动电路的驱动能力，因此如何降低时钟线之间的寄生电容是亟需解决的问题。
发明内容
鉴于上述技术问题的不足，本申请提供一种可有效降低时钟线之间寄生电容的阵列基板和显示面板。
本申请公开一种阵列基板，包括显示区域和非显示区域，在显示区域设置有阵列排布的像素单元，在非显示区域设置有扫描驱动电路，扫描驱动电路连接于像素单元，用于输出扫描信号以控制像素单元接收图像显示用的数据信号进行图像显示。在非显示区域还设置有多条沿第一方向延伸并沿第二方向依次排列的时钟线和多条沿第二方向延伸并沿第一方向依次排列的信号传输线，每条时钟线通过一条信号传输线连接于扫描驱动电路，时钟信号线用于传输时钟信号至扫描驱动电路，时钟信号用于驱动扫描驱动电路输出扫描信号。阵列基板还包括基底，在非显示区域，时钟线与信号传输线同层设置于基底表面，时钟线在时钟线与信号传输线相交的位置包括缺口，在缺口位置时钟线与信号传输线相互绝缘，在缺口位置时钟线经导电层相互电性连接。
可选地，时钟线沿第一方向包括多条子时钟线段，任意两条相邻的子时钟线段之间间隔预设距离构成缺口，相邻两条子时钟线段在缺口的位置通过导电层连接；导电层通过绝缘层层叠设置于缺口位置。
可选地，阵列基板还包括第一绝缘层和第二绝缘层，第一绝缘层设置于基底与时钟线之间，第二绝缘层设置于时钟线表面，导电层设置于第二绝缘层基底表面。
可选地，导电层包括多个相互绝缘的导电体，多个导电体分别与多个缺口一一正对设置，第二绝缘层对应每个导电体设置有两个通孔，两个通孔正对设置于导电体的两端，在缺口位置导电体分别通过通孔电性连接于相邻设置的两条子时钟线段。
可选地，沿第一方向，时钟线包括a个缺口和a+1条子时钟线段，a+1条子时钟线段沿第一方向依次排列，第1条子时钟线段连接于预设导电体，第a+1条子时钟线段预设导电体，第1条子时钟线段与第a+1条子时钟线段通过预设导电体电性连接。
可选地，每条时钟线对应设置有第一通孔和第二通孔，第一通孔正对第1条子时钟线段设置，第二通孔正对第a+1条子时钟线段设置，第1条子时钟线段通过第一通孔连接于预设导电体，第a+1条子时钟线段通过第二通孔连接于预设导电体。
可选地，每条时钟线对应设置一个预设导电体，预设导电体沿第一方向自第1个缺口的位置延伸至第a个缺口的位置。
可选地，在显示区域，像素单元包括薄膜晶体管和像素电极，薄膜晶体管的栅极位于第一绝缘层与基底之间，薄膜晶体管的源极和漏极与时钟线位于同一层，像素电极与导电层位于同一层。薄膜晶体管用于在扫描信号的控制下将数据信号传输至像素电极，像素电极依据数据信号驱动显示介质进行图像显示。
可选地，扫描驱动电路包括多个扫描驱动单元，每个扫描驱动单元对应连接于一条信号传输线，用于自信号传输线接收时钟信号并依据时钟信号输出扫描信号。
本申请实施例还公开一种显示面板，包括对向基板、显示介质层和前述的阵列基板，阵列基板与对向基板配合驱动显示介质层中的显示介质进行图像显示。
相较于现有技术问题，本申请将时钟线和信号传输线同层设置且在时钟线设置缺口，使信号传输线经缺口连接至扫描驱动电路，同时时钟线在缺口处通过异层设置的导电层电性连接，使得时钟线与信号传输线在信号传输过程中互不影响，并且由于时钟线和信号传输线设置于同一层，有效消除了时钟线与信号传输线之间的寄生电容，从而消除了寄生电容对时钟信号的影响。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的一种显示装置的结构示意图；
图2为图1中显示面板侧面结构示意图；
图3为图2所示显示面板中阵列基板的平面布局示意图；
图4为图3中非显示区域的平面布局示意图；
图5为图2中阵列基板非显示区与的剖面结构示意图；
图6为本申请第二实施例中阵列基板的剖面结构示意图；
图7为图6中阵列基板非显示区域平面布局示意图；
图8为图7中导电体连接区域的放大示意图；
图9为图8中沿A-A剖面的结构示意图；
图10为本申请第三实施例提供的如图6中时钟线连接示意图；
图11为图10中导电体连接区域的放大示意图。
附图标记说明：
显示装置-100、显示面板-10、电源模组-20、显示区域-10a、非显示区域-10b、阵列基板-10c、对向基板-10d、显示介质层-10e、m条数据线-S1～Sm、n条扫描线-G1～Gn、第一方向-F1、第二方向-F2、时序控制电路-11、数据驱动电路-12、扫描驱动电路-13、像素单元-16、扫描驱动单元-130、时钟线-14、信号传输线-15、通孔-H、基底-101、第一绝缘层-102、第一金属层-M1、钝化层-103、第二金属层-M2、第二绝缘层-104、金属层-M、导电层-IT、导电体-105、缺口-K、薄膜晶体管-TFT、源极-s、漏极-d、栅极-g、像素电极-161、第一通孔-H1、第二通孔-H2、第一子时钟线段-141、第二子时钟线段-142、第一缺口-K1、第二缺口-K2、第1条子时钟线段-14A、第2条子时钟线段-14B、第3条子时钟线段-14C。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参阅图1，图1为本申请第一实施例提供的一种显示装置100的结构示意图。显示装置100包括显示面板10和电源模组20，电源模组20设置于显示面板10的背面也即是显示面板10的非显示面。电源模组20用于为显示面板10进行图像显示提供驱动电源。
请参阅图2，图2为图1中显示面板10侧面结构示意图。
如图2所示，显示面板10包括图像用显示区域10a与非显示区域10b。显示区域10a用于执行图像显示，非显示区域10b环绕设置于显示区域10a周围以设置其他辅助部件或者模组，具体地，显示面板10包括有阵列基板10c与对向基板10d，以及夹设于阵列基板10c与对向基板10d的显示介质层10e。阵列基板10c和对向基板10d配合驱动显示介质层10e中的显示介质进行图像显示。本实施例中，显示介质层10e中的显示介质可以为液晶分子，当然还可以为OLED、Micro LED、Mini LED、LED等其他发光材料。
请参阅图3，图3为图2所示显示面板10中阵列基板10c的平面布局示意图。如图3所示，阵列基板10c中对应图像显示区域10a包括多个呈矩阵排列的m*n像素单元16、m条数据线S1～Sm和n条扫描线G1～Gn，m、n为大于1的自然数。
其中，该n条扫描线G1～Gn沿第二方向F2延伸且沿第一方向F1相互绝缘且平行排列，该m条数据线S1～Sm沿第一方向F1延伸且沿第二方向F2相互绝缘且平行排列，所述第一方向F1与第二方向F2相互垂直。
对应显示面板10非显示区域10b(图2)，显示装置100进一步包括的用于驱动像素单元进行图像显示的时序控制电路11、数据驱动电路12以及设置于阵列基板10c的扫描驱动电路13。
其中，时序控制电路11电性连接于数据驱动电路12与扫描驱动电路13，用于控制数据驱动电路12与扫描驱动电路13的工作时序，也即是输出对应的时序控制信号至数据驱动电路12至扫描驱动电路13，以控制何时输出对应的扫描信号以及数据信号。
数据驱动电路12与该m条数据线S1～Sm电性连接，用于将待显示用的数据信号(Data)通过该m条数据线S1～Sm以数据电压的形式传输至该多个像素单元16。
扫描驱动电路13用于与该n条扫描线G1～Gn电性连接，用于通过该n条扫描线G1～Gn输出扫描信号用于控制像素单元16何时接收数据信号。其中，扫描驱动电路13按照位置排列顺序自n条扫描线G1～Gn按照扫描周期依次自扫描线G1、G2、……，Gn输出扫描信号。
本实施例中，扫描驱动电路13中的电路元件与阵列基板10c中的像素单元16同一制程制作于阵列基板10c中，也即是GOA(Gate Driver on Array)技术。
请参阅图4，图4为图3中非显示区域的平面布局示意图。
如图4所示，在非显示区域10b邻近扫描驱动电路13的位置设置有多条时钟线14和多条信号传输线15，多条时钟线14沿第一方向F1延伸并沿第二方向F2依次排列，多条信号传输线15沿第二方向F2延伸并沿第一方向F1依次排列，每条时钟线14电性连接于一条信号传输线15并经信号传输线15连接于扫描驱动电路13用于传输时钟信号至扫描驱动电路13，扫描驱动电路13依据时钟信号输出扫描信号至像素单元16。
其中，时钟线14和信号传输线15异层设置即设置于不同层结构，在沿阵列基板10c的厚度方向上，时钟线14与信号传输线15至少有部分重叠，在重叠位置设置有通孔H，时钟线14经通孔H电性连接于信号传输线15。
其中，扫描驱动电路13包括多个级联的扫描驱动单元130，每个扫描驱动单元130通过至少一条信号传输线15连接于一条时钟线14，用于自时钟线14接收时钟信号并依据时钟信号输出至少一个扫描信号。
在示例性实施例中，扫描驱动电路13中的多个扫描驱动单元130可以由八个时钟信号控制输出扫描信号，也可以由两个时钟信号、四个时钟信号以及六个时钟信号进行控制，本申请对此不作限制。
请参阅图5，图5为图2中阵列基板非显示区与的剖面结构示意图。
如图5所示，在非显示区域10b，阵列基板10c包括基底101、第一绝缘层102、第一金属层M1、钝化层103、第二金属层M2和第二绝缘层104，其中，由第一金属层M1制作而成的多条时钟线14层叠设置于基底101，第一绝缘层102层叠设置于基底101并覆盖时钟线14。由第二金属层M2制作而成的信号传输线15层叠设置于第一绝缘层102远离基底101一侧，信号传输线15经过孔H穿过第一绝缘层102连接于时钟线14。钝化层103层叠设置于第一绝缘层102并覆盖信号传输线15。第二绝缘层104层叠设置于钝化层103远离第一绝缘层102一侧。
其中，由于信号传输线15沿第二方向F2延伸跨越多条时钟线14，使得时钟线14与信号传输线15之间形成寄生电容，由于寄生电容的存在，导致时钟线14和信号传输线15在传输时钟信号时，具有较大的延迟，进而导致扫描驱动单元130的驱动能力降低。
请一并参阅图6和图7，图6为本申请第二实施例中阵列基板剖面结构示意图，图7为图6中阵列基板非显示区域平面布局示意图。如图6所示和图7所示，阵列基板10c包括基底101、第一绝缘层102、金属层M、钝化层103、第二绝缘层104和导电层IT，其中，第一绝缘层102沿阵列基板10c的厚度方向层叠设置于基底101，金属层M层叠设置于第一绝缘层102远离基底101一侧。
在非显示区域10b中，多条时钟线14(图7)和多条信号传输线15(图7)设置于金属层M且由金属层M制作而成，即多条时钟线14和多条信号传输线15制作于同一层结构。钝化层103层叠设置于金属层M远离第一绝缘层102一侧，并覆盖时钟线14和信号传输线15，第二绝缘层104层叠设置于钝化层103远离金属层M一侧。导电层IT层叠设置于第二绝缘层104远离钝化层103一侧。
在显示区域10a中，像素单元16(图3)包括薄膜晶体管TFT和像素电极161，薄膜晶体管TFT的栅极g设置于基底101与第一绝缘层102之间，源极s和漏极d和设置于金属层M且由金属层M制作而成，也即是源极s和漏极d与时钟线14和信号传输线15设置于同一层结构。像素电极161设置于第二绝缘层104远离基底101一侧，且与导电层IT设置于同一层结构。薄膜晶体管TFT的栅极g连接于扫描线、源极s连接于数据线、漏极连接于像素电极161，用于在扫描信号的控制下将数据线中的数据信号传输至像素电极161，像素电极161依据数据信号驱动显示介质层10e(图2)中的显示介质进行图像显示。
在示例性实施例中，导电层IT和像素电极161可以由同一透明电极制作而成，当然还可以根据具体需要由不同电极进行制作，本申请对此不作限制。
第二绝缘层104设置有通孔H，金属层M中的时钟线14经通孔H连接于导电层IT。其中，第二绝缘层104的厚度可以根据需要增大，以降低金属层M与导电层IT之间的寄生电容，根据电容公式C＝ε*δ*S/d，其中，ε和δ为常数，与电介质相关，因此电容值C与厚度d成反比，故可以调整第一绝缘层102的厚度，进而降低寄生电容。其中，在显示区域10a中，导电层IT可以用于制作像素单元16的像素电极。
请参阅图8和图9，图8为图7中导电体连接区域的放大示意图，图9为图8中沿A-A剖面的结构示意图。
如图8和图9所示，在时钟线14与信号传输线15相交的位置，每条时钟线14沿第一方向F1设置有预设长度的缺口K，信号传输线15沿第二方向F2穿过多个缺口K连接于扫描驱动单元130，也即是信号传输线15在相交位置与时钟线14相互绝缘。
需要说明的是，每条信号传输线15对应连接于一条预设位置的时钟线14，例如，第一条时钟线与第一条信号传输线对应连接，第二条时钟线与第二条传输线对应连接等。信号传输线15与预设位置的时钟线14连接位置不属于相交位置，即信号传输线15与预设位置的时钟线14连接位置未设置缺口K，信号传输线15与其余的时钟线14相交位置均设置有缺口K，信号传输线15沿第二方向F2穿过缺口K连接于扫描驱动单元130。
导电层IT对应每个缺口K的位置设置有一个导电体105，导电体105沿阵列基板10c的厚度方向正对缺口K设置，在缺口K断开的时钟线14分别通过通孔H连接于同一个导电体105，以通过导电体105电性连接。
例如，时钟线14包括第一子时钟线段141和第二子时钟线段142，第一子时钟线段141和第二子时钟线段142沿第一方向F1分别位于缺口K两侧，也即是时钟线14在缺口K处断开形成第一子时钟线段141和第二子时钟线段142。
第一子时钟线段141沿阵列基板10c的厚度方向经第一通孔H1连接于导电体105，第二子时钟线段142沿阵列基板10c的厚度方向经第二通孔H2连接于导电体105，也即是第一子时钟线段141经导电体105电性连接于第二子时钟线段142。
每条时钟线14中的多条子时钟线段沿第一方向F1在缺口K的位置通过导电体105电性连接，每条信号传输线15通过多个缺口K连接于扫描驱动单元130。由于缺口K以及导电体105的设置，使得同一金属层M的多条时钟线14和多条信号传输线15在信号传输过程中互不影响，并且由于时钟线14和信号传输线15设置于同一层，有效消除了时钟线14与信号传输线15之间的寄生电容，从而消除了寄生电容对时钟信号的影响。
请参阅图10和图11，图10为本申请第三实施例提供的如图6中时钟线连接示意图。图11为图10中导电体连接区域的放大示意图。
如图10和图11所示，在时钟线14与信号传输线15相交的位置，每条时钟线14沿第一方向F1设置有预设距离的缺口K，信号传输线15沿第二方向F2穿过多条时钟线14的缺口K连接于扫描驱动单元130，也即是信号传输线15在相交位置与时钟线14未电性连接。
需要说明的是，每条信号传输线15对应连接于一条预设位置的时钟线14，例如，第一条时钟线与第一条信号传输线对应连接，第二条时钟线与第二条传输线对应连接等。信号传输线15与预设位置的时钟线14连接位置不属于相交位置，即信号传输线15与预设位置的时钟线14连接位置未设置缺口K，信号传输线15与其余的时钟线14相交位置均设置有缺口K，信号传输线15沿第二方向F2穿过缺口K连接于扫描驱动单元130。
导电层IT对应每个缺口K的位置设置有一个导电体105，导电体105沿阵列基板10c的厚度方向正对缺口K设置。
沿第一方向F1，时钟线包括a个缺口K，其中a大于或等于1，时钟线由a个缺口K划分为a+1条子时钟线段，所述a+1条子时钟线段沿第一方向F1延伸且沿第一方向F1依次排列，其中，第1条时钟线经通孔H连接于导电体105，第a+1条时钟线经另一个通孔H连接于导电体105，也即是第1条时钟线和第a+1条时钟线通过不同的通孔电性连接于同一个导电体105，用于通过导电体105跨过缺口K传输时钟信号。导电体沿第一方向F1自第1个缺口K的位置沿延伸至第a个缺口K的位置。
例如，时钟线14包括两个缺口K即第一缺口K1和第二缺口K2，时钟线14由第一缺口K1和第二缺口K2划分为三条子时钟线段，分别为第1条子时钟线段14A、第2条子时钟线段14B和第3条子时钟线段14C，多个通孔H包括第一通孔H1和第二通孔H2，第一通孔H1对应第一缺口K1且邻近第1条子时钟线段14A设置，第二通孔H2对应第二缺口K2且邻近第3条子时钟线段14C设置。其中，第1条子时钟线段14A通过第一通孔H1连接于导电体105，第3条子时钟线段14C通过第二通孔H2连接于导电体105，第1条子时钟线段14A与第3条子时钟线段14C通过导电体105电性连接。导电体105沿第一方向F1自第一缺口K1的位置延伸至第二缺口K2的位置。
在本实施例中，还可以根据需要取消第1个缺口至第a个缺口之间的子时钟线段的设置，也即是第1条子时钟线段、导电体105和第a+1条子时钟线段构成时钟信号的传输路径。
每条时钟线14中的多条子时钟线段沿第一方向F1在缺口K的位置通过导电体105电性连接，每条信号传输线15通过多个缺口K连接于扫描驱动单元130。由于缺口K以及导电体105的设置，使得同一金属层M的多条时钟线14和多条信号传输线15在信号传输过程中互不影响，并且由于时钟线14和信号传输线15设置于同一层，有效消除了时钟线14与信号传输线15之间的寄生电容，从而消除了寄生电容对时钟信号的影响。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种阵列基板，包括显示区域和非显示区域，在所述显示区域设置有阵列排布的像素单元，在所述非显示区域设置有扫描驱动电路，所述扫描驱动电路连接于所述像素单元，用于输出扫描信号以控制所述像素单元接收图像显示用的数据信号进行图像显示；
其特征在于，在所述非显示区域还设置有多条沿第一方向延伸并沿第二方向依次排列的时钟线和多条沿第二方向延伸并沿第一方向依次排列的信号传输线，每条所述时钟线通过一条所述信号传输线连接于所述扫描驱动电路，所述时钟信号线用于传输时钟信号至所述扫描驱动电路，所述时钟信号用于驱动所述扫描驱动电路输出所述扫描信号；
所述阵列基板还包括基底，在所述非显示区域，所述时钟线与所述信号传输线同层设置于所述基底表面，所述时钟线在所述时钟线与所述信号传输线相交的位置包括缺口，在所述缺口的位置所述时钟线与所述信号传输线相互绝缘，在所述缺口的位置所述时钟线经导电层相互电性连接。
2.如权利要求1所述的阵列基板，其特征在于，所述时钟线沿所述第一方向包括多条子时钟线段，任意两条相邻的所述子时钟线段之间间隔预设距离构成所述缺口，相邻两条所述子时钟线段在所述缺口的位置通过所述导电层连接；所述导电层通过绝缘层层叠设置于所述缺口位置。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第一绝缘层和第二绝缘层，所述第一绝缘层设置于所述基底与所述时钟线之间，所述第二绝缘层设置于所述时钟线表面，所述导电层设置于所述第二绝缘层基底表面。
4.如权利要求3所述的阵列基板，其特征在于，所述导电层包括多个相互绝缘的导电体，多个所述导电体分别与多个所述缺口一一正对设置；
所述第二绝缘层对应每个所述导电体设置有两个通孔，两个所述通孔正对设置于所述导电体的两端，在所述缺口的位置所述导电体分别通过所述通孔电性连接于相邻设置的两条所述子时钟线段。
5.如权利要求4所述的阵列基板，其特征在于，沿所述第一方向，所述时钟线包括a个所述缺口和a+1条所述子时钟线段，a+1条所述子时钟线段沿所述第一方向依次排列，第1条所述子时钟线段连接于预设导电体，第a+1条所述子时钟线段所述预设导电体，所述第1条子时钟线段与第a+1条子时钟线段通过所述预设导电体电性连接。
6.如权利要求5所述的阵列基板，其特征在于，每条时钟线对应设置有第一通孔和第二通孔，所述第一通孔正对所述第1条所述子时钟线段设置，所述第二通孔正对所述第a+1条所述子时钟线段设置，第1条所述子时钟线段通过所述第一通孔连接于预设导电体，第a+1条所述子时钟线段通过所述第二通孔连接于所述预设导电体。
7.如权利要求6所述的阵列基板，其特征在于，每条所述时钟线对应设置一个所述预设导电体，所述预设导电体沿所述第一方向自第1个所述缺口的位置延伸至第a个所述缺口的位置。
8.如权利要求3-7任意一项所述的阵列基板，其特征在于，在所述显示区域，所述像素单元包括薄膜晶体管和像素电极，所述薄膜晶体管的栅极位于所述第一绝缘层与所述基底之间，所述薄膜晶体管的源极和漏极与所述时钟线位于同一层，所述像素电极与所述导电层位于同一层；
所述薄膜晶体管用于在所述扫描信号的控制下将所述数据信号传输至所述像素电极，所述像素电极依据所述数据信号驱动显示介质进行图像显示。
9.如权利要求8所述的阵列基板，其特征在于，所述扫描驱动电路包括多个扫描驱动单元，每个所述扫描驱动单元对应连接于一条所述信号传输线，用于自所述信号传输线接收所述时钟信号并依据时钟信号输出所述扫描信号。
10.一种显示面板，其特征在于，包括对向基板、显示介质层和如权利要求1-9中任意一项所述的阵列基板，所述阵列基板与所述对向基板配合驱动所述显示介质层中的所述显示介质进行图像显示。
CN202311714423.5A 2023-12-13 2023-12-13 阵列基板和显示面板 Pending CN117936547A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311714423.5A CN117936547A (zh) 2023-12-13 2023-12-13 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311714423.5A CN117936547A (zh) 2023-12-13 2023-12-13 阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN117936547A true CN117936547A (zh) 2024-04-26

Family

ID=90761986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311714423.5A Pending CN117936547A (zh) 2023-12-13 2023-12-13 阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN117936547A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090044645A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 기판
CN107229166A (zh) * 2017-07-27 2017-10-03 武汉华星光电技术有限公司 显示装置、阵列基板及其制造方法
CN107945726A (zh) * 2017-11-22 2018-04-20 深圳市华星光电技术有限公司 一种阵列基板和显示面板
US20190189075A1 (en) * 2017-12-19 2019-06-20 Lg Display Co., Ltd. Display apparatus
CN111240113A (zh) * 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 阵列基板及显示面板
CN111429859A (zh) * 2020-04-24 2020-07-17 Tcl华星光电技术有限公司 栅极驱动电路及显示装置
US20210225316A1 (en) * 2018-09-13 2021-07-22 HKC Corporation Limited Display panel and display device
WO2022252323A1 (zh) * 2021-05-31 2022-12-08 Tcl华星光电技术有限公司 显示面板
WO2023184292A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090044645A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 기판
CN107229166A (zh) * 2017-07-27 2017-10-03 武汉华星光电技术有限公司 显示装置、阵列基板及其制造方法
CN107945726A (zh) * 2017-11-22 2018-04-20 深圳市华星光电技术有限公司 一种阵列基板和显示面板
US20190189075A1 (en) * 2017-12-19 2019-06-20 Lg Display Co., Ltd. Display apparatus
US20210225316A1 (en) * 2018-09-13 2021-07-22 HKC Corporation Limited Display panel and display device
CN111240113A (zh) * 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 阵列基板及显示面板
CN111429859A (zh) * 2020-04-24 2020-07-17 Tcl华星光电技术有限公司 栅极驱动电路及显示装置
WO2022252323A1 (zh) * 2021-05-31 2022-12-08 Tcl华星光电技术有限公司 显示面板
WO2023184292A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 阵列基板及显示装置

Similar Documents

Publication Publication Date Title
CN107092151B (zh) 阵列基板、电子纸式显示面板及其驱动方法和显示装置
CN107527599B (zh) 扫描驱动电路、阵列基板与显示面板
US10026347B2 (en) Array substrate, display panel and display device
JP6004560B2 (ja) 表示装置
KR100316491B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판
CN100538783C (zh) 显示装置
KR100695638B1 (ko) 표시 장치
US6268617B1 (en) Electro-optical device
US7471349B2 (en) Display device
JP4830060B2 (ja) 非長方形表示装置
US7508478B2 (en) Display apparatus
CN104969283A (zh) 显示装置
US10964284B2 (en) Electronic component board and display panel
KR100359324B1 (ko) 액정 표시 장치
TW201528480A (zh) 具有整合電容及縮小尺寸的顯示裝置
CN100361013C (zh) 液晶显示装置
US7088050B2 (en) Display device and portable terminal using the same
KR20020095203A (ko) 디스플레이 디바이스
KR20040010283A (ko) 액정 표시 장치
CN117936547A (zh) 阵列基板和显示面板
KR100990315B1 (ko) 액정표시장치
CN110383366B (zh) 有源矩阵基板以及显示面板
KR20110066749A (ko) 액정표시장치
US20110187955A1 (en) Display device
KR20050091290A (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination