CN111429859A - 栅极驱动电路及显示装置 - Google Patents
栅极驱动电路及显示装置 Download PDFInfo
- Publication number
- CN111429859A CN111429859A CN202010333208.0A CN202010333208A CN111429859A CN 111429859 A CN111429859 A CN 111429859A CN 202010333208 A CN202010333208 A CN 202010333208A CN 111429859 A CN111429859 A CN 111429859A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- signal line
- low
- signal lines
- compensation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
本申请提供一种栅极驱动电路及显示装置，栅极驱动电路包括：两个低频交流信号线，用于传输低频交流信号；以及N个时钟信号线，用于传输时钟信号，时钟信号的频率高于低频交流信号的频率，每个时钟信号线上设置有至少一个电容补偿单元，任意一个时钟信号线的面积与同一时钟信号线上设置的至少一个电容补偿单元的面积之和等于预定面积，N为大于或等于2的整数；其中，每个时钟信号线上设置的至少一个电容补偿单元包括对应两个低频交流信号线中至少一者设置的第一电容补偿单元，对应一个低频交流信号线设置的第一电容补偿单元的面积之和与对应另一个低频交流信号线设置的第一电容补偿单元的面积之和相等。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种栅极驱动电路及显示装置。
背景技术
目前，液晶显示装置(Liquid Crystal Display，LCD)的栅极驱动电路大多采用栅极驱动电路设置于阵列基板(Gate On Array，GOA)上的设计。GOA电路主要包含GOA走线(busline)电路和GOA单元电路，前者是指各个扫描启动信号和时钟讯号走线等，后者是指包含完整GOA独立单元。
图1a是传统GOA走线电路的示意图，CK1～CKn是时钟讯号走线，n为12。LC1和LC2是向GOA独立单元的下拉维持单元提供低频交流电压信号的走线，每100帧(Frame)反转一次。VSS是提供低电位直流电压信号的走线。a1-a3都是过孔设计，以将位于第一金属层的CK信号、LC信号和VSS信号导通到第二金属层。然而，如图1b所示，其为图1a所示GOA走线电路的时钟信号线的时钟信号分支线的示意图。该GOA设计会导致每个进入到GOA独立单元前的时钟讯号走线CK1-CKn走线路程不同，因而产生阻容差异，特别是CK1和CKn之间的差异最大。这种差异在目前4K和60Hz的面板中还在容耐范围内。但是，高分辨率和高刷新速率已成为液晶显示装置的主流发展趋势。1G1D 8K(解析度7680×4320)产品的扫描线和数据线的阻容负载(RC loading)较大，充电时间短，对时钟讯号走线CK1-CKn之间的阻容差异极为敏感，较大的CK阻容差异会导致CK和相应GOA独立单元输出的扫描线波形(上升沿和下降沿)差异，产生等间距水平线等问题。传统技术通过在部分时钟讯号走线CK1-CKn走线上增加绕线，以使时钟讯号走线CK1-CKn的电阻一致以实现电阻补偿时，无法弥补时钟讯号走线CK1-CKn间电容的差异，对平衡时钟讯号走线CK1-CKn对应的GOA独立单元输出扫描信号的下降沿改善具有局限性。
因此，有必要提出一种技术方案以解决时钟讯号走线CK1-CKn间电容的差异导致时钟讯号走线CK1-CKn对应的GOA独立单元输出扫描信号的下降沿具有差异性的问题。
发明内容
本申请的目的在于提供一种栅极驱动电路及显示装置，以平衡栅极驱动电路中与多个时钟信号线连接的栅极驱动单元输出扫描信号的下降时间，避免时钟信号线的电容差异导致显示装置出现水平密集线以及明暗不均等问题，且充分利用两个低频交流信号线的空余空间的同时，使得两个低频交流信号线具有相同的负载。
为实现上述目的，本申请提供一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：
两个低频交流信号线，用于传输低频交流信号；以及
N个时钟信号线，用于传输时钟信号，所述时钟信号的频率高于所述低频交流信号的频率，每个所述时钟信号线上设置有至少一个电容补偿单元，任意一个时钟信号线的面积与同一所述时钟信号线上设置的至少一个所述电容补偿单元的面积之和等于预定面积，所述N为大于或等于2的整数；
其中，每个所述时钟信号线上设置的至少一个所述电容补偿单元包括对应两个所述低频交流信号线中至少一者设置的第一电容补偿单元，对应一个所述低频交流信号线设置的所述第一电容补偿单元的面积之和与对应另一个所述低频交流信号线设置的所述第一电容补偿单元的面积之和相等。
在上述栅极驱动电路中，N个所述时钟信号线包括第1时钟信号线至第N时钟信号线，所述第1时钟信号线至所述第N时钟信号线的面积递增，所述预定面积等于所述第N时钟信号线的面积。
在上述栅极驱动电路中，N个所述时钟信号线分为M个时钟信号线组，每个所述时钟信号线组包括n个相邻的所述时钟信号线，所述N和n为大于或等于2的偶数，所述M为大于或等于1的整数，每个所述时钟信号线上设置的所述第一电容补偿单元对应两个所述低频交流信号线中的一者，
每组所述时钟信号线组中，n个所述时钟信号线分别对应两个所述低频交流信号线设置的所述第一电容补偿单元的面积相等，所述n、M以及N满足公式：n×M＝N。
在上述栅极驱动电路中，M个所述时钟信号线组包括第1时钟信号线组至第M时钟信号线组，第1时钟信号线组中的所述时钟信号线上对应两个所述低频交流信号线设置的第一电容补偿单元的面积之和至第M时钟信号线组中的所述时钟信号线上对应两个所述低频交流信号线设置的第一电容补偿单元的面积之和递减，第1时钟信号线组中的时钟信号线至两个低频交流信号线的距离至第N时钟信号线组中的时钟信号线至两个低频交流信号线的距离递增。
在上述栅极驱动电路中，每组所述时钟信号线组中，n个相邻的所述时钟信号线上设置的第一电容补偿单元的面积相等。
在上述栅极驱动电路中，每个所述时钟信号线包括时钟信号主线以及与所述时钟信号主线电性连接的时钟信号分支线，两个所述低频交流信号线相邻设置，N个所述时钟信号线的所述时钟信号主线位于两个所述低频交流信号线的一侧，N个所述时钟信号线的所述时钟信号主线和相邻两个所述低频交流信号线之间具有空白区域，
每个所述时钟信号线包括电阻补偿单元，N个所述时钟信号线的电阻值相等，每个所述时钟信号线的所述电阻补偿单元位于所述时钟信号分支线上，N个所述时钟信号线的电阻补偿单元位于同一列且设置于所述空白区域。
在上述栅极驱动电路中，每个所述时钟信号线上设置的至少一个电容补偿单元设置于对应的所述时钟信号线的时钟信号分支线上，每个所述时钟信号线上设置的至少一个所述电容补偿单元还包括第二电容补偿单元，所述第二电容补偿单元设置于所述空白区域，且与对应的所述时钟信号线的所述电阻补偿单元串联连接。
在上述栅极驱动电路中，N个所述时钟信号线包括第1时钟信号线至第N时钟信号线，N个所述时钟信号线的时钟信号主线的面积相等，第1时钟信号线的时钟信号分支线的面积至第N时钟信号线的时钟信号分支线的面积递增。
在上述栅极驱动电路中，所述电容补偿单元为导电块。
一种显示装置，所述显示装置包括上述栅极驱动电路。
有益效果：本申请提供一种栅极驱动电路及显示装置，栅极驱动电路包括：两个低频交流信号线，用于传输低频交流信号；以及N个时钟信号线，用于传输时钟信号，时钟信号的频率高于低频交流信号的频率，每个时钟信号线上设置有至少一个电容补偿单元，任意一个时钟信号线的面积与同一时钟信号线上设置的至少一个电容补偿单元的面积之和等于预定面积，N为大于或等于2的整数；其中，每个时钟信号线上设置的至少一个电容补偿单元包括对应两个低频交流信号线中至少一者设置的第一电容补偿单元，对应一个低频交流信号线设置的第一电容补偿单元的面积之和与对应另一个低频交流信号线设置的第一电容补偿单元的面积之和相等。通过对在每个时钟信号线上设置至少一个电容补偿单元，对多个时钟信号线之间的面积差异进行补偿，使得每个时钟信号线的面积和与同一时钟信号线连接的电容补偿单元的面积之和相等，每个时钟信号线和与同一时钟信号线连接的电容补偿单元与显示装置的彩膜基板侧的导电层形成的电容相等，平衡每个时钟信号线连接的栅极驱动单元输出的扫描信号的下降时间，避免时钟信号线的电容差异导致显示装置出现水平密集线以及明暗不均等问题，避免1G1D 8K显示装置出现画面质量问题，提升显示品位。且分别对应两个低频交流信号线设置第一电容补偿单元，以充分利用布设低频交流信号线的空间的同时，分别对应两个低频交流信号线设置第一电容补偿单元的面积相等，使得两个低频交流信号线的负载相同。
附图说明
图1a为传统GOA走线电路的示意图；
图1b为图1a所示GOA走线电路的时钟信号线的时钟信号分支线的示意图；
图2为本申请实施例显示装置的示意图；
图3为图2所示显示装置的栅极驱动电路的示意图；
图4为图3所示栅极驱动电路的时钟信号线的时钟信号分支线的示意图；
图5为电阻补偿单元与第二电容补偿单元串联的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图2，其为本申请实施例显示装置的示意图。显示装置100包括阵列基板101、彩膜基板102以及设置于阵列基板101和彩膜基板102之间的液晶层。
显示装置100具有显示区100a和位于显示区100a外围的非显示区100b。显示区100a设置有多个平行设置的扫描线S(未示出)以及与多个扫描线S垂直相交的数据线D(未示出)，相邻两个扫描线S和相邻两个数据线D限定的区域中设置有一个子像素，同一行子像素与同一扫描线S连接以载入扫描信号，且同一列子像素与同一数据线D连接以载入数据信号。阵列基板101对应的非显示区100b的部分设置有栅极驱动电路200，以向显示区100a中的扫描线S输入扫描信号。彩膜基板102上与阵列基板101相对的表面上设置有整面的公共电极Com，液晶层中的液晶分子在公共电极Com载入的公共电压以及阵列基板101上的像素电极(未示出)载入的像素电压的作用下偏转，以实现子像素的明暗显示。
请参阅图3以及图4，图3为图2所示显示装置的栅极驱动电路的示意图，图4为图3所示栅极驱动电路的时钟信号线的时钟信号分支线上设置电容补偿单元的示意图。栅极驱动电路200包括两个低频交流信号线(LC1，LC2)、N个时钟信号线CK1-CKN以及低电位直流电压信号线VSS，N为大于或等于2的整数。
两个低频交流信号线(LC1，LC2)用于传输低频交流信号。两个低频交流信号线(LC1，LC2)用于为栅极驱动电路200中的下拉维持单元(未示出)提供低频交流信号。两个低频交流信号线(LC1，LC2)相邻设置。低频交流信号线LC1与低频交流信号线LC2的宽度以及长度相同。
N个时钟信号线CK1-CKN用于传输时钟信号，时钟信号的频率高于低频交流信号的频率。每个时钟信号线上设置有至少一个电容补偿单元30，任意一个时钟信号线的面积与同一时钟信号线上设置的至少一个电容补偿单元30的面积之和等于预定面积。
通过在每个时钟信号线上设置至少一个电容补偿单元30，且任意一个时钟信号线的面积和每个时钟信号线上的至少一个电容补偿单元30的面积之和等于预定面积，以平衡不同时钟信号线的面积差异，平衡不同面积的时钟信号线与公共电极Com形成的电容差异。
每个时钟信号线上设置的至少一个电容补偿单元30包括对应两个低频交流信号线(LC1，LC2)中至少一者设置的第一电容补偿单元301，对应一个低频交流信号线(LC1)设置的第一电容补偿单元301的面积之和与对应另一个低频交流信号线(LC2)设置的第一电容补偿单元301的面积之和相等。
通过将至少一个电容补偿单元30的第一电容补偿单元301对应两个低频交流信号线(LC1，LC2)设置，以充分利用布设两个低频交流信号线(LC1，LC2)的空余空间，且分别对应两个低频交流信号线(LC1，LC2)设置的第一电容补偿单元301的面积之和相等，使得两个低频交流信号线(LC1，LC2)与第一电容补偿单元301之间形成的耦合电容相同，两个低频交流信号线(LC1，LC2)的负载相同。
在本实施例中，N个时钟信号线CK1-CKN包括第1时钟信号线CK1至第N时钟信号线CKN。第1时钟信号线CK1至第N时钟信号线CKN的面积递增，预定面积等于第N时钟信号线CKN的面积，以使得每个时钟信号线和该时钟信号线上设置的至少一个电容补偿单元30与公共电极Com之间形成的耦合电容最小。
具体地，每个时钟信号线包括时钟信号主线M以及与时钟信号主线M电性连接的时钟信号分支线S，N个时钟信号线CK1-CKN的时钟信号主线M位于两个低频交流信号线(LC1，LC2)的一侧且并排设置，N个时钟信号线CK1-CKN的时钟信号主线M与两个低频交流信号线(LC1，LC2)位于同一金属层。每个时钟信号线的时钟信号主线M和该时钟信号线的时钟信号分支线S位于不同层金属层，每个时钟信号线的时钟信号主线M和该时钟信号线的时钟信号分支线S通过导电层桥接，导电层与时钟信号主线M通过第一过孔b1电性连接，导电层与时钟信号分支线S通过第二过孔b2电性连接，一个时钟信号主线M对应与一个时钟信号分支线S电性连接。N个时钟信号线CK1-CKN的时钟信号主线M的面积相等，N个时钟信号线CK1-CKN的时钟信号主线M的长度和宽度均相等。第1时钟信号线CK1的时钟信号分支线S的面积至第N时钟信号线CKN的时钟信号分支线S的面积递增。
在本实施例中，N个时钟信号线CK1-CKN分为M个时钟信号线组40，每个时钟信号线组40包括n个相邻的时钟信号线，N和n为大于或等于2的偶数，M为大于或等于1的整数，每个时钟信号线上设置的第一电容补偿单元301对应两个低频交流信号线(LC1，LC2)中的一者，
每组时钟信号线组40中，n个相邻的时钟信号线分别对应两个低频交流信号线(LC1，LC2)设置的第一电容补偿单元301的面积相等，n、M以及N满足公式：n×M＝N。
可以理解，每组时钟信号线组40中的时钟信号线的数目也可以不同。
在本实施例中，每组时钟信号组40中，n个相邻的时钟信号线上设置的第一电容补偿单元301的面积相等。
具体地，第1时钟信号线CK1和第2时钟信号线CK2为一个时钟信号线组，第1时钟信号线CK1上设置的第一电容补偿单元301对应低频交流信号线LC2，第2时钟信号线CK2上设置的第一电容补偿单元301对应低频交流信号线LC1。第1时钟信号线CK1上设置的第一电容补偿单元301的面积和第2时钟信号线CK2上设置的第一电容补偿单元301的面积相等。第一电容补偿单元301为矩形。可以理解的是，也可以以四个相邻的时钟信号线为一组，例如时钟信号线CK1-CK4为一个时钟信号线组。或者CK1-CKN为一个时钟信号线组。
在本实施例中，M个时钟信号线组包括第1时钟信号线组至第M时钟信号线组，第1时钟信号线组中的时钟信号线上对应两个低频交流信号线(LC1，LC2)设置的第一电容补偿单元301的面积之和至第M时钟信号线组中的时钟信号线上对应两个低频交流信号线(LC1，LC2)设置的第一电容补偿单元301的面积之和递减，第1时钟信号线组中的时钟信号线至两个低频交流信号线(LC1，LC2)的距离至第N时钟信号线组中的时钟信号线至两个低频交流信号线(LC1，LC2)的距离递增，以适应第1时钟信号线CK1至第N时钟信号线CKN的面积递增，从而使得每个时钟信号线和其上的至少一个电容补偿单元的面积之和相等。
在本实施例中，每个时钟信号线包括电阻补偿单元50，由于增设电阻补偿单元50，使得N个时钟信号线CK1-CKN的电阻值相等，每个时钟信号线的电阻补偿单元50设置于时钟信号分支线S上。N个时钟信号线的时钟信号主线M和相邻两个低频交流信号线(LC1，LC2)之间具有空白区域200a，N个时钟信号线的电阻补偿单元50位于同一列且设置于空白区域200a，以避免增设电阻补偿单元50对N个时钟信号线CK1-CKN以及相邻两个低频交流信号线(LC1，LC2)造成电性干扰。
具体地，电阻补偿单元50为位于时钟信号分支线S上的“弓字型”绕线，第1时钟信号线CK1的电阻补偿单元50的长度至第N时钟信号线CKN的电阻补偿单元50的长度递减，N个时钟信号线CK1-CKN的电阻值均等于第N时钟信号线CKN的电阻值，以使得N个时钟信号线CK1-CKN的电阻值最小。
在本实施例中，每个时钟信号线上设置的至少一个电容补偿单元30设置于对应的时钟信号线的时钟信号分支线S上，每个时钟信号线上设置的至少一个电容补偿单元30还包括第二电容补偿单元302，第二电容补偿单元302设置于空白区域200a，且与对应的时钟信号线的电阻补偿单元50串联连接，以充分利用空白区域200a的空白空间，提高1G1D 8K显示装置的栅极驱动电路的空间利用率。
具体地，如图4以及图5所示，图5为电阻补偿单元与第二电容补偿单元串联的示意图。第二电容补偿单元302与电阻补偿单元50串接，且位于“弓字型”绕线的中间位置。第二电容补偿单元302为T型。第二电容补偿单元302为导电块。第一电容补偿单元301的面积大于第二电容补偿单元302的面积。
在本实施例中，同一个时钟信号线组40中，每个时钟信号线组40包括2个相邻的时钟信号线，第二电容补偿单元302的面积等于两个相邻时钟信号线的面积的差值。
在本实施例中，电容补偿单元30为导电块，电容补偿单元30与时钟信号线的时钟信号分支线S位于同一金属层。电容补偿单元30的形状为矩形，也可以为圆形或者其他图形。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：
两个低频交流信号线，用于传输低频交流信号；以及
N个时钟信号线，用于传输时钟信号，所述时钟信号的频率高于所述低频交流信号的频率，每个所述时钟信号线上设置有至少一个电容补偿单元，任意一个时钟信号线的面积与同一所述时钟信号线上设置的至少一个所述电容补偿单元的面积之和等于预定面积，所述N为大于或等于2的整数；
其中，每个所述时钟信号线上设置的至少一个所述电容补偿单元包括对应两个所述低频交流信号线中至少一者设置的第一电容补偿单元，对应一个所述低频交流信号线设置的所述第一电容补偿单元的面积之和与对应另一个所述低频交流信号线设置的所述第一电容补偿单元的面积之和相等。
2.根据权利要求1所述的栅极驱动电路，其特征在于，N个所述时钟信号线包括第1时钟信号线至第N时钟信号线，所述第1时钟信号线至所述第N时钟信号线的面积递增，所述预定面积等于所述第N时钟信号线的面积。
3.根据权利要求1或2所述的栅极驱动电路，其特征在于，N个所述时钟信号线分为M个时钟信号线组，每个所述时钟信号线组包括n个相邻的所述时钟信号线，所述N和n为大于或等于2的偶数，所述M为大于或等于1的整数，每个所述时钟信号线上设置的所述第一电容补偿单元对应两个所述低频交流信号线中的一者，
每组所述时钟信号线组中，n个所述时钟信号线分别对应两个所述低频交流信号线设置的所述第一电容补偿单元的面积相等，所述n、M以及N满足公式：n×M＝N。
4.根据权利要求3所述的栅极驱动电路，其特征在于，M个所述时钟信号线组包括第1时钟信号线组至第M时钟信号线组，第1时钟信号线组中的所述时钟信号线上对应两个所述低频交流信号线设置的第一电容补偿单元的面积之和至第M时钟信号线组中的所述时钟信号线上对应两个所述低频交流信号线设置的第一电容补偿单元的面积之和递减，第1时钟信号线组中的时钟信号线至两个低频交流信号线的距离至第N时钟信号线组中的时钟信号线至两个低频交流信号线的距离递增。
5.根据权利要求3所述的栅极驱动电路，其特征在于，每组所述时钟信号线组中，n个相邻的所述时钟信号线上设置的第一电容补偿单元的面积相等。
6.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述时钟信号线包括时钟信号主线以及与所述时钟信号主线电性连接的时钟信号分支线，两个所述低频交流信号线相邻设置，N个所述时钟信号线的所述时钟信号主线位于两个所述低频交流信号线的一侧，N个所述时钟信号线的所述时钟信号主线和相邻两个所述低频交流信号线之间具有空白区域，
每个所述时钟信号线包括电阻补偿单元，N个所述时钟信号线的电阻值相等，每个所述时钟信号线的所述电阻补偿单元位于所述时钟信号分支线上，N个所述时钟信号线的电阻补偿单元位于同一列且设置于所述空白区域。
7.根据权利要求6所述的栅极驱动电路，其特征在于，每个所述时钟信号线上设置的至少一个电容补偿单元设置于对应的所述时钟信号线的时钟信号分支线上，每个所述时钟信号线上设置的至少一个所述电容补偿单元还包括第二电容补偿单元，所述第二电容补偿单元设置于所述空白区域，且与对应的所述时钟信号线的所述电阻补偿单元串联连接。
8.根据权利要求6所述的栅极驱动电路，其特征在于，N个所述时钟信号线包括第1时钟信号线至第N时钟信号线，N个所述时钟信号线的时钟信号主线的面积相等，第1时钟信号线的时钟信号分支线的面积至第N时钟信号线的时钟信号分支线的面积递增。
9.根据权利要求1所述的栅极驱动电路，其特征在于，所述电容补偿单元为导电块。
10.一种显示装置，其特征在于，所述显示装置包括权利要求1-9任一项所述的栅极驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010333208.0A CN111429859A (zh) | 2020-04-24 | 2020-04-24 | 栅极驱动电路及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010333208.0A CN111429859A (zh) | 2020-04-24 | 2020-04-24 | 栅极驱动电路及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111429859A true CN111429859A (zh) | 2020-07-17 |
Family
ID=71556690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010333208.0A Pending CN111429859A (zh) | 2020-04-24 | 2020-04-24 | 栅极驱动电路及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111429859A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023279A (zh) * | 2021-11-15 | 2022-02-08 | 深圳市华星光电半导体显示技术有限公司 | 显示装置 |
| CN114093298A (zh) * | 2021-11-24 | 2022-02-25 | 武汉京东方光电科技有限公司 | 显示设备的配置方法、装置、存储介质及电子设备 |
| CN114141198A (zh) * | 2021-12-07 | 2022-03-04 | 合肥京东方卓印科技有限公司 | 扫描驱动电路及其维修方法、显示装置 |
| CN114360432A (zh) * | 2022-02-18 | 2022-04-15 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| WO2022088079A1 (zh) * | 2020-10-30 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114664270A (zh) * | 2022-04-26 | 2022-06-24 | 长沙惠科光电有限公司 | 栅极驱动电路及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170018246A1 (en) * | 2015-07-17 | 2017-01-19 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Pixel cell circuits of compensation feedback voltage |
| CN107945726A (zh) * | 2017-11-22 | 2018-04-20 | 深圳市华星光电技术有限公司 | 一种阵列基板和显示面板 |
| CN108957814A (zh) * | 2018-08-29 | 2018-12-07 | 南京中电熊猫平板显示科技有限公司 | 一种液晶显示装置及电路补偿方法 |
| CN109523963A (zh) * | 2018-11-21 | 2019-03-26 | 惠科股份有限公司 | 一种显示装置的驱动电路和显示装置 |
| CN109616482A (zh) * | 2019-02-25 | 2019-04-12 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
-
2020
- 2020-04-24 CN CN202010333208.0A patent/CN111429859A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170018246A1 (en) * | 2015-07-17 | 2017-01-19 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Pixel cell circuits of compensation feedback voltage |
| CN107945726A (zh) * | 2017-11-22 | 2018-04-20 | 深圳市华星光电技术有限公司 | 一种阵列基板和显示面板 |
| CN108957814A (zh) * | 2018-08-29 | 2018-12-07 | 南京中电熊猫平板显示科技有限公司 | 一种液晶显示装置及电路补偿方法 |
| CN109523963A (zh) * | 2018-11-21 | 2019-03-26 | 惠科股份有限公司 | 一种显示装置的驱动电路和显示装置 |
| CN109616482A (zh) * | 2019-02-25 | 2019-04-12 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022088079A1 (zh) * | 2020-10-30 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN115210802A (zh) * | 2020-10-30 | 2022-10-18 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US11823640B2 (en) | 2020-10-30 | 2023-11-21 | Beijing Boe Display Technology Co., Ltd. | Display substrate and display device |
| CN114023279A (zh) * | 2021-11-15 | 2022-02-08 | 深圳市华星光电半导体显示技术有限公司 | 显示装置 |
| CN114093298A (zh) * | 2021-11-24 | 2022-02-25 | 武汉京东方光电科技有限公司 | 显示设备的配置方法、装置、存储介质及电子设备 |
| CN114093298B (zh) * | 2021-11-24 | 2024-04-05 | 武汉京东方光电科技有限公司 | 显示设备的配置方法、装置、存储介质及电子设备 |
| CN114141198A (zh) * | 2021-12-07 | 2022-03-04 | 合肥京东方卓印科技有限公司 | 扫描驱动电路及其维修方法、显示装置 |
| CN114360432A (zh) * | 2022-02-18 | 2022-04-15 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| CN114664270A (zh) * | 2022-04-26 | 2022-06-24 | 长沙惠科光电有限公司 | 栅极驱动电路及显示面板 |
| CN114664270B (zh) * | 2022-04-26 | 2023-08-29 | 长沙惠科光电有限公司 | 栅极驱动电路及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111429859A (zh) | 栅极驱动电路及显示装置 | |
| CN111091792B (zh) | 栅极驱动电路及显示面板 | |
| CN106406612B (zh) | 阵列基板、包含其的显示面板及显示装置 | |
| CN111445831B (zh) | 一种显示面板 | |
| CN211348942U (zh) | 阵列基板及显示装置 | |
| US6686985B1 (en) | Wiring pattern of liquid crystal display, liquid crystal display, and electronic equipment | |
| CN100507690C (zh) | 彩色液晶显示装置 | |
| US8482686B2 (en) | Displays with minimized crosstalk | |
| US20110109579A1 (en) | Touch-Sensitive Display Panel | |
| CN104698711A (zh) | 一种阵列基板、显示面板及电子设备 | |
| US20210041755A1 (en) | Pixel array substrate | |
| CN113325638A (zh) | 阵列基板及显示装置 | |
| CN104536176B (zh) | 一种阵列基板、显示面板和显示装置 | |
| US11257455B2 (en) | Gate drive circuit and display panel | |
| CN109767718B (zh) | 一种驱动背板及显示装置 | |
| US11841596B2 (en) | Array substrate, display panel and display device | |
| CN101699339A (zh) | 有源元件阵列基板 | |
| CN106710538A (zh) | 阵列基板及其像素驱动方法、显示面板、显示装置 | |
| CN109994069A (zh) | Goa驱动电路及阵列基板 | |
| CN115497410A (zh) | 显示面板和显示装置 | |
| KR100520263B1 (ko) | 라인 크롤링을 저감할 수 있는 액정표시장치 | |
| CN115202114A (zh) | 阵列基板及显示面板 | |
| CN105679261A (zh) | 移位寄存单元、包含其的移位寄存器和阵列基板 | |
| JP2003098540A (ja) | 表示装置 | |
| US20240013703A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200717 |