CN111091792B - 栅极驱动电路及显示面板 - Google Patents

Abstract

本申请提供一种栅极驱动电路及显示面板，栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，N个时钟信号线包括于多个栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个栅极驱动单元与至少一个时钟信号线连接，每个时钟信号线上设置有电容补偿单元，于第1时钟信号线上设置的电容补偿单元的面积至于第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个时钟信号线的面积和与同一时钟信号线上设置的电容补偿单元的面积之和均等于预定面积，N为大于或等于2的整数。通过对多个时钟信号线之间的面积差异进行补偿，避免时钟信号线由于面积差异产生的电容差异导致显示面板出现水平密集线以及明暗不均等问题。

Description

栅极驱动电路及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种栅极驱动电路及显示面板。

背景技术

目前，1G1D 8K产品一般采用栅极驱动电路（Gate On Array）。然而，1G1D 8K产品扫描线和数据线的电阻电容负载（RC Loading）较大，充电时间短。其中，1G1D 8K产品的扫描线载入的扫描信号对栅极驱动电路中多个时钟信号线（CLOCK）之间的电容差异极为敏感，不同时钟信号线之间存在较大的电容差异会导致与时钟信号线相对应的扫描线载入的扫描信号波形存在差异，1G1D 8K产品显示时存在等间距水平线等画面显示问题。

因此，有必要提出一种技术方案以解决不同时钟信号线之间存在较大的电容差异导致的画面显示问题。

发明内容

本申请的目的在于提供一种栅极驱动电路及显示面板，以平衡栅极驱动电路中与多个时钟信号线连接的栅极驱动单元输出扫描信号的下降时间，避免时钟信号线的电容差异导致显示面板出现水平密集线以及明暗不均等问题。

为实现上述目的，本申请提供一种栅极驱动电路，所述栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，

N个所述时钟信号线包括于多个所述栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个所述栅极驱动单元与至少一个所述时钟信号线连接，

每个所述时钟信号线上设置有电容补偿单元，于所述第1时钟信号线上设置的所述电容补偿单元的面积至于所述第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个所述时钟信号线的面积和与同一所述时钟信号线上设置的所述电容补偿单元的面积之和均等于预定面积，所述N为大于或等于2的整数。

在上述栅极驱动电路中，所述预定面积等于所述第N时钟信号线的面积，所述第1时钟信号线靠近多个所述栅极驱动单元，所述第N时钟信号线远离多个所述栅极驱动单元。

在上述栅极驱动电路中，每个所述栅极驱动单元具有至少一空白区域，与每个所述栅极驱动单元连接的所述时钟信号线上的所述电容补偿单元设置于对应的所述栅极驱动单元的所述空白区域。

在上述栅极驱动电路中，多个所述栅极驱动单元同列设置，且设置于多个所述栅极驱动单元中的空白区域的所述电容补偿单元同列设置。

在上述栅极驱动电路中，每个所述栅极驱动单元包括一导线，所述导线具有上拉节点，所述电容补偿单元与所述导线之间的距离大于或等于预定距离。

在上述栅极驱动电路中，所述电容补偿单元为与所述时钟信号线同层设置且并联的金属块。

在上述栅极驱动电路中，每个所述时钟信号线包括电阻补偿单元，所述第1时钟信号线至所述第N时钟信号线中任意两个所述时钟信号线的电阻值相等。

在上述栅极驱动电路中，所述第1时钟信号线中的所述电阻补偿单元的电阻值至所述第N时钟信号线中的所述电阻补偿单元的电阻值递增或递减。

在上述栅极驱动单元中，每个所述时钟信号线包括一个时钟信号主线和由一个所述时钟信号主线延伸出的至少一个时钟信号分支线，每个所述时钟信号分支线连接于一个所述时钟信号主线和一个所述栅极驱动单元之间，第1时钟信号线的所述时钟信号主线至所述第N时钟信号线的所述时钟信号主线依次设置于多个所述栅极驱动单元的一侧，每个所述时钟信号分支线上设置有所述电容补偿单元。

一种显示面板，所述显示面板包括阵列基板，所述显示面板具有非显示区，所述阵列基板对应的非显区的部分设置有上述栅极驱动电路。

有益效果：本申请提供一种栅极驱动电路及显示面板，栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，N个时钟信号线包括于多个栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个栅极驱动单元与至少一个时钟信号线连接，每个时钟信号线上设置有电容补偿单元，于第1时钟信号线上设置的电容补偿单元的面积至于第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个时钟信号线的面积和与同一时钟信号线上设置的电容补偿单元的面积之和均等于预定面积，N为大于或等于2的整数。通过对多个时钟信号线之间的面积差异进行补偿，使得每个时钟信号线的面积和与同一时钟信号线连接的电容补偿单元的面积之和相等，每个时钟信号线和与同一时钟信号线连接的电容补偿单元与显示面板的彩膜基板侧的导电层形成的电容相等，平衡每个时钟信号线连接的栅极驱动单元输出的扫描信号的下降时间，避免时钟信号线的电容差异导致显示面板出现水平密集线以及明暗不均等问题，避免1G1D 8K显示面板出现画面质量问题，提升显示品位。

附图说明

图1为本申请实施例显示面板的示意图；

图2为图1所示显示面板中栅极驱动电路的第一种示意图；

图3为图1所示显示面板中栅极驱动电路的第二种示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1及图2，图1为本申请实施例显示面板的示意图，图2为图1所示显示面板中栅极驱动电路的第一种示意图。显示面板100为液晶显示面板。显示面板100包括阵列基板101、彩膜基板102以及设置于阵列基板101和彩膜基板102之间的液晶层。

显示面板100具有显示区100a和位于显示区100a外围的非显示区100b。显示区100a设置有多个平行设置的扫描线S（未示出）以及与多个扫描线S垂直相交的数据线D（未示出），相邻两个扫描线S和相邻两个数据线D限定的区域中设置有一个子像素，同一行子像素与同一扫描线S连接以载入扫描信号，且同一列子像素与同一数据线D连接以载入数据信号。阵列基板101对应的非显示区100b的部分设置有栅极驱动电路200，以向显示区100a中的扫描线S输入扫描信号。彩膜基板102上与阵列基板101相对的表面上设置有整面的公共电极Com，液晶层中的液晶分子在公共电极Com载入的公共电压以及阵列基板101上的像素电极（未示出）载入的像素电压的作用下偏转，以实现子像素的明暗显示。

如图2所示，栅极驱动电路200包括N个时钟信号线CK以及多个栅极驱动单元GOA，N为大于或等于2的整数。N个时钟信号线CK用于传输时钟信号。N个时钟信号线包括于多个栅极驱动单元GOA的一侧依次设置的第1时钟信号线CK1至第N时钟信号线CKn。每个时钟信号线CK与彩膜基板102上的公共电极Com构成电容器。

在本实施例中，每个时钟信号线CK包括一个时钟信号主线201和由一个时钟信号主线201延伸出的至少一个时钟信号分支线202。每个时钟信号分支线202连接于一个时钟信号主线201和一个栅极驱动单元GOA之间，以将每个时钟信号主线201中传输的时钟信号传输至对应的栅极驱动单元GOA。第1时钟信号线CK1的时钟信号主线201至第N时钟信号线CKn的时钟信号主线201设置于多个栅极驱动单元GOA的一侧。N个时钟信号线CK可以由4个、8个或者12个时钟信号线组成，例如N个时钟信号线由CK1至CK12组成。

每个栅极驱动单元GOA与至少一个时钟信号线CK连接。每个栅极驱动单元GOA用于根据时钟信号线CK输入的时钟信号以及其他信号以输出扫描信号，扫描信号载入对应的扫描线以使与扫描线连接的一行子像素打开，数据信号写入打开的子像素行中，对应的子像素行发光。多个栅极驱动单元GOA同列设置，且位于显示面板100的显示区100a一侧时，实现单边驱动扫描线S；多个栅极驱动单元GOA同列设置，且位于显示面板100显示区100a的两侧时，实现双边驱动扫描线S，在本实施例中采用双边驱动扫描线S。在本实施例中，每个栅极驱动单元GOA与一个时钟信号线CK连接。在其他实施例中，每个栅极驱动单元GOA也可以与多个时钟信号线CK连接。

N个时钟信号线CK的时钟信号主线的长度以及宽度基本相同，且对应的电阻也基本相同，N个时钟信号线CK的时钟信号主线与公共电极Com形成的电容基本相同。不同之处在于，N个时钟信号主线距离栅极驱动单元GOA距离不同，导致传统技术中连接不同时钟信号主线以及栅极驱动单元GOA的时钟信号分支线的长度不同，例如传统技术中第1时钟信号线中的时钟信号分支线的长度至第N时钟信号线中的时钟信号分支线的长度递增，在时钟信号分支线的宽度以及厚度相同的情况下，由不同时钟信号主线延伸出的时钟信号分支线的电阻存在差异，且由不同时钟信号主线延伸出的时钟信号分支线与彩膜基板的公共电极形成的电容器的电容存在差异，电容电阻差异均会导致与不同时钟信号线连接的栅极驱动单元GOA输出的扫描信号的下降沿时间存在差异，导致与不同扫描线连接的子像素行的充电时间存在差异，进而产生水平密集线明暗不均，造成显示问题。

在本实施例中，每个时钟信号线CK上设置有电容补偿单元300，于第1时钟信号线CK1上设置的电容补偿单元300的面积至于第N时钟信号线CKn上设置的电容补偿单元300的面积递增或递减，任意一个时钟信号线CK的面积和与同一时钟信号线CK上设置的电容补偿单元300的面积之和均等于预定面积。

本申请实施例显示面板的栅极驱动电路200通过在第1时钟信号线CK1至第N时钟信号线CKn上设置电容补偿单元300，N个时钟信号线CK上设置的电容补偿单元300的面积呈递增或递减变化，以补偿N个时钟信号线CK存在的面积差异，使得任意一个时钟信号线CK的面积和与同一时钟信号线CK上设置的电容补偿单元300的面积之和均等于预定面积，使得每个时钟信号线CK以及该时钟信号线CK上设置的电容补偿单元300与彩膜基板102上的公共电极Com形成的电容器的电容相同，平衡与N个时钟信号线CK连接的栅极驱动单元GOA输出的扫描信号的下降沿时间，使得与不同扫描线S连接的子像素行的充电时间相同，避免显示时出现电容不同造成的水平密集线以及明暗不均等问题，避免1G1D 8K显示面板出现画面质量问题，提升显示品味。

具体地，如图2所示，多个栅极驱动单元GOA同一列设置。同一列栅极驱动单元GOA的数目大于N。第1时钟信号线CK1靠近多个栅极驱动单元GOA，第N时钟信号线CKn远离多个栅极驱动单元GOA。栅极驱动单元GOA1与第1时钟信号线CK1连接，栅极驱动单元GOA2与第2时钟信号线CK2连接，栅极驱动单元GOAn与第N时钟信号线CKn连接。栅极驱动单元GOAn+1与第1时钟信号线CK1连接，栅极驱动单元GOAn+2与第2时钟信号线连接，栅极驱动单元G2n与第N时钟信号线CKn连接，以12个栅极驱动单元GOA为一组，与第1时钟信号线CK1至第N时钟信号线CKn依次连接。第1时钟信号线CK1的时钟信号主线201至第N时钟信号线CKn的时钟信号主线201依次设置于多个栅极驱动单元GOA的一侧，第1时钟信号线CK1的时钟信号主线201靠近多个栅极驱动单元GOA设置，第N时钟信号线CKn的时钟信号主线201远离多个栅极驱动单元GOA设置。

在本实施例中，于第1时钟信号线CK1上设置的电容补偿单元300的面积至第N时钟信号线CKn上设置的电容补偿单元300的面积递减，以补偿N个时钟信号线的面积差异。预定面积等于第N时钟信号线CKn的面积，即第N时钟信号线CKn上设置的电容补偿单元300的面积为0，以使得预定面积最小，使得N个时钟信号线CK及时钟信号线CK上设置的电容补偿单元300与彩膜基板102上设置的公共电极Com形成的电容器的电容值最小，减小对与时钟信号线CK相连的栅极驱动单元GOA输出的扫描信号下降沿时间的影响，缩短扫描信号输出至扫描线S时的延时。电容补偿单元300设置于每个时钟信号线CK的时钟信号分支线202上，于第1时钟信号线CK1的时钟信号分支线202上设置的电容补偿单元300的面积至第N时钟信号线CKn的时钟信号分支线202上设置的电容补偿单元300的面积递减，以补充N个时钟信号线CK的时钟信号分支线202存在的面积差异。

在本实施例中，每个栅极驱动单元GOA具有至少一空白区域，与每个栅极驱动单元GOA连接的时钟信号线CK上的电容补偿单元300设置于对应的栅极驱动单元GOA的空白区域中，以节省布设空间，且由于栅极驱动单元GOA的空白区域未设置导电膜层，可以避免栅极驱动单元GOA与电容补偿单元300之间的电信号相互干扰。空白区域的面积大于电容补偿单元300占用的面积，进一步避免栅极驱动单元GOA与电容补偿单元300之间存在电信号相互干扰。需要说明的是，每个栅极驱动单元GOA包括多个薄膜晶体管以及电容器等器件，薄膜晶体管以及电容器包括不同的导电层以及绝缘层等，栅极驱动单元GOA的空白区域是指栅极驱动单元GOA布设区域中没有布设导电层的区域。

在本实施例中，设置于多个栅极驱动单元GOA的空白区域的电容补偿单元300同列设置，以使得电容补偿单元300对应多个栅极驱动单元GOA的影响作用趋于相同。电容补偿单元300为与时钟信号线CK同层设置且并联的金属块。每个时钟信号线CK上设置的电容补偿单元300可以为一个金属块，也可以为多个金属块。金属块可以为矩形、正方形、椭圆形以及不规则图形，可以根据栅极驱动单元GOA的空白区域的形状以及尺寸进行调整。具体地，金属块为矩形，金属块的长度为40微米-50微米，宽度为20微米-30微米。时钟信号分支线202的宽度为8微米-10微米。

在本实施例中，每个栅极驱动单元GOA包括一导线（未示出），导线具有上拉节点，电容补偿单元300与导线之间的距离大于或等于预定距离，以避免电容补偿单元300与导线之间产生相互耦合作用，影响上拉节点的电位，而影响栅极驱动单元GOA输出的扫描信号的波形。预定距离为8微米-12微米，例如预定距离为10微米。

需要说明的是，每个栅极驱动单元GOA的组成是为本领域常用设计，例如包括上拉电路、上拉控制电路、下拉电路以及下拉维持电路，上拉电路、上拉控制电路、下拉电路以及下拉维持电路均连接于上拉节点，上拉节点是栅极驱动单元中的关键节点，该节点的电位会影响扫描信号的波形。

另外，由同一时钟信号线CK上延伸出的多个时钟信号分支线202上设置的电容补偿单元300的面积相等，例如与栅极驱动单元GOA1连接的时钟信号分支线202上设置的电容补偿单元300的面积以及与栅极驱动单元GOAn+1连接的时钟信号分支线202上的电容补偿单元300的面积相等。

在本实施例中，每个时钟信号线CK包括电阻补偿单元400，第1时钟信号线CK1至第N时钟信号线CKn中任意两个时钟信号线CK的电阻值相等，以使得N个时钟信号线CK的阻抗相同，避免N个时钟信号线CK存在电阻差异导致与时钟信号线CK连接的栅极驱动单元GOA输出的扫描信号的波形差异，避免产生等显示面板显示时存在等间距水平线等问题。

在本实施例中，第1时钟信号线中的电阻补偿单元400的电阻值至第N时钟信号线中的电阻补偿单元400的电阻值递增或递减，以补充传统第1时钟信号线至第N时钟信号线存在的电阻差异。电阻补偿单元400为绕线，每个时钟信号线CK上设置的电容补偿单元300连接于同一时钟信号线CK的电阻补偿单元400和对应的栅极驱动单元GOA之间。多个时钟信号线CK上的电阻补偿单元400同列设置于多个栅极驱动单元GOA 200和多个时钟信号线CK的时钟信号主线之间的空白区域，避免与多个时钟信号线CK的时钟信号主线产生耦合作用。每个电阻补偿单元400包括的绕线的数目可以相同，一个绕线的宽度以及长度可以相同，也可以不同。

请参阅图3，其为图1所示显示面板中栅极驱动电路的第二种示意图。图3所示栅极驱动电路与图2所示栅极驱动电路基板相似，不同之处在于，每个时钟信号线CK上设置的电容补偿单元300设置于相邻两个时钟信号线CK之间，以充分利用相邻两个时钟信号线CK之间的空间而节约布设空间。相对于电容补偿单元300设置于对应栅极驱动单元300的空白区域，电容补偿单元300设置于相邻时钟信号线CK之间会导致电容补偿单元300与两侧的时钟信号线产生耦合作用。

具体地，每个时钟信号线CK上设置的电容补偿单元300位于每个时钟信号线CK的时钟信号分支线202上，且设置于相邻两个时钟信号线CK的时钟信号主线201之间。为了使电容补偿单元300对相邻两个时钟信号线CK的耦合作用相同，电容补偿单元300位于相邻两个时钟信号线CK的时钟信号主线201的中间位置。相邻两个时钟信号线CK可以包括设置电容补偿单元300的同一时钟信号线。

需要说明的是，由于N个时钟信号线CK上设置的电容补偿单元300与时钟信号线CK均是并联，设置电容补偿单元300后对时钟信号线CK以及电容补偿单元300的电阻值影响较小。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，

N个所述时钟信号线包括于多个所述栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个所述栅极驱动单元与至少一个所述时钟信号线连接，

每个所述时钟信号线上设置有电容补偿单元，于所述第1时钟信号线上设置的所述电容补偿单元的面积至于所述第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个所述时钟信号线的面积和与同一所述时钟信号线上设置的所述电容补偿单元的面积之和均等于预定面积，所述N为大于或等于2的整数；

每个所述栅极驱动单元具有至少一空白区域，与每个所述栅极驱动单元连接的所述时钟信号线上的所述电容补偿单元设置于对应的所述栅极驱动单元的所述空白区域；

每个所述时钟信号线包括一个时钟信号主线和由一个所述时钟信号主线延伸出的至少一个时钟信号分支线，每个所述时钟信号分支线连接于一个所述时钟信号主线和一个所述栅极驱动单元之间，每个所述时钟信号分支线上设置有所述电容补偿单元，所述电容补偿单元为与所述时钟信号分支线同层设置且并联的金属块；

所述栅极驱动单元的所述空白区域为所述栅极驱动单元没有布设导电层的区域。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述预定面积等于所述第N时钟信号线的面积，所述第1时钟信号线靠近多个所述栅极驱动单元，所述第N时钟信号线远离多个所述栅极驱动单元。

3.根据权利要求1所述的栅极驱动电路，其特征在于，多个所述栅极驱动单元同列设置，且设置于多个所述栅极驱动单元中的空白区域的所述电容补偿单元同列设置。

4.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元包括一导线，所述导线具有上拉节点，所述电容补偿单元与所述导线之间的距离大于或等于预定距离。

5.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述时钟信号线包括电阻补偿单元，所述第1时钟信号线至所述第N时钟信号线中任意两个所述时钟信号线的电阻值相等。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第1时钟信号线中的所述电阻补偿单元的电阻值至所述第N时钟信号线中的所述电阻补偿单元的电阻值递增或递减。

7.根据权利要求1所述的栅极驱动电路，其特征在于，第1时钟信号线的所述时钟信号主线至所述第N时钟信号线的所述时钟信号主线依次设置于多个所述栅极驱动单元的一侧。

8.一种显示面板，其特征在于，所述显示面板包括阵列基板，所述显示面板具有非显示区，所述阵列基板对应的非显区的部分设置有如权利要求1-7任一项所述的栅极驱动电路。

Images