JP2007043049A - セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路 - Google Patents

セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路 Download PDF

Info

Publication number
JP2007043049A
JP2007043049A JP2005353654A JP2005353654A JP2007043049A JP 2007043049 A JP2007043049 A JP 2007043049A JP 2005353654 A JP2005353654 A JP 2005353654A JP 2005353654 A JP2005353654 A JP 2005353654A JP 2007043049 A JP2007043049 A JP 2007043049A
Authority
JP
Japan
Prior art keywords
cell
wiring
standard cell
standard
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005353654A
Other languages
English (en)
Inventor
Yoshikazu Ichiyanagi
美和 一柳
Toshiyuki Moriwaki
俊幸 森脇
Tetsuro Toubo
哲朗 當房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005353654A priority Critical patent/JP2007043049A/ja
Priority to US11/305,191 priority patent/US7503026B2/en
Publication of JP2007043049A publication Critical patent/JP2007043049A/ja
Priority to US12/359,615 priority patent/US20090138840A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】セル面積削減を図り、チップ面積を縮小できる半導体集積回路の提供。
【解決手段】本発明のセルは、入力信号または出力信号を伝達可能な複数の端子を有し、半導体集積装置を設計するうえでの最小単位となるセルであって、前記複数の端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるＹ方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるＸ方向に沿って長い形状、例えば、前記端子の長辺寸法を（Ｘ方向に沿った配線グリッド間隔＋配線幅）とした形状にする。これにより、セル面積削減を図り、チップ面積を縮小する。
【選択図】図１

Description

本発明は、高集積化、小面積化に対して有効なスタンダードセル、スタンダードセルライブラリおよびスタンダードセル配置方法に関する。
オングリッド設計の自動配置配線ツールによるＬＳＩのレイアウト設計では、入出力信号を伝達可能なセル端子を、Ｘ方向に並ぶ配線グリッドとＹ方向に並ぶ配線グリッド交点に存在させる必要がある。これを満足させるためには、セル高さをＹ方向に並ぶ配線グリッド間隔の整数倍、セル幅をＸ方向に並ぶ配線グリッド間隔の整数倍にしておく必要がある。そうでなければ、セルを隙間無く密に並べた際に、端子をグリッドの交点に配置できない場合が発生する。なお、ここで、スタンダードセルの電源配線に沿った方向をＸ方向、電源配線に垂直な方向をＹ方向とする。
従来のスタンダードセルの設計方法では、セルを隙間無く密に並べた際に端子が必ずグリッド交点に位置するようにするために、セル高さ、セル幅を配線グリッド間隔の整数倍としている。その上で、自動配置配線ツールは、端子位置が配線グリッド交点にくるようにセルの配置位置を決定している。
図１７は、従来の技術におけるスタンダードセルのレイアウト図である。図１７において、Ｃ４１，Ｃ４２，Ｃ４３はスタンダードセル、Ｔはスタンダードセルにおける入力信号または出力信号を伝達可能な端子、Ｇはゲート電極である。電源配線の方向がＸ方向であるので、ゲート電極Ｇの方向はＹ方向となっている。図１７は、Ｘ方向に沿うセル幅ＬｃがＸ方向配線グリッド間隔Ｌｘの整数倍になっていない状態では、端子Ｔの位置が配線グリッドの交点に配置できないことを示す。
図１７で上側に位置するセルＣ４１，Ｃ４２，Ｃ４３は、セル幅がＸ方向配線グリッド間隔Ｌｘの整数倍になっていない。この例では説明を簡単にするためにセルＣ４１，Ｃ４２，Ｃ４３が同一のセルの場合を挙げている。この場合、セルＣ４１，Ｃ４３の端子Ｔはグリッドの交点に配置されているが、セルＣ４２の端子Ｔはグリッドの交点に配置されない。つまり、自動配置配線時に、セルＣ４２の端子Ｔには接続できない。これを回避するために、図１７の下側に位置するセルＣ５１，Ｃ５２，Ｃ５３のように、セル幅を配線グリッド間隔の整数倍に合わせ込むための領域Ｒ１，Ｒ２，Ｒ３を設けることが一般に行われる。この合わせ込みの結果、セルＣ５１，Ｃ５２，Ｃ５３の各原点Ｏ５１，Ｏ５２，Ｏ５３は、Ｘ、Ｙの両方向に沿って隣接する配線グリッド間の中点に配置される。この結果、全端子Ｔを配線グリッド上に配置することが可能となる（特許文献１参照）。
しかしながら、上記従来技術における合わせ込みのための領域Ｒ１，Ｒ２，Ｒ３は、本来不必要な領域であり、トランジスタ、配線などの回路に必要なデバイスは一切含まれていない。その結果、セル面積が大きくなり、ひいてはチップ面積の縮小を阻害する要因の一つとなる。
また、従来の技術においてはオングリッド設計の自動配置配線ツールのうち自動配置の際には、各セルについては配線グリッドを基準として配置が行われる。したがって、図１７で上側に示すセルＣ４１，Ｃ４２，Ｃ４３のようにセル幅が配線グリッド間隔の整数倍になっていない場合には実際には図１７の上側に示すようにセルを隙間なく配置することはできず、自動配置の際には図１７の下側に示すような配置となる。図１７に示す例ではセルＣ４１，Ｃ４２，Ｃ４３が同一のセルの場合であるので、セルＣ４１，Ｃ４２，Ｃ４３の幅を配置の際に使用する配置グリッドとして自動配置の際にはその配置グリッドを基準として図１７の上側に示すようなセルの配置を得ることも可能である。しかしながら、配置すべきセル群が異なるセルを含み、かつそれらのセル幅がそれぞれ任意のセル幅で設計されるとそのような自動配置をすることもできない。
さらに、プロセスが微細化していくと、ゲート電極のパターンにおいてゲート電極の間隔やゲート長が規則的でない場合には、光近接効果によって最終的に得られるゲート電極の仕上り寸法の精度が低くなってしまう。ゲート電極の仕上がり寸法の精度が低くなると、半導体集積回路の各トランジスタの性能のばらつきが大きくなり、ひいては半導体集積回路の性能のばらつきが大きくなり、歩留まりが低下する。
上記不具合を解消するために、従来からトランジスタ毎にＯＰＣ(Optical Proximity effect Correction)を行うことが広く行われているが、トランジスタ毎にＯＰＣを実施することは処理時間の増大を招く。そのため、従来から各スタンダードセルでゲート電極の間隔やゲート長を規則的にすることによってＯＰＣを各スタンダードセル単体で行うことが行われている（特許文献２参照）。
図１７に示すスタンダードセルに上記従来技術を適用したものが図１８である。図１８において図１７と同じものには同じ記号を付している。図１８で上側に位置するスタンダードセルＣ４１’，Ｃ４２’，Ｃ４３’それぞれのセル枠上にはさらにダミーゲート電極ＤＧが備えられている。これらダミーゲート電極ＤＧは、隣接するスタンダードセル間で共有されている。ゲート電極Ｇおよびダミーゲート電極ＤＧは等間隔に配置されており、それぞれのゲート長は等しい。このことにより、図１８で上側に位置するスタンダードセルＣ４１’，Ｃ４２’，Ｃ４３’では、そのセル内部だけでなく、そのセル間においても、ゲート電極パターン，ゲート長，ゲート間隔（特にゲート電極パターン）は一定となっており、ゲート電極の仕上がり寸法の精度を高くすることができる。
さらに各スタンダードセル単体での状態と、それを隣接して配置した状態とを比較して、ゲート電極のゲート長やゲート間隔のパターンは同一となっており、このことからわかるように、ＯＰＣを各スタンダードセル単体で行うことができる。
なお、ダミーゲート電極ＤＧがない図１７の構成で上側に位置するスタンダードセルＣ４１，Ｃ４２，Ｃ４３でも、ＯＰＣを各スタンダードセル単体で行うことができる。これは、各スタンダードセルのセル枠から最近傍のゲート電極までの距離が一定の場合には、各スタンダードセルのセル枠から最近傍のゲート電極までの距離と、隣接するスタンダードセルのセル枠から最近傍のゲート電極までの距離とを一定にできるためである。
特開昭６１−４４４４４号 特開平１０−３２２５３号
しかしながら、前述したようにセル幅を配線グリッド間隔の整数倍に合わせ込むための領域Ｒ１，Ｒ２，Ｒ３を設けた場合には、スタンダードセルのセル枠上に備えられたゲート電極を共有することができず、セル枠上のダミーゲートＤＧ同士がデザインルールで許容される最小間隔未満に配置される可能性があり、デザインルールエラーが発生する可能性がある。このようなデザインルールエラーを回避するために、たとえば図１８の構成で下側に位置するダミーゲート電極ＤＧ２のようにゲート長を大きくする等の処理が必要となる。
しかしながらこのような処理を実施すれば、各スタンダードセルに備えられるゲート間隔を一定に保つことができるものの、ゲート長はダミーゲート電極ＤＧ２において不規則な状態となり、ゲート電極の仕上がり寸法の精度は低下する。さらには、各スタンダードセル単体におけるダミーゲート電極ＤＧと、それに隣接するダミーゲート電極ＤＧ２とのゲート長が異なることになり、ＯＰＣを各スタンダードセル単体で行うことができない。これにより、ＯＰＣを半導体集積回路全体で実施しなくてはならなくなる。
なお、ダミーゲート電極ＤＧ，ＤＧ２がない図１７の下側に位置するスタンダードセルＣ５１，Ｃ５２，Ｃ５３でも、スタンダードセルのセル枠からセル内の最近傍のゲートまでの距離を一定とした場合でも、領域Ｒ１,Ｒ２,Ｒ３を設けることによって次の不都合が生じる。すなわち、元々各スタンダードセルのセル枠からセル内の最近傍のゲート電極までの距離を一定としていたにも関わらず、領域Ｒ１,Ｒ２,Ｒ３を設けることによってセル枠位置が変更されることになり、セル枠から最近傍のゲートまでの距離が一定にならず、そのため、ＯＰＣを各スタンダードセル単体で行うことができない。
以上の従来技術の課題を解決するために、本発明は、セル面積削減を図り、チップ面積を縮小できる半導体集積回路を提供することを目的とする。さらに、本発明の他の目的は、プロセスが微細化してもゲート電極の仕上がり寸法の精度を高くすることができ、ＯＰＣを各スタンダードセル単体で行うことができる半導体集積回路の技術を提供することである。
上述した課題を解決するために本発明によるスタンダードセルは、入力信号または出力信号を伝達可能な複数の端子を有し、半導体集積装置を設計するうえでの最小単位となるセルであって、前記複数の端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるＹ方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるＸ方向に沿って長い形状を有する。
好ましくは、前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、（Ｘ方向に沿う配線グリッド間隔＋前記配線幅）以上で前記Ｘ方向に沿う当該セルのセル幅から配線の最小間隔を差し引いた長さ以下である。
さらに好ましくは、前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は（Ｘ方向に沿う配線グリッド間隔＋前記配線幅）である。
なお、上述した本発明の各記述には、後述する実施の形態１の説明を参照することが可能である。
これによれば、セル原点の位置につき、そのＹ座標を配線グリッドの中点におくこととした場合、そのＸ座標をどこにおいたとしても、端子を少なくとも１箇所のグリッド交点に配置することが可能となる。すなわち、各セル原点のＸ座標をＸ方向でのグリッド間中点に配置する必要がなくなる。したがって、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要性をなくすことができる。あるいは、セル間に無駄な領域が発生することがなくなる。その結果として、チップサイズを小さくすることができる。
また、前記端子はそのサイズにおいて、短辺寸法が自動配置配線での配線幅であり、長辺寸法が前記Ｘ方向に沿った前記スタンダードセルのセル幅から配線の最小間隔を差し引いた長さとしてもよい。その場合は、スタンダードセル配置方法は、そのスタンダードセルの配置を行うステップと、配置した前記スタンダードセルを接続情報に従って仮配線するステップと、前記スタンダードセルに含まれる端子レイアウトのうち配線に不要な部分を削除するステップとを含むものとなる。なお、ここでの記述には、後述する実施の形態４の説明を参照することが可能である。
これによれば、全端子を配線グリッド上に配置する上で、セル原点のＸ座標をＸ方向でのグリッド間中点に配置する必要がなくなる。したがって、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要性をなくすことができる。あるいは、セル間に無駄な領域が発生することがなくなる。その結果として、チップサイズを小さくすることができる。さらには、端子縮小により配線リソースが増加し、その配線リソースを最大限に活かす状態でスタンダードセルどうしの配線処理を行うことができる。それゆえに、全配線長を短くすることができ、配線容量削減、遅延時間削減、配線リソース増による設計ＴＡＴ（Turn Around Time）の短縮を期待することができる。
本発明では、機能マクロレイアウトを合成するためのスタンダードセルライブラリを、セル幅が配線グリッド間隔の整数倍の寸法とは相違するスタンダードセルを含むものとする。なお、これには、後述する実施の形態２の説明を参照することが可能である。
これによれば、セル配置におけるセル原点のＸ座標を配線グリッド上または隣接グリッド間の中点にする必要がなくなり、最小サイズのスタンダードセルを用いて、隙間なく配置することが可能となり、ロジック部の面積を小さくすることができる。
また、本発明のスタンダードセル配置方法は、スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、少なくとも一つのスタンダードセルのセル原点のＹ座標を、自動配置配線での隣接配線グリッド間の中点または配線グリッド上に配置し、前記スタンダードセルのセル原点のＸ座標を、前記隣接配線グリッド間の中点または前記配線グリッド上とは相違する位置に配置する。
ここで、前記スタンダードセルとしては、上記のいずれかのスタンダードセルを用いるものとする。なお、これには、後述する実施の形態１〜４の説明を参照することが可能である。
これによれば、セルの配置において、セル原点のＸ座標は配線グリッド上または隣接グリッド間の中点でなくてもよく、最小サイズのスタンダードセルを用いて、隙間なく配置することが可能となり、ロジック部の面積を小さくできる。
また、本発明によるスタンダードセル配置方法は、スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、前記スタンダードセルを仮配置したうえで、仮配置した前記スタンダードセルのセル原点のＹ座標が、自動配置配線での隣接配線グリッド間の中点または配線グリッド上に位置するとともに、前記セル原点のＸ座標が、前記隣接配線グリッド間の中点または前記配線グリッド上に位置する場合には、前記セル原点を、当該セル原点を有する前記スタンダードセルが隣接スタンダードセルに当接する位置に移動させる。ここで、前記スタンダードセルとしては、上述した本発明のスタンダードセルを用いることができる。なお、これには、後述する実施の形態３の説明を参照することが可能である。
これによれば、各セル原点のＸ座標をＸ方向でのグリッド間中点に配置する必要がなくなる。そのため、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要がなくなる。あるいは、セル間に無駄な領域が発生しなくなる。その結果として、半導体集積回路の設計上の占有面積をロジック部の面積に反映させることができ、さらには結果としてチップ面積を縮小することができる。
また、本発明によるスタンダードセル配置方法は、スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、前記スタンダードセルを仮配置したうえで、仮配置した前記スタンダードセルに、各セル幅が自動配置配線での配線グリッド間隔の整数倍である第１のセル群が含まれる場合には、前記第１のセル群を、セル幅が必ずしも前記配線グリッド間隔の整数倍でない第２のセル群に置換する。
ここで、前記第２のセル群としては、上述した本発明のセルライブラリに含まれるものを用いることが可能である。この置換方法は、自動配置配線ツールが、セル幅が必ずしも配線グリッドの整数倍でないセルを扱えない場合を想定した方法であって、置換後に移動させることになる。
これによれば、同じ論理回路を実現しつつ、スタンダードセルの面積の総和が小さくなるため、配線リソース増に基づいた設計ＴＡＴの短縮化を期待することができる。
また、本発明によるスタンダードセル配置方法は、自動配置配線での配線幅の短辺寸法と、Ｘ方向に沿ったセル幅から配線の最小間隔を差し引いた長さの長辺寸法をもつスタンダードセルを配置するステップと、配置した前記スタンダードセルを当該スタンダードセルの接続情報に従って仮配線するステップと、前記スタンダードセルに含まれる端子レイアウトのうち配線に不要な部分を削除するステップとを備えるものである。なお、これには、後述する実施の形態４の説明を参照することが可能である。
これによれば、全端子を配線グリッド上に配置する上で、セル原点のＸ座標をＸ方向でのグリッド間中点に配置する必要がなくなる。したがって、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要がなくなる。あるいは、セル間に無駄な領域が発生しなくなる。その結果、チップサイズを小さくすることができるようになる。さらには、端子縮小により配線リソースが増加し、その配線リソースを最大限に活かす状態でスタンダードセルどうしの配線処理を行うことができる。それゆえに、全配線長を短くすることができ、配線容量削減、遅延時間削減、配線リソース増に基づいた設計ＴＡＴの短縮化を期待することができる。
また、本発明によるスタンダードセルは、ゲート電極を複数備えたスタンダードセルであって、当該スタンダードセルの電源配線に平行なＸ方向に沿った当該スタンダードセルのセル幅は、Ｘ方向に並ぶ配線グリット間隔とは異なる数値の整数倍とされている。
また、本発明によるスタンダードセルは、ゲート電極を複数備えたスタンダードセルであって、前記ゲート電極の幾つかが有するゲートピッチは、前記スタンダードセルの電源配線に平行なＸ方向に沿って設定された前記配線グリッド間隔とは異なる値に設定されており、前記スタンダードセルの電源配線に平行なＸ方向に沿ったセル幅は、前記Ｘ方向に沿って設定された前記配線グリッド間隔とは異なる値に設定された前記ゲート電極のゲートピッチのうちの最小値の整数倍に設定されている。
これによれば、セル幅を最小のゲートピッチの整数倍とすることにより、この最小のゲートピッチを基準にして自動配置によってセル間を隙間なく配置することができる。そのため、チップ面積を縮小するとともに、セル間を隙間なく配置することができる。したがって、ゲート電極のパターンを、そのゲート長やゲート間隔ともに規則的なものとすることができる。したがって、ゲート電極の仕上がり寸法の精度を高くすることができるとともに、ＯＰＣを各スタンダードセル単体で行うことができる。
また、本発明によるスタンダードセルは、ゲート電極とダミーゲート電極とをそれぞれ複数備え、スタンダードセルの電源配線に平行なＸ方向のセル幅がＸ方向に並ぶ配線グリッド間隔とは異なる前記ゲート電極および前記ダミーゲート電極のゲートピッチのうちの最小のゲートピッチの整数倍である。
これによれば、セル幅を最小のゲートピッチの整数倍とすることにより、この最小のゲートピッチを基準とすることによって自動配置によってセル間を隙間なく配置することができる。そのため、チップ面積を縮小するとともに、セル間を隙間なく配置することができる。したがって、ゲート電極のパターンはそのゲート長、ゲート間隔ともに規則性を有するものにすることができ、ゲート電極の仕上がり寸法の精度を高くすることができて、ＯＰＣを各スタンダードセル単体で行うことができる。また、ダミーゲート電極を備えることによりゲート長、ゲート間隔の規則性をさらに向上させることができる。これは、ＯＰＣを各スタンダードセル単体で行うことをより容易にすることに大いに寄与する。
なお、上記スタンダードセルのゲートピッチは全て等しいのが好ましい。そうすれば、ゲート電極のパターンはそのゲートピッチを完全に規則性を有するものとすることができ、ゲート電極の仕上がり寸法の精度をさらに高くすることができる。
また、上記スタンダードセルのゲート電極の少なくとも一つのゲート長は他と異なるのが好ましい。そうすれば、ゲート電極のパターンの一部について規則性をなくすことにより、スタンダードセルの設計自由度を確保しつつ、チップ面積の縮小、ゲート電極の仕上がり寸法の精度向上、ＯＰＣを各スタンダードセル単体で行うことができる。
また、入力信号または出力信号を伝達可能な複数の端子をさらに備え、前記端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるＹ方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるＸ方向に沿って長い形状を有するのが好ましい。
なお、さらには、前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、Ｘ方向に沿った配線グリッド間隔以上で前記Ｘ方向に沿った当該スタンダードセルのセル幅から配線の最小間隔を差し引いた長さ以下であるのが好ましい。
さらには、前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、（Ｘ方向に沿った配線グリッド間隔＋配線幅）以上で前記Ｘ方向に沿った当該スタンダードセルのセル幅から配線の最小間隔を差し引いた長さ以下であるのが好ましい。
この場合、さらには、前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は（Ｘ方向配線グリッド間隔＋配線幅）であるのが好ましい。
これによれば、チップ面積の縮小、ゲート電極の仕上がり寸法の精度向上、ＯＰＣを各スタンダードセル単体で行うことができる、といった効果に加えて、次の効果がある。すなわち、セル原点のＹ座標を配線グリッドの中点におけば、セル原点のＸ座標をどこにおいたとしても、端子を少なくとも１箇所のグリッド交点に配置することが可能となる。すなわち、各セル原点のＸ座標をＸ方向でのグリッド間中点に配置する必要がなくなる。したがって、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要がなくなる。あるいは、セル間に無駄な領域が発生することがなくなる。そのため、チップサイズを小さくすることができる。
本発明では、このようなスタンダードセルを含んでスタンダードセルライブラリを構成してもよい。そうすれば、半導体集積回路の設計を行ううえで、チップ面積の縮小、ゲート電極の仕上がり寸法の精度向上、各スタンダードセル単体でのＯＰＣの実施を実現することができる。
また、本発明では、このようなスタンダードセルを含んで半導体集積回路を構成してもよい。そうすれば、チップ面積の縮小、ゲート電極の仕上がり寸法の精度向上、ＯＰＣを各スタンダードセル単体で行うことができる半導体集積回路を得ることができる。
また、本発明のスタンダードセル配置方法は、スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、少なくとも一つのスタンダードセルのセル原点のＹ座標を、自動配置配線での隣接グリッド間の中点または配線グリッド上に配置し、前記スタンダードセルのセル原点のＸ座標を、前記隣接グリッドとは異なるゲートピッチグリッドの中点またはゲートピッチグリッド上に配置する。ここで、前記スタンダードセルとしては、上述したいずれかのスタンダードセルを用いることができる。
これによれば、セルの配置において、セル原点のＸ座標はゲートピッチを基準として配置することができる。そのため、チップ面積を縮小化することができるとともに、セル間を隙間なく配置することができる。したがって、ゲート電極のパターンを、そのゲート長、ゲート間隔ともに規則性のあるものとすることができる。したがって、ゲート電極の仕上がり寸法の精度を高くすることができ、ＯＰＣを各スタンダードセル単体で行うことができる。
以上説明したように、本発明によれば、全端子を配線グリッド上に配置するためにセル内に余分な領域を設ける必要がなくなる。あるいは、セル間に無駄な領域が発生しなくなる。その結果、チップサイズを小さくすることができる。
さらには、ゲート電極のパターンを規則性のあるものとすることができるため、プロセスが微細化してもゲート電極の仕上がり寸法の精度を高くすることができ、ＯＰＣを各スタンダードセル単体で行うことができる。
以下、本発明にかかわるスタンダードセル配置方法の実施の形態を図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるスタンダードセルのレイアウト図である。ここで、スタンダードセルの電源配線に沿った方向をＸ方向、電源配線Ｓに対して垂直な方向をＹ方向とする。なお、図例の電源配線Ｓはその一例であって電源配線Ｓはこのような位置に限定されない。
図１において、ｘ１〜ｘ１３は自動配置配線で用いられるＸ方向に並ぶ配線グリッド、ｙ１〜ｙ８はＹ方向に並ぶ配線グリッド、Ｃ１，Ｃ２，Ｃ３はスタンダードセル、Ｏ１，Ｏ２，Ｏ３はＣ１，Ｃ２，Ｃ３の原点、ＴはスタンダードセルＣｉ（ｉ＝１，２…）の入力信号または出力信号を伝達可能な端子、Ｇはゲート電極である。
自動配置配線ツールは、セル、ブロックの配置と端子間の配線経路を決定する自動設計処理ツールである。自動設計処理ツールは、コンピュータでその演算処理が実行されるプログラムから構成されており、予めコンピュータにインストールされたうえで使用される。
このような自動配置配線ツールを用いることで、Ｘ方向、Ｙ方向の配線グリッド上に最小配線幅で配線することが可能となる。配線される配線グリッドどうしは、Ｘ方向にＬｘの等間隔、Ｙ方向にＬｙの等間隔に配置される。Ｘ方向での配線とＹ方向での配線とは、基本的に別の配線層を使用し、異なる配線層間は層間接続により接続される。
端子Ｔを構成する配線は、Ｘ方向に沿って横長の矩形形状（長方形）を有する。端子Ｔの短辺寸法は、自動配置配線での配線幅Ｗとなっている。また、長辺寸法は、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）以上となっている。
自動配置配線ツールを用いて端子Ｔに配線接続を行うためには、端子Ｔはグリッド交点（配線グリッドの交点）を含まなければならない（黒丸●参照）。実施の形態１では、端子Ｔを横長（Ｘ方向に長い）矩形状とし、Ｙ方向に並ぶ配線グリッドｙｉ（ｉ＝１，２…）上に配置している。
実施の形態１とは逆に、図３に示すように、端子Ｔを構成する配線をＹ方向に縦長（Ｙ方向に長い）矩形状にした場合、楕円で囲んだ部分のように、グリッド交点に配置されない端子Ｔが存在する。これは、従来技術の図１７と同じ状況である。
実施の形態１のように、端子Ｔの長辺寸法を（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）とした横長矩形状とすることで、図２の端子Ｔ１１，Ｔ１７に例示されるように、端子Ｔは、配線グリッドの交点と最大２箇所で交差する。さらには、端子Ｔ１１，Ｔ１７の状態からＸ方向にずれた場合でも、端子Ｔ１２〜Ｔ１６に例示されるように、少なくとも１個のグリッド交点と交差する。
実施の形態１によれば、セル配置位置をＹ方向では限定するものの、Ｘ方向では任意位置としても、少なくとも１箇所の配線グリッド交点に端子Ｔを配置することができる。したがって、全端子Ｔを配線グリッド上に配置するために、図１７の従来技術のセルＣ５１，Ｃ５２，Ｃ５３に示すように、各セル原点をＸ方向でのグリッド間中点に配置する必要がなくなる。つまり、全端子Ｔを配線グリッド上に配置するための余分な領域Ｒ１，Ｒ２，Ｒ３をセル内に設ける必要がなくなる。あるいは、セル間に無駄な領域Ｒ１，Ｒ２，Ｒ３が発生することがなくなる。以上の結果として、チップサイズを小さくすることができるようになる。
なお、端子Ｔを構成する配線の長辺寸法の上限値は、実質上、Ｘ方向に沿うセルＣのセル幅から配線の最小間隔を差し引いた長さ以下となる。また、上述したように、面積効率からみて、端子Ｔを構成する配線の長辺寸法は、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）とするのが好ましい。しかしながら、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）の値は、端子Ｔを構成する配線の長辺寸法の下限値として見なしてもよい。
以上説明した実施の形態１では、ロジックブロックを合成して設計する際のスタンダードセルにおいて本発明を実施した。しかしながら、実施の形態１では、ゲートピッチが予め設定されているゲートアレイセルにおいても同様に実施することができる。この場合、ゲートアレイセルの端子形状を上述したスタンダードセルの端子形状と同様にすればよく、図面上の構成は全く変わらない。そうすれば、スタンダードセルの場合と同様のセル面積縮小効果が得られる。あるいは、ゲートアレイセルのゲートピッチまで配線グリットを拡大することによるブロック面積の増大を抑えることができる。
ここで、図１は、実施の形態１で説明したセルを用いて設計された半導体集積回路の一部でもある。上述のセルを使用することで、集積回路の小面積化が実現できることはいうまでもない。
なお、図４に示すように、実施の形態１では、必ずしもセル幅がＬｘの整数倍でないセルの原点を隣接するＸ方向配線グリッド間の中点に配置する必要性は必ずしもない。図４に示す構成としても上述した実施の形態１と同様の効果を得ることができる。
（実施の形態２）
図５は、本発明の実施の形態２におけるスタンダードセルの自動配置配線方法の処理フローを表わす。
この自動配置配線方法を実行する自動配置配線装置は、論理回路の接続情報を外部から獲得する接続情報入力手段と、論理回路の設計規約を外部から獲得する設計規約入力手段と、スタンダードセルのレイアウト情報を外部から獲得するレイアウト情報入力手段と、獲得した接続情報に基づいて各セル群を仮配置する仮配置手段と、仮配置した各セル群を面積小になるように再配置する再配置手段とを備える。このような構成を有する自動配置配線装置は複数のスタンダードセルを含む状態で論理回路を配置配線する。
まず、予め、複数のスタンダードセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要となる設計規約、および各スタンダードセルのレイアウトデータを図示しない記憶装置に格納しておく。ここで記憶装置に格納されるレイアウト情報は、セルＣ２１，Ｃ２２，Ｃ２３として、実施の形態１で説明した構造を有するセルのレイアウト情報である。
そのうえで、自動配置配線装置は、データ読み込み工程Ｓ１において、上述した回路接続情報、設計規約、および各スタンダードセルのレイアウトデータを記憶装置から読み出す。
次に、自動配置配線装置は、仮配置工程Ｓ２において、図６に示すように、第１のスタンダードセルＣ２１，Ｃ２２，Ｃ２３の原点Ｏ２１，Ｏ２２，Ｏ２３がＸ方向の隣接配線グリッド間の中点およびＹ方向の隣接配線グリッド間の中点に位置するように、回路接続情報に基づいてセルＣ２１，Ｃ２２，Ｃ２３を仮配置する。ここで第１のスタンダードセルＣ２１，Ｃ２２，Ｃ２３とは、実施の形態１で説明した構造を有するセルであって、各セル幅が必ずしも自動配置配線での配線グリッド間隔の整数倍ではないセルのことである。
次いで、自動配置配線装置は、再配置工程Ｓ３において、まず、仮配置したスタンダードセルのセル原点のＹ座標が、自動配置配線での隣接配線グリッド間の中点または配線グリッド上に位置するとともに、セル原点のＸ座標が、隣接配線グリッド間の中点または前記配線グリッド上に位置するセルを抽出する。図６の例では、セルＣ２１，Ｃ２２，Ｃ２３が抽出される。
次いで、自動配置配線装置は、再配置工程Ｓ３において、抽出したセルＣ２１，Ｃ２２，Ｃ２３を、隣接する余分な領域Ｒ２１,Ｒ２２,Ｒ２３をなくすようにＸ方向に移動して互いのセル枠が当接してロジック部の面積が小さくなるように、セルＣ２１，Ｃ２２，Ｃ２３を再配置する。
その後、自動置配線装置は、実配線処理工程Ｓ４において、それぞれ配置されたセルＣ２１，Ｃ２２，Ｃ２３どうしの配線処理を行う。
再配置工程Ｓ３を実行することで、仮配置工程Ｓ２での領域Ｒ２１，Ｒ２２（斜線部）を省略することができ、ロジック面積を小さくし、ひいては、チップサイズを小さくすることができるようになる。
（実施の形態３）
図７は、本発明の実施の形態３におけるスタンダードセルの自動配置配線方法の処理フローを表わす。
この自動配置配線方法を実行する自動配置配線装置は、論理回路の接続情報を外部から獲得する接続情報入力手段と、論理回路の設計規約を外部から獲得する設計規約入力手段と、スタンダードセルのレイアウト情報を外部から獲得するレイアウト情報入力手段と、獲得した接続情報に基づいて各セル群を配置する配置手段と、各セルの端子を接続する配線の仮配線を行う仮配線処理手段と、端子を形成する端子形状処理手段と、実配線処理手段とを備える。
まず、予め、複数のスタンダードセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要となる設計規約、および各スタンダードセルのレイアウトデータを図示しない記憶装置に格納しておく。ここで記憶装置に格納されるレイアウト情報は、セルＣ１１，Ｃ１２，Ｃ１３として、実施の形態１で説明した構造を有するセルのレイアウト情報に基本的に類似した構造を有するレイアウト情報であるが、その詳細については次に説明する。
そのうえで、自動配置配線装置は、データ読み込み工程Ｓ１１において、複数のセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要な設計規約、および各セルのレイアウトデータを記憶装置から読み出す。このとき読み出されるレイアウトデータは、上述したように基本的には、実施の形態１で説明した構造を有するものの、図８に示すように、端子Ｔの長辺寸法はＸ方向に沿ったセル幅から配線の最小間隔を差し引いた長さに設定されている。なお、端子Ｔの長辺寸法は後の工程で短縮される。また、セル幅は、必ずしも自動配置配線での配線グリッド間隔の整数倍ではない。
次に、自動配置配線装置は、スタンダードセルの配置工程Ｓ１２において、セル原点Ｏ３１，Ｏ３２，Ｏ３３がＹ方向の隣接配線グリッド間の中点に位置するように、回路接続情報に基づいてセルＣ３１，Ｃ３２，Ｃ３３を配置する。
次いで、自動配置配線装置は、仮配線処理工程Ｓ１３において、回路接続情報に基づいて複数の端子Ｔを配線で接続する。このとき、端子Ｔの形状がＸ方向に長細いので、仮配線する際に自由度が上がり、全配線長を短くすることができる。
その後、自動配置配線装置は、端子形状処理工程Ｓ１４において、有効な接続にとって必要な端子形状寸法を自動で認識し、端子Ｔにおいて不要な部分を削除し、端子形状の縮小を行う。
最後に、自動配置配線装置は、実配線処理工程Ｓ１５において、スタンダードセルどうしの配線処理を行う。端子形状処理工程Ｓ１４での端子縮小により配線リソースが増加しているので、その配線リソースを最大限に活かす状態でスタンダードセルどうしの配線処理を行う。
上記の工程Ｓ１１〜Ｓ１５を実行することで、結果として全配線長を短くすることができ、配線容量削減、遅延時間削減、配線リソース増による設計ＴＡＴの短縮を実現できる。
また、全端子Ｔを配線グリッド上に配置するために、図１７の従来技術のセルＣ５１，Ｃ５２，Ｃ５３のように各セル原点をＸ方向でのグリッド間中点に配置する必要がなくなる。つまり、全端子Ｔを配線グリッド上に配置するための領域Ｒ１，Ｒ２，Ｒ３をセル内に設ける必要がなくなる。あるいは、セル間に領域Ｒ１，Ｒ２，Ｒ３が発生しなくなる。以上の結果として、チップサイズを小さくすることができる。
（実施の形態４）
図９は、本発明の実施の形態４におけるスタンダードセルの自動配置配線方法の処理フローを表わす。
この自動配置配線方法を実行する自動配置配線装置は、論理回路の接続情報を外部から獲得する接続情報入力手段と、論理回路の設計規約を外部から獲得する設計規約入力手段と、セル幅が配線グリッド間隔の整数倍であるスタンダードセルライブラリのレイアウト情報およびセル幅が必ずしも配線グリッド間隔の整数倍でないスタンダードセルライブラリのレイアウト情報を外部から獲得するレイアウト情報入力手段と、セル幅が配線グリッド間隔の整数倍であるスタンダードセルライブラリのセルを上記接続情報に基づいて配置する配置手段と、配置された各セルをセル幅が必ずしも配線グリッド間隔の整数倍ではないスタンダードセルライブラリの同じ論理のセルに置換するセル置換手段と、セル配置面積を圧縮するために各セルを再配置する再配置手段と、再配置されたセル同士を上記接続情報に基づいて配線により接続する実配線処理手段とを備える。
なお、セル幅が配線グリッド間隔の整数倍であるスタンダードセルのグループを、以下第１のセル群といい、セル幅が必ずしも配線グリッド間隔の整数倍でないスタンダードセルのグループを第２のセル群という。
まず、予め、複数のスタンダードセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要となる設計規約、および各スタンダードセルのレイアウトデータを図示しない記憶装置に格納しておく。ここで記憶装置に格納されるレイアウト情報は、セルＣ１１，Ｃ１２，Ｃ１３として、実施の形態１で説明した構造を有するセルのレイアウト情報に基本的に類似した構造を有するレイアウト情報である。ただし、このレイアウト情報は、第１のセル群のレイアウト情報と、第２のセル群のレイアウト情報とを含む。
そのうえで、自動配置配線装置は、データ読み込み工程Ｓ２１において、複数のスタンダードセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要な設計規約、第１のセル群のレイアウトデータ、および第２のセル群のレイアウトデータを記憶装置から読み出す。
次に、自動配置配線装置は、仮配置工程Ｓ２２においては、図１０に示すように、レイアウト情報を読み出した第１のセルＣｂ１１，Ｃｂ１２，Ｃｂ１３を、その原点Ｏｂ１１，Ｏｂ１２，Ｏｂ１３がＸ方向の隣接配線グリッド間の中点およびＹ方向の隣接配線グリッド間の中点に位置するように、回路接続情報に基づいて仮配置する。
次に、セル置換工程Ｓ２３においては、第１のセルＣｂ１１，Ｃｂ１２，Ｃｂ１３を、それぞれ同じ論理で、第２のセルＣｂ２１，Ｃｂ２２，Ｃｂ２３に置換する。このとき、第２のセルＣｂ２１，Ｃｂ２２，Ｃｂ２３の原点Ｏｂ２１，Ｏｂ２２，Ｏｂ２３を、セルＣｂ１１，Ｃｂ１２，Ｃｂ１３の原点Ｏｂ１１，Ｏｂ１２，Ｏｂ１３と同一の座標にする。
次いで、再配置工程Ｓ２４においては、トータルのセル配置面積が小さくなるように、第２のセルＣｂ２１，Ｃｂ２２，Ｃｂ２３をＸ方向に移動させる再配置を行なう。その移動量は、隣接するセル同士のセル枠が接するところを最大とする。
その後、実配線処理工程Ｓ２５においては、回路接続情報に基づき、再配置された第２のセルＣｂ２１，Ｃｂ２２，Ｃｂ２３同士の配線処理を行う。
以上のようなフローにより、セル幅が必ずしも配線グリッド間隔の整数倍でない第２のセルを直接扱えない自動配置配線ツールにおいても、図１０に示される領域Ｒｂ２１，Ｒｂ２２（斜線部）を省略することができる。そのため、スタンダードセルで構成されるロジック面積を小さくし、ひいては、チップサイズを小さくすることができる。
（実施の形態５）
図１１は、本発明の実施の形態５におけるスタンダードセルのレイアウト図である。ここで、スタンダードセルの電源配線に沿った方向をＸ方向、電源配線Ｓに対して垂直な方向をＹ方向とする。なお、図例の電源配線Ｓはその一例であって電源配線Ｓはこのような位置に限定されない。
図１１において、ｘ１〜ｘ１３は自動配置配線で用いられる、Ｙ方向に平行に配置されて互いにＸ方向に並ぶ配線グリッド、ｙ１〜ｙ８はＸ方向に平行に配置されて互いにＹ方向に並ぶ配線グリッド、ｇｘ１〜ｇｘ１０は自動配置配線に用いられるＹ方向に平行に配置されて互いにＸ方向に並ぶゲートピッチのグリッド、Ｃ６１，Ｃ６２，Ｃ６３はスタンダードセル、Ｏ６１，Ｏ６２，Ｏ６３はスタンダードセルＣ６１，Ｃ６２，Ｃ６３の原点、ＴはスタンダードセルＣｉ（ｉ＝１，２…）における入力信号または出力信号を伝達可能な端子、Ｇはゲート電極、ＤＧはダミーゲート電極である。
さらにスタンダードセルＣ６１，Ｃ６２，Ｃ６３においては、ゲート電極Ｇ，ダミーゲート電極ＤＧのゲート長、ゲート間隔は互いに一定となっており、かつ各スタンダードセルＣ６１，Ｃ６２，Ｃ６３のＸ方向のセル幅はゲートピッチＧｘ（ゲートピッチはゲート長にゲート間隔を足した値）の最小値の整数倍となっている（図１１においては、スタンダードセルＣ６１，Ｃ６２，Ｃ６３のセル幅はＧｘの３倍となっている）。
自動配置配線ツールは、セル、ブロックの配置と端子間の配線経路を決定する自動設計処理ツールである。自動配置配線ツールは、上述した各実施の形態とその構成は同一である。
自動配置配線ツールの配置の際においては、各セルのＸ方向のセル幅がゲートピッチＧｘの整数倍となっているため、各セルのＸ方向の配置をゲートピッチのグリッドの位置に配置することができる。
自動配置配線ツールを用いることで、Ｘ方向、Ｙ方向の配線グリッド上に最小配線幅で配線を配置することができる。配線グリッドは、Ｘ方向にゲートピッチＧｘとは異なるＬｘの等間隔、Ｙ方向にＬｙの等間隔となっている。Ｘ方向での配線とＹ方向での配線とは、基本的に別の配線層を使用し、異なる配線層間は層間接続により接続される。
端子Ｔを構成する配線は、Ｘ方向に沿って横長の矩形形状（長方形）を有する。端子Ｔの短辺寸法は、自動配置配線での配線幅Ｗとなっている。また、長辺寸法は、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）以上となっている。
自動配置配線ツールを用いて端子Ｔに配線接続を行うためには、端子Ｔはグリッド交点（配線グリッドの交点）を含まなければならない（黒丸●参照）。実施の形態６では、端子Ｔを横長（Ｘ方向に長い）矩形状とし、Ｙ方向に並ぶ配線グリッドｙｉ（ｉ＝１，２…）に配置している。
実施の形態６とは逆に、図１３に示すように、端子Ｔを構成する配線をＹ方向に縦長（Ｙ方向に長い）矩形状にした場合、楕円で囲んだ部分のように、グリッド交点に配置されない端子Ｔが存在する。これは、従来技術の図１７と同じ状況である。
実施の形態６のように、端子Ｔの長辺寸法を（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）とした横長矩形状とすることで、図１２の端子Ｔ１１，Ｔ１７に例示されるように、端子Ｔは、配線グリッド交点と最大２箇所で交差する。さらには、端子Ｔ１１，Ｔ１７の状態からＸ方向にずれた場合でも、端子Ｔ１２〜Ｔ１６に例示されるように、少なくとも１個のグリッド交点と交差する。
実施の形態６によれば、セル配置位置をＹ方向では限定するものの、Ｘ方向では配線グリッドＬｘと異なるゲートピッチＧｘの整数倍の位置としても、少なくとも１箇所の配線グリッド交点に端子Ｔを配置することができる。したがって、全端子Ｔを配線グリッド上に配置するために、図１９の従来技術のセルＣ５１，Ｃ５２，Ｃ５３に示すように、各セル原点をＸ方向でのグリッド間中点に配置する必要がなくなる。つまり、全端子Ｔを配線グリッド上に配置するための余分な領域Ｒ１，Ｒ２，Ｒ３をセル内に設ける必要がなくなる。あるいは、セル間に無駄な領域Ｒ１，Ｒ２，Ｒ３が発生することがなくなる。以上の結果として、チップサイズを小さくすることができるようになる。
さらには、スタンダードセルＣ６１，Ｃ６２，Ｃ６３の内部だけでなく、これらスタンダードセルＣ６１，Ｃ６２，Ｃ６３どうしを比較しても、そのゲート電極、ダミーゲート電極のパターンはゲート長、ゲート間隔ともに同一となっている。これにより、ゲート電極の仕上がり寸法の精度を高くすることができる。さらに各スタンダードセル単体で見た場合と、それを隣接して配置した状態とではゲート電極、ダミーゲート電極のゲート長、ゲート間隔のパターンが同一となっており、ＯＰＣを各スタンダードセル単体で行うことができる。
なお、端子Ｔを構成する配線の長辺寸法の上限値は、実質上、Ｘ方向に沿うセルＣのセル幅から配線の最小間隔を差し引いた長さ以下となる。また、上述したように、面積効率からみて、端子Ｔを構成する配線の長辺寸法は、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）とするのが好ましい。しかしながら、（Ｘ方向グリッド間隔Ｌｘ＋配線幅Ｗ）の値は、端子Ｔを構成する配線の長辺寸法の下限値として見なしてもよい。
以上説明した実施の形態５では、ロジックブロックを合成して設計する際のスタンダードセルにおいて本発明を実施した。しかしながら、実施の形態６では、ゲートピッチが予め設定されているゲートアレイセルにおいても同様に実施することができる。この場合、ゲートアレイセルの端子形状を上述したスタンダードセルの端子形状と同様にすればよい。そうすれば、スタンダードセルの場合と同様のセル面積縮小効果が得られる。あるいは、ゲートアレイセルのゲートピッチまで配線グリットを拡大することに起因して生じるブロック面積の増大を抑えることができる。
なお、実施の形態５においては、ゲート電極、ダミーゲート電極は全て同一のゲート長であるとしたが、同一である必要はない。図１４にゲート電極、ダミーゲート電極の一部のゲート長が同一でないスタンダードセルの例を示す。
図１４において、Ｃ８１はスタンダードセルである。スタンダードセルＣ８１内にはゲート電極Ｇと、ダミーゲート電極ＤＧと、さらにはゲート長がゲート電極Ｇ、ダミーゲート電極ＤＧとは異なるゲート電極Ｇ２が二つ設けられており、スタンダードセルＣ８１のＸ方向のセル幅はゲートピッチＧｘの整数倍となるように、ゲート電極Ｇ２の幅が設定されている。なお、図１４においては、スタンダードセルＣ８１のセル幅はゲートピッチＧｘの９倍となっている。ここで、Ｇ２の幅をこのように設定するのは、一般的に用いられる自動配置配線ツールで配置を行う際において、各セルのＸ方向のセル幅がゲートピッチＧｘの整数倍となっている方が各セルのセル幅が任意の値を取る場合に比べて処理速度が速いと予想されるためであり、必ずしもこのようにゲート電極Ｇ２の幅を設定する必要はない。なお、説明を簡単にするため、図１４では端子を記載していない。
このようにゲート長の異なるゲート電極を有するスタンダードセルを含む場合でも、前述したように端子の長辺寸法を（Ｘ方向グリット間隔Ｌｘ＋配線幅Ｗ）とする横長矩形状とすることで、端子が少なくとも１個の配線グリット交点と交差するようにしておけば、Ｘ方向のセル配置を自由に設定することができ、セル間に余分な領域が発生することはない。
また、自動配置配線ツールの処理速度を考慮して、各セルのＸ方向のセル幅がゲートピッチＧｘの整数倍となるように設定した場合でも同様にセル間に余分な領域が発生することはない。また、ゲート電極、ダミーゲート電極のパターンはゲート長、ゲート間隔において、不均一な部分をスタンダードセル内に持つことができるため、スタンダードセルの設計の自由度が向上する。また、ＯＰＣを各スタンダードセル単体で行うことができる効果については他の実施の形態と同様、実施の形態６でも得られる。
以上の説明では、ゲート長が同一ではなく互いに異なるゲート電極を設ける場合について説明したが、ゲート長が異なるダミーゲート電極を設ける場合や、ゲート間隔が異なるゲート電極やダミーゲート電極を設けるセル構成においても同様に実施の形態５を実施することができる。
なお、実施の形態５においては、ダミーゲート電極ＤＧを設けることを前提して説明したが、次の構成において実施の形態５を実施してもその効果を同様に得ることができる。その構成とは、ダミーゲート電極ＤＧを設けない構成において、さらに各スタンダードセルのセル枠からの最近傍のゲート電極までの距離を一定にする構成である。この構成においても、各スタンダードセルのセル枠から最近傍のゲート電極までの距離と、そのスタンダードセルに隣接する他のスタンダードセルのセル枠から最近傍のゲート電極までの距離とは一定になる。そのため、このような構成においても、ＯＰＣを各スタンダードセル単体で行うことができるという実施の形態５の効果を同様に得ることができる。
例えば、前述した図１１の構成においてダミーゲート電極ＤＧを設けない構成であっても、各スタンダードセルＣ６１，Ｃ６２，Ｃ６３のセル枠から、各スタンダードセルの端部に位置するゲート電極ＧまでのＸ方向の距離は（Ｇｘ−ゲート長／２）であって一定であり、また、各スタンダードセルの端部に位置するゲート電極Ｇから、隣接するスタンダードセルの端部に位置するゲート電極ＧまでのＸ方向の距離は（２Ｇｘ−ゲート長）であって一定である。
（実施の形態６）
図１５は、本発明の実施の形態６におけるスタンダードセルの自動配置配線方法の処理フローを表わしている。
この自動配置配線方法を実行する自動配置配線装置は、論理回路の接続情報を入力する接続情報入力手段と、設計規約入力手段と、スタンダードセルのレイアウト情報入力手段と、各セル群を接続情報に基づいて配置する配置手段とを備えている。このような構成を有する自動配置配線装置は複数のスタンダードセルを含む状態で論理回路を配置配線する。
まず、予め、複数のスタンダードセルどうしを互いに接続するための論理回路の回路接続情報、自動配置配線を行う際に必要となる設計規約、および各スタンダードセルのレイアウトデータを図示しない記憶装置に格納しておく。ここで記憶装置に格納されるレイアウト情報は、セルＣ２１，Ｃ２２，Ｃ２３として、実施の形態５で説明した構造を有するセルのレイアウト情報である。
そのうえで、自動配置配線装置は、データ読み込み工程Ｓ３１において、上述した論理回路の回路接続情報、設計規約、および各スタンダードセルのレイアウトデータを記憶装置から読み出す。
次に、自動配置配線装置は、配置工程Ｓ３２において、回路接続情報に基づいてセルＣ９１，Ｃ９２，Ｃ９３を配置する。ここで、セルＣ９１，Ｃ９２，Ｃ９３は、図１６に示すように、Ｘ方向にはセル幅を規定するゲートピッチＧｘの整数倍のグリッド位置に、Ｙ方向にはＹ方向の隣接配線グリッド間の中点に位置するように配置される。
その後、自動配置配線装置は、実配線処理工程Ｓ３３において、配置したセルＣ９１，Ｃ９２，Ｃ９３どうしの配線処理を行う。
実施の形態６では、配置工程Ｓ３２で実施するセル配置において、各セルをＸ方向にはセル幅を規定するゲートピッチＧｘの整数倍のグリッド位置に配置することで配置面積を小さくして、チップサイズを小さくすることができる。
さらには、実施の形態６では、スタンダードセルとして実施の形態１や実施の形態５で説明したスタンダードセルを使用している。これにより、配置されたスタンダードセルＣ９１，Ｃ９２，Ｃ９３のゲート電極のパターンはゲート長、ゲート間隔ともに一定となっており、ゲート電極の仕上がり寸法の精度を高くすることができる。このようなゲート電極の仕上がり精度の向上は、スタンダードセルＣ９１，Ｃ９２，Ｃ９３内だけでなく、スタンダードセルの間においても得られる。
さらに各スタンダードセル単体で見た場合と、それを隣接して配置した状態とではゲート電極のゲート長、ゲート間隔のパターンが同一となるため、ＯＰＣを各スタンダードセル単体で行うことができる。
なお、実施の形態６に示すスタンダードセルの自動配置配線方法は、データ読み込み工程Ｓ２１、配置工程Ｓ２２、実配線処理工程Ｓ２３などをＣＰＵなどにおいて演算処理を行わせることで実現できる。そうすれば、設計者はキーボードなどを使用して設計規約等を記憶装置に入力して記憶させたうえで、設計途中においては、モニター画面などを通じて設計の途中段階のデータの確認や、配線処理後のデータの確認などをすることができる。このようにして本実施形態はハードウェア上で実現することができる。
このように本発明は、配線長を短く設計できて、チップの小面積化に対して有効である。さらには、電源降下の低減による遅延時間の短縮化、ばらつき削減などにおいて有効である。
本発明の実施の形態１におけるスタンダードセルのレイアウト図である。 本発明の実施の形態１における端子位置の説明図である。 本発明の実施の形態１に関連して端子がグリッド交点に配置できない場合の説明図である。 実施の形態１の変形例におけるスタンダードセルのレイアウト図である。 本発明の実施の形態２におけるスタンダードセルの自動配置配線方法の処理フロー図である。 本発明の実施の形態２におけるスタンダードセルのレイアウト図である。 本発明の実施の形態３におけるスタンダードセルの自動配置配線方法の処理フロー図である。 本発明の実施の形態３におけるスタンダードセルのレイアウト図である。 本発明の実施の形態４におけるスタンダードセルの自動配置配線方法の処理フローである。 本発明の実施の形態４におけるスタンダードセルのレイアウト図である。 本発明の実施の形態５におけるスタンダードセルのレイアウト図である。 本発明の実施の形態５における端子位置の説明図である。 本発明の実施の形態５に関連して端子がグリッド交点に配置できない場合の説明図である。 本発明の実施の形態５においてゲート長が異なるゲート電極を含むスタンダードセルのレイアウト図である。 本発明の実施の形態６におけるスタンダードセルの自動配置配線方法の処理フロー図である。 本発明の実施の形態６におけるスタンダードセルのレイアウト図である。 従来の技術におけるスタンダードセルのレイアウト図である。 従来の技術における別のスタンダードセルのレイアウト図である。
符号の説明
Ｃ１〜Ｃ３，Ｃ１１〜Ｃ１３，Ｃ２１〜Ｃ２３，Ｃ３１〜Ｃ３３ スタンダードセル
Ｏ１〜Ｏ３，Ｏ１１〜Ｏ１３，Ｏ２１〜Ｏ２３，Ｏ３１〜Ｏ３３ 原点
Ｇ ゲート電極ＬｘのＸ方向グリッド間隔
Ｌｙ Ｙ方向グリッド間隔
Ｒ２１，Ｒ２２ 余分な（無駄な）領域
Ｔ 入出力信号を伝達可能な端子
Ｗ セル幅
ｘ１〜ｘ１３ Ｘ方向配線グリッド
ｙ１〜ｙ８ Ｙ方向配線グリッ

Claims (33)

  1. 入力信号または出力信号を伝達可能な複数の端子を有し、半導体集積装置を設計するうえでの最小単位となるセルであって、
    前記複数の端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるＹ方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるＸ方向に沿って長い形状を有する、
    ことを特徴とするセル。
  2. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、Ｘ方向に沿う配線グリッド間隔以上で前記Ｘ方向に沿う当該セルのセル幅から配線の最小間隔を差し引いた長さ以下である、
    ことを特徴とする請求項１記載のセル。
  3. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、（Ｘ方向に沿う配線グリッド間隔＋前記配線幅）以上で前記Ｘ方向に沿う当該セルのセル幅から配線の最小間隔を差し引いた長さ以下である、
    ことを特徴とする請求項１記載のセル。
  4. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は（Ｘ方向に沿った配線グリッド間隔＋配線幅）である、
    ことを特徴とする請求項１記載のセル。
  5. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、前記Ｘ方向に沿った当該セルのセル幅から配線の最小間隔を差し引いた長さである、
    ことを特徴とする請求項１記載のセル。
  6. 当該セルはスタンダードセルである、
    ことを特徴とする請求項１記載のセル。
  7. 当該セルはゲートアレイセルである、
    ことを特徴とする請求項１記載のセル。
  8. 請求項１のセルと、
    前記セルを実装する回路基板と、
    を備える、
    ことを特徴とする半導体集積回路。
  9. 機能マクロレイアウトを合成するためのスタンダードセルライブラリであって、当該ライブラリは、セル幅が配線グリッド間隔の整数倍の寸法とは相違するスタンダードセルを含む、
    スタンダードセルライブラリ。
  10. 前記スタンダートセルはゲート電極を複数備えており、
    前記ゲート電極の幾つかが有するゲートピッチは、前記スタンダードセルの電源配線に平行なＸ方向に沿って設定された前記配線グリッド間隔とは異なる値に設定されており、
    前記スタンダードセルの電源配線に平行なＸ方向に沿うセル幅は、前記Ｘ方向に沿う前記配線グリッド間隔とは異なる値に設定された前記ゲート電極のゲートピッチのうちの最小値の整数倍に設定されている、
    ことを特徴とする請求項９記載のスタンダードセルライブラリ。
  11. スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、
    少なくとも一つのスタンダードセルのセル原点のＹ座標を、自動配置配線での隣接配線グリッド間の中点または配線グリッド上に配置し、
    前記スタンダードセルのセル原点のＸ座標を、前記隣接配線グリッド間の中点または前記配線グリッド上とは相違する位置に配置する、
    ことを特徴とするスタンダードセル配置方法。
  12. 前記スタンダードセルとして、請求項１のセルを用いる、
    ことを特徴とする請求項１１記載のスタンダードセル配置方法。
  13. スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、
    前記スタンダードセルを仮配置したうえで、
    仮配置した前記スタンダードセルのセル原点のＹ座標が、自動配置配線での隣接配線グリッド間の中点または配線グリッド上に位置するとともに、前記セル原点のＸ座標が、前記隣接配線グリッド間の中点または前記配線グリッド上に位置する場合には、
    前記セル原点を、当該セル原点を有する前記スタンダードセルが隣接スタンダードセルに当接する位置に移動させる、
    ことを特徴とするスタンダードセル配置方法。
  14. 前記スタンダードセルとして、請求項１のスタンダードセルを用いる、
    ことを特徴とする請求項１３記載のスタンダードセル配置方法。
  15. スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、
    前記スタンダードセルを仮配置したうえで、
    仮配置した前記スタンダードセルに、各セル幅が自動配置配線での配線グリッド間隔の整数倍である第１のセル群が含まれる場合には、
    前記第１のセル群を、セル幅が必ずしも前記配線グリッド間隔の整数倍でない第２のセル群に置換する、
    ことを特徴とするスタンダードセル配置方法。
  16. 前記第２のセル群として、請求項９のセルライブラリに含まれるものを用いる、
    ことを特徴とする請求項１５記載のスタンダードセル配置方法。
  17. 請求項５のスタンダードセルを配置するステップと、
    配置した前記スタンダードセルを、当該スタンダードセルの接続情報に従って仮配線するステップと、
    前記スタンダードセルに含まれる端子レイアウトのうち配線に不要な部分を削除するステップと、
    を含む、
    ことを特徴とするスタンダードセル配置方法。
  18. ゲート電極を複数備えたスタンダードセルであって、
    当該スタンダードセルの電源配線に平行なＸ方向に沿った当該スタンダードセルのセル幅は、Ｘ方向に並ぶ配線グリット間隔とは異なる数値の整数倍である、
    ことを特徴とするスタンダードセル。
  19. ゲート電極を複数備えたスタンダードセルであって、
    前記ゲート電極の幾つかが有するゲートピッチは、前記スタンダードセルの電源配線に平行なＸ方向に沿って設定された前記配線グリッド間隔とは異なる値に設定されており、
    前記スタンダードセルの電源配線に平行なＸ方向に沿ったセル幅は、前記Ｘ方向に沿って設定された前記配線グリッド間隔とは異なる値に設定された前記ゲート電極のゲートピッチのうちの最小値の整数倍に設定されている、
    ことを特徴とするスタンダードセル。
  20. 前記ゲート電極は、ダミーゲート電極を含む、
    ことを特徴とする請求項１９記載のスタンダードセル。
  21. 前記ゲートピッチは全て等しい、
    ことを特徴とする請求項１９記載のスタンダードセル。
  22. 前記ゲート電極の少なくとも一つのゲート長は、他のゲート電極のゲート長と異なる、
    ことを特徴とする請求項１９記載のスタンダードセル。
  23. 入力信号または出力信号を伝達可能な複数の端子をさらに備え、
    前記端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるＹ方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるＸ方向に沿って長い形状を有する、
    ことを特徴とする請求項１９記載のスタンダードセル。
  24. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、Ｘ方向に沿った配線グリッド間隔以上で前記Ｘ方向に沿った当該スタンダードセルのセル幅から配線の最小間隔を差し引いた長さ以下である、
    ことを特徴とする請求項２３記載のスタンダードセル。
  25. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、（Ｘ方向に沿った配線グリッド間隔＋配線幅）以上で前記Ｘ方向に沿った当該スタンダードセルのセル幅から配線の最小間隔を差し引いた長さ以下である、
    ことを特徴とする請求項２３記載のスタンダードセル。
  26. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は（Ｘ方向配線グリッド間隔＋配線幅）である、
    ことを特徴とする請求項２３記載のスタンダードセル。
  27. 前記端子の短辺寸法は自動配置配線での配線幅であり、前記端子の長辺寸法は、前記Ｘ方向に沿った当該スタンダードセルのセル幅から配線の最小間隔を差し引いた長さである、
    ことを特徴とする請求項２３記載のスタンダードセル。
  28. 請求項１９のスタンダードセルを含む、
    ことを特徴とするスタンダードセルライブラリ。
  29. 請求項１９のスタンダードセルと、
    前記スタンダードセルを実装する回路基板と、
    を備える、
    ことを特徴とする半導体集積回路。
  30. スタンダードセルを用いて機能マクロレイアウトを合成する設計手法であって、
    少なくとも一つのスタンダードセルのセル原点のＹ座標を、自動配置配線での隣接グリッド間の中点または配線グリッド上に配置し、
    前記スタンダードセルのセル原点のＸ座標を、前記隣接グリッドとは異なるゲートピッチグリッドの中点またはゲートピッチグリッド上に配置する、
    ことを特徴とするスタンダードセル配置方法。
  31. 前記スタンダードセルとして、請求項１９のスタンダードセルを用いる、
    ことを特徴とする請求項３０記載のスタンダードセル配置方法。
  32. 論理回路の接続情報と、スタンダードセルのレイアウト情報と、前記スタンダードセルの設計規約情報とを記憶装置に記憶させるステップと、
    前記記憶装置から設計対象とするスタンダードセルに関する前記情報を読み出すステップと、
    読み出した前記情報に基づいて前記スタンダードセルを配置するステップと、
    配置した前記スタンダードセルを実配線するステップと、
    を含み、
    これらのステップを演算回路で実施する、
    ことを特徴とするスタンダードセル配置方法。
  33. 前記スタンダードセルとして、請求項１９のスタンダードセルを用いる、
    ことを特徴とする請求項３２のスタンダードセル配置方法。
JP2005353654A 2004-12-20 2005-12-07 セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路 Pending JP2007043049A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005353654A JP2007043049A (ja) 2004-12-20 2005-12-07 セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
US11/305,191 US7503026B2 (en) 2004-12-20 2005-12-19 Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US12/359,615 US20090138840A1 (en) 2004-12-20 2009-01-26 Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004367717 2004-12-20
JP2005191434 2005-06-30
JP2005353654A JP2007043049A (ja) 2004-12-20 2005-12-07 セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路

Publications (1)

Publication Number Publication Date
JP2007043049A true JP2007043049A (ja) 2007-02-15

Family

ID=36597651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353654A Pending JP2007043049A (ja) 2004-12-20 2005-12-07 セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路

Country Status (2)

Country Link
US (2) US7503026B2 (ja)
JP (1) JP2007043049A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505526A (ja) * 2008-07-16 2012-03-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US8426978B2 (en) 2009-02-17 2013-04-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion and a via including the bending portion
US8816402B2 (en) 2008-03-13 2014-08-26 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate level feature layout channel including single transistor
US8823062B2 (en) 2006-03-09 2014-09-02 Tela Innovations, Inc. Integrated circuit with offset line end spacings in linear gate electrode level
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
JP2014220498A (ja) * 2013-05-02 2014-11-20 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 公称最小ピッチの非整数倍であるセル高さを有するスタンダードセル
US8951916B2 (en) 2007-12-13 2015-02-10 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9202779B2 (en) 2008-01-31 2015-12-01 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9240413B2 (en) 2006-03-09 2016-01-19 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9269702B2 (en) 2009-10-13 2016-02-23 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the same
US9336344B2 (en) 2006-03-09 2016-05-10 Tela Innovations, Inc. Coarse grid design methods and structures
US9390215B2 (en) 2008-03-27 2016-07-12 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP2016225648A (ja) * 2007-08-02 2016-12-28 テラ イノヴェイションズ インク 集積回路デバイス
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9633987B2 (en) 2007-03-05 2017-04-25 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US9673825B2 (en) 2006-03-09 2017-06-06 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
WO2017145906A1 (ja) * 2016-02-25 2017-08-31 株式会社ソシオネクスト 半導体集積回路装置
US9754878B2 (en) 2006-03-09 2017-09-05 Tela Innovations, Inc. Semiconductor chip including a chip level based on a layout that includes both regular and irregular wires
US10410917B2 (en) 2016-03-03 2019-09-10 Samsung Electronics Co., Ltd. Semiconductor device including standard cell and electronic design automation method thereof

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101279A1 (en) * 2005-10-27 2007-05-03 Chaudhri Imran A Selection of user interface elements for unified display in a display environment
JP2008021001A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd パターン修正装置、パターン最適化装置及び集積回路設計装置
US7577933B1 (en) * 2006-11-17 2009-08-18 Sun Microsystems, Inc. Timing driven pin assignment
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
US8037441B2 (en) * 2007-09-25 2011-10-11 International Business Machines Corporation Gridded-router based wiring on a non-gridded library
JP4448535B2 (ja) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
US8004014B2 (en) * 2008-07-04 2011-08-23 Panasonic Corporation Semiconductor integrated circuit device having metal interconnect regions placed symmetrically with respect to a cell boundary
US20100057473A1 (en) * 2008-08-26 2010-03-04 Hongwei Kong Method and system for dual voice path processing in an audio codec
US8600166B2 (en) * 2009-11-06 2013-12-03 Sony Corporation Real time hand tracking, pose classification and interface control
US8495551B2 (en) * 2009-12-17 2013-07-23 International Business Machines Corporation Shaping ports in integrated circuit design
US9646958B2 (en) * 2010-03-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including dummy structures and methods of forming the same
US8370786B1 (en) * 2010-05-28 2013-02-05 Golden Gate Technology, Inc. Methods and software for placement improvement based on global routing
US8451026B2 (en) * 2011-05-13 2013-05-28 Arm Limited Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
JP2013030602A (ja) * 2011-07-28 2013-02-07 Panasonic Corp 半導体集積回路装置
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
CN103838895B (zh) * 2012-11-26 2017-08-11 北京华大九天软件有限公司 一种平板显示器设计中的窄边框布线实现方法‑翼状布线
US9501600B2 (en) 2013-05-02 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cells for predetermined function having different types of layout
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
KR102423878B1 (ko) * 2014-09-18 2022-07-22 삼성전자주식회사 다수의 소자 측정이 가능한 테스트용 반도체 장치 및 그것의 제조 방법 및 테스트 방법
US9811626B2 (en) * 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9698056B2 (en) * 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US10380307B1 (en) * 2016-03-30 2019-08-13 Silicon Technologies, Inc. Analog design tool, cell set, and related methods, systems and equipment
US10605859B2 (en) * 2016-09-14 2020-03-31 Qualcomm Incorporated Visible alignment markers/landmarks for CAD-to-silicon backside image alignment
KR20180037819A (ko) * 2016-10-05 2018-04-13 삼성전자주식회사 변형 셀을 포함하는 집적 회로 및 그 설계 방법
KR20180069465A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 수직형 트랜지스터를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
KR102373540B1 (ko) * 2018-04-19 2022-03-11 삼성전자주식회사 표준 셀들을 포함하는 집적 회로, 이를 제조하기 위한 방법 및 컴퓨팅 시스템
CN109345607B (zh) * 2018-10-11 2023-02-28 广州前实网络科技有限公司 一种自动标记epc图片方法
KR20200089919A (ko) 2019-01-18 2020-07-28 삼성전자주식회사 반도체 장치의 제조 방법
KR20210041737A (ko) 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 디자인 방법 및 반도체 장치의 제조 방법
US11842994B2 (en) * 2020-04-30 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor device having staggered gate-stub-size profile and method of manufacturing same
DE102020132921A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. HALBLEITERVORRICHTUNG MIT GESTUFTEM GATESTUMPFGRÖßENPROFIL UND VERFAHREN ZUR HERSTELLUNG DAVON
JP2023522522A (ja) * 2021-03-17 2023-05-31 チャンシン メモリー テクノロジーズ インコーポレイテッド 集積回路及びそのレイアウト方法
CN115249002A (zh) 2021-04-26 2022-10-28 联华电子股份有限公司 集成电路布局

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224237A (ja) * 1987-03-12 1988-09-19 Toshiba Corp 半導体集積回路装置の機能ブロツク自動生成方法
JPH05136356A (ja) * 1991-11-13 1993-06-01 Nec Corp 半導体集積回路
JPH0677323A (ja) * 1992-08-25 1994-03-18 Nec Corp 自動レイアウトシステム
JPH0722598A (ja) * 1993-07-01 1995-01-24 Mitsubishi Denki Eng Kk 半導体集積回路
JP2001015602A (ja) * 1999-06-28 2001-01-19 Nec Ic Microcomput Syst Ltd スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115353A (en) 1979-02-27 1980-09-05 Fujitsu Ltd Cell rotatable by 90
JPH0691156B2 (ja) 1984-08-09 1994-11-14 日本電気株式会社 半導体集積回路の製造方法
JPS6247148A (ja) 1985-08-27 1987-02-28 Toshiba Corp 半導体集積回路装置
US5168342A (en) 1989-01-30 1992-12-01 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method of the same
JP2810181B2 (ja) 1990-01-08 1998-10-15 株式会社日立製作所 セルレイアウト方法
JP3266644B2 (ja) 1991-04-08 2002-03-18 テキサス インスツルメンツ インコーポレイテツド ゲートアレイ装置
US6084256A (en) 1996-04-10 2000-07-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPH1041398A (ja) 1996-04-10 1998-02-13 Toshiba Corp 半導体集積回路装置
JPH09289251A (ja) 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP3311244B2 (ja) 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US5977574A (en) * 1997-03-28 1999-11-02 Lsi Logic Corporation High density gate array cell architecture with sharing of well taps between cells
JP3160586B2 (ja) 1999-04-27 2001-04-25 松下電子工業株式会社 Ｃｍｏｓインバータ及びそれを用いたスタンダードセル
US6207479B1 (en) 1999-06-14 2001-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Place and route method for integrated circuit design
US6525350B1 (en) * 1999-07-16 2003-02-25 Kawasaki Steel Corporation Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same
US6445214B2 (en) * 2000-02-03 2002-09-03 Hitachi, Ltd. Semiconductor integrated circuit
JP4794030B2 (ja) 2000-07-10 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US6567967B2 (en) * 2000-09-06 2003-05-20 Monterey Design Systems, Inc. Method for designing large standard-cell base integrated circuits
JP3996735B2 (ja) 2000-11-30 2007-10-24 株式会社ルネサステクノロジ 半導体装置
JP4416384B2 (ja) 2002-07-19 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224237A (ja) * 1987-03-12 1988-09-19 Toshiba Corp 半導体集積回路装置の機能ブロツク自動生成方法
JPH05136356A (ja) * 1991-11-13 1993-06-01 Nec Corp 半導体集積回路
JPH0677323A (ja) * 1992-08-25 1994-03-18 Nec Corp 自動レイアウトシステム
JPH0722598A (ja) * 1993-07-01 1995-01-24 Mitsubishi Denki Eng Kk 半導体集積回路
JP2001015602A (ja) * 1999-06-28 2001-01-19 Nec Ic Microcomput Syst Ltd スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法

Cited By (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425272B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Semiconductor chip including integrated circuit including four transistors of first transistor type and four transistors of second transistor type with electrical connections between various transistors and methods for manufacturing the same
US9905576B2 (en) 2006-03-09 2018-02-27 Tela Innovations, Inc. Semiconductor chip including region having rectangular-shaped gate structures and first metal structures
US10230377B2 (en) 2006-03-09 2019-03-12 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8823062B2 (en) 2006-03-09 2014-09-02 Tela Innovations, Inc. Integrated circuit with offset line end spacings in linear gate electrode level
US10217763B2 (en) 2006-03-09 2019-02-26 Tela Innovations, Inc. Semiconductor chip having region including gate electrode features of rectangular shape on gate horizontal grid and first-metal structures of rectangular shape on at least eight first-metal gridlines of first-metal vertical grid
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US10186523B2 (en) 2006-03-09 2019-01-22 Tela Innovations, Inc. Semiconductor chip having region including gate electrode features formed in part from rectangular layout shapes on gate horizontal grid and first-metal structures formed in part from rectangular layout shapes on at least eight first-metal gridlines of first-metal vertical grid
US10141334B2 (en) 2006-03-09 2018-11-27 Tela Innovations, Inc. Semiconductor chip including region having rectangular-shaped gate structures and first-metal structures
US10141335B2 (en) 2006-03-09 2018-11-27 Tela Innovations, Inc. Semiconductor CIP including region having rectangular-shaped gate structures and first metal structures
US9917056B2 (en) 2006-03-09 2018-03-13 Tela Innovations, Inc. Coarse grid design methods and structures
US9859277B2 (en) 2006-03-09 2018-01-02 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9754878B2 (en) 2006-03-09 2017-09-05 Tela Innovations, Inc. Semiconductor chip including a chip level based on a layout that includes both regular and irregular wires
US9741719B2 (en) 2006-03-09 2017-08-22 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9711495B2 (en) 2006-03-09 2017-07-18 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9673825B2 (en) 2006-03-09 2017-06-06 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9589091B2 (en) 2006-03-09 2017-03-07 Tela Innovations, Inc. Scalable meta-data objects
US8921896B2 (en) 2006-03-09 2014-12-30 Tela Innovations, Inc. Integrated circuit including linear gate electrode structures having different extension distances beyond contact
US8921897B2 (en) 2006-03-09 2014-12-30 Tela Innovations, Inc. Integrated circuit with gate electrode conductive structures having offset ends
US8946781B2 (en) 2006-03-09 2015-02-03 Tela Innovations, Inc. Integrated circuit including gate electrode conductive structures with different extension distances beyond contact
US9425273B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Semiconductor chip including integrated circuit including at least five gate level conductive structures having particular spatial and electrical relationship and method for manufacturing the same
US8952425B2 (en) 2006-03-09 2015-02-10 Tela Innovations, Inc. Integrated circuit including at least four linear-shaped conductive structures having extending portions of different length
US9425145B2 (en) 2006-03-09 2016-08-23 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9336344B2 (en) 2006-03-09 2016-05-10 Tela Innovations, Inc. Coarse grid design methods and structures
US9240413B2 (en) 2006-03-09 2016-01-19 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9443947B2 (en) 2006-03-09 2016-09-13 Tela Innovations, Inc. Semiconductor chip including region having integrated circuit transistor gate electrodes formed by various conductive structures of specified shape and position and method for manufacturing the same
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9633987B2 (en) 2007-03-05 2017-04-25 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US10074640B2 (en) 2007-03-05 2018-09-11 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US9595515B2 (en) 2007-03-07 2017-03-14 Tela Innovations, Inc. Semiconductor chip including integrated circuit defined within dynamic array section
US9424387B2 (en) 2007-03-07 2016-08-23 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9910950B2 (en) 2007-03-07 2018-03-06 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8966424B2 (en) 2007-03-07 2015-02-24 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
JP2018050072A (ja) * 2007-08-02 2018-03-29 テラ イノヴェイションズ インク 集積回路デバイス
JP2016225648A (ja) * 2007-08-02 2016-12-28 テラ イノヴェイションズ インク 集積回路デバイス
US10734383B2 (en) 2007-10-26 2020-08-04 Tela Innovations, Inc. Methods, structures, and designs for self-aligning local interconnects used in integrated circuits
US9818747B2 (en) 2007-12-13 2017-11-14 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9281371B2 (en) 2007-12-13 2016-03-08 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8951916B2 (en) 2007-12-13 2015-02-10 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US10461081B2 (en) 2007-12-13 2019-10-29 Tel Innovations, Inc. Super-self-aligned contacts and method for making the same
US9530734B2 (en) 2008-01-31 2016-12-27 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US9202779B2 (en) 2008-01-31 2015-12-01 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US10020321B2 (en) 2008-03-13 2018-07-10 Tela Innovations, Inc. Cross-coupled transistor circuit defined on two gate electrode tracks
US9871056B2 (en) 2008-03-13 2018-01-16 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US10727252B2 (en) 2008-03-13 2020-07-28 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US10658385B2 (en) 2008-03-13 2020-05-19 Tela Innovations, Inc. Cross-coupled transistor circuit defined on four gate electrode tracks
US10651200B2 (en) 2008-03-13 2020-05-12 Tela Innovations, Inc. Cross-coupled transistor circuit defined on three gate electrode tracks
US9536899B2 (en) 2008-03-13 2017-01-03 Tela Innovations, Inc. Semiconductor chip including integrated circuit having cross-coupled transistor configuration and method for manufacturing the same
US9208279B2 (en) 2008-03-13 2015-12-08 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including linear-shaped conductive structures having electrical connection areas located within inner region between transistors of different type and associated methods
US8816402B2 (en) 2008-03-13 2014-08-26 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate level feature layout channel including single transistor
US8835989B2 (en) 2008-03-13 2014-09-16 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate electrode placement specifications
US8836045B2 (en) 2008-03-13 2014-09-16 Tela Innovations, Inc. Cross-coupled transistor circuit having diffusion regions of common node on opposing sides of same gate electrode track
US8847329B2 (en) 2008-03-13 2014-09-30 Tela Innovations, Inc. Cross-coupled transistor circuit defined having diffusion regions of common node on opposing sides of same gate electrode track with at least two non-inner positioned gate contacts
US8872283B2 (en) 2008-03-13 2014-10-28 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with shared diffusion regions on opposite sides of two-transistor-forming gate level feature
US9081931B2 (en) 2008-03-13 2015-07-14 Tela Innovations, Inc. Cross-coupled transistor circuit having diffusion regions of common node on opposing sides of same gate electrode track and gate node connection through single interconnect layer
US9213792B2 (en) 2008-03-13 2015-12-15 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including at least six transistors with some transistors forming cross-coupled transistor configuration and associated methods
US9117050B2 (en) 2008-03-13 2015-08-25 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with gate contact position and offset specifications
US8866197B2 (en) 2008-03-13 2014-10-21 Tela Innovations, Inc. Integrated circuit including cross-coupled transistors having gate electrodes formed within gate level feature layout channels with at least two gate electrodes electrically connected to each other through another transistor forming gate level feature
US8847331B2 (en) 2008-03-13 2014-09-30 Tela Innovations, Inc. Semiconductor chip including region having cross-coupled transistor configuration with offset electrical connection areas on gate electrode forming conductive structures and at least two different inner extension distances of gate electrode forming conductive structures
US8853794B2 (en) 2008-03-13 2014-10-07 Tela Innovations, Inc. Integrated circuit within semiconductor chip including cross-coupled transistor configuration
US9245081B2 (en) 2008-03-13 2016-01-26 Tela Innovations, Inc. Semiconductor chip including digital logic circuit including at least nine linear-shaped conductive structures collectively forming gate electrodes of at least six transistors with some transistors forming cross-coupled transistor configuration and associated methods
US8853793B2 (en) 2008-03-13 2014-10-07 Tela Innovations, Inc. Integrated circuit including gate electrode level region including cross-coupled transistors having gate contacts located over inner portion of gate electrode level region and offset gate level feature line ends
US9779200B2 (en) 2008-03-27 2017-10-03 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US9390215B2 (en) 2008-03-27 2016-07-12 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP2014199934A (ja) * 2008-07-16 2014-10-23 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
JP2017143307A (ja) * 2008-07-16 2017-08-17 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
JP2012505526A (ja) * 2008-07-16 2012-03-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
JP2016136650A (ja) * 2008-07-16 2016-07-28 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8426978B2 (en) 2009-02-17 2013-04-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion and a via including the bending portion
US8841774B2 (en) 2009-02-17 2014-09-23 Panasonic Corporation Semiconductor device including a first wiring having a bending portion a via
US10446536B2 (en) 2009-05-06 2019-10-15 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9269702B2 (en) 2009-10-13 2016-02-23 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the same
US9530795B2 (en) 2009-10-13 2016-12-27 Tela Innovations, Inc. Methods for cell boundary encroachment and semiconductor devices implementing the same
US9704845B2 (en) 2010-11-12 2017-07-11 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9659129B2 (en) 2013-05-02 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell having cell height being non-integral multiple of nominal minimum pitch
US11544437B2 (en) 2013-05-02 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing integrated circuit layout and method of making the integrated circuit layout
US10289789B2 (en) 2013-05-02 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing integrated circuit layout and method of making the integrated circuit layout
JP2014220498A (ja) * 2013-05-02 2014-11-20 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 公称最小ピッチの非整数倍であるセル高さを有するスタンダードセル
US10867099B2 (en) 2013-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. System for designing integrated circuit layout and method of making the integrated circuit layout
JP2016189489A (ja) * 2013-05-02 2016-11-04 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 公称最小ピッチの非整数倍であるセル高さを有するスタンダードセル
JPWO2017145906A1 (ja) * 2016-02-25 2018-12-27 株式会社ソシオネクスト 半導体集積回路装置
WO2017145906A1 (ja) * 2016-02-25 2017-08-31 株式会社ソシオネクスト 半導体集積回路装置
US10410917B2 (en) 2016-03-03 2019-09-10 Samsung Electronics Co., Ltd. Semiconductor device including standard cell and electronic design automation method thereof

Also Published As

Publication number Publication date
US7503026B2 (en) 2009-03-10
US20090138840A1 (en) 2009-05-28
US20060136848A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP2007043049A (ja) セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
US10186523B2 (en) Semiconductor chip having region including gate electrode features formed in part from rectangular layout shapes on gate horizontal grid and first-metal structures formed in part from rectangular layout shapes on at least eight first-metal gridlines of first-metal vertical grid
US7278118B2 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
JP4620942B2 (ja) 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US6763511B2 (en) Semiconductor integrated circuit having macro cells and designing method of the same
JP2007027290A (ja) 半導体集積回路のレイアウト設計方法
JP2008078508A (ja) 半導体集積回路及び半導体集積回路の製造方法
US7145361B1 (en) Configurable integrated circuit with different connection schemes
US7325214B2 (en) Method for realizing circuit layout using cell library
US7193438B1 (en) Configurable integrated circuit with offset connection
US9653393B2 (en) Method and layout of an integrated circuit
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
WO2006137119A1 (ja) フロアプラン装置，フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
CN102841956B (zh) 单元结构及方法
US8143724B2 (en) Standard cell and semiconductor device including the same
US20030028853A1 (en) Wiring layout method of integrated circuit
JP4826055B2 (ja) 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法
CN109002570B (zh) 用于单元放置的方法以及执行该方法的计算机系统
JP3605288B2 (ja) 回路基板の配線経路決定方法、装置及び情報記憶媒体
JP2967664B2 (ja) 半導体記憶回路生成方法
JP2008205399A (ja) 半導体集積回路の設計方法
JP2990173B1 (ja) 半導体集積回路の基準電位供給配線方法
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP2001284536A (ja) ビア形成領域決定方法
JP2010021393A (ja) 集積回路設計方法及び集積回路設計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117