JP2810181B2 - セルレイアウト方法 - Google Patents
セルレイアウト方法Info
- Publication number
- JP2810181B2 JP2810181B2 JP2000688A JP68890A JP2810181B2 JP 2810181 B2 JP2810181 B2 JP 2810181B2 JP 2000688 A JP2000688 A JP 2000688A JP 68890 A JP68890 A JP 68890A JP 2810181 B2 JP2810181 B2 JP 2810181B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal group
- cell
- layer
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセルレイアウト方法さらには互いに配線ピッ
チの異なる複数の配線層に割当てられる端子を持った基
本セルを配置するセルレイアウト方法に関し、例えばマ
クロセル若しくはスタンダードセル方式の半導体集積回
路、さらにはCAD（コンピュータ・エイディッド・デザ
イン）やDA（デザンイン・オートメーション）を用いた
LSIのレイアウトに適用して有効な技術に関するもので
ある。
チの異なる複数の配線層に割当てられる端子を持った基
本セルを配置するセルレイアウト方法に関し、例えばマ
クロセル若しくはスタンダードセル方式の半導体集積回
路、さらにはCAD（コンピュータ・エイディッド・デザ
イン）やDA（デザンイン・オートメーション）を用いた
LSIのレイアウトに適用して有効な技術に関するもので
ある。
超LSIでの高集積化、高密度化、高速動作化及びLSIの
汎用化により、配線の多層化が行なわれる。この多層化
は、配線面積を実質的に減少させてチップ面積の増大化
を防止し、平均配線長を短くして配線抵抗による動作速
度の遅延を抑制し、CADなどによる自動配置配線を可能
とする。スタンダードセル若しくはマクロセル方式のLS
Iの自動配置配線においては、予めレイアウト設計され
たセルを使用して、半導体基板へのセルの配置並びにセ
ルの端子間の配線などが行なわれる。
汎用化により、配線の多層化が行なわれる。この多層化
は、配線面積を実質的に減少させてチップ面積の増大化
を防止し、平均配線長を短くして配線抵抗による動作速
度の遅延を抑制し、CADなどによる自動配置配線を可能
とする。スタンダードセル若しくはマクロセル方式のLS
Iの自動配置配線においては、予めレイアウト設計され
たセルを使用して、半導体基板へのセルの配置並びにセ
ルの端子間の配線などが行なわれる。
ところで、多層配線を用いたLSIの設計においては、
互いに直交する方向（Ｘ方向,Y方向）で配線層の配線ピ
ッチが等しい場合と異なる場合とがある。
互いに直交する方向（Ｘ方向,Y方向）で配線層の配線ピ
ッチが等しい場合と異なる場合とがある。
Ｘ方向,Y方向で配線ピッチが等しいレイアウトルール
を採用する場合には、セルを90゜回転させても配線に支
障を来すことがないから、セルの形状や当該セルの配置
スペースの状況を考慮して、セルを配置する向きを自由
に決定することができる。しかし、製造上は上層の配線
層ほどその加工が困難となるため、最上層の製造技術で
規制される加工ピッチに等しくなるように全ての配線層
の配線ピッチを決定しなければならず、この結果、LSI
の集積度は必然的に低下される。
を採用する場合には、セルを90゜回転させても配線に支
障を来すことがないから、セルの形状や当該セルの配置
スペースの状況を考慮して、セルを配置する向きを自由
に決定することができる。しかし、製造上は上層の配線
層ほどその加工が困難となるため、最上層の製造技術で
規制される加工ピッチに等しくなるように全ての配線層
の配線ピッチを決定しなければならず、この結果、LSI
の集積度は必然的に低下される。
一方、Ｘ方向,Y方向で配線ピッチが異なるレイアウト
ルールを採用する場合には、各配線層において配線ピッ
チを可能な限り小さくすることができ、LSIの集積度を
高める上で非常に有利となる。しかし、各配線層におい
て配線ピッチが異なるため、セルを90゜回転させて配置
する場合、そのままではセルの端子配列ピッチと配線層
の配線ピッチとが一致せず、配線不可能となる。このた
め、従来はセルの外側に配線ピッチ変換用の配線セルを
別に配置するようにしている。
ルールを採用する場合には、各配線層において配線ピッ
チを可能な限り小さくすることができ、LSIの集積度を
高める上で非常に有利となる。しかし、各配線層におい
て配線ピッチが異なるため、セルを90゜回転させて配置
する場合、そのままではセルの端子配列ピッチと配線層
の配線ピッチとが一致せず、配線不可能となる。このた
め、従来はセルの外側に配線ピッチ変換用の配線セルを
別に配置するようにしている。
尚、上記のような多層配線における設計ルールについ
て記載された文献の例としては、例えば「ISSCC89.THPM
13.3、A CMOS Sea of Gates Array with Continuous Tr
ack Allocation Mitsubishi Electric M.Okabe et.a
l.」及び、「ISSCC89.THPM13.2、A1.4M・Transistor CM
OS Gate Array with 4ns RAM Hitach T.Takahashi et.a
l.」がある。
て記載された文献の例としては、例えば「ISSCC89.THPM
13.3、A CMOS Sea of Gates Array with Continuous Tr
ack Allocation Mitsubishi Electric M.Okabe et.a
l.」及び、「ISSCC89.THPM13.2、A1.4M・Transistor CM
OS Gate Array with 4ns RAM Hitach T.Takahashi et.a
l.」がある。
上記した従来の技術について本発明者が検討したとこ
ろによれば、LSIの高集積化を優先して、Ｘ方向,Y方向
で配線ピッチが異なるレイアウトルールを採用した場
合、セルの回転使用を可能とするためにピッチ変換用の
配線セルを必要とし、また、このために自動配置配線用
CADやDAにおいては、新たな端子情報の追加を必要と
し、LSIのレイアウト設計を能率的に行なうことができ
なくなることが見い出された。
ろによれば、LSIの高集積化を優先して、Ｘ方向,Y方向
で配線ピッチが異なるレイアウトルールを採用した場
合、セルの回転使用を可能とするためにピッチ変換用の
配線セルを必要とし、また、このために自動配置配線用
CADやDAにおいては、新たな端子情報の追加を必要と
し、LSIのレイアウト設計を能率的に行なうことができ
なくなることが見い出された。
特に、ユーザなどの要求に応じてASIC（アプリケーシ
ョン・スペシフィック・インテグレーテッド・サーキッ
ト）と呼ばれる特定用途向け専用LSIを比較的短期間に
提供するには、セルシリーズを可能な限り多く用意して
おき、さらにはユーザの要求に従って新たなセルを速や
かに追加できるようにすることが必要であり、このよう
な事情の下で、LSIのレイアウト設計を能率的に行なう
ことができないとするなら、そのような要求を十分に満
足することができなくなる。
ョン・スペシフィック・インテグレーテッド・サーキッ
ト）と呼ばれる特定用途向け専用LSIを比較的短期間に
提供するには、セルシリーズを可能な限り多く用意して
おき、さらにはユーザの要求に従って新たなセルを速や
かに追加できるようにすることが必要であり、このよう
な事情の下で、LSIのレイアウト設計を能率的に行なう
ことができないとするなら、そのような要求を十分に満
足することができなくなる。
またカスタムLSIのように個別的であってしかも高性
能が追求されるようなLSIの自動レイアウトにも、予め
作成されたセル、さらにはCADやDAが利用されるように
なってきており、矩形状の同一セルをセル配置スペース
の状況によって縦長として用いたり、横長として用いた
りしなければならないことがあるから、上記と同様の問
題を生ずる。
能が追求されるようなLSIの自動レイアウトにも、予め
作成されたセル、さらにはCADやDAが利用されるように
なってきており、矩形状の同一セルをセル配置スペース
の状況によって縦長として用いたり、横長として用いた
りしなければならないことがあるから、上記と同様の問
題を生ずる。
本発明の目的は、互いに配線ピッチの異なる複数の配
線層に割当てられる端子を有する基本セルのレイアウト
を能率良く行なうことができる技術を提供することにあ
る。
線層に割当てられる端子を有する基本セルのレイアウト
を能率良く行なうことができる技術を提供することにあ
る。
本願の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろ
う。
本明細書の記述及び添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば下記の通りである。
要を簡単に説明すれば下記の通りである。
すなわち、所定の配線層のピッチに対応して配列され
た第１の端子群と、他の配線層の配線ピッチに対応して
配列された第２の端子群との関係が予め定義された基本
セルを用い、この基本セルを配置する向きに応じて、上
記第１の端子群又は第２の端子群を選択する、というも
のである。このとき、上記第１の端子群と第２の端子群
との対応関係を決定する演算ルールに基づいて第１の端
子群又は第２の端子群から所望の端子を選択することが
できる。
た第１の端子群と、他の配線層の配線ピッチに対応して
配列された第２の端子群との関係が予め定義された基本
セルを用い、この基本セルを配置する向きに応じて、上
記第１の端子群又は第２の端子群を選択する、というも
のである。このとき、上記第１の端子群と第２の端子群
との対応関係を決定する演算ルールに基づいて第１の端
子群又は第２の端子群から所望の端子を選択することが
できる。
上記した手段によれば、第１の端子群と第２の端子群
との関係が予め定義された基本セルを用いることで当該
基本セルの回転使用が可能とされ、このことが、互いに
配線ピッチの異なる複数の配線層に割当てられる端子を
有する基本セルのレイアウト能率を向上させるように作
用する。
との関係が予め定義された基本セルを用いることで当該
基本セルの回転使用が可能とされ、このことが、互いに
配線ピッチの異なる複数の配線層に割当てられる端子を
有する基本セルのレイアウト能率を向上させるように作
用する。
第３図には、本発明の一実施例方法が適用されるLSI
チップレイアウトパターンが示される。同図に示される
LSIチップは、特に制限されないが、スタンダードセル
方式若しくは機能セル方式（マクロセル方式）で形成さ
れるもので、予め設計された論理ブロックが機能セルと
して扱われ、この機能セルの高さ、幅ともに任意の設定
可能とされる。
チップレイアウトパターンが示される。同図に示される
LSIチップは、特に制限されないが、スタンダードセル
方式若しくは機能セル方式（マクロセル方式）で形成さ
れるもので、予め設計された論理ブロックが機能セルと
して扱われ、この機能セルの高さ、幅ともに任意の設定
可能とされる。
第３図においてC1,C2,C3はそれぞれ機能セルであり、
各機能セルC1,C2,C3の間は多層化された信号配線BSLで
結合され、この機能セルC1,C2,C3の配置領域の周囲に
は、多数の入出力バッファセルIOCやボンディングパッ
ドBPが配置されている。ここで、採用される多層配線
は、LSIの集積度を高める上で有利となるように、Ｘ方
向,Y方向で配線ピッチの異なる不等ピッチとされ、上層
の配線層ほど配線ピッチが粗くなる。
各機能セルC1,C2,C3の間は多層化された信号配線BSLで
結合され、この機能セルC1,C2,C3の配置領域の周囲に
は、多数の入出力バッファセルIOCやボンディングパッ
ドBPが配置されている。ここで、採用される多層配線
は、LSIの集積度を高める上で有利となるように、Ｘ方
向,Y方向で配線ピッチの異なる不等ピッチとされ、上層
の配線層ほど配線ピッチが粗くなる。
このようなLSIにおいては、機能セルC1,C2,C3の形状
やセル配置スペースの状況などによって所望の機能セル
C1を図示状態から90゜回転させた状態で配置しなければ
ならない場合がある。かかる場合のセル回転は、既述し
たようにＸ方向,Y方向で配線層の配線ピッチが等しい場
合には容易であるが、不等ピッチの場合にはLSIの端子
（例えばボンディングパッド）の配列ピッチと、当該端
子に対応する配線層の配線ピッチとが一致しなくなるた
めにピッチ変換用セルを介在させなければならない等の
不都合を生ずる。
やセル配置スペースの状況などによって所望の機能セル
C1を図示状態から90゜回転させた状態で配置しなければ
ならない場合がある。かかる場合のセル回転は、既述し
たようにＸ方向,Y方向で配線層の配線ピッチが等しい場
合には容易であるが、不等ピッチの場合にはLSIの端子
（例えばボンディングパッド）の配列ピッチと、当該端
子に対応する配線層の配線ピッチとが一致しなくなるた
めにピッチ変換用セルを介在させなければならない等の
不都合を生ずる。
そこで本実施例では以下のようにして、不等ピッチの
場合のセル回転を容易化を図っている。
場合のセル回転を容易化を図っている。
第１図には、第３図に示されるLSIに適用される機能
セルＣの端子配列の様子が示され、第２には、この機能
セルの使用状態とそれに応じて使用される端子群との関
係が示される。
セルＣの端子配列の様子が示され、第２には、この機能
セルの使用状態とそれに応じて使用される端子群との関
係が示される。
第１図に示される機能セルＣは例えばALU（論理演算
ユニット）であり、この機能セルＣの第１の縁辺部10に
は、多層配線層における第１層アルミニウム配線層Al1
の配線ピッチ（これをPxとする）に等しいピッチで第１
層配線用Ｙ方向端子群Ny1が配列される。この端子群Ny1
は第１の縁辺部10上において○印で示され、それらには
整数の通しナンバ1,2,3,…が付される。また、この第１
の縁辺部10には、多層配線層における第２層アルミニウ
ム配線層Al2の配線ピッチ（これをPyとする）に等しい
ピッチで第２層配線用Ｙ方向端子群Ny2が配列される。
この端子群Ny2は第１の縁辺部10上において□印で示さ
れ、それらにも整数の通しナンバ1,2,3,…が付される。
ユニット）であり、この機能セルＣの第１の縁辺部10に
は、多層配線層における第１層アルミニウム配線層Al1
の配線ピッチ（これをPxとする）に等しいピッチで第１
層配線用Ｙ方向端子群Ny1が配列される。この端子群Ny1
は第１の縁辺部10上において○印で示され、それらには
整数の通しナンバ1,2,3,…が付される。また、この第１
の縁辺部10には、多層配線層における第２層アルミニウ
ム配線層Al2の配線ピッチ（これをPyとする）に等しい
ピッチで第２層配線用Ｙ方向端子群Ny2が配列される。
この端子群Ny2は第１の縁辺部10上において□印で示さ
れ、それらにも整数の通しナンバ1,2,3,…が付される。
更に機能セルＣの第１の縁辺部10に直交する第２の縁
辺部20には、多層配線層における第１のアルミニウム配
線層Al1の配線ピッチPxに等しいピッチで第１層配線用
Ｘ方向端子群Nx1が配列される。この端子群Nx1は第２の
縁辺部20上において○印で示され、それらには上記と同
様の整数の通しナンバ1,2,3,…が付される。また、この
第２の縁辺部20には、多層配線層における第２層アルミ
ニウム配線層Al2の配列ピッチPyに等しいピッチで第２
層配線用Ｘ方向端子群Nx2が配列される。この端子群Nx2
は第２の縁辺部20上において□印で示され、それらには
上記と同様整数の通しナンバ1,2,3,…が付される。
辺部20には、多層配線層における第１のアルミニウム配
線層Al1の配線ピッチPxに等しいピッチで第１層配線用
Ｘ方向端子群Nx1が配列される。この端子群Nx1は第２の
縁辺部20上において○印で示され、それらには上記と同
様の整数の通しナンバ1,2,3,…が付される。また、この
第２の縁辺部20には、多層配線層における第２層アルミ
ニウム配線層Al2の配列ピッチPyに等しいピッチで第２
層配線用Ｘ方向端子群Nx2が配列される。この端子群Nx2
は第２の縁辺部20上において□印で示され、それらには
上記と同様整数の通しナンバ1,2,3,…が付される。
ここで、第１層配線用Ｙ方向端子群Ny1と第２層配線
用Ｙ方向端子群Ny2との間には次の関係がある。
用Ｙ方向端子群Ny2との間には次の関係がある。
すなわち、端子ナンバ同士を楕円で包囲して示すよう
に、第２層配線用Ｙ方向端子群Ny2のナンバ0,1,2,3,4,
…の端子には第１層配線用Ｙ方向端子群Ny1のナンバ0,
2,3,5,6,…がそれぞれ対応され、それらは同一信号に対
して共有される関係にある。この場合、Ny1のナンバ1,4
の端子は、Ny2との対応がとられていないため使用禁止
とされる。上記の関係を式で表わすと次のようになる。
に、第２層配線用Ｙ方向端子群Ny2のナンバ0,1,2,3,4,
…の端子には第１層配線用Ｙ方向端子群Ny1のナンバ0,
2,3,5,6,…がそれぞれ対応され、それらは同一信号に対
して共有される関係にある。この場合、Ny1のナンバ1,4
の端子は、Ny2との対応がとられていないため使用禁止
とされる。上記の関係を式で表わすと次のようになる。
Ny1＝〔（Ny2・Py/Px）＋0.5〕 …（１） ただしPy＞Px また〔 〕は整数部のみ抽出することを示す 尚、配線ピッチPx,Pyの関係がPx＞Pyの場合には、 Ny2＝〔（Ny1・Px/Py）＋0.5〕 …（２） と表わされる。
第１層配線用Ｘ方向端子群Nx1と第２層配線用Ｘ方向
端子群Nx2との間にも上記と同様の関係がある。
端子群Nx2との間にも上記と同様の関係がある。
すなわち、端子ナンバ同士を楕円で包囲して示すよう
に、第２層配線用Ｘ方向端子群Nx2のナンバ0,1,2,3,4,
…の端子には第１層配線用Ｘ方向端子群Nx1のナンバ0,
2,3,5,6,…がそれぞれ対応され、それらは同一信号に対
し共有される関係にある。この場合、Nx1のナンバ1,4の
端子には、Nx2との対応がとられていないため使用禁止
とされる。上記の関係を式で表わすと次のようになる。
に、第２層配線用Ｘ方向端子群Nx2のナンバ0,1,2,3,4,
…の端子には第１層配線用Ｘ方向端子群Nx1のナンバ0,
2,3,5,6,…がそれぞれ対応され、それらは同一信号に対
し共有される関係にある。この場合、Nx1のナンバ1,4の
端子には、Nx2との対応がとられていないため使用禁止
とされる。上記の関係を式で表わすと次のようになる。
Nx1＝〔（Nx2・Py/Px）＋0.5〕 …（３） ただし、Py＞Px 尚、配線ピッチPx,Pyの関係がPx＞Pyの場合には、 Nx2＝〔（NX1・Px/Py）＋0.5〕 …（４） と表わされる。
ここで、上記第１層配線用Ｘ方向端子群Nx1及び第１
層配線用Ｙ方向端子群Ny1が、それぞれ本発明における
第１の端子群に該当し、また、上記第２層配線用Ｘ方向
端子群Nx2及び第２層配置用Ｙ方向端子群Ny2がそれぞれ
本発明における第２の端子群に該当する。
層配線用Ｙ方向端子群Ny1が、それぞれ本発明における
第１の端子群に該当し、また、上記第２層配線用Ｘ方向
端子群Nx2及び第２層配置用Ｙ方向端子群Ny2がそれぞれ
本発明における第２の端子群に該当する。
上記のような機能セルＣを回転しないで、すなわち第
１図に示される定常状態のままレイアウトに使用する場
合、第２図に示されるように第１層配線用Ｘ方向端子群
Nx1と第２層配線用Ｙ方向端子群Ny2とが使用可能とさ
れ、CADやDAを用いた自動配置配線においては、当該端
子群Nx1とNy2とが選択される（ただしNx1におけるナン
バ1,4の端子には使用禁止）。この場合、第１層配線用
Ｘ方向端子群Nx1における各端子は第１層アルミニウム
配線層Al1を介して、また第２層配線用Ｙ方向端子群Ny2
における各端子は第２層アルミニウム配線層Al2を介し
て他の機能セルと結合される。
１図に示される定常状態のままレイアウトに使用する場
合、第２図に示されるように第１層配線用Ｘ方向端子群
Nx1と第２層配線用Ｙ方向端子群Ny2とが使用可能とさ
れ、CADやDAを用いた自動配置配線においては、当該端
子群Nx1とNy2とが選択される（ただしNx1におけるナン
バ1,4の端子には使用禁止）。この場合、第１層配線用
Ｘ方向端子群Nx1における各端子は第１層アルミニウム
配線層Al1を介して、また第２層配線用Ｙ方向端子群Ny2
における各端子は第２層アルミニウム配線層Al2を介し
て他の機能セルと結合される。
また、当該機能セルＣの形状や配線スペースの状況な
どによって、当該機能セルＣを時計方向に90゜回転させ
た状態で配置する場合には、第２図に示されるように第
１層配線用Ｙ方向端子群Ny1と第２層配線用Ｘ方向端子
群Nx2とが使用可能とされ、CADやDAを用いた自動配置配
線においては、当該端子群Ny1とNx2とが選択される（た
だしNy1におけるナンバ1,4の端子は使用禁止）。この場
合、第１層配線用Ｙ方向端子群Ny1における各端子は第
１層アルミニウム配線層Al1を介して、また第２層配線
用Ｘ方向端子群Nx2における各端子は第２層アルミニウ
ム配線層Al2を介して他の機能セルと結合される。
どによって、当該機能セルＣを時計方向に90゜回転させ
た状態で配置する場合には、第２図に示されるように第
１層配線用Ｙ方向端子群Ny1と第２層配線用Ｘ方向端子
群Nx2とが使用可能とされ、CADやDAを用いた自動配置配
線においては、当該端子群Ny1とNx2とが選択される（た
だしNy1におけるナンバ1,4の端子は使用禁止）。この場
合、第１層配線用Ｙ方向端子群Ny1における各端子は第
１層アルミニウム配線層Al1を介して、また第２層配線
用Ｘ方向端子群Nx2における各端子は第２層アルミニウ
ム配線層Al2を介して他の機能セルと結合される。
上記実施例によれば以下の作用効果を得ることができ
る。
る。
（１）第１の端子群としての第１層配線用Ｘ方向端子群
Nx1,第１層配線用Ｙ方向端子群Ny1と、第２の端子群と
しての第２層配線用Ｘ方向端子群Nx2,第２層配線用Ｙ方
向端子群Ny2との対応関係が予め定義された基本セルと
して機能セルＣを用いることにより、当該機能セルＣを
定常状態より90゜回転させた状態においても、ピッチ変
換用の配線セルの介在無しで、対応するアルミニウム配
線層を用いた配線が可能となり、当該機能セルＣのレイ
アウトを能率良く行なうことができる。
Nx1,第１層配線用Ｙ方向端子群Ny1と、第２の端子群と
しての第２層配線用Ｘ方向端子群Nx2,第２層配線用Ｙ方
向端子群Ny2との対応関係が予め定義された基本セルと
して機能セルＣを用いることにより、当該機能セルＣを
定常状態より90゜回転させた状態においても、ピッチ変
換用の配線セルの介在無しで、対応するアルミニウム配
線層を用いた配線が可能となり、当該機能セルＣのレイ
アウトを能率良く行なうことができる。
（２）CADやDAの用いた自動配置配線においては、上記
（１）式，（３）式又は（２）式，（４）式を、当該CA
DやDAのプラグラムに組込むことで、機能セルＣの端子
群の対応関係を容易にとることができるので、不等配線
ピッチのレイアウトルールを採用するのにもかかわら
ず、Ｘ方向,Y方向等ピッチ用に開発された従来のCADやD
Aを容易に流用することができる。
（１）式，（３）式又は（２）式，（４）式を、当該CA
DやDAのプラグラムに組込むことで、機能セルＣの端子
群の対応関係を容易にとることができるので、不等配線
ピッチのレイアウトルールを採用するのにもかかわら
ず、Ｘ方向,Y方向等ピッチ用に開発された従来のCADやD
Aを容易に流用することができる。
（３）上記（１）の作用効果により、当該機能セルＣを
用いるLSIにおいて、配置スペース等の状況により当該
機能セルＣを向きが制限される場合でも、当該機能セル
Ｃのレイアウトが容易となり、高集積化のため不等配線
ピッチのレイアウトルールを採用するLSIのレイアウト
を効率良く行なうことができる。
用いるLSIにおいて、配置スペース等の状況により当該
機能セルＣを向きが制限される場合でも、当該機能セル
Ｃのレイアウトが容易となり、高集積化のため不等配線
ピッチのレイアウトルールを採用するLSIのレイアウト
を効率良く行なうことができる。
以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明は上記実施例に限定され
ず、その要旨を逸脱しない範囲において種々変更可能で
ある。
て具体的に説明したが、本発明は上記実施例に限定され
ず、その要旨を逸脱しない範囲において種々変更可能で
ある。
例えば、上記実施例では機能セルＣの第１の縁辺部10
及び第２の縁辺部20に端子群Ny1,Ny2及びNx1,Nx2を配列
したものについて説明したが、第１の縁辺部10のみ、又
は第２の縁辺部20のみに端子群を配列してもよいし、あ
るいは機能セルＣの４つの縁辺部の全てを使用して端子
群を配列してもよい。また、端子群を縁辺部以外の箇所
に配列することもできる。
及び第２の縁辺部20に端子群Ny1,Ny2及びNx1,Nx2を配列
したものについて説明したが、第１の縁辺部10のみ、又
は第２の縁辺部20のみに端子群を配列してもよいし、あ
るいは機能セルＣの４つの縁辺部の全てを使用して端子
群を配列してもよい。また、端子群を縁辺部以外の箇所
に配列することもできる。
上記実施例ではアルミニウム配線層Al1,Al2を有する
２層配線のLSIについて説明したが、対応する端子群形
成により３層以上の配線層にも対処することができる。
２層配線のLSIについて説明したが、対応する端子群形
成により３層以上の配線層にも対処することができる。
そしてまた、上記（１）〜（４）式で示される端子群
の対応関係は一例であり、他の演算ルールおよび対応表
等を適用して端子群の対応関係をとるようにしてもよ
い。例えば上記（１）〜（４）式中の＋0.5を省略する
こともできる。この場合、端子群の対応関係及び使用禁
止端子が第１図に示される場合と異なるだけであり、上
記実施例と同様の効果が得られる。
の対応関係は一例であり、他の演算ルールおよび対応表
等を適用して端子群の対応関係をとるようにしてもよ
い。例えば上記（１）〜（４）式中の＋0.5を省略する
こともできる。この場合、端子群の対応関係及び使用禁
止端子が第１図に示される場合と異なるだけであり、上
記実施例と同様の効果が得られる。
尚、上記機能セルＣとして、レジスタやCPU（中央処
理装置）更にはROM（リード・オンリ・メモリ）などを
論理規模の大小にかかわらず適用することができる。
理装置）更にはROM（リード・オンリ・メモリ）などを
論理規模の大小にかかわらず適用することができる。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるスタンダードセル
方式若しくはマクロセル方式のLSIのレイアウトに適用
した場合について説明したが、本発明はそれに限定され
るものではなく、例えば予め作成されたセルを利用する
場合のカスタムLSIなどにも適用することができる。本
発明は少なくとも互いに配線ピッチの異なる複数の配線
層を備える条件のものに適用することができる。
明をその背景となった利用分野であるスタンダードセル
方式若しくはマクロセル方式のLSIのレイアウトに適用
した場合について説明したが、本発明はそれに限定され
るものではなく、例えば予め作成されたセルを利用する
場合のカスタムLSIなどにも適用することができる。本
発明は少なくとも互いに配線ピッチの異なる複数の配線
層を備える条件のものに適用することができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、第１の端子群と第２の端子群との関係が予
め定義された基本セルを用いることで当該基本セルの回
転使用が可能とされ、これにより、互いに配線ピッチの
異なる複数の配線層に割当てられる端子を有する基体セ
ルのレイアウトを能率良く行なうことができる。
め定義された基本セルを用いることで当該基本セルの回
転使用が可能とされ、これにより、互いに配線ピッチの
異なる複数の配線層に割当てられる端子を有する基体セ
ルのレイアウトを能率良く行なうことができる。
第１図は本発明の一実施例方法が適用される機能セルの
端子配列説明図、 第２図は上記機能セルの使用状態とそのとき使用される
端子群との関係説明図、 第３図は第１図に示される機能セルが用いられるLSIの
チップレイアウトパターン図である。 10……第１の縁辺部、20……第２の縁辺部、Al1……第
１層アルミニウム配線層、Al2……第２層アルミニウム
配線層、Ｃ……機能セル、Nx1……第１層配線用Ｘ方向
端子群、Nx2……第２層配線用Ｘ方向端子群、Ny1……第
１層配線用Ｙ方向端子群、Ny2……第２層配線用Ｙ方向
端子群。
端子配列説明図、 第２図は上記機能セルの使用状態とそのとき使用される
端子群との関係説明図、 第３図は第１図に示される機能セルが用いられるLSIの
チップレイアウトパターン図である。 10……第１の縁辺部、20……第２の縁辺部、Al1……第
１層アルミニウム配線層、Al2……第２層アルミニウム
配線層、Ｃ……機能セル、Nx1……第１層配線用Ｘ方向
端子群、Nx2……第２層配線用Ｘ方向端子群、Ny1……第
１層配線用Ｙ方向端子群、Ny2……第２層配線用Ｙ方向
端子群。
Claims (2)
- 【請求項１】互いに配線ピッチの異なる複数の配線層に
割当てられる端子を持った基本セルを配置するセルレイ
アウト方法において、所定の配線層の配線ピッチに対応
して配列された第１の端子群と、他の配線層の配線ピッ
チに対応して配列された第２の端子群との関係が予め定
義された基本セルを用い、基本セルを配置する向きに応
じて、上記第１の端子群又は第２の端子群を選択するこ
とを特徴とするセルレイアウト方法。 - 【請求項２】上記第１の端子群と第２の端子群との対応
関係を決定する演算ルールに基づいて第１の端子群又は
第２の端子群から所望の端子を選択するようにした請求
項１記載のセルレイアウト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000688A JP2810181B2 (ja) | 1990-01-08 | 1990-01-08 | セルレイアウト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000688A JP2810181B2 (ja) | 1990-01-08 | 1990-01-08 | セルレイアウト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03205849A JPH03205849A (ja) | 1991-09-09 |
| JP2810181B2 true JP2810181B2 (ja) | 1998-10-15 |
Family
ID=11480697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000688A Expired - Lifetime JP2810181B2 (ja) | 1990-01-08 | 1990-01-08 | セルレイアウト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810181B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793378B2 (ja) * | 1991-03-28 | 1998-09-03 | 株式会社東芝 | セミカスタム半導体集積回路マクロセル設計法 |
| JP2007043049A (ja) | 2004-12-20 | 2007-02-15 | Matsushita Electric Ind Co Ltd | セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路 |
-
1990
- 1990-01-08 JP JP2000688A patent/JP2810181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03205849A (ja) | 1991-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100072614A1 (en) | 3-dimensional integrated circuit designing method | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| JPH09293843A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2810181B2 (ja) | セルレイアウト方法 | |
| CN115407603A (zh) | 光掩膜及半导体结构 | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| US8381155B1 (en) | Vertical interconnect patterns in multi-layer integrated circuits | |
| JP2007207933A (ja) | 半導体装置 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JP4918951B2 (ja) | 半導体装置 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP3106489B2 (ja) | 半導体集積回路 | |
| JPS62273751A (ja) | 集積回路 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JP4859470B2 (ja) | 半導体装置の設計方法及び装置、並びにプログラム | |
| JPH06224302A (ja) | 配線遅延を考慮した配線マスク製造装置 | |
| JP2752152B2 (ja) | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 | |
| JPH11177029A (ja) | 半導体集積回路 | |
| JPH05243380A (ja) | 半導体集積回路装置 | |
| JP2000058658A (ja) | 半導体集積回路設計方法 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2901311B2 (ja) | 半導体集積回路 | |
| JPH0329343A (ja) | 半導体集積回路の配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |