JPH09293843A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH09293843A JPH09293843A JP8103054A JP10305496A JPH09293843A JP H09293843 A JPH09293843 A JP H09293843A JP 8103054 A JP8103054 A JP 8103054A JP 10305496 A JP10305496 A JP 10305496A JP H09293843 A JPH09293843 A JP H09293843A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 自動配置配線システムによって５層以上の多
層配線を形成する大規模論理ＬＳＩの自動配線に要する
時間を短縮する。 【解決手段】 ＣＭＯＳゲートアレイの信号配線を構成
する第１〜第３層目配線（５０、６０、７０）のそれぞ
れのピッチ（Ｐ）を同一にすると共に、信号以外の配線
（低抵抗配線）を構成する第４層目配線８０および第５
層目配線９０のそれぞれのピッチ（Ｐ’）を上記ピッチ
（Ｐ）の３倍にし、かつ第１〜第５層目配線（５０〜９
０）を共通のＸ−Ｙ格子上に配置する。また、第１〜第
５層目配線（５０〜９０）の配線間を接続する接続孔
（１７、２０、２３、２６）を上記共通のＸ−Ｙ格子の
格子点に配置する。
層配線を形成する大規模論理ＬＳＩの自動配線に要する
時間を短縮する。 【解決手段】 ＣＭＯＳゲートアレイの信号配線を構成
する第１〜第３層目配線（５０、６０、７０）のそれぞ
れのピッチ（Ｐ）を同一にすると共に、信号以外の配線
（低抵抗配線）を構成する第４層目配線８０および第５
層目配線９０のそれぞれのピッチ（Ｐ’）を上記ピッチ
（Ｐ）の３倍にし、かつ第１〜第５層目配線（５０〜９
０）を共通のＸ−Ｙ格子上に配置する。また、第１〜第
５層目配線（５０〜９０）の配線間を接続する接続孔
（１７、２０、２３、２６）を上記共通のＸ−Ｙ格子の
格子点に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、自動配置配線シス
テムによって５層以上の配線を形成する半導体集積回路
装置に適用して有効な技術に関するものである。
置およびその製造方法に関し、特に、自動配置配線シス
テムによって５層以上の配線を形成する半導体集積回路
装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ゲートアレイ(Gate Array)方式を採用す
る論理ＬＳＩは、あらかじめＣＭＯＳＦＥＴなどの半導
体素子を幾つか組み込んだ基本セルを半導体基板上に多
数配置しておき、その後、この基本セル内および基本セ
ル間を論理設計に基づいて結線することにより、所望の
論理機能を実現している。
る論理ＬＳＩは、あらかじめＣＭＯＳＦＥＴなどの半導
体素子を幾つか組み込んだ基本セルを半導体基板上に多
数配置しておき、その後、この基本セル内および基本セ
ル間を論理設計に基づいて結線することにより、所望の
論理機能を実現している。
【０００３】上記論理機能を実現するための結線は、Ｃ
ＡＤ(Computer Aided Design) を用いた自動配置配線シ
ステム（ＤＡ； Design Automation）により行われる。
自動配置配線システムは、マクロセルなどを用いて設
計、検証された論理回路を半導体基板上に自動的にレイ
アウトすると共に、この論理回路上に仮想的に設定され
たＸ−Ｙ格子座標に配線を自動的にレイアウトして論理
回路間を結線する。例えば３層配線構造の論理ＬＳＩの
場合、第１層目配線および第３層目配線が主としてＸ格
子座標に配置され、第２層目配線が主としてＹ格子座標
に配置されて結線パターンが形成される。
ＡＤ(Computer Aided Design) を用いた自動配置配線シ
ステム（ＤＡ； Design Automation）により行われる。
自動配置配線システムは、マクロセルなどを用いて設
計、検証された論理回路を半導体基板上に自動的にレイ
アウトすると共に、この論理回路上に仮想的に設定され
たＸ−Ｙ格子座標に配線を自動的にレイアウトして論理
回路間を結線する。例えば３層配線構造の論理ＬＳＩの
場合、第１層目配線および第３層目配線が主としてＸ格
子座標に配置され、第２層目配線が主としてＹ格子座標
に配置されて結線パターンが形成される。
【０００４】そして、このように配置配線された論理回
路が期待値と一致することがシミュレーションによって
確認されると、その情報に基づいて結線パターンのフォ
トマスクが作成され、あらかじめ基本セルが形成された
半導体基板上にウエハプロセスに従って配線が形成され
ることにより、所望の論理機能を備えた論理ＬＳＩが実
現する。
路が期待値と一致することがシミュレーションによって
確認されると、その情報に基づいて結線パターンのフォ
トマスクが作成され、あらかじめ基本セルが形成された
半導体基板上にウエハプロセスに従って配線が形成され
ることにより、所望の論理機能を備えた論理ＬＳＩが実
現する。
【０００５】上記ゲートアレイ方式を採用する論理ＬＳ
Ｉは、近年、数百万ゲートの回路を備えるようになって
いる。このような大規模論理ＬＳＩを１チップ上に実現
するためには、例えば0.３５μｍといったディープ・サ
ブミクロンのＣＭＯＳデザインルールを採用する必要が
ある。また、このような大規模論理ＬＳＩを使ってマル
チメディア・システムなどを実現するためには、クロッ
ク周波数１５０〜２５０ＭHzといった高速で論理回路を
動作させる必要がある。
Ｉは、近年、数百万ゲートの回路を備えるようになって
いる。このような大規模論理ＬＳＩを１チップ上に実現
するためには、例えば0.３５μｍといったディープ・サ
ブミクロンのＣＭＯＳデザインルールを採用する必要が
ある。また、このような大規模論理ＬＳＩを使ってマル
チメディア・システムなどを実現するためには、クロッ
ク周波数１５０〜２５０ＭHzといった高速で論理回路を
動作させる必要がある。
【０００６】ところが、論理ＬＳＩを大規模化するため
にＣＭＯＳＦＥＴを微細化し、それに合わせて配線の幅
およびピッチを微細化していくと、配線抵抗および配線
間容量が大きくなり、いわゆるＣＲ時定数により定まる
配線遅延がゲート遅延を上回るようになる結果、システ
ムの最高動作速度がこの配線遅延によって制約されるよ
うになる。
にＣＭＯＳＦＥＴを微細化し、それに合わせて配線の幅
およびピッチを微細化していくと、配線抵抗および配線
間容量が大きくなり、いわゆるＣＲ時定数により定まる
配線遅延がゲート遅延を上回るようになる結果、システ
ムの最高動作速度がこの配線遅延によって制約されるよ
うになる。
【０００７】従来、上記のような配線遅延を低減するた
めに、配線層を３層から４層、さらには５層以上へと増
やすことよって、配線領域を広げることが行われてき
た。
めに、配線層を３層から４層、さらには５層以上へと増
やすことよって、配線領域を広げることが行われてき
た。
【０００８】例えば特開平６−１３５９０号公報に記載
された論理ＬＳＩは、４層配線構造を採用し、第１層目
配線を基本セル内配線に、第２層目および第３層目配線
を基本セル間配線に、第４層目配線を電源配線に用いて
いる。そして、配線の幅、ピッチおよび膜厚を上層に行
くほど大きく設定し、基本セル間の距離が規定値以下の
ときには第２層目配線、規定値以上のときには第３層目
配線を使って基本セル間を結線することにより、配線遅
延の抑制を図っている。
された論理ＬＳＩは、４層配線構造を採用し、第１層目
配線を基本セル内配線に、第２層目および第３層目配線
を基本セル間配線に、第４層目配線を電源配線に用いて
いる。そして、配線の幅、ピッチおよび膜厚を上層に行
くほど大きく設定し、基本セル間の距離が規定値以下の
ときには第２層目配線、規定値以上のときには第３層目
配線を使って基本セル間を結線することにより、配線遅
延の抑制を図っている。
【０００９】特開平６−２３２２６２号公報に記載され
た論理ＬＳＩは、上記公報と同じく４層配線構造を採用
し、第１層目配線を主として基本セル内配線に、第２層
目を縦（Ｙ）方向の基本セル間配線に用いている。そし
て、第３層目および第４層目配線の膜厚を第１層目およ
び第２層目配線の膜厚よりも厚くし、第３層目配線を横
（Ｘ）方向の基本セル間配線やバス配線に、第４層目配
線を電源配線に用いることで配線遅延の抑制を図ってい
る。
た論理ＬＳＩは、上記公報と同じく４層配線構造を採用
し、第１層目配線を主として基本セル内配線に、第２層
目を縦（Ｙ）方向の基本セル間配線に用いている。そし
て、第３層目および第４層目配線の膜厚を第１層目およ
び第２層目配線の膜厚よりも厚くし、第３層目配線を横
（Ｘ）方向の基本セル間配線やバス配線に、第４層目配
線を電源配線に用いることで配線遅延の抑制を図ってい
る。
【００１０】特開平７−１６９８４２号公報に記載され
た論理ＬＳＩは、５層以上の配線構造を採用し、第１層
目から第３層目までの配線のピッチを狭く（２μｍ未
満）することで高集積化を実現する一方、第４層目以上
の配線のピッチを広く（２μｍ以上、３μｍ未満）する
ことで配線遅延の防止を図っている。また、第１層目か
ら第３層目までの配線のピッチを同一とし、かつ第４層
目以上の配線のピッチを同一とすることで、自動配線設
計を可能としている。
た論理ＬＳＩは、５層以上の配線構造を採用し、第１層
目から第３層目までの配線のピッチを狭く（２μｍ未
満）することで高集積化を実現する一方、第４層目以上
の配線のピッチを広く（２μｍ以上、３μｍ未満）する
ことで配線遅延の防止を図っている。また、第１層目か
ら第３層目までの配線のピッチを同一とし、かつ第４層
目以上の配線のピッチを同一とすることで、自動配線設
計を可能としている。
【００１１】
【発明が解決しようとする課題】前述した従来技術は、
電源配線やバス配線などに用いる上層配線の膜厚、ピッ
チを下層の信号配線の膜厚、ピッチよりも大きくするこ
とで配線抵抗、配線容量を低減し、配線遅延の防止を図
っている。
電源配線やバス配線などに用いる上層配線の膜厚、ピッ
チを下層の信号配線の膜厚、ピッチよりも大きくするこ
とで配線抵抗、配線容量を低減し、配線遅延の防止を図
っている。
【００１２】しかし、上層配線と下層配線とで配線ピッ
チを変えると、自動配置配線システムでＸ−Ｙ格子座標
に配線をレイアウトする際、上層配線と下層配線とで異
なるＸ−Ｙ格子座標を使用しなければならないため、Ｃ
ＡＤの配線アルゴリズムが複雑になり、特に５層以上の
多層配線を有するような大規模ゲートアレイを実現しよ
うとする場合には、自動配線に要する時間が著しく長く
なり、ゲートアレイの開発期間が長期化してしまうとい
う問題が生じる。
チを変えると、自動配置配線システムでＸ−Ｙ格子座標
に配線をレイアウトする際、上層配線と下層配線とで異
なるＸ−Ｙ格子座標を使用しなければならないため、Ｃ
ＡＤの配線アルゴリズムが複雑になり、特に５層以上の
多層配線を有するような大規模ゲートアレイを実現しよ
うとする場合には、自動配線に要する時間が著しく長く
なり、ゲートアレイの開発期間が長期化してしまうとい
う問題が生じる。
【００１３】本発明の目的は、自動配置配線システムに
よって５層以上の多層配線を形成する大規模論理ＬＳＩ
において、自動配線に要する時間を短縮することのでき
る技術を提供することにある。
よって５層以上の多層配線を形成する大規模論理ＬＳＩ
において、自動配線に要する時間を短縮することのでき
る技術を提供することにある。
【００１４】本発明の他の目的は、上記大規模論理ＬＳ
Ｉの動作速度を向上させることのできる技術を提供する
ことにある。
Ｉの動作速度を向上させることのできる技術を提供する
ことにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１７】本発明の半導体集積回路装置は、５層以上
の配線を有し、各層の前記配線をＸ−Ｙ格子座標に自動
的に配置すると共に、各層の前記配線間を前記Ｘ−Ｙ格
子座標の格子点で電気的に接続する自動配置配線システ
ムによって形成されるものであり、前記５層以上の配線
のうち、第１〜第３層目配線のそれぞれのピッチを同一
にすると共に、前記第３層目配線よりも上層の配線のピ
ッチを前記第１〜第３層目配線のピッチの３倍以上に
し、各層の前記配線を共通のＸ−Ｙ格子上に配置してい
る。
の配線を有し、各層の前記配線をＸ−Ｙ格子座標に自動
的に配置すると共に、各層の前記配線間を前記Ｘ−Ｙ格
子座標の格子点で電気的に接続する自動配置配線システ
ムによって形成されるものであり、前記５層以上の配線
のうち、第１〜第３層目配線のそれぞれのピッチを同一
にすると共に、前記第３層目配線よりも上層の配線のピ
ッチを前記第１〜第３層目配線のピッチの３倍以上に
し、各層の前記配線を共通のＸ−Ｙ格子上に配置してい
る。
【００１８】本発明の半導体集積回路装置の製造方法
は、前記半導体集積回路装置を製造するに際し、各層の
前記配線間を電気的に分離する層間絶縁膜に化学的機械
的研磨法で平坦化処理を施す工程と、前記平坦化処理を
施した前記層間絶縁膜に接続孔を形成する工程と、前記
接続孔を形成した前記層間絶縁膜上に導電膜を堆積した
後、前記導電膜をエッチバックして前記接続孔の内部に
プラグを埋め込む工程を含んでいる。
は、前記半導体集積回路装置を製造するに際し、各層の
前記配線間を電気的に分離する層間絶縁膜に化学的機械
的研磨法で平坦化処理を施す工程と、前記平坦化処理を
施した前記層間絶縁膜に接続孔を形成する工程と、前記
接続孔を形成した前記層間絶縁膜上に導電膜を堆積した
後、前記導電膜をエッチバックして前記接続孔の内部に
プラグを埋め込む工程を含んでいる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳述する。なお、実施の形態を説明するための
全図において同一機能を有するものは同一の符号を付
し、その繰り返しの説明は省略する。
を用いて詳述する。なお、実施の形態を説明するための
全図において同一機能を有するものは同一の符号を付
し、その繰り返しの説明は省略する。
【００２０】本実施の形態の半導体集積回路装置は、５
層の配線を有するＣＭＯＳ(Complementary Metal Oxide
Semiconductor) ゲートアレイである。このＣＭＯＳゲ
ートアレイを形成した半導体チップを図１に示す。
層の配線を有するＣＭＯＳ(Complementary Metal Oxide
Semiconductor) ゲートアレイである。このＣＭＯＳゲ
ートアレイを形成した半導体チップを図１に示す。
【００２１】単結晶シリコンからなる半導体チップ１の
主面の中央部には、ゲートアレイの論理部を構成する多
数の基本セル２がＸ（横）方向およびＹ（縦）方向に沿
ってマトリクス状に配置されている。各基本セル２は、
同図には示さないｎチャネル型ＭＩＳＦＥＴおよびｐチ
ャネル型ＭＩＳＦＥＴを所定数組み合わせて構成されて
おり、論理設計に基づいて各基本セル２内のＭＩＳＦＥ
Ｔ間および基本セル２間を結線することにより、所望の
論理機能を実現している。
主面の中央部には、ゲートアレイの論理部を構成する多
数の基本セル２がＸ（横）方向およびＹ（縦）方向に沿
ってマトリクス状に配置されている。各基本セル２は、
同図には示さないｎチャネル型ＭＩＳＦＥＴおよびｐチ
ャネル型ＭＩＳＦＥＴを所定数組み合わせて構成されて
おり、論理設計に基づいて各基本セル２内のＭＩＳＦＥ
Ｔ間および基本セル２間を結線することにより、所望の
論理機能を実現している。
【００２２】上記論理部の周囲には、複数の入出力（Ｉ
／Ｏ）バッファ回路３が論理部を取り囲むように配置さ
れている。各入出力バッファ回路３は、前記基本セル２
と同様、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩ
ＳＦＥＴを所定数組み合わせて構成されており、必要に
応じて結線パターンを変えることにより、入力バッファ
回路、出力バッファ回路または双方向性バッファ回路な
どの回路機能が形成されている。
／Ｏ）バッファ回路３が論理部を取り囲むように配置さ
れている。各入出力バッファ回路３は、前記基本セル２
と同様、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩ
ＳＦＥＴを所定数組み合わせて構成されており、必要に
応じて結線パターンを変えることにより、入力バッファ
回路、出力バッファ回路または双方向性バッファ回路な
どの回路機能が形成されている。
【００２３】上記入出力バッファ回路３の周囲、すなわ
ち半導体チップ１の周辺部には、外部装置との電気的な
接続を取るためのボンディングパッド（外部端子）４が
複数配置されている。これらのボンディングパッド４
は、入出力バッファ回路３の配列に対応する位置に配置
されている。
ち半導体チップ１の周辺部には、外部装置との電気的な
接続を取るためのボンディングパッド（外部端子）４が
複数配置されている。これらのボンディングパッド４
は、入出力バッファ回路３の配列に対応する位置に配置
されている。
【００２４】本実施の形態のＣＭＯＳゲートアレイは、
上記半導体チップ１上に５層の配線（５０〜９０）を形
成し、第１〜第３層目配線（５０、６０、７０）で信号
配線を構成すると共に、第４および第５層目配線（８
０、９０）で信号用以外の配線すなわち電源配線（Ｖcc
およびＧＮＤ）、クロック配線、バス配線などを構成し
ている。
上記半導体チップ１上に５層の配線（５０〜９０）を形
成し、第１〜第３層目配線（５０、６０、７０）で信号
配線を構成すると共に、第４および第５層目配線（８
０、９０）で信号用以外の配線すなわち電源配線（Ｖcc
およびＧＮＤ）、クロック配線、バス配線などを構成し
ている。
【００２５】前記論理部を構成する各基本セル２内のＭ
ＩＳＦＥＴ間は、Ｘ方向に延在する第１層目配線５０に
より結線されている。また、基本セル２間は、Ｙ方向に
延在する第２層目配線６０とＸ方向に延在する第３層目
配線７０とにより結線されている。第４層目配線８０は
第２層目配線６０と同じくＹ方向に延在しており、第５
層目配線９０は第１層目配線５０および第３層目配線７
０と同じくＸ方向に延在している。これらの配線（５０
〜９０）の結線パターンは、ＣＡＤを用いた自動配置配
線システムにより形成されている。
ＩＳＦＥＴ間は、Ｘ方向に延在する第１層目配線５０に
より結線されている。また、基本セル２間は、Ｙ方向に
延在する第２層目配線６０とＸ方向に延在する第３層目
配線７０とにより結線されている。第４層目配線８０は
第２層目配線６０と同じくＹ方向に延在しており、第５
層目配線９０は第１層目配線５０および第３層目配線７
０と同じくＸ方向に延在している。これらの配線（５０
〜９０）の結線パターンは、ＣＡＤを用いた自動配置配
線システムにより形成されている。
【００２６】上記第１層目配線５０は、ＣＭＯＳプロセ
スの加工精度で決まる最小の配線幅／配線間スペースで
形成されている。具体的には、第１層目配線５０は、膜
厚０．５μｍ、幅０．８μｍ、配線間スペース0.６μｍ
で形成されている。従って、第１層目配線５０のピッチ
（Ｐ）は1.４μｍである。ここで配線のピッチとは、第
１層目配線５０の配線幅方向の中心位置とこれに隣接す
る第１層目配線５０の配線幅方向の中心位置との距離を
意味している。以下、配線ピッチの定義は同様である。
スの加工精度で決まる最小の配線幅／配線間スペースで
形成されている。具体的には、第１層目配線５０は、膜
厚０．５μｍ、幅０．８μｍ、配線間スペース0.６μｍ
で形成されている。従って、第１層目配線５０のピッチ
（Ｐ）は1.４μｍである。ここで配線のピッチとは、第
１層目配線５０の配線幅方向の中心位置とこれに隣接す
る第１層目配線５０の配線幅方向の中心位置との距離を
意味している。以下、配線ピッチの定義は同様である。
【００２７】第２層目配線６０は、膜厚0.５μｍ、幅0.
８μｍ、配線間スペース0.６μｍで形成されている。ま
た、第３層目配線７０は、膜厚0.５μｍ、幅0.８μｍ、
配線間スペース0.６μｍで形成されている。従って、第
２層目配線６０および第３層目配線７０のピッチ（Ｐ）
は1.４μｍである。すなわち、本実施の形態のＣＭＯＳ
ゲートアレイは、信号配線を構成する第１〜第３層目配
線（５０、６０、７０）の膜厚、幅、配線間スペースお
よびピッチがそれぞれ同一となっている。
８μｍ、配線間スペース0.６μｍで形成されている。ま
た、第３層目配線７０は、膜厚0.５μｍ、幅0.８μｍ、
配線間スペース0.６μｍで形成されている。従って、第
２層目配線６０および第３層目配線７０のピッチ（Ｐ）
は1.４μｍである。すなわち、本実施の形態のＣＭＯＳ
ゲートアレイは、信号配線を構成する第１〜第３層目配
線（５０、６０、７０）の膜厚、幅、配線間スペースお
よびピッチがそれぞれ同一となっている。
【００２８】一方、第４層目配線８０は、膜厚2.０μ
ｍ、幅2.４μｍ、配線間スペース1.８μｍで形成されて
いる。従って、第４層目配線８０のピッチ（Ｐ’）は4.
２μｍである。また、第５層目配線９０は、膜厚2.０μ
ｍ、幅2.４μｍ、配線間スペース1.８μｍで形成されて
いる。従って、第５層目配線９０のピッチ（Ｐ’）も4.
２μｍである。すなわち、本実施の形態のＣＭＯＳゲー
トアレイは、電源配線、クロック配線、バス配線などを
構成する第４層目配線８０および第５層目配線９０の膜
厚、幅、配線間スペースおよびピッチがそれぞれ同一と
なっている。第４層目配線８０および第５層目配線９０
のピッチ（Ｐ’＝4.２μｍ）は、信号配線を構成する前
記第１〜第３層目配線（５０、６０、７０）のピッチ
（Ｐ＝1.４μｍ）の丁度３倍である。また、第４層目配
線８０および第５層目配線９０の膜厚は、第１〜第３層
目配線（５０、６０、７０）の膜厚の４倍であり、幅は
３倍である。
ｍ、幅2.４μｍ、配線間スペース1.８μｍで形成されて
いる。従って、第４層目配線８０のピッチ（Ｐ’）は4.
２μｍである。また、第５層目配線９０は、膜厚2.０μ
ｍ、幅2.４μｍ、配線間スペース1.８μｍで形成されて
いる。従って、第５層目配線９０のピッチ（Ｐ’）も4.
２μｍである。すなわち、本実施の形態のＣＭＯＳゲー
トアレイは、電源配線、クロック配線、バス配線などを
構成する第４層目配線８０および第５層目配線９０の膜
厚、幅、配線間スペースおよびピッチがそれぞれ同一と
なっている。第４層目配線８０および第５層目配線９０
のピッチ（Ｐ’＝4.２μｍ）は、信号配線を構成する前
記第１〜第３層目配線（５０、６０、７０）のピッチ
（Ｐ＝1.４μｍ）の丁度３倍である。また、第４層目配
線８０および第５層目配線９０の膜厚は、第１〜第３層
目配線（５０、６０、７０）の膜厚の４倍であり、幅は
３倍である。
【００２９】図２は、上記第１〜第５層目配線（５０〜
９０）が形成された基本セル２の断面構造を示してい
る。
９０）が形成された基本セル２の断面構造を示してい
る。
【００３０】ｐ- 型の単結晶シリコンからなる半導体基
板１Ａの主面には、ｎ型ウエル５およびｐ型ウエル６が
形成されている。基本セル２の一部を構成するｎチャネ
ル型ＭＩＳＦＥＴＱｎは、素子分離用のフィールド酸化
膜７とその下部のｐ型チャネルストッパ領域５とで周囲
を囲まれたｐ型ウエル６の活性領域に形成されている。
ｎチャネル型ＭＩＳＦＥＴＱｎは、主としてゲート酸化
膜９、ゲート電極１０および一対のｎ型半導体領域１
１、１１（ソース領域およびドレイン領域）で構成され
ている。ゲート電極１０は、例えば多結晶シリコンから
なる単層膜、または多結晶シリコン膜上にタングステン
シリサイド（ＷＳｉ2)などの高融点金属シリサイド膜を
積層した２層膜で構成されている。
板１Ａの主面には、ｎ型ウエル５およびｐ型ウエル６が
形成されている。基本セル２の一部を構成するｎチャネ
ル型ＭＩＳＦＥＴＱｎは、素子分離用のフィールド酸化
膜７とその下部のｐ型チャネルストッパ領域５とで周囲
を囲まれたｐ型ウエル６の活性領域に形成されている。
ｎチャネル型ＭＩＳＦＥＴＱｎは、主としてゲート酸化
膜９、ゲート電極１０および一対のｎ型半導体領域１
１、１１（ソース領域およびドレイン領域）で構成され
ている。ゲート電極１０は、例えば多結晶シリコンから
なる単層膜、または多結晶シリコン膜上にタングステン
シリサイド（ＷＳｉ2)などの高融点金属シリサイド膜を
積層した２層膜で構成されている。
【００３１】基本セル２の他の一部を構成するｐチャネ
ル型ＭＩＳＦＥＴＱｐは、フィールド酸化膜７で周囲を
囲まれたｎ型ウエル５の活性領域に形成されている。ｐ
チャネル型ＭＩＳＦＥＴＱｐは、主としてゲート酸化膜
９、ゲート電極１０および一対のｐ型半導体領域１２、
１２（ソース領域およびドレイン領域）で構成されてい
る。
ル型ＭＩＳＦＥＴＱｐは、フィールド酸化膜７で周囲を
囲まれたｎ型ウエル５の活性領域に形成されている。ｐ
チャネル型ＭＩＳＦＥＴＱｐは、主としてゲート酸化膜
９、ゲート電極１０および一対のｐ型半導体領域１２、
１２（ソース領域およびドレイン領域）で構成されてい
る。
【００３２】上記ｎチャネル型ＭＩＳＦＥＴＱｎおよび
ｐチャネル型ＭＩＳＦＥＴＱｐの上部には第１層目配線
５０が形成されている。第１層目配線５０は、例えばＴ
ｉＮ（チタンナイトライド）、Ａｌ（アルミニウム）合
金およびＷ（タングステン）の３層膜で構成されてお
り、前述したピッチ（Ｐ）でＸ方向に延在している。
ｐチャネル型ＭＩＳＦＥＴＱｐの上部には第１層目配線
５０が形成されている。第１層目配線５０は、例えばＴ
ｉＮ（チタンナイトライド）、Ａｌ（アルミニウム）合
金およびＷ（タングステン）の３層膜で構成されてお
り、前述したピッチ（Ｐ）でＸ方向に延在している。
【００３３】第１層目配線５０は、ｎチャネル型ＭＩＳ
ＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆う
酸化シリコン膜１３に開孔された接続孔１４を通じてｎ
チャネル型ＭＩＳＦＥＴＱｎのゲート電極１０、ｎ型半
導体領域１１、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート
電極１０、ｐ型半導体領域１２のいずれかと電気的に接
続されている。接続孔１４の内部にはＷプラグ１５が埋
め込まれている。
ＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆う
酸化シリコン膜１３に開孔された接続孔１４を通じてｎ
チャネル型ＭＩＳＦＥＴＱｎのゲート電極１０、ｎ型半
導体領域１１、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート
電極１０、ｐ型半導体領域１２のいずれかと電気的に接
続されている。接続孔１４の内部にはＷプラグ１５が埋
め込まれている。
【００３４】上記第１層目配線５０の上部には、第２層
目配線６０が形成されている。第２層目配線６０は、第
１層目配線５０と同じ導電材料（例えばＴｉＮ、Ａｌ合
金およびＷの３層膜）で構成されており、前述したピッ
チ（Ｐ）でＹ方向に延在している。
目配線６０が形成されている。第２層目配線６０は、第
１層目配線５０と同じ導電材料（例えばＴｉＮ、Ａｌ合
金およびＷの３層膜）で構成されており、前述したピッ
チ（Ｐ）でＹ方向に延在している。
【００３５】第２層目配線６０は、第１層目配線５０を
覆う酸化シリコンからなる第１層間絶縁膜１６に開孔さ
れた接続孔１７を通じて第１層目配線５０と電気的に接
続されている。接続孔１７の内部にはＷプラグ１８が埋
め込まれている。接続孔１７は、Ｘ方向に延在する第１
層目配線５０とＹ方向に延在する第２層目配線６０とが
交差する領域、すなわち自動配置配線システムのＸ−Ｙ
格子座標の格子点に配置されている。
覆う酸化シリコンからなる第１層間絶縁膜１６に開孔さ
れた接続孔１７を通じて第１層目配線５０と電気的に接
続されている。接続孔１７の内部にはＷプラグ１８が埋
め込まれている。接続孔１７は、Ｘ方向に延在する第１
層目配線５０とＹ方向に延在する第２層目配線６０とが
交差する領域、すなわち自動配置配線システムのＸ−Ｙ
格子座標の格子点に配置されている。
【００３６】上記第２層目配線６０の上部には、第３層
目配線７０が形成されている。第３層目配線７０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ）でＸ方向に延在している。また、第３
層目配線７０は、Ｘ方向に延在する前記第１層目配線５
０と同一の格子上に配置されている。
目配線７０が形成されている。第３層目配線７０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ）でＸ方向に延在している。また、第３
層目配線７０は、Ｘ方向に延在する前記第１層目配線５
０と同一の格子上に配置されている。
【００３７】第３層目配線７０は、第２層目配線６０を
覆う酸化シリコンからなる第２層間絶縁膜１９に開孔さ
れた接続孔２０を通じて第２層目配線６０と電気的に接
続されている。この接続孔２０は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２０の内
部にはＷプラグ２１が埋め込まれている。
覆う酸化シリコンからなる第２層間絶縁膜１９に開孔さ
れた接続孔２０を通じて第２層目配線６０と電気的に接
続されている。この接続孔２０は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２０の内
部にはＷプラグ２１が埋め込まれている。
【００３８】上記第３層目配線７０の上部には、第４層
目配線８０が形成されている。第４層目配線８０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ’）すなわち第１〜第３層目配線（５０
〜７０）のピッチ（Ｐ）の３倍のピッチでＹ方向に延在
している。また、第４層目配線８０は、Ｙ方向に延在す
る前記第２層目配線６０と同一の格子上に配置されてい
る。
目配線８０が形成されている。第４層目配線８０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ’）すなわち第１〜第３層目配線（５０
〜７０）のピッチ（Ｐ）の３倍のピッチでＹ方向に延在
している。また、第４層目配線８０は、Ｙ方向に延在す
る前記第２層目配線６０と同一の格子上に配置されてい
る。
【００３９】第４層目配線８０は、第３層目配線７０を
覆う酸化シリコンからなる第３層間絶縁膜２２に開孔さ
れた接続孔２３を通じて第３層目配線７０と電気的に接
続されている。この接続孔２３は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２３の内
部にはＷプラグ２４が埋め込まれている。
覆う酸化シリコンからなる第３層間絶縁膜２２に開孔さ
れた接続孔２３を通じて第３層目配線７０と電気的に接
続されている。この接続孔２３は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２３の内
部にはＷプラグ２４が埋め込まれている。
【００４０】上記第４層目配線８０の上部には、第５層
目配線９０が形成されている。第５層目配線９０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ’）でＸ方向に延在している。また、第
５層目配線９０は、Ｘ方向に延在する前記第１層目配線
５０および第３層目配線７０と同一の格子上に配置され
ている。
目配線９０が形成されている。第５層目配線９０は、第
１層目配線５０と同じ導電材料で構成されており、前述
したピッチ（Ｐ’）でＸ方向に延在している。また、第
５層目配線９０は、Ｘ方向に延在する前記第１層目配線
５０および第３層目配線７０と同一の格子上に配置され
ている。
【００４１】第５層目配線９０は、第４層目配線８０を
覆う酸化シリコンからなる第４層間絶縁膜２５に開孔さ
れた接続孔２６を通じて第４層目配線８０と電気的に接
続されている。この接続孔２６は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２６の内
部にはＷプラグ２７が埋め込まれている。
覆う酸化シリコンからなる第４層間絶縁膜２５に開孔さ
れた接続孔２６を通じて第４層目配線８０と電気的に接
続されている。この接続孔２６は、前述したＸ−Ｙ格子
座標の格子点に配置されている。また、接続孔２６の内
部にはＷプラグ２７が埋め込まれている。
【００４２】上記第５層目配線９０の上部には、酸化シ
リコンと窒化シリコンとの２層膜などからなるパッシベ
ーション膜が形成されているが、その図示は省略する。
リコンと窒化シリコンとの２層膜などからなるパッシベ
ーション膜が形成されているが、その図示は省略する。
【００４３】このように、本実施の形態のＣＭＯＳゲー
トアレイは、信号配線を構成する第１〜第３層目配線
（５０、６０、７０）のそれぞれのピッチ（Ｐ）を同一
にすると共に、信号用以外の配線を構成する第４層目配
線８０および第５層目配線９０のそれぞれのピッチ
（Ｐ’）を上記ピッチ（Ｐ）の３倍にしている。
トアレイは、信号配線を構成する第１〜第３層目配線
（５０、６０、７０）のそれぞれのピッチ（Ｐ）を同一
にすると共に、信号用以外の配線を構成する第４層目配
線８０および第５層目配線９０のそれぞれのピッチ
（Ｐ’）を上記ピッチ（Ｐ）の３倍にしている。
【００４４】また、本実施の形態のＣＭＯＳゲートアレ
イは、第１層目配線５０、第３層目配線７０および第５
層目配線９０を同一のＸ格子上に配置し、第２層目配線
６０および第４層目配線８０を同一のＹ格子上に配置し
ている。つまり、本実施の形態のＣＭＯＳゲートアレイ
は、第１〜第５層目配線（５０〜９０）を共通のＸ−Ｙ
格子上に配置している。そして、第１〜第５層目配線
（５０〜９０）の配線間を接続する接続孔（１７、２
０、２３、２６）を上記共通のＸ−Ｙ格子の格子点に配
置している。
イは、第１層目配線５０、第３層目配線７０および第５
層目配線９０を同一のＸ格子上に配置し、第２層目配線
６０および第４層目配線８０を同一のＹ格子上に配置し
ている。つまり、本実施の形態のＣＭＯＳゲートアレイ
は、第１〜第５層目配線（５０〜９０）を共通のＸ−Ｙ
格子上に配置している。そして、第１〜第５層目配線
（５０〜９０）の配線間を接続する接続孔（１７、２
０、２３、２６）を上記共通のＸ−Ｙ格子の格子点に配
置している。
【００４５】図３は、一例として上記第２層目配線６０
に着目した場合の、第１〜第３層目配線（５０、６０、
７０）相互間および基板間に形成される容量の成分を示
す説明図である。
に着目した場合の、第１〜第３層目配線（５０、６０、
７０）相互間および基板間に形成される容量の成分を示
す説明図である。
【００４６】図中のＣｊＳＤは、第１層目配線５０との
間に形成される容量の平面成分、ＣｊＳＵは第３層目配
線７０との間に形成される容量の平面成分をそれぞれ示
している。これらの成分を小さくするためには、層間絶
縁膜（１６、１９）の膜厚を厚くしたり、第２層目配線
６０の幅を狭くしたりすればよい。
間に形成される容量の平面成分、ＣｊＳＵは第３層目配
線７０との間に形成される容量の平面成分をそれぞれ示
している。これらの成分を小さくするためには、層間絶
縁膜（１６、１９）の膜厚を厚くしたり、第２層目配線
６０の幅を狭くしたりすればよい。
【００４７】ＣｊＦＤは、第２層目配線６０の側面と第
１層目配線５０との間に形成される容量成分、ＣｊＦＵ
は第２層目配線６０の側面と第３層目配線７０との間に
形成される容量成分をそれぞれ示している。これらの成
分を小さくするためには、第２層目配線６０の膜厚を薄
くすればよい。
１層目配線５０との間に形成される容量成分、ＣｊＦＵ
は第２層目配線６０の側面と第３層目配線７０との間に
形成される容量成分をそれぞれ示している。これらの成
分を小さくするためには、第２層目配線６０の膜厚を薄
くすればよい。
【００４８】ＣｊＣは、隣接する第２層目配線６０同士
の間に形成される容量成分を示している。この成分を小
さくするためには、第２層目配線６０の膜厚を薄くした
り、配線間スペースを広くしたりすればよい。
の間に形成される容量成分を示している。この成分を小
さくするためには、第２層目配線６０の膜厚を薄くした
り、配線間スペースを広くしたりすればよい。
【００４９】以上のことから、配線容量を低減するため
には、層間絶縁膜の膜厚を厚くし、配線の幅を狭く、か
つ膜厚を薄くすればよいことが分かる。しかし、配線の
幅と配線間スペースは、配線の集積度を支配するファク
ターであることから、配線の集積度（配線密度）を向上
させるためには、プロセスの加工精度で決まる最小の幅
／スペースで配線を形成する必要がある。
には、層間絶縁膜の膜厚を厚くし、配線の幅を狭く、か
つ膜厚を薄くすればよいことが分かる。しかし、配線の
幅と配線間スペースは、配線の集積度を支配するファク
ターであることから、配線の集積度（配線密度）を向上
させるためには、プロセスの加工精度で決まる最小の幅
／スペースで配線を形成する必要がある。
【００５０】図４は、配線抵抗（Ｒ）と配線容量（Ｃ）
との積すなわちＣＲ時定数と配線長との関係を第２層目
配線６０と第４層目配線８０とで比較したグラフであ
る。
との積すなわちＣＲ時定数と配線長との関係を第２層目
配線６０と第４層目配線８０とで比較したグラフであ
る。
【００５１】このグラフから、配線長が１mm程度と比較
的短いときのＣＲ時定数は第２層目配線６０の方が小さ
いが、配線長がそれよりも長いときは第４層目配線８０
の方が小さいことが分かる。これは、配線長が短いとき
は容量成分が支配的となり、長いときは抵抗成分が支配
的となることによる。
的短いときのＣＲ時定数は第２層目配線６０の方が小さ
いが、配線長がそれよりも長いときは第４層目配線８０
の方が小さいことが分かる。これは、配線長が短いとき
は容量成分が支配的となり、長いときは抵抗成分が支配
的となることによる。
【００５２】このことから、配線を高密度化してゲート
アレイの大規模化を推進し、かつ配線遅延を抑制して動
作速度を向上させるためには、配線長が短い配線はその
幅を狭く、かつ膜厚を薄くすることによって配線容量の
平面成分および側面成分を可能な限り小さくし、配線長
が長い配線はその幅を広く、かつ膜厚を厚くすることに
よって抵抗を小さくすればよいことが分かる。
アレイの大規模化を推進し、かつ配線遅延を抑制して動
作速度を向上させるためには、配線長が短い配線はその
幅を狭く、かつ膜厚を薄くすることによって配線容量の
平面成分および側面成分を可能な限り小さくし、配線長
が長い配線はその幅を広く、かつ膜厚を厚くすることに
よって抵抗を小さくすればよいことが分かる。
【００５３】ここで、第４層目配線８０および第５層目
配線９０の配線ピッチを第１〜第３層目配線（５０、６
０、７０）の配線ピッチと同じにした場合には、図５に
示すように、隣接する配線同士の間に形成される容量成
分（ＣｊＣ）は、配線の膜厚が厚い分、大きくなってし
まうが、配線ピッチを３倍以上とすれば、容量は約３分
の１程度に減少することが分かる。
配線９０の配線ピッチを第１〜第３層目配線（５０、６
０、７０）の配線ピッチと同じにした場合には、図５に
示すように、隣接する配線同士の間に形成される容量成
分（ＣｊＣ）は、配線の膜厚が厚い分、大きくなってし
まうが、配線ピッチを３倍以上とすれば、容量は約３分
の１程度に減少することが分かる。
【００５４】本実施の形態のＣＭＯＳゲートアレイによ
れば、容量成分が支配的となる第１〜第３層目配線（５
０、６０、７０）を、ＣＭＯＳプロセスの加工精度で決
まる最小の配線幅／配線間スペースで形成しているた
め、配線を高密度化してゲートアレイの大規模化を推進
することができる。
れば、容量成分が支配的となる第１〜第３層目配線（５
０、６０、７０）を、ＣＭＯＳプロセスの加工精度で決
まる最小の配線幅／配線間スペースで形成しているた
め、配線を高密度化してゲートアレイの大規模化を推進
することができる。
【００５５】また、本実施の形態のＣＭＯＳゲートアレ
イによれば、抵抗成分が支配的となる第４層目配線８０
および第５層目配線９０のピッチ（Ｐ’）を第１〜第３
層目配線（５０、６０、７０）のピッチ（Ｐ）の３倍に
しているので、第４層目配線８０および第５層目配線９
０の膜厚を厚く、幅および配線間スペースを十分に広く
することができる。これにより、第４層目配線８０およ
び第５層目配線９０の配線抵抗および配線容量を低減し
てゲートアレイの動作速度を向上させることができる。
イによれば、抵抗成分が支配的となる第４層目配線８０
および第５層目配線９０のピッチ（Ｐ’）を第１〜第３
層目配線（５０、６０、７０）のピッチ（Ｐ）の３倍に
しているので、第４層目配線８０および第５層目配線９
０の膜厚を厚く、幅および配線間スペースを十分に広く
することができる。これにより、第４層目配線８０およ
び第５層目配線９０の配線抵抗および配線容量を低減し
てゲートアレイの動作速度を向上させることができる。
【００５６】また、本実施の形態のＣＭＯＳゲートアレ
イによれば、第１〜第５層目配線（５０〜９０）を共通
のＸ−Ｙ格子上に配置することにより、自動配置配線シ
ステムでＸ−Ｙ格子座標に配線をレイアウトする際の配
線アルゴリズムが簡略化される。これにより、自動配線
に要する時間が短縮されるので、ゲートアレイの開発期
間を短縮することができる。
イによれば、第１〜第５層目配線（５０〜９０）を共通
のＸ−Ｙ格子上に配置することにより、自動配置配線シ
ステムでＸ−Ｙ格子座標に配線をレイアウトする際の配
線アルゴリズムが簡略化される。これにより、自動配線
に要する時間が短縮されるので、ゲートアレイの開発期
間を短縮することができる。
【００５７】図６は、ＣＡＤを用いた自動配置配線シス
テム（ＤＡ）による配線形成プロセスのフロー図であ
る。その概要を簡単に説明すると、まず、ゲートアレイ
を構成する論理回路の設計を行った後、この論理回路に
論理シミュレーションを施して論理機能の動作検証を行
い、最終的な論理機能を決定する（１００）。
テム（ＤＡ）による配線形成プロセスのフロー図であ
る。その概要を簡単に説明すると、まず、ゲートアレイ
を構成する論理回路の設計を行った後、この論理回路に
論理シミュレーションを施して論理機能の動作検証を行
い、最終的な論理機能を決定する（１００）。
【００５８】次に、ＣＡＤを用い、上記の論理機能に基
づいてＸ−Ｙ格子座標上に配線および接続孔を自動的に
配置する（２００）。
づいてＸ−Ｙ格子座標上に配線および接続孔を自動的に
配置する（２００）。
【００５９】次に、Ｘ−Ｙ格子座標上に自動配置された
上記配線および接続孔を三次元的に分割する。すなわ
ち、自動配置配線システムのプログラム上において、第
１〜第５層目配線（５０〜９０）および接続孔（１７、
２０、２３、２６）の識別を行う（３００）。
上記配線および接続孔を三次元的に分割する。すなわ
ち、自動配置配線システムのプログラム上において、第
１〜第５層目配線（５０〜９０）および接続孔（１７、
２０、２３、２６）の識別を行う（３００）。
【００６０】次に、前記自動配置工程（２００）で形成
された結線パターンのレイアウトルールの違反チェック
を行う（４００）。この違反チェックは、主にウエハプ
ロセスにおいて問題なく上記結線パターン通りに配線が
形成できるか否かをチェックするものであり、この違反
チェックで不良とされた場合には、結線パターンの修正
を行い、再度この違反チェックを行う。
された結線パターンのレイアウトルールの違反チェック
を行う（４００）。この違反チェックは、主にウエハプ
ロセスにおいて問題なく上記結線パターン通りに配線が
形成できるか否かをチェックするものであり、この違反
チェックで不良とされた場合には、結線パターンの修正
を行い、再度この違反チェックを行う。
【００６１】次に、前記自動配置配線システムの情報に
基づいてマスクパターンが発生する（５００）。ここま
でが自動配置配線システム（ＤＡ）による配線形成プロ
セスの概要である。
基づいてマスクパターンが発生する（５００）。ここま
でが自動配置配線システム（ＤＡ）による配線形成プロ
セスの概要である。
【００６２】その後、上記マスクパターンの情報に基づ
き、電子線描画装置などを用いて第１〜第５層目配線
（５０〜９０）のパターンを形成したフォトマスクおよ
び接続孔（１７、２０、２３、２６）のパターンを形成
したフォトマスクを製作し（６００）、これらのフォト
マスクを使って半導体基板上に第１〜第５層目配線（５
０〜９０）および接続孔（１７、２０、２３、２６）を
形成する（７００）。
き、電子線描画装置などを用いて第１〜第５層目配線
（５０〜９０）のパターンを形成したフォトマスクおよ
び接続孔（１７、２０、２３、２６）のパターンを形成
したフォトマスクを製作し（６００）、これらのフォト
マスクを使って半導体基板上に第１〜第５層目配線（５
０〜９０）および接続孔（１７、２０、２３、２６）を
形成する（７００）。
【００６３】次に、本実施の形態のＣＭＯＳゲートアレ
イの製造プロセス（ウエハプロセス）を図７〜図１６を
用いて説明する。
イの製造プロセス（ウエハプロセス）を図７〜図１６を
用いて説明する。
【００６４】まず、図７に示すように、あらかじめ周知
のＣＭＯＳプロセスを用いてｎチャネル型ＭＩＳＦＥＴ
Ｑｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成した半
導体基板１Ａを用意する。
のＣＭＯＳプロセスを用いてｎチャネル型ＭＩＳＦＥＴ
Ｑｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成した半
導体基板１Ａを用意する。
【００６５】次に、図８に示すように、ｎチャネル型Ｍ
ＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの
上部に第１層目配線５０を形成する。第１層目配線５０
を形成するには、まず、ｎチャネル型ＭＩＳＦＥＴＱｎ
およびｐチャネル型ＭＩＳＦＥＴＱｐの上部にＣＶＤ法
で酸化シリコン膜１３を堆積し、次いでフォトレジスト
をマスクにして酸化シリコン膜１３をエッチングし、ｎ
チャネル型ＭＩＳＦＥＴＱｎのゲート電極１０、ｎ型半
導体領域１１、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート
電極１０、ｐ型半導体領域１２のいずれかの上部に接続
孔１４を形成する。次に、酸化シリコン膜１３の上部に
ＣＶＤ法でＷ膜を堆積した後、酸化シリコン膜１３上の
Ｗ膜をエッチバックして接続孔１４の内部にＷプラグ１
５を形成する。その後、酸化シリコン膜１３の上部にス
パッタリング法でＴｉＮ膜、Ａｌ合金膜およびＷ膜を堆
積し、フォトレジストをマスクにしてこれらの膜をパタ
ーニングする。
ＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの
上部に第１層目配線５０を形成する。第１層目配線５０
を形成するには、まず、ｎチャネル型ＭＩＳＦＥＴＱｎ
およびｐチャネル型ＭＩＳＦＥＴＱｐの上部にＣＶＤ法
で酸化シリコン膜１３を堆積し、次いでフォトレジスト
をマスクにして酸化シリコン膜１３をエッチングし、ｎ
チャネル型ＭＩＳＦＥＴＱｎのゲート電極１０、ｎ型半
導体領域１１、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート
電極１０、ｐ型半導体領域１２のいずれかの上部に接続
孔１４を形成する。次に、酸化シリコン膜１３の上部に
ＣＶＤ法でＷ膜を堆積した後、酸化シリコン膜１３上の
Ｗ膜をエッチバックして接続孔１４の内部にＷプラグ１
５を形成する。その後、酸化シリコン膜１３の上部にス
パッタリング法でＴｉＮ膜、Ａｌ合金膜およびＷ膜を堆
積し、フォトレジストをマスクにしてこれらの膜をパタ
ーニングする。
【００６６】次に、図９に示すように、第１層目配線５
０の上部にＣＶＤ法で酸化シリコンからなる第１層間絶
縁膜１６Ａを堆積した後、化学的機械研磨(Chemical Me
chanical Polishing; ＣＭＰ）法を用いてこの第１層間
絶縁膜１６Ａを平坦化する。
０の上部にＣＶＤ法で酸化シリコンからなる第１層間絶
縁膜１６Ａを堆積した後、化学的機械研磨(Chemical Me
chanical Polishing; ＣＭＰ）法を用いてこの第１層間
絶縁膜１６Ａを平坦化する。
【００６７】次に、図１０に示すように、第１層間絶縁
膜１６Ａの上部にＣＶＤ法で酸化シリコンからなる第１
層間絶縁膜１６Ｂを堆積し、この第１層間絶縁膜１６Ｂ
と下層の第１層間絶縁膜１６Ａとで第１層間絶縁膜１６
を形成する。第１層間絶縁膜１６は下層の第１層間絶縁
膜１６Ａの表面が平坦化されているので、第１層目配線
５０による配線段差が緩和され、その表面が平坦にな
る。また、第１層間絶縁膜１６は前記化学的機械研磨処
理によって膜厚が薄くなった第１層間絶縁膜１６Ａの上
部に第１層間絶縁膜１６Ｂを堆積して形成するので、十
分な膜厚を確保することができ、配線容量を低減するこ
とができる。
膜１６Ａの上部にＣＶＤ法で酸化シリコンからなる第１
層間絶縁膜１６Ｂを堆積し、この第１層間絶縁膜１６Ｂ
と下層の第１層間絶縁膜１６Ａとで第１層間絶縁膜１６
を形成する。第１層間絶縁膜１６は下層の第１層間絶縁
膜１６Ａの表面が平坦化されているので、第１層目配線
５０による配線段差が緩和され、その表面が平坦にな
る。また、第１層間絶縁膜１６は前記化学的機械研磨処
理によって膜厚が薄くなった第１層間絶縁膜１６Ａの上
部に第１層間絶縁膜１６Ｂを堆積して形成するので、十
分な膜厚を確保することができ、配線容量を低減するこ
とができる。
【００６８】次に、図１１に示すように、第１層間絶縁
膜１６の上部に第２層目配線６０を形成する。第２層目
配線６０を形成するには、まず、フォトレジストをマス
クにして第１層間絶縁膜１６をエッチングし、第１層目
配線５０に達する接続孔１７を形成する。次に、第１層
間絶縁膜１６の上部にＣＶＤ法でＷ膜を堆積した後、第
１層間絶縁膜１６上のＷ膜をエッチバックして接続孔１
７の内部にＷプラグ１８を形成する。その後、第１層間
絶縁膜１６の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
膜１６の上部に第２層目配線６０を形成する。第２層目
配線６０を形成するには、まず、フォトレジストをマス
クにして第１層間絶縁膜１６をエッチングし、第１層目
配線５０に達する接続孔１７を形成する。次に、第１層
間絶縁膜１６の上部にＣＶＤ法でＷ膜を堆積した後、第
１層間絶縁膜１６上のＷ膜をエッチバックして接続孔１
７の内部にＷプラグ１８を形成する。その後、第１層間
絶縁膜１６の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
【００６９】第１層目配線５０とＭＩＳＦＥＴを接続す
る前記接続孔１４の内部にはＷプラグ１５が埋め込まれ
ているので、接続孔１４の上部の第１層目配線５０は、
その表面が平坦になっている。そのため、この接続孔１
４の上部に第２層目配線６０と第１層目配線５０とを接
続する接続孔１７を配置する、いわゆるスタックド・ビ
ア(Stacked Via) 構造を容易に実現することができる。
る前記接続孔１４の内部にはＷプラグ１５が埋め込まれ
ているので、接続孔１４の上部の第１層目配線５０は、
その表面が平坦になっている。そのため、この接続孔１
４の上部に第２層目配線６０と第１層目配線５０とを接
続する接続孔１７を配置する、いわゆるスタックド・ビ
ア(Stacked Via) 構造を容易に実現することができる。
【００７０】また、第１層間絶縁膜１６の表面は、前記
化学的機械研磨処理によって平坦化されているので、第
１層間絶縁膜１６に接続孔１７を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第１層間絶縁膜１６に第１層目配線５０とＭＩ
ＳＦＥＴを接続する前記接続孔１４と同じ径の微細な接
続孔１７を形成することができる。
化学的機械研磨処理によって平坦化されているので、第
１層間絶縁膜１６に接続孔１７を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第１層間絶縁膜１６に第１層目配線５０とＭＩ
ＳＦＥＴを接続する前記接続孔１４と同じ径の微細な接
続孔１７を形成することができる。
【００７１】次に、図１２に示すように、第２層目配線
６０の上部に第２層間絶縁膜１９を形成する。第２層間
絶縁膜１９は、前記第１層間絶縁膜１６と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第２層間絶縁膜１９
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第２層間絶縁膜１９Ｂを堆
積して形成する。
６０の上部に第２層間絶縁膜１９を形成する。第２層間
絶縁膜１９は、前記第１層間絶縁膜１６と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第２層間絶縁膜１９
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第２層間絶縁膜１９Ｂを堆
積して形成する。
【００７２】次に、図１３に示すように、第２層間絶縁
膜１９の上部に第３層目配線７０を形成する。第３層目
配線７０を形成するには、まず、フォトレジストをマス
クにして第２層間絶縁膜１９をエッチングし、第２層目
配線６０に達する接続孔２０を形成する。次に、第２層
間絶縁膜１９の上部にＣＶＤ法でＷ膜を堆積した後、第
２層間絶縁膜１９上のＷ膜をエッチバックして接続孔２
０の内部にＷプラグ２１を形成する。その後、第２層間
絶縁膜１９の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
膜１９の上部に第３層目配線７０を形成する。第３層目
配線７０を形成するには、まず、フォトレジストをマス
クにして第２層間絶縁膜１９をエッチングし、第２層目
配線６０に達する接続孔２０を形成する。次に、第２層
間絶縁膜１９の上部にＣＶＤ法でＷ膜を堆積した後、第
２層間絶縁膜１９上のＷ膜をエッチバックして接続孔２
０の内部にＷプラグ２１を形成する。その後、第２層間
絶縁膜１９の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
【００７３】第２層目配線６０と第１層目配線５０を接
続する前記接続孔１７の内部にはＷプラグ１８が埋め込
まれているので、接続孔１７の上部の第２層目配線６０
は、その表面が平坦になっている。そのため、この接続
孔１７の上部に第３層目配線７０と第２層目配線６０と
を接続する接続孔２０を配置するスタックド・ビア構造
を容易に実現することができる。
続する前記接続孔１７の内部にはＷプラグ１８が埋め込
まれているので、接続孔１７の上部の第２層目配線６０
は、その表面が平坦になっている。そのため、この接続
孔１７の上部に第３層目配線７０と第２層目配線６０と
を接続する接続孔２０を配置するスタックド・ビア構造
を容易に実現することができる。
【００７４】また、第２層間絶縁膜１９の表面は、前記
化学的機械研磨処理によって平坦化されているので、第
２層間絶縁膜１９に接続孔２０を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第２層間絶縁膜１９に下層の接続孔１７と同じ
径の微細な接続孔２０を形成することができる。
化学的機械研磨処理によって平坦化されているので、第
２層間絶縁膜１９に接続孔２０を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第２層間絶縁膜１９に下層の接続孔１７と同じ
径の微細な接続孔２０を形成することができる。
【００７５】次に、図１４に示すように、第３層目配線
７０の上部に第３層間絶縁膜２２を形成する。第３層間
絶縁膜２２は、前記第２層間絶縁膜１９と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第３層間絶縁膜２２
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第３層間絶縁膜２２Ｂを堆
積して形成する。
７０の上部に第３層間絶縁膜２２を形成する。第３層間
絶縁膜２２は、前記第２層間絶縁膜１９と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第３層間絶縁膜２２
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第３層間絶縁膜２２Ｂを堆
積して形成する。
【００７６】次に、図１５に示すように、第３層間絶縁
膜２２の上部に第４層目配線８０を形成する。第４層目
配線８０を形成するには、まず、フォトレジストをマス
クにして第３層間絶縁膜２２をエッチングし、第３層目
配線７０に達する接続孔２３を形成する。次に、第３層
間絶縁膜２２の上部にＣＶＤ法でＷ膜を堆積した後、第
３層間絶縁膜２２上のＷ膜をエッチバックして接続孔２
３の内部にＷプラグ２４を形成する。その後、第３層間
絶縁膜２２の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
膜２２の上部に第４層目配線８０を形成する。第４層目
配線８０を形成するには、まず、フォトレジストをマス
クにして第３層間絶縁膜２２をエッチングし、第３層目
配線７０に達する接続孔２３を形成する。次に、第３層
間絶縁膜２２の上部にＣＶＤ法でＷ膜を堆積した後、第
３層間絶縁膜２２上のＷ膜をエッチバックして接続孔２
３の内部にＷプラグ２４を形成する。その後、第３層間
絶縁膜２２の上部にスパッタリング法でＴｉＮ膜、Ａｌ
合金膜およびＷ膜を堆積し、フォトレジストをマスクに
してこれらの膜をパターニングする。
【００７７】第３層目配線７０と第２層目配線６０を接
続する前記接続孔２０の内部にはＷプラグ２１が埋め込
まれているので、接続孔２０の上部の第３層目配線７０
は、その表面が平坦になっている。そのため、この接続
孔２０の上部に第４層目配線８０と第３層目配線７０と
を接続する接続孔２３を配置するスタックド・ビア構造
を容易に実現することができる。
続する前記接続孔２０の内部にはＷプラグ２１が埋め込
まれているので、接続孔２０の上部の第３層目配線７０
は、その表面が平坦になっている。そのため、この接続
孔２０の上部に第４層目配線８０と第３層目配線７０と
を接続する接続孔２３を配置するスタックド・ビア構造
を容易に実現することができる。
【００７８】また、第３層間絶縁膜２２の表面は、前記
化学的機械研磨処理によって平坦化されているので、第
３層間絶縁膜２２に接続孔２３を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第３層間絶縁膜２２に下層の接続孔２０と同じ
径の微細な接続孔２３を形成することができる。
化学的機械研磨処理によって平坦化されているので、第
３層間絶縁膜２２に接続孔２３を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第３層間絶縁膜２２に下層の接続孔２０と同じ
径の微細な接続孔２３を形成することができる。
【００７９】次に、図１６に示すように、第４層目配線
８０の上部に第４層間絶縁膜２５を形成する。第４層間
絶縁膜２５は、前記第３層間絶縁膜２２と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第４層間絶縁膜２５
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第４層間絶縁膜２５Ｂを堆
積して形成する。
８０の上部に第４層間絶縁膜２５を形成する。第４層間
絶縁膜２５は、前記第３層間絶縁膜２２と同様、ＣＶＤ
法で堆積した酸化シリコンからなる第４層間絶縁膜２５
Ａを化学的機械研磨法で平坦化した後、その上部にＣＶ
Ｄ法で酸化シリコンからなる第４層間絶縁膜２５Ｂを堆
積して形成する。
【００８０】その後、第４層間絶縁膜２５の上部に第５
層目配線９０を形成することにより、前記図２に示す本
実施の形態のＣＭＯＳゲートアレイが略完成する。
層目配線９０を形成することにより、前記図２に示す本
実施の形態のＣＭＯＳゲートアレイが略完成する。
【００８１】第５層目配線９０を形成するには、まず、
フォトレジストをマスクにして第４層間絶縁膜２５をエ
ッチングし、第４層目配線８０に達する接続孔２６を形
成する。次に、第４層間絶縁膜２５の上部にＣＶＤ法で
Ｗ膜を堆積した後、第４層間絶縁膜２５上のＷ膜をエッ
チバックして接続孔２６の内部にＷプラグ２７を形成す
る。その後、第４層間絶縁膜２５の上部にスパッタリン
グ法でＴｉＮ膜、Ａｌ合金膜およびＷ膜を堆積し、フォ
トレジストをマスクにしてこれらの膜をパターニングす
る。
フォトレジストをマスクにして第４層間絶縁膜２５をエ
ッチングし、第４層目配線８０に達する接続孔２６を形
成する。次に、第４層間絶縁膜２５の上部にＣＶＤ法で
Ｗ膜を堆積した後、第４層間絶縁膜２５上のＷ膜をエッ
チバックして接続孔２６の内部にＷプラグ２７を形成す
る。その後、第４層間絶縁膜２５の上部にスパッタリン
グ法でＴｉＮ膜、Ａｌ合金膜およびＷ膜を堆積し、フォ
トレジストをマスクにしてこれらの膜をパターニングす
る。
【００８２】第４層目配線８０と第３層目配線７０を接
続する前記接続孔２３の内部にはＷプラグ２４が埋め込
まれているので、接続孔２３の上部の第４層目配線８０
は、その表面が平坦になっている。そのため、この接続
孔２３の上部に第５層目配線９０と第４層目配線８０と
を接続する接続孔２６を配置するスタックド・ビア構造
を容易に実現することができる。
続する前記接続孔２３の内部にはＷプラグ２４が埋め込
まれているので、接続孔２３の上部の第４層目配線８０
は、その表面が平坦になっている。そのため、この接続
孔２３の上部に第５層目配線９０と第４層目配線８０と
を接続する接続孔２６を配置するスタックド・ビア構造
を容易に実現することができる。
【００８３】また、第４層間絶縁膜２５の表面は、前記
化学的機械研磨処理によって平坦化されているので、第
４層間絶縁膜２５に接続孔２６を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第４層間絶縁膜２５に下層の接続孔２３と同じ
径の微細な接続孔２６を形成することができる。
化学的機械研磨処理によって平坦化されているので、第
４層間絶縁膜２５に接続孔２６を形成する際に、フォト
マスクの焦点深度を十分に確保することができる。これ
により、第４層間絶縁膜２５に下層の接続孔２３と同じ
径の微細な接続孔２６を形成することができる。
【００８４】上記した製造方法によれば、第１〜第５層
目配線（５０〜９０）間を接続する接続孔（１７、２
０、２３、２６）をスタックド・ビア構造とすることに
より、接続孔（１７、２０、２３、２６）が配置される
格子点の数を大幅に少なくすることができるので、その
分、配線領域を広く確保することができ、配線設計の自
由度を向上させることができる。
目配線（５０〜９０）間を接続する接続孔（１７、２
０、２３、２６）をスタックド・ビア構造とすることに
より、接続孔（１７、２０、２３、２６）が配置される
格子点の数を大幅に少なくすることができるので、その
分、配線領域を広く確保することができ、配線設計の自
由度を向上させることができる。
【００８５】また、上記した製造方法によれば、第１〜
第３層目配線（５０、６０、７０）の膜厚、幅、配線間
スペースおよびピッチがそれぞれ同一となっており、か
つ第４層目配線８０および第５層目配線９０の膜厚、
幅、配線間スペースおよびピッチがそれぞれ同一となっ
ていることや、第１〜第５層目配線（５０〜９０）間を
接続する接続孔（１７、２０、２３、２６）の径が同一
となっていることなどにより、製造プロセスが簡略化さ
れるため、ＣＭＯＳゲートアレイの製造歩留まりを向上
させることができる。
第３層目配線（５０、６０、７０）の膜厚、幅、配線間
スペースおよびピッチがそれぞれ同一となっており、か
つ第４層目配線８０および第５層目配線９０の膜厚、
幅、配線間スペースおよびピッチがそれぞれ同一となっ
ていることや、第１〜第５層目配線（５０〜９０）間を
接続する接続孔（１７、２０、２３、２６）の径が同一
となっていることなどにより、製造プロセスが簡略化さ
れるため、ＣＭＯＳゲートアレイの製造歩留まりを向上
させることができる。
【００８６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００８７】前記実施の形態では、５層配線構造のゲー
トアレイについて説明したが、６層以上の配線構造のゲ
ートアレイに適用することもできる。この場合も、信号
配線を構成する第１〜第３層目配線のピッチを同一にす
ると共に、信号以外の低抵抗配線を構成する第４層目以
上の配線のピッチを上記ピッチの３倍以上とし、各層の
配線を共通のＸ−Ｙ格子上に配置することにより、動作
速度の向上した大規模ゲートアレイを短期間で開発する
ことができる。第４層目以上の配線のピッチは、第１〜
第３層目配線のピッチの３倍に限らず、４倍、５倍また
はそれ以上にすることができる。
トアレイについて説明したが、６層以上の配線構造のゲ
ートアレイに適用することもできる。この場合も、信号
配線を構成する第１〜第３層目配線のピッチを同一にす
ると共に、信号以外の低抵抗配線を構成する第４層目以
上の配線のピッチを上記ピッチの３倍以上とし、各層の
配線を共通のＸ−Ｙ格子上に配置することにより、動作
速度の向上した大規模ゲートアレイを短期間で開発する
ことができる。第４層目以上の配線のピッチは、第１〜
第３層目配線のピッチの３倍に限らず、４倍、５倍また
はそれ以上にすることができる。
【００８８】また、基本セルを構成するＭＩＳＦＥＴの
ソース、ドレイン領域をシリサイド化する、層間絶縁膜
を酸化シリコンよりも低誘電率の絶縁材料で構成する、
配線をＡｌよりも電気抵抗が小さい銅（Ｃｕ）で構成す
る、などといった技術を付加することにより、動作速度
がさらに向上した大規模ゲートアレイを実現することが
できる。
ソース、ドレイン領域をシリサイド化する、層間絶縁膜
を酸化シリコンよりも低誘電率の絶縁材料で構成する、
配線をＡｌよりも電気抵抗が小さい銅（Ｃｕ）で構成す
る、などといった技術を付加することにより、動作速度
がさらに向上した大規模ゲートアレイを実現することが
できる。
【００８９】前記実施の形態ではＣＭＯＳゲートアレイ
について説明したが、本発明は、エンベッデッドアレ
イ、セルベースＩＣなどの各種特定用途向けＩＣに適用
することができる。本発明は、少なくとも５層以上の配
線を有し、各層の配線を自動配置配線システムによって
配置する半導体集積回路装置に広く適用することができ
る。
について説明したが、本発明は、エンベッデッドアレ
イ、セルベースＩＣなどの各種特定用途向けＩＣに適用
することができる。本発明は、少なくとも５層以上の配
線を有し、各層の配線を自動配置配線システムによって
配置する半導体集積回路装置に広く適用することができ
る。
【００９０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００９１】本発明によれば、５層以上の配線を有し、
各層の配線を自動配置配線システムによって配置する半
導体集積回路装置において、信号配線を構成する第１〜
第３層目配線のピッチを同一にすると共に、信号以外の
配線を構成する第４層目以上の配線のピッチを上記ピッ
チの３倍以上とすることにより、動作速度の向上した大
規模半導体集積回路装置を実現することができる。
各層の配線を自動配置配線システムによって配置する半
導体集積回路装置において、信号配線を構成する第１〜
第３層目配線のピッチを同一にすると共に、信号以外の
配線を構成する第４層目以上の配線のピッチを上記ピッ
チの３倍以上とすることにより、動作速度の向上した大
規模半導体集積回路装置を実現することができる。
【００９２】また、上記各層の配線を共通のＸ−Ｙ格子
上に配置することにより、自動配置配線システムによっ
て配線を配置する時間が短縮されるので、上記半導体集
積回路装置を短期間で開発することができる。
上に配置することにより、自動配置配線システムによっ
て配線を配置する時間が短縮されるので、上記半導体集
積回路装置を短期間で開発することができる。
【００９３】また、上記各層の配線間を接続する接続孔
をスタックド・ビア構造とすることにより、接続孔が配
置される格子点の数を大幅に少なくすることができるの
で、自動配置配線システムを用いた論理設計の自由度が
向上する。
をスタックド・ビア構造とすることにより、接続孔が配
置される格子点の数を大幅に少なくすることができるの
で、自動配置配線システムを用いた論理設計の自由度が
向上する。
【図１】本発明の実施の形態である半導体集積回路装置
が形成された半導体チップの平面図である。
が形成された半導体チップの平面図である。
【図２】本発明の実施の形態である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図３】配線相互間および基板間に形成される容量成分
を示す説明図である。
を示す説明図である。
【図４】ＣＲ時定数と配線長との関係を示すグラフであ
る。
る。
【図５】配線ピッチと配線容量との関係を示すグラフで
ある。
ある。
【図６】ＣＡＤを用いた自動配置配線システムによる配
線形成プロセスのフロー図である。
線形成プロセスのフロー図である。
【図７】本発明の実施の形態である半導体集積回路装置
の製造方法を示す要部断面図である。
の製造方法を示す要部断面図である。
【図８】本発明の実施の形態である半導体集積回路装置
の製造方法を示す要部断面図である。
の製造方法を示す要部断面図である。
【図９】本発明の実施の形態である半導体集積回路装置
の製造方法を示す要部断面図である。
の製造方法を示す要部断面図である。
【図１０】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１１】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１２】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１３】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１４】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１５】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
【図１６】本発明の実施の形態である半導体集積回路装
置の製造方法を示す要部断面図である。
置の製造方法を示す要部断面図である。
１ 半導体チップ １Ａ 半導体基板 ２ 基本セル ３ 入出力バッファ回路 ４ ボンディングパッド（外部端子） ５ ｎ型ウエル ６ ｐ型ウエル ７ フィールド酸化膜 ８ ｐ型チャネルストッパ領域 ９ ゲート酸化膜 １０ ゲート電極 １１ ｎ型半導体領域（ソース領域、ドレイン領域） １２ ｐ型半導体領域（ソース領域、ドレイン領域） １３ 酸化シリコン膜 １４ 接続孔 １５ Ｗプラグ １６ 第１層間絶縁膜 １６Ａ 第１層間絶縁膜 １６Ｂ 第１層間絶縁膜 １７ 接続孔 １８ Ｗプラグ １９ 第２層間絶縁膜 １９Ａ 第２層間絶縁膜 １９Ｂ 第２層間絶縁膜 ２０ 接続孔 ２１ Ｗプラグ ２２ 第３層間絶縁膜 ２２Ａ 第３層間絶縁膜 ２２Ｂ 第３層間絶縁膜 ２３ 接続孔 ２４ Ｗプラグ ２５ 第４層間絶縁膜 ２５Ａ 第４層間絶縁膜 ２５Ｂ 第４層間絶縁膜 ２６ 接続孔 ２７ Ｗプラグ ５０ 第１層目配線 ６０ 第２層目配線 ７０ 第３層目配線 ８０ 第４層目配線 ９０ 第５層目配線 Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ｊ (72)発明者 杉浦 順 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 小笠原 茂雄 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 林 崇弘 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 三木 維康 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 片桐 光昭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 高橋 卯 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (12)
- 【請求項１】 ５層以上の配線を有し、各層の前記配線
をＸ−Ｙ格子座標に自動的に配置すると共に、各層の前
記配線間を前記Ｘ−Ｙ格子座標の格子点で電気的に接続
する自動配置配線システムによって形成される半導体集
積回路装置であって、第１〜第３層目配線のそれぞれの
ピッチを同一にすると共に、前記第３層目配線よりも上
層の配線のピッチを前記第１〜第３層目配線のピッチの
３倍以上にし、各層の前記配線を共通のＸ−Ｙ格子上に
配置したことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記第１〜第３層目配線の膜厚および幅をそれぞ
れ同一にし、前記第３層目配線よりも上層の配線の膜厚
および幅をそれぞれ同一にしたことを特徴とする半導体
集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記第３層目配線よりも上層の配線の膜
厚および幅のそれぞれを前記第１〜第３層目配線の膜厚
および幅の２倍以上にしたことを特徴とする半導体集積
回路装置。 - 【請求項４】 請求項１、２または３記載の半導体集積
回路装置であって、各層の前記配線のうち、奇数層目の
配線をＸ方向に延在し、偶数層目の配線をＹ方向に延在
したことを特徴とする半導体集積回路装置。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体集積回路装置であって、各層の前記配線間を電気的
に分離する層間絶縁膜に平坦化処理が施され、前記層間
絶縁膜に形成された接続孔の内部にプラグが埋め込まれ
ていることを特徴とする半導体集積回路装置。 - 【請求項６】 請求項５記載の半導体集積回路装置であ
って、前記接続孔は、下層の接続孔の真上に上層の接続
孔を配置するスタックド・ビア構造で構成されているこ
とを特徴とする半導体集積回路装置。 - 【請求項７】 請求項５または６記載の半導体集積回路
装置であって、前記接続孔は、下層の接続孔の径と上層
の接続孔の径が同一であることを特徴とする半導体集積
回路装置。 - 【請求項８】 請求項１〜７のいずれか１項に記載の半
導体集積回路装置であって、前記半導体集積回路装置
は、ゲートアレイ方式を採用する半導体集積回路装置で
あることを特徴とする半導体集積回路装置。 - 【請求項９】 請求項８記載の半導体集積回路装置であ
って、前記第１〜第３層目配線で信号配線が構成され、
前記第３層目配線よりも上層の配線で前記信号配線より
も低抵抗の配線が構成されていることを特徴とする半導
体集積回路装置。 - 【請求項１０】 請求項９記載の半導体集積回路装置で
あって、ゲートアレイの論理部を構成する基本セルのセ
ル内配線が主として前記第１層目配線で構成され、セル
間配線が主として前記第２層目配線と前記第３層目配線
とで構成されていることを特徴とする半導体集積回路装
置。 - 【請求項１１】 請求項１〜１０のいずれか１項に記載
の半導体集積回路装置であって、各層の前記配線は、ア
ルミニウムを主成分とする導電材料で構成されているこ
とを特徴とする半導体集積回路装置。 - 【請求項１２】 請求項１〜１１のいずれか１項に記載
の半導体集積回路装置の製造方法であって、各層の前記
配線間を電気的に分離する層間絶縁膜に化学的機械研磨
法で平坦化処理を施す工程と、前記平坦化処理を施した
前記層間絶縁膜に接続孔を形成する工程と、前記接続孔
を形成した前記層間絶縁膜上に導電膜を堆積した後、前
記導電膜をエッチバックして前記接続孔の内部にプラグ
を埋め込む工程を含むことを特徴とする半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10305496A JP3917683B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10305496A JP3917683B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293843A true JPH09293843A (ja) | 1997-11-11 |
| JP3917683B2 JP3917683B2 (ja) | 2007-05-23 |
Family
ID=14343965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10305496A Expired - Fee Related JP3917683B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917683B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000067324A1 (fr) * | 1999-04-30 | 2000-11-09 | Hitachi, Ltd. | Circuit integre, son procede de fabrication, et procede de production d'un dessin de masque |
| US6252427B1 (en) | 1999-04-27 | 2001-06-26 | Matsushita Electronics Corporation | CMOS inverter and standard cell using the same |
| US6483176B2 (en) | 1999-12-22 | 2002-11-19 | Kabushiki Kaisha Toshiba | Semiconductor with multilayer wiring structure that offer high speed performance |
| WO2003001591A1 (fr) * | 2001-06-25 | 2003-01-03 | Hitachi, Ltd | Circuit integre semiconducteur, procede et systeme de fabrication de ce dernier |
| WO2003084065A1 (en) * | 2002-04-03 | 2003-10-09 | Sony Corporation | Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device |
| JP2006173492A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2007281513A (ja) * | 1999-06-25 | 2007-10-25 | Toshiba Corp | Ｌｓｉの配線構造 |
| JP2007288216A (ja) * | 1999-06-25 | 2007-11-01 | Toshiba Corp | Ｌｓｉの配線構造 |
| JP2007300131A (ja) * | 1999-06-25 | 2007-11-15 | Toshiba Corp | Ｌｓｉの配線構造の設計方法 |
| KR20170016325A (ko) * | 2014-06-16 | 2017-02-13 | 인텔 코포레이션 | 양측 상에 클록 게이팅된 전력 및 신호 라우팅을 아래에 가지는 금속 |
| CN106887410A (zh) * | 2015-12-16 | 2017-06-23 | 爱思开海力士有限公司 | 制造开关电容式dc-dc转换器的方法 |
| CN108122883A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 电网结构、集成电路结构及其形成方法 |
| KR20180061031A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로, 집적 회로를 형성하기 위한 시스템 및 방법 |
| KR20230071197A (ko) * | 2016-07-27 | 2023-05-23 | 퀄컴 인코포레이티드 | 감소된 저항을 위해 고 종횡비 전압 레일들을 사용하는 표준 셀 회로들 |
| GB2604728B (en) * | 2018-09-10 | 2023-07-19 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
-
1996
- 1996-04-25 JP JP10305496A patent/JP3917683B2/ja not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252427B1 (en) | 1999-04-27 | 2001-06-26 | Matsushita Electronics Corporation | CMOS inverter and standard cell using the same |
| WO2000067324A1 (fr) * | 1999-04-30 | 2000-11-09 | Hitachi, Ltd. | Circuit integre, son procede de fabrication, et procede de production d'un dessin de masque |
| JP2007281513A (ja) * | 1999-06-25 | 2007-10-25 | Toshiba Corp | Ｌｓｉの配線構造 |
| JP2007300131A (ja) * | 1999-06-25 | 2007-11-15 | Toshiba Corp | Ｌｓｉの配線構造の設計方法 |
| JP2007288216A (ja) * | 1999-06-25 | 2007-11-01 | Toshiba Corp | Ｌｓｉの配線構造 |
| US6483176B2 (en) | 1999-12-22 | 2002-11-19 | Kabushiki Kaisha Toshiba | Semiconductor with multilayer wiring structure that offer high speed performance |
| US6504237B2 (en) | 1999-12-22 | 2003-01-07 | Kabushiki Kaisha Toshiba | Semiconductor with multilayer metal structure using copper that offer high speed performance |
| JPWO2003001591A1 (ja) * | 2001-06-25 | 2004-10-14 | 株式会社日立製作所 | 半導体集積回路、その設計方法、およびその設計システム |
| WO2003001591A1 (fr) * | 2001-06-25 | 2003-01-03 | Hitachi, Ltd | Circuit integre semiconducteur, procede et systeme de fabrication de ce dernier |
| US7265580B2 (en) | 2002-04-03 | 2007-09-04 | Sony Corporation | Semiconductor-integrated circuit utilizing magnetoresistive effect elements |
| US7274207B2 (en) | 2002-04-03 | 2007-09-25 | Sony Corporation | Semiconductor-integrated circuit utilizing magnetoresistive effect elements |
| WO2003084065A1 (en) * | 2002-04-03 | 2003-10-09 | Sony Corporation | Integrated circuit, integrated circuit device, method for structuring integrated circuit device, and method for manufacturing integrated circuit device |
| JP2006173492A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2017525129A (ja) * | 2014-06-16 | 2017-08-31 | インテル・コーポレーション | 下方にクロックゲートパワーおよび信号ルーティングを備えた、両側の金属 |
| US10658291B2 (en) | 2014-06-16 | 2020-05-19 | Intel Corporation | Metal on both sides with clock gated-power and signal routing underneath |
| KR20170016325A (ko) * | 2014-06-16 | 2017-02-13 | 인텔 코포레이션 | 양측 상에 클록 게이팅된 전력 및 신호 라우팅을 아래에 가지는 금속 |
| KR20210125609A (ko) * | 2014-06-16 | 2021-10-18 | 인텔 코포레이션 | 양측 상에 클록 게이팅된 전력 및 신호 라우팅을 아래에 가지는 금속 |
| CN106887410A (zh) * | 2015-12-16 | 2017-06-23 | 爱思开海力士有限公司 | 制造开关电容式dc-dc转换器的方法 |
| CN106887410B (zh) * | 2015-12-16 | 2020-07-28 | 爱思开海力士有限公司 | 制造开关电容式dc-dc转换器的方法 |
| KR20230071197A (ko) * | 2016-07-27 | 2023-05-23 | 퀄컴 인코포레이티드 | 감소된 저항을 위해 고 종횡비 전압 레일들을 사용하는 표준 셀 회로들 |
| KR20180061000A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전력 그리드 구조체 및 그 형성 방법 |
| US10740531B2 (en) | 2016-11-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
| KR20180061031A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로, 집적 회로를 형성하기 위한 시스템 및 방법 |
| US11251124B2 (en) | 2016-11-29 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power grid structures and method of forming the same |
| US11461528B2 (en) | 2016-11-29 | 2022-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
| US11574110B2 (en) | 2016-11-29 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an integrated circuit |
| CN108122883A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 电网结构、集成电路结构及其形成方法 |
| US11935833B2 (en) | 2016-11-29 | 2024-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming power grid structures |
| US11983479B2 (en) | 2016-11-29 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
| GB2604728B (en) * | 2018-09-10 | 2023-07-19 | Pragmatic Printing Ltd | Electronic circuit and method of manufacture |
| US11984640B2 (en) | 2018-09-10 | 2024-05-14 | Pragmatic Printing Ltd. | Electronic circuit to generate a DC voltage from a wireless signal and method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3917683B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| US8643178B2 (en) | Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same | |
| JP3989038B2 (ja) | 半導体集積回路装置 | |
| US6031257A (en) | Semiconductor integrated circuit device | |
| US7365376B2 (en) | Semiconductor integrated circuit | |
| US5410173A (en) | Semiconductor integrated circuit device | |
| US6823499B1 (en) | Method for designing application specific integrated circuit structure | |
| JP2006523036A (ja) | 集積回路チップのｉ／ｏセル | |
| EP0127100B1 (en) | Semiconductor integrated circuit device | |
| US20040056280A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2000223575A (ja) | 半導体装置の設計方法、半導体装置および半導体装置の製造方法 | |
| WO2000005764A1 (fr) | Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JP3376953B2 (ja) | 半導体集積回路装置 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JP3636523B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003060174A (ja) | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 | |
| JP2752262B2 (ja) | １チップｌｓｉの製造方法 | |
| JPH053252A (ja) | 半導体集積回路装置 | |
| JPH04306863A (ja) | 半導体集積回路装置 | |
| JPH04246857A (ja) | 半導体集積回路装置 | |
| JPH09205150A (ja) | 大規模集積回路装置の製造方法 | |
| JPS59215743A (ja) | 大規模集積回路装置 | |
| JP2000058658A (ja) | 半導体集積回路設計方法 | |
| JPH08321551A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040630 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |