JP2006173492A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006173492A JP2006173492A JP2004366609A JP2004366609A JP2006173492A JP 2006173492 A JP2006173492 A JP 2006173492A JP 2004366609 A JP2004366609 A JP 2004366609A JP 2004366609 A JP2004366609 A JP 2004366609A JP 2006173492 A JP2006173492 A JP 2006173492A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- supply wiring
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1の電源配線110、第2の電源配線120、およびメッシュ電源配線用コンタクト130によって構成されたメッシュ電源配線と、メッシュ電源配線の配線層より基板側の第3の配線層上のストラップ電源配線140とがストラップ電源配線用コンタクト150によって接続される。第3の配線層より基板側の第4の配線層に設けられたセル電源配線170とストラップ電源配線140とがセル電源配線用コンタクト180で接続される。これにより、ストラップ電源配線用コンタクト150の個数がセル電源配線用コンタクト180の個数よりも少なく設定されることによって、配線リソースがより多く確保される。
【選択図】 図1
Description
複数の配線層を有する半導体装置であって、
第1の配線層に設けられた互いに平行な複数本の第1の電源配線と、
前記第1の配線層より基板側の第2の配線層に、それぞれ前記第1の電源配線に対し垂直方向に設けられた複数本の第2の電源配線と、
前記第2の配線層より基板側の第3の配線層に設けられた第3の電源配線と、
前記第3の配線層より基板側の第4の配線層に設けられた第4の電源配線と、
前記第1の電源配線と前記第2の電源配線とが互いに交差する箇所で、これらを互いに接続する第1のコンタクトと、
前記第1の電源配線、および第2の電源配線のうちの少なくとも一方と前記第3の電源配線とを互いに接続する第2のコンタクトと、
前記第3の電源配線と前記第4の電源配線とを互いに接続する複数個の第3のコンタクトと、
を備えていることを特徴とする。
請求項1の半導体装置であって、
前記第3の電源配線は、前記第2の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする。
請求項2の半導体装置であって、
前記第3の電源配線は、それぞれの前記第2の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
請求項2の半導体装置であって、
前記第3の電源配線は、複数の第2の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
請求項1から請求項4のうちの何れか1項の半導体装置であって、
前記第2のコンタクトは、前記第1の電源配線と前記第3の電源配線とが互いに交差する箇所、および第2の電源配線と前記第3の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする。
請求項1から請求項5のうちの何れか1項の半導体装置であって、
前記第1の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする。
請求項1から請求項6のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、および第3の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする。
請求項1の半導体装置であって、
前記第1の配線層、第2の配線層、および第3の配線層は、信号配線が設けられていることを特徴とする。
請求項1から請求項8のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、または第3の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする。
請求項1から請求項9のうちの何れか1項の半導体装置であって、
前記第4の電源配線は、前記第3の電源配線に対し垂直方向に設けられていることを特徴とする。
請求項10の半導体装置であって、
前記第3のコンタクトは、前記第3の電源配線と前記第4の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする。
図1は本発明の実施形態1に係る半導体装置100の構成を示す平面図である。
実施形態1の装置よりも、さらに電源供給のためのコンタクトの個数を減少させ、配線リソースを増加させることが可能な装置の例を説明する。
図5は、本発明の実施形態3に係る半導体装置300の構成を示す平面図である。
図6は、本発明の実施形態4に係る半導体装置400の構成を示す平面図である。
図7は、本発明の実施形態4に係る半導体装置500の構成を示す平面図である。
110 第1の電源配線
120 第2の電源配線
130 メッシュ電源配線用コンタクト
140 ストラップ電源配線
150 ストラップ電源配線用コンタクト
160 スタンダードセル
170 セル電源配線
180 セル電源配線用コンタクト
200 半導体装置
300 半導体装置
390 信号配線
400 半導体装置
500 半導体装置
600 半導体装置
610 メッシュ電源配線
620 第1の電源配線
630 第2の電源配線
640 メッシュ電源配線用コンタクト
650 セル電源配線
660 セル電源配線用コンタクト
670 回路素子
Claims (11)
- 複数の配線層を有する半導体装置であって、
第1の配線層に設けられた互いに平行な複数本の第1の電源配線と、
前記第1の配線層より基板側の第2の配線層に、それぞれ前記第1の電源配線に対し垂直方向に設けられた複数本の第2の電源配線と、
前記第2の配線層より基板側の第3の配線層に設けられた第3の電源配線と、
前記第3の配線層より基板側の第4の配線層に設けられた第4の電源配線と、
前記第1の電源配線と前記第2の電源配線とが互いに交差する箇所で、これらを互いに接続する第1のコンタクトと、
前記第1の電源配線、および第2の電源配線のうちの少なくとも一方と前記第3の電源配線とを互いに接続する第2のコンタクトと、
前記第3の電源配線と前記第4の電源配線とを互いに接続する複数個の第3のコンタクトと、
を備えていることを特徴とする半導体装置。 - 請求項1の半導体装置であって、
前記第3の電源配線は、前記第2の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。 - 請求項2の半導体装置であって、
前記第3の電源配線は、それぞれの前記第2の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。 - 請求項2の半導体装置であって、
前記第3の電源配線は、複数の第2の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。 - 請求項1から請求項4のうちの何れか1項の半導体装置であって、
前記第2のコンタクトは、前記第1の電源配線と前記第3の電源配線とが互いに交差する箇所、および第2の電源配線と前記第3の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする半導体装置。 - 請求項1から請求項5のうちの何れか1項の半導体装置であって、
前記第1の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする半導体装置。 - 請求項1から請求項6のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、および第3の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする半導体装置。 - 請求項1の半導体装置であって、
前記第1の配線層、第2の配線層、および第3の配線層は、信号配線が設けられていることを特徴とする半導体装置。 - 請求項1から請求項8のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、または第3の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする半導体装置。 - 請求項1から請求項9のうちの何れか1項の半導体装置であって、
前記第4の電源配線は、前記第3の電源配線に対し垂直方向に設けられていることを特徴とする半導体装置。 - 請求項10の半導体装置であって、
前記第3のコンタクトは、前記第3の電源配線と前記第4の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366609A JP2006173492A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
US11/219,716 US7525198B2 (en) | 2004-12-17 | 2005-09-07 | Wiring structure of a semiconductor device |
CNB2005101083680A CN100474587C (zh) | 2004-12-17 | 2005-10-13 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366609A JP2006173492A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173492A true JP2006173492A (ja) | 2006-06-29 |
Family
ID=36594565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366609A Pending JP2006173492A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7525198B2 (ja) |
JP (1) | JP2006173492A (ja) |
CN (1) | CN100474587C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141153A (ja) * | 2007-12-06 | 2009-06-25 | Rohm Co Ltd | 半導体装置 |
JP2018067693A (ja) * | 2016-10-21 | 2018-04-26 | 株式会社ソシオネクスト | 半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103620A (ja) * | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法ならびにその配線装置 |
JP2009054702A (ja) * | 2007-08-24 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
JP5820412B2 (ja) | 2013-03-08 | 2015-11-24 | 株式会社東芝 | 半導体集積回路 |
US9536827B1 (en) * | 2016-02-26 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293843A (ja) * | 1996-04-25 | 1997-11-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2004296695A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Ind Co Ltd | 電源配線方法及び半導体装置 |
JP2004349436A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路の電源配線設計方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335484A (ja) | 1992-06-01 | 1993-12-17 | Hitachi Ltd | 半導体集積回路の電源配線方法 |
JPH10284690A (ja) * | 1997-04-07 | 1998-10-23 | Toshiba Corp | 半導体集積回路装置及びその電源配線方法 |
JP4109340B2 (ja) * | 1997-12-26 | 2008-07-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6308307B1 (en) * | 1998-01-29 | 2001-10-23 | Texas Instruments Incorporated | Method for power routing and distribution in an integrated circuit with multiple interconnect layers |
-
2004
- 2004-12-17 JP JP2004366609A patent/JP2006173492A/ja active Pending
-
2005
- 2005-09-07 US US11/219,716 patent/US7525198B2/en active Active
- 2005-10-13 CN CNB2005101083680A patent/CN100474587C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293843A (ja) * | 1996-04-25 | 1997-11-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2004296695A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Ind Co Ltd | 電源配線方法及び半導体装置 |
JP2004349436A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路の電源配線設計方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141153A (ja) * | 2007-12-06 | 2009-06-25 | Rohm Co Ltd | 半導体装置 |
JP2018067693A (ja) * | 2016-10-21 | 2018-04-26 | 株式会社ソシオネクスト | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060131612A1 (en) | 2006-06-22 |
CN1790712A (zh) | 2006-06-21 |
CN100474587C (zh) | 2009-04-01 |
US7525198B2 (en) | 2009-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391017B2 (en) | Semiconductor integrated circuit | |
US7786566B2 (en) | Semiconductor integrated circuit | |
US7768768B2 (en) | Semiconductor device including power switch and power reinforcement cell | |
JP2008053319A (ja) | 半導体装置 | |
JP2005051248A (ja) | 集積回路上の電力格子配置技術 | |
JP2008066371A (ja) | 半導体集積回路における電源配線構造 | |
KR102276030B1 (ko) | 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀 | |
JP2006313855A (ja) | 半導体回路 | |
US7525198B2 (en) | Wiring structure of a semiconductor device | |
JP2006202924A (ja) | 半導体集積回路 | |
US8507994B2 (en) | Semiconductor device | |
JP2001338982A (ja) | 半導体集積回路 | |
US20090243119A1 (en) | Semiconductor integrated circuit | |
JP2013021249A (ja) | 半導体集積装置 | |
KR20140001217A (ko) | 집적 회로에서 모놀리식 전력 게이팅을 위한 장치 | |
JP5356904B2 (ja) | 半導体集積回路チップ | |
JP2011049216A (ja) | 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法 | |
JP5358672B2 (ja) | 半導体集積回路装置 | |
JP4787592B2 (ja) | システムlsi | |
JP5168872B2 (ja) | 半導体集積回路 | |
JP2008311570A (ja) | 半導体装置 | |
JP2018060899A (ja) | 半導体装置及び表示装置 | |
JP5230912B2 (ja) | 半導体集積回路装置の製造方法 | |
US8698325B2 (en) | Integrated circuit package and physical layer interface arrangement | |
JP2006041480A (ja) | 半導体装置におけるパッド部の配線構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |