JP2006173492A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006173492A
JP2006173492A JP2004366609A JP2004366609A JP2006173492A JP 2006173492 A JP2006173492 A JP 2006173492A JP 2004366609 A JP2004366609 A JP 2004366609A JP 2004366609 A JP2004366609 A JP 2004366609A JP 2006173492 A JP2006173492 A JP 2006173492A
Authority
JP
Japan
Prior art keywords
power supply
wiring
supply wiring
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004366609A
Other languages
English (en)
Inventor
Keisuke Kishishita
景介 岸下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004366609A priority Critical patent/JP2006173492A/ja
Priority to US11/219,716 priority patent/US7525198B2/en
Priority to CNB2005101083680A priority patent/CN100474587C/zh
Publication of JP2006173492A publication Critical patent/JP2006173492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できるようにする。
【解決手段】第1の電源配線110、第2の電源配線120、およびメッシュ電源配線用コンタクト130によって構成されたメッシュ電源配線と、メッシュ電源配線の配線層より基板側の第3の配線層上のストラップ電源配線140とがストラップ電源配線用コンタクト150によって接続される。第3の配線層より基板側の第4の配線層に設けられたセル電源配線170とストラップ電源配線140とがセル電源配線用コンタクト180で接続される。これにより、ストラップ電源配線用コンタクト150の個数がセル電源配線用コンタクト180の個数よりも少なく設定されることによって、配線リソースがより多く確保される。
【選択図】 図1

Description

本発明は、複数の配線層を有する半導体装置に関するものであり、より詳しくは、半導体装置の配線構造に関するものである。
半導体装置では、半導体装置内の回路素子に電源を供給する電源配線の配線抵抗を十分に小さくしておかないと、回路素子が動作した時に電源配線に流れる電流によって電源配線による電圧降下が大きくなってしまい、回路素子の動作遅延の増大や誤動作を引き起こしてしまう。このため、近年の半導体装置の高集積化と大規模化に伴い半導体装置における電源配線設計が重要になってきている。
特に、消費する電力が大きい半導体装置では、電源配線の電圧降下が顕著なため、回路素子へ電圧降下の少ない安定した電源電圧を供給できる電源配線構造が求められる。
安定した電源電圧を供給するための電源配線構造を有する半導体装置としては、半導体チップ上の各回路素子ごとに必要な電力の総和に応じた幅の電源配線をメッシュ状に設けるようにしたものがある(例えば、特許文献1を参照。)。
図8は、従来の半導体装置の電源配線構造を示す平面図である。また、図9は、図8に示す各構成要素の位置関係を立体的に表した図である。
これらの図に示すように、従来の半導体装置600は、第1の電源配線620、第2の電源配線630、メッシュ電源配線用コンタクト640、メッシュ電源配線610よりも下の層で形成されるセル電源配線650、セル電源配線用コンタクト660、および回路素子670を備えて構成されている。
第1の電源配線620、および第2の電源配線630は、回路素子670に必要な電力の総和に応じた幅、および本数で、それぞれの配線層に設けられている。
メッシュ電源配線用コンタクト640は、第1の電源配線620と第2の電源配線630とを接続するようになっている。
上記の第1の電源配線620、第2の電源配線630、およびメッシュ電源配線用コンタクト640によってメッシュ電源配線610が構成される。
セル電源配線用コンタクト660は、第2の電源配線630とセル電源配線650とを接続するようになっている。
このように構成された半導体装置では、メッシュ電源配線610が図示しない電源供給端子を介して電源電圧(またはグランド電圧)に接続されることによって、セル電源配線用コンタクト660とセル電源配線650とを介して、回路素子670に安定した電源電圧(またはグランド電圧)が供給される。
特開平5−335484号公報(図1)
しかしながら、上記のような従来の半導体装置は、以下のような問題点を有している。
メッシュ電源配線610は最上層とその一つ下の配線層を使用し、セル電源配線650は最下層の配線層を使用することが多いので、第2の電源配線630が設けられている配線層とセル電源配線650設けられている配線層との間には、複数の配線層がある。
したがって、メッシュ電源配線610とセル電源配線650とが交差するところがセル電源配線用コンタクト660で接続されると、複数の配線層を貫くセル電源配線用コンタクト660が数多く配置されることになる。すなわち、セル電源配線用コンタクト660が複数の配線層に渡って配線リソース(配線を配置するために必要な領域)を消費してしまい信号配線の効率的な配線の妨げになってしまうという問題を有している。
特に、半導体装置の高集積化のために配線層の多層配線化が進むと、メッシュ電源配線610とセル電源配線650との間の配線層が多くなるので、セル電源配線用コンタクト660による配線リソースの消費の影響が顕著になる。
また、半導体装置の製造技術の進歩により製造プロセスの微細化が進むにつれ、単位長さあたりの配線抵抗が増加するが、例えば0.13μmあたりのプロセス世代では、メッシュ電源配線610とセル電源配線650の配線幅を広くするだけでは、十分に電源配線の配線抵抗を低くできず、回路素子670に供給する電源電圧の電圧降下を抑えることが困難になってきている。
また、微細化されたプロセスでは、製造における歩留まり向上のため、配線幅の上限値が制限されるので、全ての電源配線の幅をできる限り広くしても、電源電圧の電圧降下を十分に抑えることが困難になってきている。
また、メッシュ電源配線610が設けられることが多い上層側の2つの配線層は、単位長さあたりの配線抵抗が他の配線層よりも低いので、タイミングが厳しい信号配線に使用するのが有利であるが、電源配線の配線抵抗を下げるためメッシュ電源配線610の配線間隔を狭めれば狭めるほど、上層側の2つの配線層における信号配線の配線リソースを消費してしまう。その結果、タイミングが厳しい信号配線を他の配線層に配置することによって信号配線のタイミングの悪化を招いたり、配線リソース不足を補うために、半導体装置の面積を増大させなければならなくなる。
また、タイミングが悪化すると、その対策のための設計工数がかかり、設計期間の増大につながってしまうし、半導体装置の面積の増大は、電源配線を引き回す距離が長くなることによる電源電圧の電圧降下や、半導体装置の歩留まり低下による製造コストの増加を招いてしまう。
本発明は、上記の問題に着目してなされたものであり、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保して集積度の高い半導体装置を提供することを課題とする。
前記の課題を解決するため、請求項1の発明は、
複数の配線層を有する半導体装置であって、
第1の配線層に設けられた互いに平行な複数本の第1の電源配線と、
前記第1の配線層より基板側の第2の配線層に、それぞれ前記第1の電源配線に対し垂直方向に設けられた複数本の第2の電源配線と、
前記第2の配線層より基板側の第3の配線層に設けられた第3の電源配線と、
前記第3の配線層より基板側の第4の配線層に設けられた第4の電源配線と、
前記第1の電源配線と前記第2の電源配線とが互いに交差する箇所で、これらを互いに接続する第1のコンタクトと、
前記第1の電源配線、および第2の電源配線のうちの少なくとも一方と前記第3の電源配線とを互いに接続する第2のコンタクトと、
前記第3の電源配線と前記第4の電源配線とを互いに接続する複数個の第3のコンタクトと、
を備えていることを特徴とする。
これにより、電源電圧を供給するために、第1の配線層と第3の配線層の間にある配線層を貫くコンタクトの個数を減少させることができるので、従来の半導体装置と比べ、信号配線のための配線リソース(配線を配置するために必要な領域)をより多く確保でき、半導体装置の集積度をより高くすることが可能になる。また、第3の電源配線が設けられることによって、電源供給に用いられる配線の本数を増加させることができ、電源配線の配線抵抗を下げることができる。
また、請求項2の発明は、
請求項1の半導体装置であって、
前記第3の電源配線は、前記第2の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする。
また、請求項3の発明は、
請求項2の半導体装置であって、
前記第3の電源配線は、それぞれの前記第2の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
また、請求項4の発明は、
請求項2の半導体装置であって、
前記第3の電源配線は、複数の第2の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする。
これらにより、第2の電源配線と第3の電源配線とを直接コンタクトで接続することが可能になるので、第2の配線層、および第1の電源配線と第2の電源配線の間にある配線層のコンタクトの個数を減少させることができ、信号配線のための配線リソースをより多く確保できる。
また、請求項5の発明は、
請求項1から請求項4のうちの何れか1項の半導体装置であって、
前記第2のコンタクトは、前記第1の電源配線と前記第3の電源配線とが互いに交差する箇所、および第2の電源配線と前記第3の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする。
これにより、前記第1の電源配線と前記第3の電源配線とが互いに交差する箇所、および第2の電源配線と前記第3の電源配線とが互いに交差する箇所のうちの一部の箇所に対して第2のコンタクトが設けられるので、信号配線のための配線リソースをより多く確保できる。
また、請求項6の発明は、
請求項1から請求項5のうちの何れか1項の半導体装置であって、
前記第1の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする。
これにより、前記第1の電源配線が基板から最も離れた配線層に設けられるので、第1の配線層と第3の配線層の間の配線層における信号配線のための配線リソースをより多く確保できる。
また、請求項7の発明は、
請求項1から請求項6のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、および第3の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする。
これにより、適切な電源電圧が半導体装置内の回路に供給される。
また、請求項8の発明は、
請求項1の半導体装置であって、
前記第1の配線層、第2の配線層、および第3の配線層は、信号配線が設けられていることを特徴とする。
また、請求項9の発明は、
請求項1から請求項8のうちの何れか1項の半導体装置であって、
前記第1の電源配線、第2の電源配線、または第3の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする。
これらにより、前記第1の配線層、第2の配線層、および第3の配線層の配線リソースが電源配線以外の信号配線にも有効に利用される。
また、請求項10の発明は、
請求項1から請求項9のうちの何れか1項の半導体装置であって、
前記第4の電源配線は、前記第3の電源配線に対し垂直方向に設けられていることを特徴とする。
これにより、第4の電源配線が前記第3の電源配線に対し垂直方向に設けられるので、前記第3の電源配線と前記第4の電源配線とを容易に第3のコンタクトで接続することが可能になる。
また、請求項11の発明は、
請求項10の半導体装置であって、
前記第3のコンタクトは、前記第3の電源配線と前記第4の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする。
これにより、前記第3のコンタクトが前記第3の電源配線と前記第4の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられるので、信号配線のための配線リソースをより多く確保できる。
本発明によれば、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できる。
以下、本発明の実施形態について図面を参照しながら説明する。
《発明の実施形態1》
図1は本発明の実施形態1に係る半導体装置100の構成を示す平面図である。
半導体装置100は、複数の配線層を有し、同図に示すように、第1の電源配線110、第2の電源配線120、メッシュ電源配線用コンタクト130、ストラップ電源配線140、ストラップ電源配線用コンタクト150、スタンダードセル160、セル電源配線170、およびセル電源配線用コンタクト180を備えて構成されている。
また、図2は、第1の電源配線110等の位置関係を立体的に表した図である。なお、以下の説明では、便宜上第1の電源配線110の設けられている配線層が上側であるとする。
第1の電源配線110は、所定の間隔で互いに平行な位置関係の複数の電源配線であり、例えば、半導体装置の最上層に設けられ、図示しない電源供給端子を介して電源電圧(またはグランド電圧)に接続されている。
第2の電源配線120は、第1の電源配線110が設けられた配線層よりも下の配線層に、前記最上層側から見た第1の電源配線110と第2の電源配線120の投影形状が互いに垂直となる方向に設けられた複数の電源配線であり、それぞれの第2の電源配線120は、所定の間隔で、互いに平行に配置されている。
また、上記の第1の電源配線110、および第2の電源配線120の配線幅と配線間隔は、スタンダードセル160等の電源電圧が供給される回路素子の消費電力に応じて決定される。
メッシュ電源配線用コンタクト130は、図1、および図2に示すように、第1の電源配線110と第2の電源配線120とが互いに交差する位置に設けられ、両者を接続するようになっている。
上記の第1の電源配線110、第2の電源配線120、およびメッシュ電源配線用コンタクト130によって、メッシュ状の電源配線(メッシュ電源配線)が形成される。このメッシュ電源配線は、スタンダードセル160に高電位側の電源電圧を供給するVDD配線として使用してもよいし、低電位側の電源電圧を供給するVSS配線として使用してもよい。
ストラップ電源配線140は、第2の電源配線120がある配線層とスタンダードセル160が設けられた配線層の間にある配線層、例えば、スタンダードセル160が設けられている配線層の1つ上の配線層で、第2の電源配線120と同じ向きに設けられた電源配線である。ストラップ電源配線140の配線幅、および複数本のストラップ電源配線140が互いに平行に設けられた場合の配線間隔は、スタンダードセル160等の電源電圧が供給される回路素子の消費電力に応じて決定される。
ストラップ電源配線用コンタクト150は、第1の電源配線110とストラップ電源配線140とが交差する位置に複数個設けられ、第1の電源配線110とストラップ電源配線140を接続するようになっている。
スタンダードセル160は、セル電源配線170から供給された電源電圧(またはグランド電圧)で動作する回路であり、半導体装置100の内部に複数個設けられている。
セル電源配線170は、スタンダードセル160と同じ配線層に、スタンダードセル160の配置に応じて設けられた電源配線であり、各スタンダードセル160に電源電圧(またはグランド電圧)を供給するようになっている。
セル電源配線用コンタクト180は、ストラップ電源配線140とセル電源配線170とが交差する位置で、これらを接続するようになっている。
なお、図1等には、図示していないが第1の電源配線110、第2の電源配線120、ストラップ電源配線140等が設けられている配線層には、電源配線以外にも信号配線が設けられている。また、図2には図示しないが、半導体装置100では、第2の電源配線120が設けられている配線層とストラップ電源配線140が設けられている配線層の間には、1つまたは2つ以上の配線層が設けられている。
上記のように構成された半導体装置100において、セル電源配線170は、スタンダードセル160の配置に応じた間隔で配線されるが、第1の電源配線110、第2の電源配線120、およびストラップ電源配線140の配線間隔は、これに比べ広くできるので、ストラップ電源配線用コンタクト150の個数は、セル電源配線用コンタクト180の個数(すなわち、従来の半導体装置のセル電源配線用コンタクト660の個数にほぼ相当する個数)よりも少なくすることができる。
すなわち、ストラップ電源配線140が設けられることによって、第1の電源配線110が設けられている配線層とストラップ電源配線140が設けられている配線層の間の配線層では、従来の半導体装置と比べ、信号配線のための配線リソース(配線を配置するために必要な領域)を増加させることが可能になる。このコンタクト削減による配線リソースの増加は、第2の電源配線120がある配線層とストラップ電源配線140がある配線層の間に位置する配線層が多ければ多いほど、またストラップ電源配線140がある配線層とセル電源配線170がある配線層との間にある配線層が少なければ少ないほど大きい。
また、第1の電源配線110、ストラップ電源配線用コンタクト150、ストラップ電源配線140、セル電源配線用コンタクト180、セル電源配線170の順でスタンダードセル160には電源電圧(またはグランド電圧)が供給される。ストラップ電源配線140が設けられることによって、電源電圧の供給に使用される配線の本数を増加させることができ、電源配線の配線抵抗の低下させることが可能になる。すなわち、第1の電源配線110と第2の電源配線120だけでは不十分であった電源配線の電圧降下の低減が可能となり、半導体装置をより安定に動作させることができる。
また、半導体装置の上層側の2つの配線層は、他の配線層よりも単位長さあたりの配線抵抗が低いため、例えばタイミングの厳しい信号配線を配置するのに有利であるが、上記のように、電源配線の配線抵抗の低下させることが可能になることによって、半導体装置の上層側の2つの配線層においてメッシュ電源配線で消費される配線リソースを減少させることがさらに可能になり、タイミングの厳しい信号配線を上層側の配線層に配置することが可能になる。
《発明の実施形態2》
実施形態1の装置よりも、さらに電源供給のためのコンタクトの個数を減少させ、配線リソースを増加させることが可能な装置の例を説明する。
なお、以下の実施形態において前記実施形態1等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
図3は、本発明の実施形態2に係る半導体装置200の構成を示す平面図である。また、図4は、半導体装置200の各構成要素の位置関係を立体的に表した図である。
半導体装置200は、図2、および図3に示すように、実施形態1の半導体装置とは、第2の電源配線120とストラップ電源配線140とが、第1の電源配線110が設けられている配線層の側から見て、互いに重なり合うように配置されている点、およびメッシュ電源配線用コンタクト130とストラップ電源配線用コンタクト150とが、第1の電源配線110と第2の電源配線120との交差する箇所に設けられている点が異なっている。
上記のように、全てのストラップ電源配線140が第2の電源配線120に平行な方向で重なって配置されることにより、メッシュ電源配線用コンタクト130とストラップ電源配線用コンタクト150を共用化できる(すなわち、第1の電源配線110からストラップ電源配線140まで、第2の電源配線120を経由して貫通するコンタクトを設けることができる。)。
したがって、実施形態1の装置に比べ、複数の配線層を貫くコンタクトの個数をさらに減らすことができ、信号配線のための配線リソースをより増加させることが可能になる。
《発明の実施形態3》
図5は、本発明の実施形態3に係る半導体装置300の構成を示す平面図である。
半導体装置300は、実施形態2の装置のように、全ての第2の電源配線120に対応してストラップ電源配線140が設けられるのではなく、一部の第2の電源配線120に対応してストラップ電源配線140が設けられている半導体装置の例である。設けられるストラップ電源配線140の本数は、電源電圧の電圧降下値が許容できる範囲となるように決定される。
上記のように構成されることによって、前記の各実施形態よりもさらに、ストラップ電源配線用コンタクト150、およびセル電源配線用コンタクト180の個数を削減することができる。
また、ストラップ電源配線140の本数が上記のように決定されることによって、ストラップ電源配線140の本数を減らすことが可能になり、ストラップ電源配線140と同一の配線層に設けられた信号配線390(図5)のための配線リソースを増加させることができる。
《発明の実施形態4》
図6は、本発明の実施形態4に係る半導体装置400の構成を示す平面図である。
半導体装置400は、実施形態1等の装置のように、第2の電源配線120とストラップ電源配線140とが交差する箇所全てにストラップ電源配線用コンタクト150が設けられるのではなく、一部の交差箇所にのみストラップ電源配線用コンタクト150が設けらている半導体装置の例である。
半導体装置400では、ストラップ電源配線用コンタクト150が設けられる個数は、電源電圧の電圧降下値が許容できる範囲となるように設定される。
なお、図6では、メッシュ電源配線用コンタクト130を1つだけ図示しているが、第1の電源配線110と第2の電源配線120とが交差する全ての箇所に設けるようにしてもよい。
このように、ストラップ電源配線用コンタクト150を前記一部の交差箇所にのみに配置することによって、ストラップ電源配線140が設けられている配線層よりも上層側の配線層の信号配線のための配線リソースを増加させることが可能になる。第2の電源配線120が設けられている配線層とストラップ電源配線140が設けられている配線層との間の配線層の数が多ければ多いほど、配線リソースの増加も大きくなる。
《発明の実施形態5》
図7は、本発明の実施形態4に係る半導体装置500の構成を示す平面図である。
半導体装置500は、実施形態2の装置のように、ストラップ電源配線140とセル電源配線170とが交差する全ての箇所にセル電源配線用コンタクト180が設けられるのではなく、一部の交差する箇所にのみ設けられている半導体装置の例である。セル電源配線用コンタクト180を配置する個数は、電源電圧の電圧降下値が許容できる範囲となるように決定される。
したがって、本実施形態では、ストラップ電源配線140が設けられている配線層とセル電源配線170が設けられている配線層の間に位置する配線層における信号配線のための配線リソースを増加させることが可能になる。
なお、各実施形態において、第1の電源配線110、第2の電源配線120、およびストラップ電源配線140が設けられているそれぞれの配線層は、信号配線の配線層としても使用してもよい。
また、第1の電源配線110、第2の電源配線120、およびストラップ電源配線140は、基板への投影形状がトランジスタなどの回路素子の上に重なるように配置してもよい。
本発明に係る半導体装置は、電源電圧の電圧降下を抑えて半導体装置の安定動作を維持しつつ、信号配線のための配線リソースをより多く確保できるという効果を有し、複数の配線層を有する半導体装置等として有用である。
本発明の実施形態1に係る半導体装置の構成を示す平面図である。 本発明の実施形態1に係る半導体装置における電源配線等の位置関係を立体的に示す図である。 本発明の実施形態2に係る半導体装置の構成を示す平面図である。 本発明の実施形態2に係る半導体装置における電源配線等の位置関係を立体的に示す図である。 本発明の実施形態3に係る半導体装置の構成を示す平面図である。 本発明の実施形態4に係る半導体装置の構成を示す平面図である。 本発明の実施形態5に係る半導体装置の構成を示す平面図である。 従来の半導体装置の構成を示す平面図である。 従来の半導体装置における電源配線等の位置関係を立体的に示す図である。
符号の説明
100 半導体装置
110 第1の電源配線
120 第2の電源配線
130 メッシュ電源配線用コンタクト
140 ストラップ電源配線
150 ストラップ電源配線用コンタクト
160 スタンダードセル
170 セル電源配線
180 セル電源配線用コンタクト
200 半導体装置
300 半導体装置
390 信号配線
400 半導体装置
500 半導体装置
600 半導体装置
610 メッシュ電源配線
620 第1の電源配線
630 第2の電源配線
640 メッシュ電源配線用コンタクト
650 セル電源配線
660 セル電源配線用コンタクト
670 回路素子

Claims (11)

  1. 複数の配線層を有する半導体装置であって、
    第1の配線層に設けられた互いに平行な複数本の第1の電源配線と、
    前記第1の配線層より基板側の第2の配線層に、それぞれ前記第1の電源配線に対し垂直方向に設けられた複数本の第2の電源配線と、
    前記第2の配線層より基板側の第3の配線層に設けられた第3の電源配線と、
    前記第3の配線層より基板側の第4の配線層に設けられた第4の電源配線と、
    前記第1の電源配線と前記第2の電源配線とが互いに交差する箇所で、これらを互いに接続する第1のコンタクトと、
    前記第1の電源配線、および第2の電源配線のうちの少なくとも一方と前記第3の電源配線とを互いに接続する第2のコンタクトと、
    前記第3の電源配線と前記第4の電源配線とを互いに接続する複数個の第3のコンタクトと、
    を備えていることを特徴とする半導体装置。
  2. 請求項1の半導体装置であって、
    前記第3の電源配線は、前記第2の電源配線と交差する位置、または平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
  3. 請求項2の半導体装置であって、
    前記第3の電源配線は、それぞれの前記第2の電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
  4. 請求項2の半導体装置であって、
    前記第3の電源配線は、複数の第2の電源配線のうちの何れかの電源配線と平行な方向で重なり合う位置に設けられていることを特徴とする半導体装置。
  5. 請求項1から請求項4のうちの何れか1項の半導体装置であって、
    前記第2のコンタクトは、前記第1の電源配線と前記第3の電源配線とが互いに交差する箇所、および第2の電源配線と前記第3の電源配線とが互いに交差する箇所のうちの一部の箇所に対して設けられていることを特徴とする半導体装置。
  6. 請求項1から請求項5のうちの何れか1項の半導体装置であって、
    前記第1の電源配線は、基板から最も離れた配線層に設けられていることを特徴とする半導体装置。
  7. 請求項1から請求項6のうちの何れか1項の半導体装置であって、
    前記第1の電源配線、第2の電源配線、および第3の電源配線のそれぞれの配線幅と配線間隔は、電源電圧が供給される回路素子における電源電圧降下量が所定の量以下になるように定められた配線幅、および配線間隔であることを特徴とする半導体装置。
  8. 請求項1の半導体装置であって、
    前記第1の配線層、第2の配線層、および第3の配線層は、信号配線が設けられていることを特徴とする半導体装置。
  9. 請求項1から請求項8のうちの何れか1項の半導体装置であって、
    前記第1の電源配線、第2の電源配線、または第3の電源配線は、基板への投影形状が、回路素子と重なる位置に設けられていることを特徴とする半導体装置。
  10. 請求項1から請求項9のうちの何れか1項の半導体装置であって、
    前記第4の電源配線は、前記第3の電源配線に対し垂直方向に設けられていることを特徴とする半導体装置。
  11. 請求項10の半導体装置であって、
    前記第3のコンタクトは、前記第3の電源配線と前記第4の電源配線とが互いに交差する箇所のうちの一部の交差箇所に設けられていることを特徴とする半導体装置。
JP2004366609A 2004-12-17 2004-12-17 半導体装置 Pending JP2006173492A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004366609A JP2006173492A (ja) 2004-12-17 2004-12-17 半導体装置
US11/219,716 US7525198B2 (en) 2004-12-17 2005-09-07 Wiring structure of a semiconductor device
CNB2005101083680A CN100474587C (zh) 2004-12-17 2005-10-13 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366609A JP2006173492A (ja) 2004-12-17 2004-12-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2006173492A true JP2006173492A (ja) 2006-06-29

Family

ID=36594565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366609A Pending JP2006173492A (ja) 2004-12-17 2004-12-17 半導体装置

Country Status (3)

Country Link
US (1) US7525198B2 (ja)
JP (1) JP2006173492A (ja)
CN (1) CN100474587C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141153A (ja) * 2007-12-06 2009-06-25 Rohm Co Ltd 半導体装置
JP2018067693A (ja) * 2016-10-21 2018-04-26 株式会社ソシオネクスト 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103620A (ja) * 2005-10-04 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびにその配線装置
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
JP5820412B2 (ja) 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
US9536827B1 (en) * 2016-02-26 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293843A (ja) * 1996-04-25 1997-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004296695A (ja) * 2003-03-26 2004-10-21 Matsushita Electric Ind Co Ltd 電源配線方法及び半導体装置
JP2004349436A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd 半導体集積回路の電源配線設計方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335484A (ja) 1992-06-01 1993-12-17 Hitachi Ltd 半導体集積回路の電源配線方法
JPH10284690A (ja) * 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP4109340B2 (ja) * 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293843A (ja) * 1996-04-25 1997-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004296695A (ja) * 2003-03-26 2004-10-21 Matsushita Electric Ind Co Ltd 電源配線方法及び半導体装置
JP2004349436A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd 半導体集積回路の電源配線設計方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141153A (ja) * 2007-12-06 2009-06-25 Rohm Co Ltd 半導体装置
JP2018067693A (ja) * 2016-10-21 2018-04-26 株式会社ソシオネクスト 半導体装置

Also Published As

Publication number Publication date
US20060131612A1 (en) 2006-06-22
CN1790712A (zh) 2006-06-21
CN100474587C (zh) 2009-04-01
US7525198B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
US9391017B2 (en) Semiconductor integrated circuit
US7786566B2 (en) Semiconductor integrated circuit
US7768768B2 (en) Semiconductor device including power switch and power reinforcement cell
JP2008053319A (ja) 半導体装置
JP2005051248A (ja) 集積回路上の電力格子配置技術
JP2008066371A (ja) 半導体集積回路における電源配線構造
KR102276030B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
JP2006313855A (ja) 半導体回路
US7525198B2 (en) Wiring structure of a semiconductor device
JP2006202924A (ja) 半導体集積回路
US8507994B2 (en) Semiconductor device
JP2001338982A (ja) 半導体集積回路
US20090243119A1 (en) Semiconductor integrated circuit
JP2013021249A (ja) 半導体集積装置
KR20140001217A (ko) 집적 회로에서 모놀리식 전력 게이팅을 위한 장치
JP5356904B2 (ja) 半導体集積回路チップ
JP2011049216A (ja) 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
JP5358672B2 (ja) 半導体集積回路装置
JP4787592B2 (ja) システムlsi
JP5168872B2 (ja) 半導体集積回路
JP2008311570A (ja) 半導体装置
JP2018060899A (ja) 半導体装置及び表示装置
JP5230912B2 (ja) 半導体集積回路装置の製造方法
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
JP2006041480A (ja) 半導体装置におけるパッド部の配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018