JP2004349436A - 半導体集積回路の電源配線設計方法 - Google Patents
半導体集積回路の電源配線設計方法 Download PDFInfo
- Publication number
- JP2004349436A JP2004349436A JP2003144337A JP2003144337A JP2004349436A JP 2004349436 A JP2004349436 A JP 2004349436A JP 2003144337 A JP2003144337 A JP 2003144337A JP 2003144337 A JP2003144337 A JP 2003144337A JP 2004349436 A JP2004349436 A JP 2004349436A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply wiring
- wiring
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】メッシュ電源配線構造の設計条件として各要素配線の本数と幅とを見積もり(工程12)、各要素配線の本数と幅とをもとにしてメッシュ電源配線をレイアウト設計する(工程13)。このようなトップダウン設計により、電源配線構造モデルによる計算を高精度化して、電源電圧降下量を抑制する。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、半導体製造プロセスの微細化に伴う半導体集積回路の電源電圧降下の問題を解決する電源配線設計方法に関するものである。
【0002】
【従来の技術】
近年、製造プロセスの微細化に伴いLSIへのトランジスタの高集積化が進む一方、電源電圧の低下が進んでいる。これにより、電源電流は増加する傾向にあるが電源電圧は低下するため、LSIチップ内での電源配線の抵抗による電圧降下が動作速度に与える影響が無視できなくなっている。例えば電源電圧が1V、電源電流が1mAであり、電源配線の抵抗チップ端から中央まで100Ωである場合を仮定すると、チップ中央での電源電圧降下は100×0.001=0.1[V]となり、10%の電源降下が起きることになる。これによって論理回路の遅延時間が大きくなり、誤動作の原因となる。よって電源配線の設計を高精度に行うことが大変重要になっている。
【0003】
また、近年のLSI設計においては設計期間の短縮のためトップダウン設計が必要である。よって、設計初期の段階からLSIの電源レイアウトを想定し、計算モデルによる見積もり値を算出することが重要である。
【0004】
従来の計算モデルによる電源配線設計方法の例として1998年にシルベスターらによって発表されたBACPACモデル(Berkeley Advanced Chip Performance Calculator)において用いられている方法について説明する。
【0005】
図1において、1はチップ、2は電源パッド、3は電源配線であり、図1の電源配線構造がBACPACモデルでは適用され、1)単層電源配線構造、2)電源配線の両端にパッド配置をすることを想定している。しかしこのような1),2)の構造では、近年の微細化されたLSIにおいては電源電圧の降下量が大きく実用的でない。
【0006】
近年の電源配線においては、図2に示すように、電源配線を多層かつメッシュ状に組み合わせ、複数の電源パッドから電源を供給する構造、すなわちメッシュ電源配線構造が使用されている(特許文献1参照)。
【0007】
BACPACモデルを用いてメッシュ電源配線構造の電源電圧降下量をシミュレーションと比較した結果を、図3に示す。図3に示すとおり、従来の電源配線設計方法を用いると電圧降下量の見積もり精度が低い。
【0008】
【特許文献1】
特開2000−11011号公報
【0009】
【発明が解決しようとする課題】
トップダウン設計を実現するためには、従来の電源配線構造モデルの計算精度が不十分であることに着目するとともに、近年主流に用いられているメッシュ電源配線構造を前提とし、高精度な計算モデルに基づく電源配線設計方法を提供することが課題となっている。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体集積回路の電源配線設計方法は、メッシュ電源配線を構成する各要素配線の本数と幅とを算出する工程と、算出した各要素配線の本数と幅とをもとにしてメッシュ電源配線をレイアウト設計する工程とを含むことを特徴とする。これにより、メッシュ電源配線を用いたLSIにおいてトップダウン設計を実現し、電圧降下量を抑制する効果がある。
【0011】
また更に、本発明に係る半導体集積回路の電源配線設計方法は、多層電源配線の構造決定において、多層電源配線を上層電源配線と下層電源配線とに分類し、上層電源配線の構造決定は電圧降下量を主条件とし、下層電源配線の構造決定はEM(エレクトロマイグレーション)を主条件とすることを特徴とする。これにより、ブロック面積を削減するとともに、信頼性の高いLSIを設計することを可能にする効果がある。
【0012】
また更に、本発明に係る半導体集積回路の電源配線設計方法は、構造行列を用いて設計を分類することを特徴とする。これにより、似た構造を持つLSIにおいて構造行列を流用することができ、設計期間を短縮する効果がある。
【0013】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。
【0014】
図4において、11はメッシュ電源配線構造を適用する工程、12は電源配線構造の設計条件を見積もる工程、13は電源配線構造をレイアウトする工程、14はEDA(electronic design automation)ツールで検証を行う工程である。図4に示すように、レイアウト設計を行う前に設計目標の電圧降下量に対応する電源配線の間隔や幅を推定するには、推定誤差が小さくなる見積もりモデルが必要である。見積もりモデルは、メッシュ電源配線構造に対して推定誤差が小さくなることに重点を置く。
【0015】
まず、メッシュ電源配線構造について説明を行う。図2は、6層配線を備える半導体集積回路におけるメッシュ電源配線構造の一例を示す。4は論理回路セルの電源配線(第1層)であり、5,6は第4層の電源配線とグランド配線であり、7,8は第5層の横方向のチップ電源配線とグランド配線であり、9,10は第6層の縦方向のチップ電源配線とグランド配線である。第2層及び第3層に電源配線は存在しない。以下、電源配線について説明し、グランド配線は電源配線と同じであるとして省略する。
【0016】
論理回路セルの電源配線4は第1配線層に、ブロック内のストラップ電源配線5は第4配線層に各々割り当てられる。電源パッドとブロックとを接続するチップ電源配線7,9は、横方向が第5配線層に、縦方向が第6配線層に各々割り当てられる。論理回路セルの電源配線4はストラップ電源配線5と第1ビアで接続されており、ストラップ電源配線5は横方向のチップ電源配線7に第4ビアによって、横方向のチップ電源配線7は縦方向のチップ電源配線9に第5ビアによってそれぞれ接続されている。
【0017】
次に、見積もりモデルについて詳細な説明を行う。見積もりモデルの電源配線構造は上電源層と下電源層とからなり、上電源層は縦方向と横方向とのチップ電源配線7,9を含み、下電源層はセル電源配線4とストラップ電源配線5とを含んでいる。
【0018】
図9に示すように、上電源層はチップ30をメッシュ状に分割し、メッシュの単位線31が設けられると、電源配線が設けられたことを表す。メッシュ上の任意の場所での電圧降下量Vmiは、数1のようになる。
【0019】
【数1】
【0020】
ここで、Aijはi≠jの場合、メッシュ上の場所iからj間の抵抗値であり、i=jの場合、場所iから電源パッド間の抵抗値である。また、Ijは場所jにおける消費電流を示す。したがって、Aij×Ijは場所jの消費電流Ijが場所iに発生させる電圧降下量であり、各々の場所j=1,2,…,i,…,nにおける消費電流Ijが場所iに発生させる電圧降下量の総和が電圧降下量Vmiとなる。
【0021】
Aijを以下では構造係数と呼ぶことにする。このように、構造係数Aijを求めることで、任意の消費電流Ijに対する場所iでの電圧降下量Vmiを求めることができる。ところで、構造係数Aijは、Aij=fij(単位配線lの有/無,単位配線幅比)であり、単位配線lが設けられているか否かと、単位配線幅比との関数である。単位配線幅比は基準の単位配線幅を1に規格化したときの単位配線幅である。また、電圧降下量Vmiには数2の関係がある。
【0022】
【数2】
【0023】
ここで、Bは定数であり、Iは消費電流、Scはチップ領域の面積、Spは電源配線の面積である。単位配線lの有/無、単位配線幅比が決定した後(今後、上部の電源配線構造が決定したということにする。)でのSc/Spは接続の有/無と配線幅の相互の比率とは固定されているが、電源配線の面積とチップ領域の面積との比はAijとIijとは独立する。つまり、数3となる。
【0024】
【数3】
【0025】
ここで、Spo/ScoはAijを決定するときの電源配線の面積とチップ領域の面積との比である。数3は上部の電源配線構造が決定した後に単位配線の比率を保って電源配線幅を変更して、すなわちSpを変更して電圧降下量Vmiを設計目標値に調整することが可能である。
【0026】
下電源層の電源配線間隔と幅とはブロック毎に計算する。以下で計算方法を説明する。ブロック内のストラップ電源配線5から横方向のチップ電源配線7へ接続する第4ビアで囲まれた領域を第4ビア領域と呼ぶことにする。第4ビア領域(V4メッシュ)を図5に示す。第4ビアからそのビアを含む第4ビア領域内の電圧降下量は、領域内の電流分布が均等であるとすると中央部分が最大となり、数4のように表される。
【0027】
【数4】
【0028】
ここで、Vbは最大電圧降下量で、Ibは領域の消費電流、Rs□はストラップ電源配線5のシート抵抗値、Rc□は論理回路セルの電源配線4のシート抵抗値、Lは第4ビア間の距離で、第4ビアは縦横の間隔が均等になるように配置するものとする。Wはストラップ電源配線の幅、rcpは論理回路セル面積に対する論理回路セル内の電源配線面積(グランドを含み、電源とグランドの幅は同じとする。)の比率で、rcは論理回路セルのロー側の敷き詰め率である。数4において、IbとLには第4ビアの均等配置の条件から、数5が成り立つ。
【0029】
【数5】
【0030】
ここで、Sbb及びIbbはそれぞれブロックの面積と消費電流である。LはIbから決定する。Wは電流密度によって決定できる。つまり、数6となる。
【0031】
【数6】
【0032】
ここで、Iaはストラップ電源配線5における許容電流密度で、電源配線の単位幅あたりに許容される電流である。これで、最大電圧降下量VbはIbを独立の変数として持つことになる。設計では予め、設計目標の最大電圧降下量Vtから、数7のようにし、比率rにより決定する。
【0033】
【数7】
【0034】
数4〜7によって第4ビア間の距離L、ストラップ電源配線幅Wが決定し、ブロックに使用されている電源配線面積Spbを算出できる。複数のブロックが存在する場合には各々の電源配線面積の総和Spbtとして、数3から数8を得る。
【0035】
【数8】
【0036】
ここで、Spcはチップ電源配線面積である。また、数9で、min( )は( )内の値の最小値を算出する。
【0037】
【数9】
【0038】
設計目標の最大電圧降下量Vtからチップ電源配線面積Spcを得る。チップ電源配線面積Spcは、チップ電源配線の幅及び本数から算出でき、数10が成り立つ。
【0039】
【数10】
【0040】
ここで、縦と横のチップ電源配線におけるWpcv,Wpchは幅、Lpcv,Lpchは長さ、Npcv,Npchは本数である。正方形のチップであれば、Npcv=Npch=Npc,Lpcv=Lpch=Lpcの条件を考慮し、さらに、Wpcv=Wpch=Wpcとする。Npcは第4ビア間距離Lをもとに、ブロックの横辺長をHbとして、数11となる。
【0041】
【数11】
【0042】
また、Lpcはチップの辺長であるとするとWpcを得る。このように、ストラップ電源配線構造に限定することによって電源配線の見積もりが可能であることが分かる。さらに、実チップにおける数1〜11の計算式の見積もり精度評価結果は図6に示すように、最大電圧降下量で+8%以内の誤差であり、電源配線のレイアウト前における見積もりを可能にする。
【0043】
以上の設計では、図7に示すようにストラップ電源配線はEM(エレクトロマイグレーション)を主条件として配線幅を設計する工程15の後、チップ電源配線は最大電圧降下量を主条件として設計する工程16に進んで設計条件の見積もりが終了する(工程17)。
【0044】
電源配線の幅及び間隔の見積もりの結果をもとにレイアウトを行うために、メッシュ電源配線構造に限定した。この限定は本設計フローにおいて極めて重要な限定である。
【0045】
チップの電源配線設計を行う場合の一例を図8で説明する。プロセス条件とスタンダードセル(スタセル)条件とをもとにして、設計対象LSIの品種情報に基づき、チップ内部にある複数ブロックのうち最大電流密度のブロックを探す工程18から、最大電流密度のブロックのストラップ電源配線幅と間隔とを上記方法によって計算条件19を含めて決定する工程20を行う。残るブロックのストラップ電源配線間隔を最大電流密度のブロックのストラップ電源配線幅と等しくし、ストラップ電源配線幅を計算する工程21がある。その結果、チップ内全てのブロックのストラップ電源配線幅は等しく、そのため第4ビアの間隔が等しくなり、チップ電源配線は均等の間隔で配置することができる。
【0046】
チップ電源配線の設計は予め代表的なチップ電源配線構造係数を計算して準備されて上層電源配線構造行列22に保存されており、チップ電源配線構造に一致したチップ電源配線構造係数を、準備されているものの中から探し出す工程23で検索する。上層電源配線構造行列が準備されていない場合には、チップ電源配線構造係数を算出する工程24によって算出を行う。そして、チップ電源配線幅を決定する(工程25)。
【0047】
工程20では、最大電流密度のブロックのストラップ電源配線間隔はチップ許容電圧降下量のうちで少ない割合(例えば、1/10以下)として計算を行う。チップ電圧降下量の大部分はチップの電源配線に依存する。工程21でも同様である。下層電源配線が電圧降下量において上層電源配線に与える影響を補正する工程26から電圧降下量を工程27で計算する。目標の電圧降下量と計算された電圧降下量とを比較する工程28から、目標どおりに設計されていなければ工程25に戻り、目標どおりに設計されていれば上層電源配線とブロック電源配線構造を工程29で出力して終了する。
【0048】
図9にチップ電源配線構造を行列で表現する方法を示す。30はチップであり、31は単位配線である。チップ30を格子状に分割し、交点から交点と、交点からパッドまでをそれぞれ単位配線31とする。横方向の単位配線を行列として表す横方向行列は、単位配線が存在する場合は1を、存在しない場合は0として、図示の例では7行8列の行列要素にする。縦方向の単位配線も同様に、縦方向の行列として表し、単位配線が存在する場合は1を、存在しない場合は0として行列要素にする。
【0049】
【発明の効果】
以上説明してきたとおり、本発明によれば、メッシュ電源配線を用いたLSIにおいてトップダウン設計を実現し、電圧降下量を抑制する効果がある。
【0050】
また更に本発明の別の効果として、ブロック面積を削減するとともに、信頼性の高いLSIを設計することを可能にする効果がある。
【0051】
また更に本発明の別の効果として、似た構造を持つLSIにおいて構造行列を流用することができ、設計期間を短縮する効果がある。
【図面の簡単な説明】
【図1】従来の電源配線構造モデルを示す平面図である。
【図2】メッシュ電源配線構造を示す平面図である。
【図3】従来のモデルの計算精度を示す図である。
【図4】本発明のトップダウン設計方法を示すフローチャート図である。
【図5】図2中の第4ビアで囲まれた領域を説明するための平面図である。
【図6】本発明の電源配線モデルの計算精度を示す図である。
【図7】上層と下層の電源配線構造を決定する方法を示すフローチャート図である。
【図8】本願発明の電源配線構造を決定する方法を示すフローチャート図である。
【図9】電源配線構造を行列で表現する方法を示す図である。
【符号の説明】
11 メッシュ電源配線構造を適用する工程
12 電源配線構造の設計条件を見積もる工程
13 電源配線構造をレイアウトする工程
15 EM、上下電源配線層のコンタクト条件を考慮する工程
18 最大電流密度ブロックを検索する工程
23 上層電源配線構造を検索する工程
Claims (7)
- 半導体集積回路の電源配線設計方法であって、
メッシュ電源配線を構成する各要素配線の本数と幅とを算出する工程と、
前記算出した各要素配線の本数と幅とをもとにして前記メッシュ電源配線をレイアウト設計する工程とを備えたことを特徴とする電源配線設計方法。 - 多層電源配線を有する半導体集積回路の電源配線設計方法であって、
前記多層電源配線を上層電源配線と下層電源配線とに分類する工程と、
電圧降下量を主条件として前記上層電源配線の構造を決定する工程と、
エレクトロマイグレーションを主条件として前記下層電源配線の構造を決定する工程とを備えたことを特徴とする電源配線設計方法。 - 複数の回路ブロックを有する半導体集積回路の電源配線設計方法であって、
前記複数の回路ブロックのうちで最大電流密度の回路ブロックを探し出す工程と、
前記最大電流密度の回路ブロックのストラップ電源配線間隔を決定する工程と、
残りの回路ブロックのストラップ電源配線間隔を、前記決定した最大電流密度の回路ブロックのストラップ電源配線間隔と等しく設計する工程とを備えたことを特徴とする電源配線設計方法。 - 半導体集積回路の電源配線設計方法であって、
予め複数の電源配線構造を電源配線構造係数として保持しており、
前記予め保持されている複数の電源配線構造係数の中から前記半導体集積回路の電源配線構造係数とすべきものを探し出す工程と、
前記探し出した電源配線構造係数をもとにして前記半導体集積回路における電源配線構造の配線幅を決定する工程とを備えたことを特徴とする電源配線設計方法。 - 半導体集積回路の電源配線設計方法であって、
回路ブロックの電源配線構造を決定する第1の工程と、
チップ電源配線構造を決定する第2の工程とを備え、
前記半導体集積回路における許容電圧降下量のうち僅かな量を前記第1の工程における回路ブロックの電圧降下量分に割り当てることを特徴とする電源配線設計方法。 - 半導体集積回路の電源配線設計方法であって、
メッシュ電源配線を単位配線によって構成する工程と、
前記単位配線が存在するか存在しないかを示す行列から電源配線構造係数を算出する工程とを備えたことを特徴とする電源配線設計方法。 - 半導体集積回路の電源配線設計方法であって、
前記半導体集積回路の電圧降下量を、チップ電源配線と回路ブロック電源配線とを含む電源配線で発生するグローバル電圧降下量と回路ブロック電圧降下量との和とすることを特徴とする電源配線設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144337A JP2004349436A (ja) | 2003-05-22 | 2003-05-22 | 半導体集積回路の電源配線設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144337A JP2004349436A (ja) | 2003-05-22 | 2003-05-22 | 半導体集積回路の電源配線設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349436A true JP2004349436A (ja) | 2004-12-09 |
Family
ID=33531801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003144337A Pending JP2004349436A (ja) | 2003-05-22 | 2003-05-22 | 半導体集積回路の電源配線設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349436A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173492A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2003
- 2003-05-22 JP JP2003144337A patent/JP2004349436A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173492A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8020121B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
US8495547B2 (en) | Providing secondary power pins in integrated circuit design | |
US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
KR101776385B1 (ko) | 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품 | |
US7231374B1 (en) | Scheme for evaluating costs and/or benefits of manufacturing technologies | |
US9589092B2 (en) | Method for co-designing flip-chip and interposer | |
JP5044703B2 (ja) | 密集度削減のための電力回路網スタック・バイア除去 | |
US8171446B2 (en) | Method for designing a semiconductor device by computing a number of vias, program therefor, and semiconductor device | |
US8707230B1 (en) | Method and system for semiconductor simulation | |
US7872355B2 (en) | Semiconductor integrated circuit and method of designing semiconductor integrated circuit | |
JP2007172258A (ja) | タイミング検証方法及びレイアウト最適化方法 | |
CN111428435B (zh) | 一种集成电路版图功耗优化方法及装置 | |
Samal et al. | Tier partitioning strategy to mitigate BEOL degradation and cost issues in monolithic 3D ICs | |
US20070022400A1 (en) | Method, program, and apparatus for designing layout of semiconductor integrated circuit | |
US20090019413A1 (en) | System and method for automatic layout of integrated circuit | |
JP2006093631A (ja) | 半導体集積回路の製造方法および半導体集積回路の製造装置 | |
JP2004349436A (ja) | 半導体集積回路の電源配線設計方法 | |
US7966597B2 (en) | Method and system for routing of integrated circuit design | |
JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
US8108818B2 (en) | Method and system for point-to-point fast delay estimation for VLSI circuits | |
JP2009252140A (ja) | セル遅延ライブラリとその作成方法、及び遅延解析方法 | |
JP2007080942A (ja) | 配線モデル化手法およびダミーパターンの生成方法 | |
Liu et al. | Substrate topological routing for high-density packages | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |